DE3008687A1

DE3008687A1 - Datenuebertragungseinrichtung

Info

Publication number: DE3008687A1
Application number: DE19803008687
Authority: DE
Inventors: Haruka Nakamura
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1979-03-06
Filing date: 1980-03-06
Publication date: 1980-09-11
Also published as: JPS6046585B2; US4298978A; GB2045035B; GB2045035A; DE3008687C2; JPS55118139A

Description

Datenübertragungseinrichtung
Beschreibung Die Erfindung betrifft eine Datenübertragungseinrichtung für ein Teilnehmer-Rechensystem u.ä. mit einer Anzahl Sende-Empfänger.
In einem derartigen System steht eine Hauptstation, beispielsweise eine Zentraleinheit eines Rechners, mit einer Anzahl lokaler Stationen für eine Datenverarbeitung in Verbindung. Hierbei wird von der Hauptstation zuerst ein Adressenkode übertragen, der die lokale Station anzeigt, welche die Ubertragung zu empfangen hat> unddann werden die gewünschten Daten übertragen. Hierbei wird nur die lokale Station, die dem Adressenkode entspricht, angeschaltet, um die Ubertragung zu empfangen. Jenachdem, ob zeichen- oder blockweise übertragen wird, müssen verschiedene Einrichtungen vorgesehen sein, um die Adressenkodes von den Daten zu unterscheiden.
Ublicherweise geht den Adressenkodes ein spezieller Adressenkennzeichnungskode voraus, welcher anzeigt, daß die folgende Signalbitgruppe einen Adressenkode darstellt. Es wird ein Startkode erzeugt, der jedem Zeichen- oder Datenkode vorausgeht, und im Anschluß an die Daten wird ein Endkode erzeugt.
Die herkömmlichen Systeme sind im Hinblick auf ihre Ubertragungsgeschwindigkeit aufgrund der Tatsache unnötig langsam, daß soviele Kennzeichnungskodes zusammen mit den tatsächlichen Daten übertragen werden müssen.
Die Erfindung soll daher eine Datenübertragungseinrichtung schaffen, welche im Vergleich zu herkömmlichen Einrichtungen mit einer höheren Geschwindigkeit arbeitet und bei welcher aufgrund der höheren Datenübertragungsgeschwindigkeit die Anzahl der erforderlichen Kennzeichnungskodes auf ein Minimum herabgesetzt ist. Gemäß der Erfindung ist dies bei einer Datenverarbeitungseinrichtung durch die Merkmale im kennzeichnenden Teil des Anspruchs 1 gelöst.
Gemäß der Erfindung wird eine Gruppe Adressensignale durch ein Startbit gebildet, auf das eine vorbestimmte Anzahl Adressenbits und ein Stoppbit folgt. Eine Gruppe Datensignale, die einer weiteren Gruppe von Datensignalen vorausgeht, ist durch ein Startbit gebildet, auf das dieselbe vorbestimmte Anzahl von Datenbits und ein Stoppbit folgt. Eine Gruppe Datenbits, die einer Gruppe Adressensignalen vorausgeht, ist durch ein Startbit gebildet, auf das die vorbestimmte Anzahl von Datenbits und zwei Stoppbits folgt. Wenn eine Signalgruppe auf der Empfangsseite empfangen wird, wird ein Bit gefühlt, das der vorbestimmten Anzahl plus drei entspricht. Wenn das gefühlte Bit ein Startbit ist, wird die nächste Gruppe als Datensignalgruppe verarbeitet. Wenn das gefühlte Bit ein Stopp bit ist, wird die nächste Gruppe als Adressensignalgruppe verarbeitet. Auf diese Weise ist durch die Erfindung eine insgesamt verbesserte Datenübertragungseinrichtung geschaffen.
Nachfolgend wird die Erfindung anhand von bevorzugten Ausführungsformen unter Bezugnahme auf die anliegenden Zeichnungen im einzelnen erläutert. Es zeigen: Fig.1 und 2 Diagramme einer herkömmlichen Datenübertragung; Fig.3 und 4 Diagramme einer Datenübertragung gemäß der Erfindung; Fig.5 ein vereinfachtes Blockschaltbild einer Sendeeinrichtung gemäß der Erfindung; Fig.6 ein vereinfachtes Blockschaltbild einer Empfangseinrichtung gemäß der Erfindung; Fig.7 ein Zeitdiagramm, aus dem die Arbeitsweise der Sendeeinrichtung zu ersehen ist; Fig.8 ein Zeitdiagramm, aus welchem die Arbeitsweise der Empfangseinrichtung zu ersehen ist; Fig.9 im einzelnen ein Schaltbild der Sendeeinrichtung; Fig.10 ein Zeitdiagramm, aus welchem die Arbeitsweise der Sendeeinrichtung im einzelnen zu ersehen ist; Fig.11 im einzelnen ein Schaltbild der Empfangseinrichtung; und Fig.12 ein Zeitdiagramm, aus welchem die Arbeitsweise der Empfangseinrichtung im einzelnen zu ersehen ist.
In Fig.1 ist ein herkömmliches Datenübertragungsverfahren dargestellt. Eine Hauptstation überträgt zuerst eine Adresse ADR einer lokalen Station, an welche Daten übertragen werden sollen; auf die Adresse folgt dann ein Anfragesignal ENQ.
Wenn die lokale Station zum Datenempfang bereit ist, über trägt sie ein#3estätigungssignal ACK zurück. Die Hauptstation überträgt dann einen Datensignalanfang STX und überträgt die Daten, die als DATA bezeichnet sind. Am Ende der DATA-Ubertragung überträgt die Hauptstation ein Datensignalende ETX. Dementsprechend sendet die lokale Station ein Bestätigungssignal ACK zurück. Die Hauptstation sendet dann ein Ubertragungssignalende EOT, worauf die lokale Station das Signal EOT zurücksendet, und die Stationen unterbrechen dann die Ubertragung.
Das herkömmliche System in Fig.1 arbeitet wegen der großen Anzahl von Kennzeichnungssignalen ENQ, ACK, STX, ETX und EOT langsam, welche zusammen mit den tatsächlichen Daten übertragen werden müssen. Trotzdem ist das System bei einer Verbindung von Station zu Station durch Telephonleitungen weitverbreitet, auf welchen die Daten in Blockform übertragen werden, da die Datensignalmenge im Vergleich zu den zusätzlichen Signalen groß ist. Jedoch ist das System nicht tragbar für eine Übertragung von äußerst kurzen Daten, wie beispielsweise in einem Time-Sharing-Multiplex-System, wie es bei Rechnersystemen mit entfernt aufgestellten Datentåtionen verwendet wird.
In Fig.2 ist ein weiteres herkömmliches System dargestellt, das sich eher für Time-Sharing-Anwendungen eignet. Hierbei wird vor einer Datenübertragung eine Adresse ADR1 einer ersten lokalen Station übertragen. Die Hauptstation oder der Rechner warten hierbei nicht auf eine Antwort von der lokalen Station oder dem Terminal, welche(s) die empfangenen Daten verarbeitet. Nach einer Übertragung der ersten Daten überträgt die Hauptstation die Adresse ADR2 einer weiteren Station und dann die entsprechenden Daten. Die erste Datenstation verarbeitet die empfangenen Daten während einer Zeit P und sie überträgt ihre eigene Adresse ADR1 als Antwort auf die empfangenen Daten. Die zwischen den Stationen ausgetauschten Daten können tatsächliche Rechendaten oder andere Daten oder auch nur Daten sein, die den Zustand der lokalen Station betreffen.
In Fig.3 und 4 ist das Datenübertragungssystem der Erfindung dargestellt, bei welchem die Anzahl der zusätzlichen Kodes erheblich geringer ist und die Übertragungsgeschwindigkeit höher ist. Gemäß der Erfindung weist jede Gruppe von Adressensignalen ein einziges logisch niedriges Startbit ST auf, auf das eine vorbestimmte Anzahl von Adressenbits und ein logisch hohes Stoppbit STP folgt. Jede Gruppe von Datensignalen, welche einer anderen Gruppe von Datensignalen vorangeht, weist ein Startbit ST, dieselbe vorbestimmte Anzahl von Datenbits und ein Stoppbit STP auf. Jede Gruppe Datensignale, welche einer Gruppe Adressensignalen vorangeht, weist ein Startbit ST auf, auf das die vorbestimmteAnzahl von Datenbits und zwei Stoppbits STP folgt. Wenn folglich bei der Erfindung eine Gruppe von Datenbits ein Stoppbit aufweist, zeigt dies an, daß die nächste Signalgruppe eine Gruppe Datensignale ist.
Wenn jedoch eine Gruppe Datensignale zwei Stoppbits aufweist, -wird dadurch angezeigt, daß die folgende Signalgruppe eine Gruppe von Adressensignalen ist. Üblicherweise ist die vorbestimmte Anzahl gleich neun und besteht aus einem 8 Bit-Adressenkode plus einem Paritätsbit im Falle einer Adressensignalgruppe und aus einem 8 Bit-Datenkode (alphanumerisch, Funktion, usw.) plus einem Paritätsbit im Falle einer Datensignalgruppe. Folglich besteht jede Signalgruppe (Adressen oder Daten)1 welche einer Datensignalgruppe vorausgeht aus elf Bits.
Jede Datensignalgruppe, welche einer Adressensignalgruppe vorausgeht, besteht infolge des zusätzlichen Stoppbits aus zwölf Bits.
Eine Datenübertragungseinrichtung gemäß der Erfindung weist eine Sendeeinheit, welche in Fig.5 dargestellt ist, und eine Empfangseinheit auf, welche in Fig.6 dargestellt ist. Die zwei Einheiten können in jeder Station zusammengefaßt werden und bilden dann einen Sende-Empfänger.
Ein in ihrer Gesamtheit mit 21 bezeichnete Sendeeinheit ist in Fig.5 dargestellt. Die Einheit 21 weist eine Datenausgabe -Steuereinheit 22 zum Erzeugen von Datensiganlgruppen, eine Adressenausgabe -Steuereinheit 23, welche Gruppen von Adressensignalen erzeugt und selektiv die Datensignale und Adressensignale zu einem Parallel-Serien-Umsetzer 24 durchläßt, und eine Taktgeber-Steuereinheit 26 zum Zählen und Fühlen der Bits von Signalgruppen auf. Die Arbeitsweise der Send?einheit 21 wird nunmehr anhand von Fig.7 beschrieben.
Wie unten noch im einzelnen ausgeführt wird, weist die Taktgeber-Steuereinheit 26 einen ersten Zähler zum Zählen von 11 Bits und einen zweiten Zähler zum Zählen des 12-ten Bits auf.
Der erste Zähler 'gibt einen hohen Ausgang f für die-ersten 11 Bits ab, und der zweite Zähler gibt einen hohen Ausgang i für das 12-te Bit ab. Wenn die nächste Signalgruppe eine Datensignalgruppe ist, ist das 12-te Bit ein logisch niedriges Startbit. Wenn die nächste Signalgruppe eine Adressensignalgruppe ist, wird das 12-te Bit ein logisch hohes Stoppsignal. Der erste Zähler wird durch die vordere (abfallende) Flanke eines Stoppbits getriggert. Der zweite Zähler wird durch einen Überlaufimpuls des ersten Zählers getriggert, welcher der fallenden Flanke des Ausgangs f entspricht.
Die Taktgeber-Steuereinheit 26 weist ferner einen dritten Zähler auf, welcher einen Abtastimpuls j zu einem Zeitpunkt erzeugt, welcher dem 12-ten Bit der vorliegenden Signalgruppe entspricht. Folglich wird das 12-te Bit entsprechend der vorderen (ansteigenden) Flanke des Abtastimpulses j abgetastet.
Wenn das 12-te Bit logisch hoch ist,was einem Stoppimpuls entspricht, wird das Adressenladesignal e in Ubereinstimmung mit der abfallenden Flanke des Abtastimpulses j augenblicklich niedrig. Wenn das 12-te Bit logisch hoch ist, was dem Startimpuls entspricht, bleibt das Adressenladesignal e logisch hoch.
Wenn das Adressenladesignal e niedrig wird, lädt die Adressenausgangssteuereinheit 23 und gibt an ihrem Ausgang eine Gruppe von Adressenimpulsen als die nächste Impulsgruppe ab. Wenn das Adressenladesignal e nicht niedrig wird, läßt die Adressenausgangs-Steuereinheit 23 eine Gruppe von Datensignalen zu dem Umsetzer 24 als die nächste Impulsgruppe durch.
Eine in ihrer Gesamtheit mit 27 bezeichnete Empfangseinheit ist in Fig.6 dargestellt. Die Einheit 27 weist einen Serien-Parallelumsetzer 28 auf, dessen Ausgang mit einer Adressen-Dekodiersteuereinheit 29 verbunden ist. Die empfangene Signalgruppe wird auch an eine Taktgeber-Steuereinheit .31 angelegt, deren Ausgang mit der Einheit 29 verbunden ist. Der Ausgang der Einheit 29 ist mit einer Dateneingangs-Steuereinheit 32 verbunden. Die Einheiten 22 und 32 weisen üblicherweise Pufferspeicher auf und können in einer Sende-Empfangsanlage zusammen mit anderen Teilen der Einheiten 21 und 27 ausgebildet sein.
Nunmehr wird anhand von Fig.8 die Arbeitsweise der Sendeeinheit 27 beschrieben. Die Taktgeber-Steuereinheit 31 entspricht der Einheit 26 und weist einen ersten Zähler auf, der durch ein empfangenes Startbit getriggert wird und das Signal f abgibt. Die zweiten und dritten Zähler geben die Signale i bzw.
j so ab, wie vorstehisnd in Verbindung mit Einheit 21 beschrieben worden ist. Das 12-te Bit wird an der Vorderflanke des Abtastimpulses j gefühlt. Wenn das 12-te Bit logisch hoch ist, was einem Startsignal entspricht, wird ein Datenempfangssignal t hoch, wodurch angezeigt wird, daß die nächste Signalgruppe Daten sind. Wenn umgekehrt die nächste Signalgruppe eine Adresse ist, wird das Datenempfangssignal t niedrig. Wenn das Signal t hoch ist, steuert die Einheit 31 die Einheit 29 so, daß sie die nächste Datensignalgruppe zu der Einheit 32 durchläßt. Wenn das Signal t niedrig ist, wird die Einheit 29 so gesteuert, daß sie verhindert, daß die nächste Signalgruppe zu der Einheit 32 durchgelassen wird, und daß sie die nächste Signalgruppe als eine Adresse dekodiert. Wenn die Adresse der der Einheit 27 entspricht, wird die folgende Signalgruppe welches Daten sein müssen, zu der Einheit 32 durchgelassen.
Die Sendeeinheit 21 wird nunmehr im einzelnen anhand der Fig.9 und 10 beschrieben. Eine Adressen- und Datensignal-Vielfachleitung von der Einheit 23 zu der Einheit 24 ist mit a bezeichnet. Der serielle Ausgang der Einheit 24 ist mit d bezeichnet. Ein Ladeimpuls ist mit b bezeichnet, während ein die Pufferbereitschaft kennzeichnender Impuls mit c bezeichnet ist. Die Einheit 21 weist einen quarzgesteuerten Taktimpulsgenerator oder Oszillator 41 auf, welcher Taktimpulse n mit einer Frequenz abgibt, die höher als die Bitübertragungsfrequenz der Einrichtung ist. Die Taktimpulse n werden an einen (nicht dargestellten) Frequenzteiler in dem Umsetzer 24 und an einen ähnlichen Frequenzteiler in der Einrichtung 23 für eine Systemsynchronisierung angelegt. Die Taktimpulse n werden auch an einen Eingang eines UND-Glieds 42 angelegt.
Die Ausgangssignale d werden über einen Inverter 44 an den Setzeingang eines Flip-Flops' 43angelegt. Folglich wird das Flip-Flop 43 durch die vordere (abfallende) Flanke des logisch niedrigen Startsignals gesetzt, welches das erste Bit einer Daten- oder Adressensignalgruppe ist. Der Ausgang Q des Flip-Flops 43 wird hoch und bildet dadurch das Signal f. Der erste vorerwähnte Zähler ist durch das Flip-Flop 43, das UND-Glied 42, einen Zähler 46 und einen Zähler 47 gebildet.
Das hohe Signal f gibt das UND-Glied -42 frei, welches die Taktimpulse n zu dem Takteingang des Zählers 46 durchläßt.
Der Zähler 46 hat ein Modulo, das der Anzahl Taktimpulse n in jedem Datenbit gleich ist. Folglich gibt der Zähler 46 einen Uberlaufausgang g für jedes Bit einer Signalgruppe ab.
Der Zähler 47 zählt die Signale g und hat ein Modulo von 11.
Der Zähler 47 gibt somit ein Überlauf signal h ab, nachdem er nach dem Startbit das 11-te Bit gezählt hat. Das Signal h wird an die Rücksetzeingänge des Flip-Flops 43 und der Zähler 46 und 47 rückgekoppelt, um die Zähler 46 und 47 auf null und das Flip-Flop 43 zurückzustellen. Der Q-Ausgang des Flip-Flops 43 wird niedrig, wodurch das UND-Glied 42 gesperrt wird und verhindert wird, daß weitere Taktimpulse n an die Zähleingänge angelegt werden.
Der Ausgang des Zählers 47 ist mit dem Setzeingang eines Flip-Flops 48 verbunden, dessen Q-Ausgang mit einem Eingang eines UND-Glieds 49 verbunden ist. Die Taktimpulse n werden an einen anderen Eingang des UND-Glieds angelegt, dessen Ausgang mit dem Zähl- oder Takteingang eines Zählers 51 verbunden ist. Der Q-Ausgang des Flip-Flops 48 stellt das Signal i dar. Der zweite vorerwähnte Zähler ist durch das Flip-Flop 48, das UND-Glied 49 und den Zähler 51 gebildet. Ein weiterer Abschnitt des Zählers 51 bildet den dritten Zähler.
Das Signal i wird an der Vorderflanke des 12-ten Bits hoch und gibt das UND-Glied 49 frei, das dann die Taktimpulse n zu dem Zähleingang des Zählers 51 durchläßt. Das Modulo des Zählers 51 ist so gewählt, daß es gleich der Anzahl von Taktimpulsen in einem Signalbit ist und ein Überlaufsignal k erzeugt, um den Zähler 51 und das Flip-Flop 48 rückzusetzen, um dadurch das UND-Glied 49 zu sperren und zu verhindern, daß der Zähler 51 von null an zählt. Der Zähler 51 gibt auch ein hohes Signal j ab, wenn der Zählstand in dem Zähler 51 einen Wert erreicht, der der Mitte des 12-ten Datenbits entspricht.
Der Ausgang j kann durch den Ausgang der höchsten Stufe in dem Zähler 51 gebildet sein.
Das Signal j wird an den Takteingang eines D-Flip-Flops 53 angelegt. Die Ausgangssignale d werden an den D-Eingang des Flip-Flops 53 angelegt. Das Flip-Flop 53 wird durch die Vorderflanke des Signals j in der Mitte des 12-ten Signalbits taktgesteuert. Wenn das 12-te Bit ein Stoppbit ist, wird das Flip-Flop 53 gesetzt und gibt einen logisch hohen Q-Ausgang ab. Wenn das 12-te Bit ein Startbit ist, bleibt das Flip-Flop 53 rückgesetzt und gibt einen niedrigen Q-Ausgang ab.
Der Q-Ausgang des Flip-Flops ist mit 1 bezeichnet und entspricht dem logischen Sinn des 12-ten Signalbits.
Das Signal 1 wird an einen Eingang eines UND-Glieds 52 angelegt, dessen Ausgang mit m bezeichnet ist und an den Rücksetzeingang eines Flip-Flops 54 angelegt wird. Der Ausgang des Inverters 44 wird an den Setzeingang des Flip-Flops 54 angelegt, dessen Ausgang das Adressenladesignal e darstellt.
Das Flip-Flop 54 wird normalerweise durch die Vorderflanke jedes Startbits gesetzt. Das Überlaufsignal k wird an das UND-Glied 52 als ein Freigabesignal angelegt. Wenn das Signal 1 niedrig ist, wird das Signal m niedrig ,und das Signal e bleibt hoch. Wenn jedoch das Signal 1 hoch ist, wird das Ausgangssignal m des UND-Glieds 52 für die Dauer des Signals k hoch. Das hohe Signal m hat ein unbedingtes Rücksetzen des Flip-Flops 54 zur Folge, wodurch das Signal e niedrig wird.
Das Flip-Flop 54 wird durch das nächste Startbit gesetzt.
Folglich wird das Adressenladesignal für kurze Dauer auf die geforderte Weise niedrig.
Das Signal i wird an einen invertierenden Rücksetzeingang des Flip-Flops 53 angelegt, so daß das Flip-Flop 53 durch die Rückflanke des Signals i rückgesetzt wird. Das Signal i bleibt jedoch für die Dauer des Signals k in der gewünschten Weise hoch, da durch die Vorderflanke des Signals k die Eingangsstufe des Flip-Flops 48 umgeschaltet wird; jedoch wird die Ausgangsstufe des Flip-Flops 48 nicht bis zur Rückflanke des Signals k umgeschaltet.
Wenn das Adressenladesignal e niedrig bleibt, läßt die Einheit 23 eine Datensignalgruppe für eine Ubertragung zu der Einheit 24 durch. Wenn das Adressenladesignal e niedrig wird, führt die Einheit 23 eine Adressensignalgruppe der Einheit 24 zu. In jedem Fall wird der die Pufferbereitschaft kennzeichnende Impuls c durch die Einheit 23 überwacht, welche den Ladeimpuls b abgibt, wenn der Impuls c hoch wird. Entsprechend dem Ladeimpuls b wird die Daten- oder Adressensignalgruppe in den Umsetzer 24 geladen.
Die Empfangseinheit 27 wird nunmehr im einzelnen anhand von Fig.11 und 12 beschrieben. Eine Adressen- und Datensignal-Vielfachleitung von der Einheit 28 zu der Einheit 29 ist mit q bezeichnet. Der serielle Eingang der Einheit 28 ist mit p bezeichnet. Der Rücksetzimpuls ist mit s bezeichnet, während ein die Bereitschaft für eine Daten aufnahme kennzeichnender Impuls mit r bezeichnet ist.
Die Einheit 27 weist einen quarzgesteuerten Taktimpulsgenerator oder Oszillator 61 auf, welcher Taktimpulse n abgibt, deren Frequenz höher als die Bitübertragungsfrequenz der Einrichtung ist. Die Taktimpulse n werden an einen (nicht dargestellten) Frequenzteiler in dem Umsetzer 28 und an einen ähnlichen Frequenzteiler in der Einheit 29 für eine Systemsynchrdnisierung angelegt. Die Taktimpulse n werden an einen Eingang eines UND-Glieds 62 angelegt.
Die Eingangssignale p werden über einen Inverter 64 an den Setzeingang eines Flip-Flops 63 angelegt. Folglich wird das Flip-Flop 63 durch die vordere (fallende) Flanke des logisch niedrigen Startbits gesetzt, welches das erste Bit einer Daten- oder Adressensignalgruppe ist. Der Q-Ausgang des Flip-Flops 63 wird hoch und stellt das Signal f dar. Das hohe Signal f gibt das UND-Glied 62 frei, welches die Taktimpulse n zu dem Takteingang eines Zählers 66 durchläßt. Der Zähler 66 hat ein Modulo, das gleich der Anzahl Taktimpulse n in jedem Datenbit ist. Folglich gibt der Zähler 66 einen Uberlaufausgang g für jedes Bit einer Signalgruppe ab.
Ein Zähler 67 zählt die Signale g und hat ein Modulo von 11.
Folglich gibt der Zähler 67 ein Überlauf signal h ab, nachdem nach dem Startbit das 11-te Bit gezählt ist. Das Signal h wird an die Rücksetzeingänge des Flip-Flops 63 und der Zähler 66 und 67 rückgekoppelt, um die Zähler 66 und 67 auf null zu stellen und das Flip-Flop 63 rückzusetzen. Der Q-Ausgang des Flip-Flops 63 wird niedrig, wodurch das UND-Glied 62 gesperrt und verhindert wird, daß weitere Taktimpulse n an die Zähleingänge angelegt werden.
Der Ausgang des Zählers 67 ist mit dem Setzeingang eines Flip-Flops 68 verbunden, dessen Q-Ausgang mit einem Eingang eines UND-Glieds 69 verbunden ist. Die Taktimpulse n werden an den anderen Eingang des UND-Glieds 69 angelegt, dessen Ausgang mit dem Zähl- oder Takteingang eines Zählers 71 verbunden ist.
Der Q-Ausgang des Flip-Flops 68 stellt das Signal i dar.
Das Signal i wird bei der Vorderflanke des 12-ten Bits hoch und gibt das UND-Glied 69 frei, das die Taktimpulse n zu dem Zähleingang des Zählers 71 durchläßt. Das Modulo des Zählers 71 ist so gewählt, daß es gleich der Anzahl Taktimpulse in einem Signalbit ist und erzeugt ein Überlauf signal k, um den Zähler 71 und das Flip-Flop 68 rückzusetzen, um dadurch das UND-Glied 69 zu sperren, und um zu verhindern, daß der Zähler 71 von null an zählt. Der Zähler 71 gibt auch ein hohes Signal j ab, wenn der Zählerstand in dem Zähler 71 einen Wert erreicht, welcher der Mitte des 12-ten Datenbits entspricht.
Der Ausgang j kann durch den Ausgang der höchsten Stufe in dem Zähler 71 dargestellt werden.
Das Signal j wird an den Takteingang eines D-Flip-Flops 73 angelegt. Die Eingangssignale p werden an den D-Eingang des Flip-Flops -73 über den Inverter 64 angelegt. Das Flip-Flop 73 wird durch die Vorderflanke des Signals j in der Mitte des 12-ten Signalbits taktgesteuert. Wenn das 12-te Bit ein Stoppbit ist, wird das Flip-Flop 73 rückgesetzt und gibt einen logisch niedrigen Q-Ausgang ab. Wenn das 12-te Bit ein Startbit ist, wird das Flip-Flop 73 gesetzt und gibt einen hohen Q-Ausgang ab. Der Q-Ausgang des Flip-Flops 73 ist mit t bezeichnet und entspricht der Umkehr des 12-ten Signalbits. Das Signal t bildet das Datenempfangssignal.
Wenn das Datenempfangssignal t hoch ist, läßt die Einheit 28 die nächste Datensignalgruppe für eine Verarbeitung zu. der Einheit 29 durch. Wenn das Datenempfangssignal t niedrig ist, dekodiert die Einheit 29 die nächste Adressensignalgruppe.
Wenn eine Signalgruppe von der Einheit 28 verarbeitet worden ist, gibt diese (28) das die Bereitschaft für eine Datenaufnahme anzeigende Signal r ab, wodurch die Signale parallel der Einheit 29 zugeführt werden. Nach einer Übertragung gibt die Einheit 29 den Rücksetzimpuls s an die Einheit 28 ab, wodurch diese (28) gelöscht wird.
Durch die Erfindung ist somit die Geschwindigkeit und die Zuverlässigkeit einer Datenübertragung mit Hilfe einer vereinfachten Einrichtung erhöht. Im Rahmen der Erfindung sind verschiedene Abwandlungen möglich. Wenn beispielsweise einer Adressensignalgruppe ein Stoppbit vorausgeht und einer Datensignalgruppe zwei Stoppbit vorausgehen, würde dies eine Austauschbarkeit bei der vorbeschriebenen Anordnung schaffen, was ebenfalls im Rahmen der Erfindung liegt.GemäB einer weiteren Abwandlung könnten einer Adressenimpulsgruppe mehr als zwei Stoppbits vorausgehen. Ferner könnten die Zähleranordnungen durch Taktgebereinrichtungen, wie beispielsweise monostabile Multivibratoren ersetzt werden, wobei diese ebenfalls im Rahmen der Erfindung liegen würden.
Ende der Beschreibung

Claims

Patentansprüche i Üatenübertragungseinrichtung, g e k e n n z e i c h n e t durch eine Sendeeinrichtung, um wahlweise Gruppen von Adressensignalen und Gruppen von Datensignalen zu übertragen, wobei jede Adressensignalgruppe ein Startbit, eine vorbestimmte Anzahl Adressenbits und ein Stoppbit aufweist, jede Datensignalgruppe, die einer weiteren Datensignalgruppe vorangeht, ein Startbit, die vorbestimmte Anzahl Datenbits und ein Stoppbit aufweist, und jede Datensignalgruppe, die einer Adressensignalgruppe vorausgeht, ein Startbit, die vorbestimmte Anzahl Datenbits und zwei Stoppbits aufweist, und eine Empfangseinrichtung zum Empfangen von Gruppensignalen, wobei die Empfangseinrichtung eine Fühleinrichtung aufweist, um in einer Signaigruppe-ein Bit zu fühlen, das auf die vorbestimmte Anzahl Bits plus zwei Bits folgt und um eine nächste Signalgruppe als eine Adressensignalgruppe zu verarbeiten, wenn das gefühlte Bit ein Stoppbit ist, und um eine nächste Signalgruppe als Datensignalgruppe zu verarbeiten, wenn das gefühlte Bit ein Startbit ist.
2. Einrichtung nach Anspruch 1, dadurch g e k e n n -z e i c h n e t, daß die Fühleinrichtung einen Taktgeber aufweist, der ein Abtastsignal zu einem Zeitpunkt erzeugt, welcher dem gefühlten Bit entspricht, wobei die Fühleinrichtung das gefühlte Bit entsprechend dem Abastsignal fühlt.
3. Einrichtung nach Anspruch 2, dadurch g e k e n n -z e i c h n e t, daß der Taktgeber einen Taktimpulsgenerator und einen Zähler zum Zählen der Taktimpulse aufweist.
4. Einrichtung nach Anspruch 3, dadurch g e k e n n -z e i c h n e t, daß das Abtastsignal durch ein Ausgangssignal einer höheren Stufe des Zählers gebildet ist.
5. Einrichtung nach Anspruch 2, dadurch g e k e n nz e i c h n e t, daß die Fühleinrichtung ein D-Flip-Flop aufweist, an dessen D-Eingang die Signalgruppen empfangen werden, und an dessen Takteingang das Abtastsignal aufgenommen wird.
6. Einrichtung nach Anspruch 3, dadurch g e k e n n -z e i c h n e t, daß die Zähleinrichtung einen Zähler zum Zählen der Taktimpulse, ein UND-Glied, an dessen einem Eingang die Taktimpulse anliegen und dessen Ausgang mit einem Takteingang des Zählers verbunden ist und ein Flip-Flop aufweist, dessen Ausgang mit einem Eingang des UND-Glieds verbunden ist, wobei das Flip-Flop durch ein Startbit'gesetzt wird, um das UND-Glied freizugeben, und durch ein Überlaufsignal des Zählers rückgesetzt wird, um das UND-Glied zu sperren.