[go: up one dir, main page]

DE3002740A1 - Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation - Google Patents

Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation

Info

Publication number
DE3002740A1
DE3002740A1 DE19803002740 DE3002740A DE3002740A1 DE 3002740 A1 DE3002740 A1 DE 3002740A1 DE 19803002740 DE19803002740 DE 19803002740 DE 3002740 A DE3002740 A DE 3002740A DE 3002740 A1 DE3002740 A1 DE 3002740A1
Authority
DE
Germany
Prior art keywords
semiconductor substrate
metal layer
silicon
substrate
field oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19803002740
Other languages
English (en)
Inventor
Masatoshi Seki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3002740A1 publication Critical patent/DE3002740A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Beschreibung
Die Erfindung bezieht sich auf ein Verfahren zur Ausbildung von Substratelektroden eines MOS-IC (Metall-Oxid-Halbleiter-Integrierte Schaltung) und richtet sich insbesondere auf ein Verfahren zur Ausbildung von Substratelektroden mit einer geringstmöglichen Anzahl von Schritten. Ein MOS-IC des Siliziumgate-Typs, welchereinen dicken Oxidfilm aufweist, der selektiv auf einem Silizium-Halbleitersubstrat mit Ausnahme von denjenigen Bereichen ausgebildet ist, wo die Elemente auszubilden sind, und welcher auf dem dicken Oxidfilm ausgebildete Verbindungsleitungen aufweist, ist in breitem Maße bekannt und beispielsweise in Philips Research Reports, Bd. 26, Nr. 3, S«, 157-165, Juni 1971 beschrieben. Der sogenannte LOCOS-Typ (LOCOS = Lokale Oxidation von Silizium) eines MOS-IC minimalisiert die Streukapazität in der Verdrahtungsschicht, ermöglicht eine Steigerung der Schaltgeschwindigkeit und hat Vorteile für die Verwendung bei Speicherschaltungen.
Bezüglich des Siliziumgate-MQS-IC das LOCOS-Typs ist ein Speicher, der polykristalline Siliziumwiderstände als Lastwiderstände für Transistoren, die eine Speicherzelle aufbauen, verwendet, beispielsweise in der US-PS 4 110 776 beschrieben.
Da für den Speicher eine hohe Zuverlässigkeit erforderlich ist, muß der MOS-IC in einem Keramikgehäuse oder Glasgehäuse anstelle eines Kunststoffgehäuses untergebracht sein.
Wenn eine MOS-IC-Vorrichtung mit Elektroden auf der Rückseite des Halbleitersubstrats durch Einpacken in Keramikmaterial oder Glas zu kapseln ist, müssen aus dem Gehäuse herausführende Leitungsdrähte und Substratelektroden durch Drähte verbunden werden. Bei auf der
8IQ033/O6O
Rückseite des Halbleitersubstrats liegendenElektroden ist es jedoch sehr schwierig, die Drähte zwischen dem Substrat und den1 nach außen führenden Leitungsdrähten anzubonden und die Technik des automatischen Drahtbondens nicht anwendbar.
Für die Verwendung der Keramik- oder Glasunterbringung ist es daher notwendig, eine Substratelektrode auf der Oberseite des Halbleitersubstrat wie andere Elektroden auch (Bondflecken) vorzusehen.
Im einzelnen werden bei der Herstellung des Siliziumgate-MOS-IC des LOCOS-Typs, wenn die Substratelektrode auf der Oberseite des Halbleitersubstrats wie andere Elektroden eingerichtet werden soll, Source und Drain durch Einführen von Fremdstoffen eines zu dem des Substrats entgegengesetzten Leitungstyps in die Substratoberfläche unter Ausnahme derjenigen Bereiche des HalbleiterSubstrats, die mit einem Muster dicken Siliziumoxids (Feldoxid) und einem Muster von Siliziumgate-Elektroden abgedeckt sind, ausgebildet. Daher kann nach dem Einführen der Fremdstoffe ein Teil des Musters des dicken Siliziumoxids geätzt werden, um das Substrat freizulegen und auf diese Weise eine Substratelektrode auf der freigelegten Oberfläche des Substrats auszubilden.
Zur Entfernung einer dicken Siliziumoxidschicht ist jedoch ein besonderer Ätzschritt erforderlich, was eine Senkung der Ausbeute bewirkt.
Ziel der Erfindung ist daher die Schaffung eines Verfahrens zur Ausbildung von Substratelektroden eines MOS-IC mit vergleichsweise einfachen Verfahrensschritten, wobei die Substratelektroden an der Oberfläche des Halbleitersubstrats abgenommen werden.
Hierzu schlägt die Erfindung vor, einen durch Gasphasenabscheidung während der Ausbildung eines polykristallinen
Siliziumwiderstands ausgebildeten Isolationsfilm als Maske zur Ausbildung der Substratelektroden zu verwenden»
Ausführungsformen der Erfindung werden im folgenden in Verbindung mit der beigefügten Zeichnung erläutert. Auf dieser ist bzw. sind
Fign. la Schnittansichten, die verschiedene Stufen des
Verfahrens zur Herstellung von Substratelektroden gemäß der Erfindung zeigen, 10
Fig- 2 eine einen MOS-IC zeigende schematische Draufsicht , welche die nach dem in den Fign. 1a bis 1e dargestellten erfindungsgemäßen Verfahren ausgebildete Substratelektrode wiedergibt, und 15
Fig. 3 eine Schnittansicht, die eine weitere Ausführungsform des erfindungsgemäßen Verfahrens zur Ausbildung einer Substratelektrode veranschaulicht.,
Die Fign. 1a bis 1e zeigen Verfahrensschritte zur Herstellung eines LOCOS-Siliziumgate-MOS-IC gemäß einer Ausführungsform der Erindung. Die Fign» 1a bis 1e sind Schnittansichten, die einen Teil eines (auf einer Tablette ausgebildeten) Speichers von vielen Speichern zeigt, die gleichzeitig auf einem Stück einer Siliziumeinkristallscheibe ausgebildet werden«, Die einzelnen Verfahrensschritte werden im folgenden beschrieben»
(a) Gemäß Fig. 1a wird die Oberfläche eines Halbleitersubstrats 10 aus P-Silizium zur Ausbildung eines Musters eines Feldsiliziumoxidfilms mit einer großen Dicke von beispielsweise 1 μΐη nach einem herkömmlichen selektiven Oxidationsverfahren oxidiert» Im Oxidfilm 11 wird eine Öffnung 13 ausgebildet, so daß aktive Bereiche für Speicher-
830033/0602
zellen mit MOSFETs Clsolierschicht-Feldeffekttransistören) darin ausgebildet werden können. Der Siliziumoxidfilm 11 wird den aktiven Bereich 13 umgebend ringförmig ausgebildet. Das Halbleitersubstrat wird dann erneut einer Oxidationsbehandlung unterworfen, wodurch ein Siliziumoxidfilm 14 einer geringen Dicke von ungefähr 45 nut in der öffnung ausgebildet wird. Dabei wird ein ähnlich dünner Siliziumoxidfilm 30 auch auf der Oberfläche des Substrats auf der Außenseite des Siliziumoxidfilms 11 ausgebildet.
Die Bereiche, wo der Siliziumoxidfilm 30 ausgebildet wird, entsprechen der Randfläche der Tablette, die von der Einkristallscheibe getrennt wird.
Ferner wird der Siliziumoxidfilm 14 so selektiv geätzt, daß der Bereich der Oberfläche des Substrats, wo ein Drain-Kontakt angeordnet werden soll, freigelegt wird. Danach wird durch chemische Gasphasenabscheidung (CVD) polykristallines Silizium auf der Oberfläche des Substrats abgeschieden, gefolgt von einer Musterherstellung nach photolithographischer Technik, um so eine polykristalline Siliziumschicht 17 für die Drain-Verdrahtung, eine polykristalline Siliziumschicht 18 für das Gate-und eine polykristalline Siliziumschicht 19 für die Verdrahtung auszubilden, wobei jede von diesen eine Dicke von ungefähr 400 nm hat.
(b) Der Siliziumoxidfilm 14 und der Siliziumoxidfilm 30 werden durch Ätzen entfernt, so daß nur ein Teil des Siliziumoxidfilms 14 unter der polykristallinen Siliziumschicht 18 stehen bleibt. Danach wird zur Ausbildung eines bestimmten Widerstands ein Maskier-Isolationsfilm 20 einer Dicke von ungefähr 300 nm auf einen Teil der polykristallinen Siliziumschicht 17 für die Drain-Verdrahtung ausgebildet. Der Maskier-Isolationsfilm 20 verhindert das Einführen von Fremdstoffen im nächsten Schritt der Fremd-
030033/0602
stoffeinführung und wird ausgebildet, indem ein Oxidfilm entsprechend einem gewünschten Widerstandsmuster nach dem Abscheiden des Siliziumoxidfilms durch chemische Gasphasenabscheidung (CVD) in ein bestimmtes Muster gebracht wird. Gemäß der Erfindung wird ein aus Siliziumoxid bestehenderMaskier-Isolationsfilm 31 selektiv auf den Teil der Substratoberfläche ausgebildet, ttfo die Elektrodenschicht durch widerstandsbildende Maskiermusterung, CVD und Photolithographie ausgebildet werden soll„
(c) Zur Ausbildung eines N -Drainbereichs 21, eines N·-Sourcebereichs 22, eines N -Schutzringbereichs 23 und eines N -Randbereichs 24 werden Donatorenfremdstoffe durch Diffusion oder Ionenimplantation selektiv in die Substratoberfläche eingeführt. Bei der Fremdstoffeinführung werden auch die polykristallinen Siliziumschichten 17, 18 und 19 stark dotiert. Die dotierten Bereiche haben ausreichend abgesenkten Widerstand, so daß sie als Elektroden oder Verdrahtungen dienen können» Die durch den Isolationsfilm 20 zur Maskierung der polykristallinen Siliziumschicht 17 abgedeckten Abschnitte Zierden jedoch nicht dotiert» Diese Abschnitte haben hohen Widerstand und dienen als Lastwiderstände für die Transistoren»
(d) Auf der Oberfläche des Substrats wird durch chemische Gasphasenabscheidung (CVD) ein Zx-jischenschicht-Isolationsfilm 25 einer Dicke von ungefährt 600 nm aus Phosphosilikatglas (PSG) oder dergleichen abgeschieden. Kontaktlöcher 26a und 26b \tferden durch selektive Ätzung unter Verwendung des Photoresists als Maske ausgebildet, wodurch Abschnitte des Sourcebereichs 22, des Schutzringbereichs 23 und des Randbereichs 24 freigelegt werden. Gleichzeitig wird der Isolationsfilm 31 zur Freilegung der Abschnitte des Substrats, wo die Substratelektrode ausgebildet xi?erden soll, entfernt. Die Ätz-
behandlung dabei kann innerhalb sehr kurzer Zeiten zuende gebracht werden, da der durch CVD gebildete Siliziumoxidfilm 31 eine Dicke von ungefähr einem Drittel derjenigen des Feldoxidfilms 12 hat, was ein Ätzen mit vier- bis fünfmal größerer Geschwindigkeit gestattet.
(e) Gleichzeitig mit der Ausbildung einer Source-Verdrahtungsschicht 28 aus Aluminium wird eine Substratelektrodenschicht 29 aus Aluminium auf den freigelegten Abschnitten der Substratoberfläche ausgebildet.
Wie in Fig. 2 dargestellt, wird die Substratelektrodenschicht 29 so ausgebildet, daß sie die äußere Begrenzung der einzelnen auf der Siliziumeinkristallscheibe 10 ausgebildeten Tabletten 46 umgibt. Die Substratelektrode 29 ist mit einem Drahtbondflecken 32 verbunden, der elektrisch mit einem nach außen führenden Leitungsdraht des IC-Bauteils verbunden ist. Wie andere Bondflecken 33 bis 41 zur Zufuhr elektrischer Spannung und zur Einführung und Erzeugung elektrischer Signale ist der Drahtbondflecken 32 für die Substratelektrode auf der Oberfläche des HaIbleitersubstrats 10 vorgesehen. Der oben erwähnte N -dotierte Bereich 24 ist auf der Oberfläche eines Ritz- bzw. Zerschneidbereichs 42 ausgebildetj der zwischen benachbarten Tabletten 46 vorgesehen ist. Die Oberfläche des dotierten Bereichs 24 wird in vertikaler und seitlicher Richtung längs gerader Linien 43 und 44 unter Verwendung einer Schneidvorrichtung, wie etwa eines Diamantschneiders, geritzt, wodurch die Einkristallscheibe 10 in die einzelnen Tabletten zerlegt wird. Die Substratelektrode 29 ist dabei so angelegt, daß sie den Ritz- bzw. Zerschneidbereich 42 nicht überdeckt, damit die Tabletten beim Ritzen nicht brechen.
Die N -Bereiche 23 und 24, die so vorgesehen sind, daß sie die Tabletten längs der Substratelektrode 29 umgeben.
verhindern ein Eindringen von Verunreinigungen, wie Natriumionen, aus der Aluminiumelektrode 29 in die benachbarte Feldsiliziumoxidschicht 11„
Um ein Eindringen von Verunreinigungen, etwa von Natriumionen,aus der Substratelektrode 29 aus Aluminium in die Feldoxidschicht 11 vollkommen zu verhindern, ist eine Schutzringschicht 45 aus polykristallinem Silizium so vorgesehen, daß sie wie in Fig„ 3 gezeigt, einen Vogelsahnabelabschnitt der Feldoxidschicht 11 abdeckt. Die Schutzringschicht 45 aus polykristallinem Silizium wird zusammen mit der Verdrahtungsschicht 17 aus polykristallinem Silizium ausgebildet und ein N -Bereich 23! einer Dotierung durch die polykristalline Siliziumschicht 45 hindurch gleichzeitig mit der Phosphordotierung zur Ausbildung der N -Source- und Drain-Bereiche unterworfen. Die Substratelektrode 29' aus Aluminium wird so ausgebildet, daß sie mit der polykristallinen Siliziumschicht 45 in Berührung kommt, wodurch die polykristalline Siliziumschicht 45 auf Substratpotential gehalten wird.
Mit obigem Aufbau wird verhindert, daß Verunreinigungen in den Vogelschnabel der Feldoxidschicht 11 eindringen, und die Elektrode 45 nimmt Substratpotential an. Es ist daher möglich zu verhindern, daß die Feldoxidschicht durch die überlaufende Ladung in den N-Typ umgewandelt wird.
Nach der Erfindung wird, wie sie sich aus vorstehender Beschreibung ergibt, die Maske 31 zur Ausbildung der Substratelektrode gleichzeitig mit der Maske 20 für die Ausbildung des Widerstands ausgebildet, wobei die Maske 31 zur Ausbildung der Substratelektrode während des Verfahrensschritts der Ausbildung von Kontaktlöchern für den zweiten Isolationsfilm 25 nach der Fremdstoffdotierung entfernt wird. Folglich ist es möglich, die Substratelektrode ohne Abwandlung der herkömmlichen Verfahrensschritte auszubilden.
060
Im Rahmen der Erfindung sind zahlreiche Abwandlungen möglich.
Gemäß vorstehender Ausführungsform wurde Siliziumoxid als Maske 20 zur Ausbildung von Widerständen und als Maske 31 zur Ausbildung von Substratelektroden verwendet, es ist aber auch möglich, eine Photoresistschicht als Maske zu verwenden, wenn das Ionenimplantationsverfahren angewendet werden soll. Die Maske aus Photoresist läßt sich nach der Ionenimplantation sehr leicht entfernen. 10
Ki/s, kl
I3QQ33/Q6Q2
e e r s e 11 e

Claims (5)

  1. PATFMT/VNWÄI TE
    SCHIFF v.FÜNER STREHU SCHÜ>3EL-HüpK EBBINGHAUS FINCK
    MARIAHILFJ=1_ATZ 2 A 3, MDNCHEN BO POSTADRESSE: POSTFACH Θ5Ο16Ο, D-8OOO MDNCHEN B6
    HITACHI, LTD. 25. Januar 19 80
    DEA-25 072
    Verfahren zur Ausbildung von Substratelektroden bei MOS-ICs
    mit lokaler Oxidation
    PATENTANSPRÜCHE
    Verfahren zur Herstellung von integrierten MOS-Schaltungsvorrichtungen des Siliziumgate-Typs mit polykristallinem Siliziumwiderstand, wobei ein Feldoxid auf der Hauptfläche eines Siliziumhalbleitersubstratsso ausgebildet wird, daß es Bereiche umgibt, wo Transistoren auszubilden sind, ein Gate-Oxid mit einer unter derjenigen des Feldoxids liegenden Dicke ausgebildet wird, ein langgestreckter Streifen aus
    polykristallinem Silizium, der sich von einem aus den Bereichen ausgewählten Bereich auf das Feldoxid erstreckt, ausgebildet wird, eine erste Maskenschicht auf der Oberfläche des Streifens zur Ausbildung eines Widerstandsgebiets in dem Streifen ausgebildet wird, Fremdstoffe eines zu demjenigen des Halbleitersubstrats entgegengesetzten Leitungstyps in die Oberfläche des von der ersten Maskenschicht nicht abgedeckten Streifens und in ausgewählte Oberflächender Bereiche eindiffundiert werden, und eine erste Metallschicht ausgebildet wird, die mit den Bereichen, in welche die Fremdstoffe eingeführt werden, in Berührung kommt, gekennzeichnet durch das Ausbilden einer zweiten Maskenschicht auf den Randoberflächendes Siliziumhalbleitersubstrats derart, daß die Fremdstoffe in diese Randoberflächennicht eingeführt werden, wobei diese zweite Maskenschicht während des Verfahrensschritts der Ausbildung der ersten Maskenschicht ausgebildet wird, und das Ausbilden einer zweiten Metallschicht auf den Randoberflächen des Siliziumhalbleitersubstrats, in die die Fremdstoffe nicht eingeführt werden, wobei die zweite Metallschicht während des Verfahrensschritts der Ausbildung der ersten Metallschicht ausgebildet wird und so eine Substratelektrode des Siliziumhalbleitersubstrats erzeugt wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß das Feldoxid auf dem Randbereich des Siliziumhalbleitersubstrats auf der Innenseite der zweiten Metallschicht längs der zweiten Metallschicht ausgebildet wird.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet , daß ein zweiter Halbleiterbereich auf der Oberfläche des Halbleitersubstrats zwischen der zweiten Metallschicht und dem auf dem Randbereich des Halbleitersubstrats auf der Innenseite der zweiten Metallschicht ausgebildeten Feldoxid ausgebildet wird,, und daß der zweite Halbleiterbereich einen zu demjenigen des Halbleitersubstrats entgegengesetzten Leistungstyp hat=
  4. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet , daß eine leitende Schicht aus polykristallinem Silizium, welche sich vom zweiten Halbleiterbereich auf die Oberfläche des Feldoxids erstreckt, längs des Feldoxids, welches den Randbereich des Halbleitersubstrats umgibt, ausgebildet wird, und daß die leitende Schicht aus polykristallinem Silizium während des Verfahrensschritts zur Ausbildung des langgestreckten Streifens aus polykristallinem Silizium ausgebildet wird»
    0300.33/0602
  5. 5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet , daß das Halbleitersubstrat auf der Randfläche des Halbleitersubstrats auf der Außenseite der zweiten Metallschicht trenngeritzt wird.
    030033/0602
    BAD ORIGINAL
DE19803002740 1979-01-26 1980-01-25 Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation Withdrawn DE3002740A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP710979A JPS5599722A (en) 1979-01-26 1979-01-26 Preparation of semiconductor device

Publications (1)

Publication Number Publication Date
DE3002740A1 true DE3002740A1 (de) 1980-08-14

Family

ID=11656914

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803002740 Withdrawn DE3002740A1 (de) 1979-01-26 1980-01-25 Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation

Country Status (3)

Country Link
US (1) US4265685A (de)
JP (1) JPS5599722A (de)
DE (1) DE3002740A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3134343A1 (de) * 1980-09-01 1982-06-03 Hitachi Microcomputer Engineering Ltd., Tokyo Halbleiteranordnung
EP0054163A2 (de) * 1980-12-05 1982-06-23 International Business Machines Corporation Verfahren zur Herstellung eines elektrischen Kontakts zu einem Siliziumsubstrat durch eine auf einer Substratoberfläche angebrachte, verhältnismässig dünne Schicht aus Siliziumdioxyd und Verfahren zur Herstellung eines Feldeffekttransistors
EP0075331A2 (de) * 1981-09-23 1983-03-30 Siemens Aktiengesellschaft Anordnung zur Kompensation von Korrosionseffekten in integrierten Halbleiterschaltkreisen
EP0510433A2 (de) * 1991-04-26 1992-10-28 Hughes Aircraft Company Geschützte Schaltungsstruktur

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4367580A (en) * 1980-03-21 1983-01-11 Texas Instruments Incorporated Process for making polysilicon resistors
JPS6046545B2 (ja) * 1980-05-16 1985-10-16 日本電気株式会社 相補型ｍｏｓ記憶回路装置
DE3032632A1 (de) * 1980-08-29 1982-04-08 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung integrierter dynamischer ram-eintransistor-speicherzellen
US4335502A (en) * 1980-10-01 1982-06-22 Standard Microsystems Corporation Method for manufacturing metal-oxide silicon devices
US4419808A (en) * 1980-12-15 1983-12-13 Rockwell International Corporation Method of producing redundant ROM cells
JPS57126147A (en) * 1981-01-28 1982-08-05 Fujitsu Ltd Manufacture of semiconductor device
FR2515427A1 (fr) * 1981-10-27 1983-04-29 Efcis Procede de fabrication de resistances de forte valeur pour circuits integres
US4470852A (en) * 1982-09-03 1984-09-11 Ncr Corporation Method of making CMOS device and contacts therein by enhanced oxidation of selectively implanted regions
US5236851A (en) * 1988-07-14 1993-08-17 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor devices
US5075250A (en) * 1991-01-02 1991-12-24 Xerox Corporation Method of fabricating a monolithic integrated circuit chip for a thermal ink jet printhead
JPH04256371A (ja) * 1991-02-08 1992-09-11 Toyota Autom Loom Works Ltd 半導体装置及びその製造方法
JP2934738B2 (ja) 1994-03-18 1999-08-16 セイコーインスツルメンツ株式会社 半導体装置およびその製造方法
EP1020907B1 (de) * 1999-01-15 2010-12-01 STMicroelectronics Srl Barrierenstruktur für Peripherie Integrierter Schaltkreise

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4070748A (en) * 1972-04-10 1978-01-31 Raytheon Company Integrated circuit structure having semiconductor resistance regions
NL161301C (nl) * 1972-12-29 1980-01-15 Philips Nv Halfgeleiderinrichting en werkwijze voor de vervaar- diging daarvan.
JPS5263680A (en) * 1975-11-19 1977-05-26 Matsushita Electric Ind Co Ltd Production of semiconductor device
US4148055A (en) * 1975-12-29 1979-04-03 U.S. Philips Corporation Integrated circuit having complementary bipolar transistors
US4055444A (en) * 1976-01-12 1977-10-25 Texas Instruments Incorporated Method of making N-channel MOS integrated circuits
US4013489A (en) * 1976-02-10 1977-03-22 Intel Corporation Process for forming a low resistance interconnect in MOS N-channel silicon gate integrated circuit
US4110776A (en) * 1976-09-27 1978-08-29 Texas Instruments Incorporated Semiconductor integrated circuit with implanted resistor element in polycrystalline silicon layer
US4080718A (en) * 1976-12-14 1978-03-28 Smc Standard Microsystems Corporation Method of modifying electrical characteristics of MOS devices using ion implantation
US4187602A (en) * 1976-12-27 1980-02-12 Texas Instruments Incorporated Static memory cell using field implanted resistance
JPS5391662A (en) * 1977-01-24 1978-08-11 Hitachi Ltd Manufacture for semiconductor device
US4081896A (en) * 1977-04-11 1978-04-04 Rca Corporation Method of making a substrate contact for an integrated circuit
US4139786A (en) * 1977-05-31 1979-02-13 Texas Instruments Incorporated Static MOS memory cell using inverted N-channel field-effect transistor

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3134343A1 (de) * 1980-09-01 1982-06-03 Hitachi Microcomputer Engineering Ltd., Tokyo Halbleiteranordnung
EP0054163A2 (de) * 1980-12-05 1982-06-23 International Business Machines Corporation Verfahren zur Herstellung eines elektrischen Kontakts zu einem Siliziumsubstrat durch eine auf einer Substratoberfläche angebrachte, verhältnismässig dünne Schicht aus Siliziumdioxyd und Verfahren zur Herstellung eines Feldeffekttransistors
EP0054163A3 (en) * 1980-12-05 1983-08-03 International Business Machines Corporation Method for making an electrical contact to a silicon substrate through a relatively thin layer of silicon dioxide on the surface of the substrate and method for making a field effect transistor
EP0075331A2 (de) * 1981-09-23 1983-03-30 Siemens Aktiengesellschaft Anordnung zur Kompensation von Korrosionseffekten in integrierten Halbleiterschaltkreisen
EP0075331A3 (en) * 1981-09-23 1985-03-20 Siemens Aktiengesellschaft Device for compensating corrosion effects in integrated semiconductor circuits
EP0510433A2 (de) * 1991-04-26 1992-10-28 Hughes Aircraft Company Geschützte Schaltungsstruktur
EP0510433A3 (en) * 1991-04-26 1993-08-25 Hughes Aircraft Company Secure circuit structure

Also Published As

Publication number Publication date
US4265685A (en) 1981-05-05
JPS5599722A (en) 1980-07-30

Similar Documents

Publication Publication Date Title
DE1514818C3 (de)
DE3229250C2 (de)
DE2745857C2 (de)
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE68926261T2 (de) Symmetrische sperrende Hochdurchbruchspannungshalbleiteranordnung und Verfahren zur Herstellung
DE69429467T2 (de) Halbleiteranordnung mit einer Isolationszone
DE3002740A1 (de) Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2203183A1 (de) Integrierte Halbleiterschaltungsanordnung
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE2153103B2 (de) Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
DE3205022A1 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE1564547B2 (de) Integrierte, monolithische Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE19744860A1 (de) Komplementäre Bipolartransistoren und Verfahren zur Herstellung derselben
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE3686490T2 (de) Halbleiterstruktur.
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE2347745A1 (de) Integrierter halbleiterkreis und verfahren zu dessen herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE69622339T2 (de) Verfahren zum herstellen einer einrichtung, bei der ein substrat mit halbleiterelement und leiterbahnen auf ein trägersubstrat mit metallisierung aufgeklebt wird
DE1924712C3 (de) Integrierter Dünnschicht-Abblockbzw. Entkopplungskondensator für monolithische Schaltungen und Verfahren zu seiner Herstellung
DE69934466T2 (de) Herstellungsverfahren von halbleiteranordnungen als chip-size packung
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3685684T2 (de) Kleine kontaktlose ram-zelle.

Legal Events

Date Code Title Description
OAR Request for search filed
OB Request for examination as to novelty
OC Search report available
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

8141 Disposal/no request for examination