DE2931173A1 - Schneller datenschalter - Google Patents

Description

27.7.1979 ■ - *τ 1ΉΡ-78.549

Schneller Datenschalter.

Die Erfindung betrifft einen

Datenschalter, um Daten aus mehreren Ursprungsdatenschalteinheiten nach mehreren Zieldatenschalteinheiten umzuschalten, die über Zeitbusverbinder mit einem schleifenförmigen Einwegzeitbus verbunden sind, in welchem Schalter die Gesamtübertragungskapazität des erwähnten Einwegzeitbusses durch Schaltvorgänge in mehrere einzelne Datenkanäle zeitlich aufgeteilt wird, die Steuereinheitmittel enthalten, um die erwähnten Ursprungsdatenschalteinheiten mit den Zieldatenschalteinheiten zu verbinden.

Im allgemeinen bezieht sich also

die Erfindung auf schleifenförmige Kommunikationssysteme und insbesondere auf ortsgebundene Datenschalter, die in Schaltnetzen zum Schalten von "Nachrichten" und "Daten— ^⁵ paketen" benutzt werden.

In bekannten schleifenförmigen

Kommunikationssystemen werden verschiedene Teilnehmerschalttechniken benutzt. Gemäss einer dieser Techniken werden die einzelnen Datenkanäle jeder mit dem schleifen-" förmigen Bus verbundenen Anordnung fest zugeordnet, was bedeutet, dass jede Anordnung nur die Übertragung auf den der erwähnten Anordnung zugeordneten Datenkanal gewährleisten kann. Dies ist nicht vorteilhaft, denn ein grosser Teil des Kommunikationsbandes geht verloren, wenn nur ein kleiner Teil aller mit dem Zeitbus verbundenen Anordnungen zu einem bestimmten Zeitpunkt kommunizieren.

Gemäss einer anderen dieser Techniken werden adressierte Nachrichten benutzt, wodurch es möglich ist, dass die Anordnungen einen beliebigen Daten-

kanal verwenden; in diesem Fall ist jedoch ein zusatzlicher Kommunikationsraum für die Adressen erforderlich, während das Problem, das auftritt, wenn Anordnungen gleich-

030008/07*6

27.7.1979 >■ PHF 78.5^9

zeitig Daten zu übertragen versuchen, mit Aufruftechniken gelöst werden muss.

Nach einer weiteren Technik wird

eine.. Kombination einerseits von Datenkanälen, die jeder Anordnung fest zugeordnet sind, und zum anderen von Datenkanälen, die auf dynamische Weise zugeordnet werden, benutzt; bei der Verwendung dieser Technik ordnet nach Bedarf eine Hauptsteueranordnung die zusätzlichen Datenkanäle den besonderen Anordnungen zu. Dies gibt dem Schalter eine gewisse Flexibilität, jedoch ist es nötig, die Statior nen zu steuern, d.h. es wird eine Hauptsteueranordnung zur Steuerung des streifenförmigen Kommunkati ons sys tems benötigt. .

Hinsichtlich der Nachrichten-

schaltsysteme reicht es jedoch nicht aus, nur die schnelle Übertragung von Daten auf einen Ortschalter in Erwägung zu nehmen. Die gewünschten Eigenschaften in einem System zum Schalten von Nachrichten oder Datenpaketen erfordern, dass

ein Ortschalter nicht nur die Möglichkeit haben muss, die 20

Nachrichten aus den mit dem erwähnten Ortschalter verbundenen Anordnungen auf andere Zielanordnungen zu übertragen, die ebenfalls mit dem erwähnten Ortschalter verbunden sind, sondern dass er auch die Möglichkeit haben muss, die aus

entfernt liegenden Schaltern herrührenden Nachrichten auf 25

andere Anordnungen zu übertragen, die entweder mit dem Ortschalter oder mit einem entfernt liegenden Schalter verbunden sind. Neben einer hohen Datenübertragungsgeschwindigkeit muss ein Datenschalter auch die· geeigneten nachstehend

erwähnten Eigenschaften haben: '
30

1. eine hohe Zuverlässigkeit, wo durch leine Information

verloren geht,

2. eine Flexibilität, um verschiedene Datenmengen ohne Sperrung des Schalters übertragen zu können,

3* eiiie Flexibilität zur Vergrösserung der Kapazität des 35

Schalters, um ihn an grösseren Nachrichtenverkehr übertragende Systeme anpassen zu können, 4. eine Schnittstellenstandardisierung, die es ermöglicht,

030008/074$

27.7.1979 y PHF 78.5^9

einfache Verbindungen zwischen Geräten und Datenstationen zu verwirklichen, die sich voneinander unterscheiden und sich oft schwer vereinen lassen.

Die bereits erwähnten Teilnehmerschälttechniken werden auch für Nachrichtenschaltsysteme

a benutzt.

Eine der Aufgaben der Erfindung

ist es, einen Schalter zu schaffen, bei dem ein schneller schleifenförmiger Bus benutzt wird, in dem Teilnehmerschalttechnik verwendet wird, um die bereits erwähnten Kriterien zu erfüllen.

Diese Aufgabe wird erfindungsgemäss

dadurch gelöst, dass der Schalter weitere Mittel zum gleichzeitigen Übertragen von Daten am erwähnten Zeitbus' zwischen einer Vielzahl von Ursprungs- und Zieldateneinheiten enthält, wobei die erwähnten weiteren Mittel in die Zeitbusverbinder eingebaut sind, von denen jeder Verbinder mit folgenden Mitteln versehen ist:

a. Mittel zum Speichern der Ursprungsdaten, die direkt aus den Ursprungsdatachalteinheiten herrühren,

b. Mittel zum speichern der Adressen für die Ziele, die den erwähnten gespeicherten Ursprungsdaten entspreche^ wobei die Organisation der erwähnten Mittel zum Speichern der Zieladressen der Reihenfolge entspricht, in der die erwähnten Ursprungsdaten auf den erwähnten Zeitbus übertragen werden;

c. Kanalspeichermittel zum Aufzeichnen der Kanalnummern und der Zieladressen, entsprechend den Datenkanälen, die

mit der Übertragung der erwähnten Ursprungsdaten beschaffen sindj -

d. Datenspeichermittel, die die aus den erwähnten Zaitbusdatenkgnälen herrührenden Daten vor der Übertragung dieser Daten auf die Zieldatenschalteinheiten speichern,

Alle Zeitbusverbinder sind identisch und haben das gleiche Schnittstellennetz mit den Datensehalteinheiten und das gleiche Schnittstellennetz mit dem schleifenfSrmigen Zeitbus, wodurch die bereits

030008/0746

27.7J979 *r PHF 78.53g

erwähnte Schnittstellenstandardisierung sowie die Ergänzung mit zusätzlichen Geräten zur Vergrösserung der Kapazität des Schalters erleichtert werden.

Pufferspeicherung von Eingabe/ Ausgabe ermöglicht es, Unregelmässigkeiten im Volumen der übertragenen Daten auszugleichen, zum Beispiel sprunghaft auftretende Spitzen, wodurch eine Blockierung vermieden wird, während die Flexibilität der Datenkanalverwendung den Wirkungsgrad erhöht.

Der Erfindung liegt noch die Aufgabe zugrunde, selbständige Wirkung eines jeden Zeitbusverbinders zu ermöglichen, um Steuerung durch Datenvermittlungseinheiten und dui-ch Hauptregler des Schalters, möglichst zu verringern. Dies wird dadurch erreicht, dass jede Zeitbusschnittstelle die Möglichkeit zum Feststellen hat, ob gemeinsame Datenkanäle von anderen Zeitbusschnittstellen belegt sind, und ob das Ziel beschäftigt oder anders ist, und dementsprechend vorgeht.

Die Erfindung liegt weiter die Aufgabe zugrunde, die Zweckmässigkeit des Schalters durch das automatisch erneute Übertragen der Daten ohne Vermittlung der Ursprungseinheit zu erhöhen, wenn eine Übertragung durch eine Änderung in den Daten oder dadurch, dass die Zieleinheit belegt ist, nicht erfolgt ist.

. Die betreffende Ursprungsdatenschalteinheit kann also die Datenübertragung auf andere Ziele ohne Wartezustand bis zum Zeitpunkt verwirklichen, zu dem eine erneute erfolgte Übertragung vom betreffenden Zeitbusverbinder durchgeführt wird, wonach die Datenschalteinheit die Datenübertragung auf das betreffende Ziel wieder aufnehmen kann.

Eine vierte Aufgabe der Erfindung

besteht darin, ein Kriterium für die Anzahl nicht erfolger Übertragungsfunktionen je Zeitbusschalter zu einem bestimmten Augenblick festzustellen. Diese Kriterium gibt die Belastungsbedingungen am Zeitbus und an den Zieleinheiten an.

030008/0746

27.7.1979 -5- php 78.549

Der Erfindung liegt weiter die

Aufgabe zugrunde, den Betrieb des Systems einzuleiten, wenn das für einen Zeitbusverbinder festgestellte Belastungskriterium aufgetreten ist. Das System hat also die Möglichkeit, auf kontinuierliche ¥eise die reellen Bedingungen des Zustands des Schalters zu steuern, wodurch das erwähnte System nötigenfalls die geeigneten Massnahmen treffen kann.

Die sechste Aufgabe der Erfindung besteht in der Änderung der Überlastungskriterien, wodiarch der Steuerung eines Schalters bei verschiedenen Ubertragungsbedingungen eine grössere Flexibilität zugesetzt wird.

Eine weitere Aufgabe der Erfindung besteht darin, jedem Zeitbus schalter die Möglichkeit zum Detektieren und Korrigieren gewisser Fehler hinsichtlich aller über den Zeitbus übertragenen Daten zu geben, und das System zu benachrichtigen, wenn die Korrektur der erwähnten Fehler ausgeschlossen ist. Dadurch wird ein zuverlässiger Datenübertrag erreicht.

Ausführungsbeispiele der Erfindung werden nachstehend an Hand der Zeichnung näher erläutert. Es zeigen

Fig. 1 ein Blockschaltbild eines kennzeichnenden Datenschalters, der erfindungsgemäss für eine Nachrichtenschaltanwendung benutzt wird,

Fd^ 2 das Diagramm, in dem die Spezifizierung eines Datenkänals dargestellt ist, Fig. 3 ein Blockschaltbild eines Zeitbusverbinders,

Fig. h ein logisches Blockschaltbild der wichtigsten Elemente eines in einem Zeitbusverbinder benutzten Systems zum Synchronisieren und Erzeugen von TaktSignalen, .

Fig. 5 ein Zeitdiagramm, das den Zusammenhang zwischen den Zeitsignalen für das erwähnte System zum Synchronisieren und Erzeugen von Taktsignalen

030008/0748

27.7.1979 "6 PHF 78.549

nach Fig, 4 darstellt,

Fig. 6 ein logisches Blockschaltbild eines Eingangsschnittstellennetzes zwischen einem Zeitbusverbinder und dem Zeitbus selbst,

" Fig. 7 ein logisches Blockschaltbild des Ausgangsschnittstellennetzes zwischen einem Zeitbusverbinder und dem Zeitbus selbst,

Fig. 8 ein logisches Blockschaltbild des Eingangs/Ausgangsschnittstellennetzes zwischen einem Zeitbusverbinder und einer Datenschalteinheit oder einer Datenschaltsteuereinheit,

Fig. 9 ein logisches Blockschaltbild des Steuerteils eines Zeitbusverbinders, Fig. 10a und 10b zusammenhängende Funktionsdiagramme, die die logischen Sequenzen des Betriebs eines Zeitbusverbinders in einem Datenschalter angeben,

Fig. 11 das Zeitdiagramm, das die

Sequenzen eines am Eingang eines Zeitbusverbinders erhaltenen Kanals darstellt,

Fig. 12a...12d die Zeit- und

Steuersignaldiagramme der Sequenzen des Zeitbusverbinders hinsichtlich eines ■ freien Kanals,

Fig. 13...13e die Zeit- und Steuersignaldiagramme der Sequenzen der Zeitbusverbinder hinsichtlich eines belegten Kanals, und

Fig. 14 ein Taktsignaldiagramm zum

Laden eines Zei^busverbinders/Digitaldatenschalteinheiteingangspufferspeichers.

, Anhang I enthält ein Verzeichnis

der Definitionen aller Steuersignale und Datenwege, die in der Beschreibung genannt werden.

In Fig. 1 ist ein Blockschaltbild

eines Datenschalters dargestellt, der in Verwendungen für Nachrichtenübertragung nach der vorliegenden Erfindung verwendet wird. Der Schleifenförmige Zeitbus, der im weiteren mit.BT bezeichnet wird, ist in der Figur mit der

030008/0748

27.7..1979 A PHP 78.5^9

Zahl 10 bezeichnet* Ein Teil dieses BT 10 ist In ge-* strichelten Linien dargestellt, um anzugeben, dass der erwähnte Bus ringförmig ist, und dass mehrere Zeitbusverbinder 11, im weiteren mit CBT bezeichnet, an den erwähnten BT 10 angeschlossen werden können. Dieser BT 10 enthält 18 einzelne Leitungen, die je zu Paaren sortiert sind, um auf diese Weise die Übersprechprobleme, die bei der Übertragung bei hoher Geschwindigkeit auftreten, möglichst zu verringern. Die Übertragung eines Worts mit 18 Bits ist auf diese Weise in paralleler Form mögoich. Die auf den BT 10 übertragenen Datenkanäle werden von einem Pilot-CBT 14 erzeugt. Jeder Sklave-CBT 11 ist mit dem BT 10 sowie entweder mit einer Datenschalteinheit 12 mit der Bezeichnung DCU oder mit einer Datenschaltsteuereinheit 13 mit der Bezeichnung DCCU verbunden.

Wenn man die Steuerung des Rasters

ausser Betracht lässt, hat der Pilot-CBT Ik die gleichen Übertragungsfunktionen in bezug auf die DCU 12 oder die DCCU 13» mit der er verbunden ist.

An ihrem Eingang und ihrem Ausgang kann jede DCU 12 mit mehreren Datenstationen über synchrone und asynchrone Kommunikationsleitungen verbunden sein. Die Verbindung der erwähnten Datenstationen kann örtlich oder im Abstand über "MODEM"-Schnittstellennetze ausgeführt sein, d.h. die erwähnten Datenstationen können bei dem physikalischen, im Abstand liegenden Schalter liegen. Die Ursprungs-DCU 12 erhält die Datenbits der Leitungseinheiten und analysiert sowie sammelt die erwähnten Bits in Zeichen, die selbst wieder in Form von Nachrichten oder Datenpaketen mit einem bestimmten Format gespeichert werden können, bevor sie über den Ursprungs-CBT 11 und den BT 10 auf den Ziel-CBT 11 übertragen werden, der selbst die Nachrichten oder Datenpakete auf die Ziel-DCU 12 überträgt. Diese DCU-12 versorgt das Zusammenfügen ^a der Zeichen und trägt die Datenbits entweder auf die Datenstation oder auf einen entfernten Schalter oder eine entfernte Datenstation über eine Hochgeschwindigkeits-

030008/0746

27.7.1979 X PHF

^ 29

PHF 78.549

Schnittstelle "MODEM" über.

Eine DCCU 13 steuert die

Anschlüsse der Ursprungs- und Zieleinheiten .und führt andere Überwachungsaufträge im Schalter aus, beispielsweise die Regelung des Datenflusses am Schalter, die Überwachung von Fehlern, usw. Die Anzahl der DCCU13, die je einen programmierten Minicomputer, einen Speicher und die Peripheriegeräte enthalten, die Anzahl der DCU 12, die je einen Mikrocomputer, einen Speicher sowie die Eingangs/ Ausgangsschnittstellennetze enthalten, sowie die Anzahl der CBT 11, die mit einem Schalter verbunden werden können, sind von der Anzahl der Übertragungsleitungen und von der Anzahl erforderlicher Datenstationen abhängig, wobei die erwähnten Anzahlen bis zu einem Maximalwert geändert werden können. Normalerweise werden mehrere DCU 12 von einer einzigen DCCU 13 gesteuert. Die wichtigste Aufgabe des BT 10 und der CBT 11 ist die Übertragung der von den DCU 12 gespeicherten Daten auf transparente ¥eise und nach den Steuerbefehlen einer BCCU 13» Es ist klar, dass die DCCU, die DCU, ihre Übertragungsleitungen und die entsprechenden Schnittstellennetze kein Gegenstand der vorliegenden Erfindung bilden, aber die erwähnten Komponenten werden in wenigen Worten beschrieben, um auf diese Weise ein besseres Verständnis der Kommunikationsumgebung zu bekommen, in der der bei hoher Geschwindigkeit arbeitende Zeitbus arbeitet.

In Fig. 1 ist dargestellt, dass die Schalter zwei identische BT 10 enthält. Zu einem

• -

bestimmten Zeitpunkt ist ein Schalter im Betrieb, während der andere als Reserve dient, wobei die DCU und die DCCU mit den CBT an den zwei BT verbunden sind. Wenn ein in Betrieb befindlicher BT defekt wird, wird der Reserve-BT aktiviert, und alle folgenden Datenüberträge erfolgen am erwähnten BT in der' erforderlichen Zeit für die Wiederherstellung des defekten BT. Aus Gründen der -Zweckmässigkeit sind alle DCCU und DCU (in Fig. 1 nicht dargestellt) auch zweifach ausgeführt. Da ein CBT haupt-

030008/0748

27.7.1979 ~ ■ *#■ PHF 78.549

sächlich mit einer DCU kommuniziert und weil die Schnittstelle CBT/DCU nahezu der Schnittstellen-CBT/DCCU identisch ist, wird die Erfindung an Hand eines Kommunikationsübertrags auf DCU beschrieben; die genauen Vorgänge hinsichtlich einer DCCU werden in Einzeilheiten beschrieben.

In Fig. 2 ist die Struktur

eines Datenkanals dargestellt. Jeder Datenkanal enthält Wörter von 18 Bits (18-Bit~wörter) und jedes Wort ist in Fig. 2 mit der Zahl 20 bezeichnete Eine Reihe von id sequenziell übertragenen aufeinanderfolgenden Kanälen bildet ein Raster, wobei jeder Kanal durch einen Zeitraum und eine einzige Nummer entsprechend der Position des erwähnten Kanals im Raster definiert ist. Der Pilot-CBT 14 erzeugt und synchronisiert das Kanalraster für die Verwendung der Slave~CBT 11 und für die eigene Verwendung. Die von einem Datenkanal definierten Daten werden nachstehend beschieben.
Wort 1

Bits 0 ... 7 (8 Bits) : Datenoktalzahl A. Bits 8 ... 15 (8 Bits): Datenoktalzahl B. Wort 2
Bit 0 (i Bit): Belegungsbit (OK). Beim Wert 1 definiert dieses Bit, dass ein Kanal belegt ist, während es beim Wert 0 definiert, dass ein

.Kanal, freigegeben ist.

Bits 1 ... 3 (3 Bits) : Ursprungscode - CBT (COR) . Diesex" COR definiert die Adresse des Ursprungs-CBT.
Bits h . .. 9 (6 Bits) : Fehlerkorrekturcode (CCA). Mit

diesem Code können Doppelfehler hinsichtlich OK und COR korrigiert werden« Bits TO ... 13 (4¹ Bits) ; Fehlerdetektionscode (CDE1). Mit diesem Code können einfache Fehler hinsichtlich der Oktalzahl A und des Bits X

detektiert werdeib -

Bits 14 - 15_M; (2 Bits); JCY-Code definiert die Bedeutung der

übertragenen Daten.

030008/0746

27.7.1979 Xi PHF 78.549

Wort 3

Bits 0 ... 9 (1Q Bits): Zieladresse (DEBT). Diese Adresse

definiert die Adresse des Ziel-CBT. Bits 10 .., 13 (^ Bits): Fehlerdetektionscode (CDE Z).

Mit diesem Code können einfache

Fehler hinsichtlich der Oktalzahl

B und des Bits Y detektiert

werden.
Bits lh -und Ik (Z Bits) : Unbenutzt. Reserviert für.

mögliche spätere Verwendung. Bits i6 und 17 (_2 Bits) für ,jedes Wort : Synchronbits für

das Taktsignal, das Raster und den

Kanal.

Ein ITrsprungs-COR ist jedem CBT

zugeordnet und derselbe COR ist für mehrere CBT verwendbar.

Wenn jedoch zwei CBT den gleichen TJrspzomgscode besitzen, haben beide CBT keinen einzigen gemeinsamen Kaa.1.

Es ist möglich, jedem CBT maximal

acht Kanäle in einem Raster von 32 Kanälen zuzuordnen; 20

wenn der Kanalzahl des Rasters mehr als 32 ist, werden den CBT die gleichen Nummern jedoch von Modulo-32~Kanälen zugeordnet.

Es ist möglich, einem Kanal

höchstens 8 CBT zuzuordnen.

Der XY-Code definiert die Bedeutung der auf den BT übertragenen Daten, beispielsweise wenn die Oktalzahlen A und B Fehlerdaten sind, definiert der XY-Code den Anfang und das Ende der Nachricht.

Die CBT und BT sind transparent

in bezug auf den XY-Code, Sie werden von den Ursprungs» DCU bzw. den Ziel-DCU codiert bzw. decodiert und dies bezieht sich daher nicht auf die vorliegende erfindxang*

In Fig. 3 ist ein Blockschaltbild der wichtigsten Elemente eines CBT 11 dargestellt. 35

Die Impulse erzeugt ein System zum Erzeugen und Synchronisieren von Taktsignalen, und zwar der Block 30$ das Eingangsschnittstellennetz mit dem BT 10 ist mit dem

Q30008/0746

27.7.1979 Η" PHF 78.549

Block 31 angegeben, wahrend das Ausgangsschnittstellennetz mit dem BT 10 mit dem Block 32 angegeben ist, während das Eingangs/Ausgangsschnittstellennetz mit' einer DCU 12 mit dem Block 33 bezeichnet ist und die Steuerung des CBT von den mikroiDrogramiiiierten Steuerorganen mit der Bezeichnung Block 34 durchgeführt wird. In Fig. 4 ist ein logisches Blockschaltbild des Schnittstellennetzes 30 zum Erzeugen und Synchroni s ieren von Takt Signalen dai^gestellt. In einem Pilot-CBT 14 sind die vom Element 40 erzeugten Signale aktiv, während die erwähnten Signale in einem Slave-CBT nicht aktiv sind» Es kann also jeder CBT als Pilotelement oder als Slave—Element benutzt werden. Das Element 40 erzeugt die Taktsignale, die ein Pilot-CBT 14 erzeugt, der das Kanalraster erzeugt und die

Synchronisierung der erwähnten Signale auf rechtei'hält«

In einem Pilot-CBT 14 werden die

Wörter der am BT erhaltenen Kanäle in das Register FIFO 46 geschrieben und anschliessend im Rhytjnus des Taktsignals

CK 200 aus dem Element 4i ausgelesen. 20

In einem Pilot-CBT 14 wird

der Multiplexer 42 benutzt, um· die Taktsignale CK 200 und die Synchronsignale WSYNC des Elements 40 sowie die am Ausgang des Registers FIFO 46 gelesenen Vortex*" durchzulassen (FIIOi "first infirst out"). V

- - ■"- In einem Slave-CBT 11 wiz-d der

Multiplexer 42 dazu benutzt, die Taktsignale CKIN, die Synchronsignale B 16 IN und die Wörter der am BT10 erhaltenen "Kanäle durchzulassen.

Die Pilot-CBT 14 oder die Slave-30

CBT 11 haben ein identisches Taktelement 50, das je nachdem das Taktsignal CK 200 und- das Synchronsignal WSYNC des Elements h'j oder des Eingangssclxn.ittstellennetzes mit dem BT 47 empfängt, d_eh» die Signale CKIIi und Bi6lN₆ Die

Signale des Ausgangs des Multiplexers 42 sind wit WCK 35

200 und VSYNC 16 bezeichnet«

Beim ersten Einschalten oder bei einem Fehler wird das Signal RAZ CBT "(Null-Rückstellung von

030008/0746

27.7.15«

ÜBT) von der DCCU 13 ausgestrahlt, die den Schalter steuert; das erwähnte Signal wird einzeln auf alle mit dem Schalter verbundenen CBT übertragen, was für jeden CBT das Rückstellen in einen Anfangs zu stand durch die Null™ rückstellung des Inhalts der Elemente 45, 46 und 50 bedeutet. Das Signal RAZ CBT wii-d von einem Signal RESTART gefolgt, das alle Elemente 45, 46 und 50 des CBT in den Wartezustand versetzt.

Nach dem Signal RAZ CBT sendet das Taktelement 4i das Signal CK 200 aus, während das Element 45 die Synchronsignale des ersten Rasters ausstrahlt. (WSYNC)

Die erwähnten Signale durchlaufen die Multiplexer 42 und werden vom Taktelement 50 dazu benutzt, das Signal RESTART auf Null zurückzustellen und die internen Taktsignale T₀, T₁, T₂ ENCNT, RAZ CNT, CK und CK zu erzeugen, wonach die erwähnten SigJiale über den BT auf den folgenden CBT übertragen werden.

Das Element 45 ist ebenfalls mit der Anzahl dem Raster zugeordneter Kanäle programmiert und hat Rechenmöglichkeiten, um die Anzahl der ausgestrahlten Kanäle zu zählen und anschliessend mit der Anzahl dem Raster zugeordneter Kanäle zu vergleichen. Anschliessend erzeugt das Element 45 systematisch das Signal IfSYNC während des dritten Worts des zweitletzten Kanals und ebenfalls des letzten Kanals des Rasters d.h.» die Kanäle mit dem Rang (p-i) und mit dem Rang p. Dadurch hat ein CBT die Möglichkeit, über das Element 50 das Ende des Rasters zu erkennen und das Impulssignal RAZ CNT zu aktivieren, um auf diese Weise seinen Kanalzähler auf Null zurückzustellen, (Das Signal B 16 OUT aus dem Element 46 wird ebenfalls zur Prüfung des Rasters im Element 45 benutzt).

Normalerweise ist die Anzahl einem Raster zugeordneter Datenlcanäle grosser als die Anzahl 'der mit einem Schalter verbundenen Slave-CBT Jedes von einem Pilot-CBT i4 ausgestrahlte Kanalwort ist vom folgenden Wort durch ein Zeitintervall von 200 ns

0300Q8/0746

27.7.1979 J& PHF 78.549

getrennt, d.h. es wird ein Kanal nach jeweils 3 x 200 ns = 600 ns ausgestrahlt. Für die entsprechende Synchronisierung werden alle auf den bei 47 dargestellten Eingangsleitungen erhaltenen Kanalwörter in das Speicherregister FIFO 46 gespeichert, wenn die Kanäle erneut am Eingang des Pilot-CBT 14 nach ihrer Übertragung am BT 10 erscheinen. Die von jedem Slave-CBT 11 eingeführte Verzögerung zwischen dem Empfang und der Neuübertragung eines Kanals beträgt etwa 400 ns. In einem Schalter mit ρ Kanälen und mit η Slave-CBT kann die Übertragungsverzögerung zwischen den einzelnen Rastern also durch nachstehende Formel gegeben werden: T, = 600 ρ - (4θΟ η +/3 ), in welcher Formel T. die in Nanosekunden ausgedrückte Verzögerung ist, die fßr die entsprechende Neuübertragung eines Rasters vom Pilot-CBT erforderlich ist, während Z? der Gesamtwert der Übertragungsverzögerungen des BT 10 ist, welche Gesamtverzögerungszeit typisch kleiner als 200 ns in einem Schalter mit einer Länge von maximal 30 Meter ist. Die im Speicherregister 46 gespeicherten Kanalwörter werden auf den bei 48 dargestellten Ausgangsleitungen , gleichzeitig mit dem Empfang der empfangenen Kanalwörter bei 47 ausgesandt. Die Speicherkapazität des Speicherregisters FIFO 46 ist also deshalb gewählt, den Wert der erforderlichen Verzögerung T, zu erreichen. Es ist also möglich, auf zweckmässige und ununterbrochene Weise die Raster erneut zu erzeugen, ohne dass deshalb die Übertragung zwischen den Rastern stoppt. Die verschiedenen Verzögerungen T. können leicht durch verschiedene Werte von ρ, η und β über die Änderung der Speicherkapazität des Registers FIFO 46 verwirklicht werden. Es ist klar, dass Signale bei 47 und 48, die ebenfalls die Synchronsignale enthalten, Teile des übertragenen Kanälworts sind. Zunächst ist das Speicherregister FIFO 46 leer, da es vom Signal RAZ CBT auf Null gestellt worden ist.

^⁵ Beim einleitenden Starten oder¹ bei einem Fehler ist das erste Raster der Kanäle also stets leer.

Die nicht massstabgerecht darge-

030008/0746

27.7.1979 "->*" PHF 78.549

stellte Fig· 5 ist ein Zeitdiagramm, in dem das Verhältnis zwischen den wichtigsten Signale dargestellt sind, die an Hand der Fig. 4 beschrieben sind. Venn das Signal RAZ CBT aktiv ist, beherrscht dieses Signal alle anderen Signale, stellt die Elemente 40 und 50 auf Null zurück und bringt das Signal RESTART auf 1. Dieses Signal RESTART behält den Wert 1 bis zum Ende der ersten Rastersynchronisierung SYWNC 16, wie oben beschrieben.

In Fig. 5 ist also dLe urspi-ungliehe Erzeugung eines Rasters von einem Pilot-CBT l4 dargestellt. Bei einem Slave-CBT 11 kann das Signal WSYNC 16 später ankommen, wobei diese Verzögerung von der in der Schleife vom Slave-CBT 11 eingenommenen Position abhängig· ist.

In Fig. 6 ist ein logisches Blockschaltbild eines Eingangsschnittstellennetzes 31 zwischen einem Slave-CBT 11 und dem BT 10 dargestellt. Weiter im Text ist ein Slave-CBT mit CBT bezeichnet, ausgenommen wenn es sich um den Pilot-CBT 14 handelt. Die aus dem BT 10 herrührenden Datenkanäle kommen beim Eingang des CBT 11 auf die bereits beschriebene Weise an-und werden in die Eingangsregister; die je 16 Bits haben und mit 60, 61 und 62 bezeichnet werden, durch Taktsignale T_Q, T., und T₂ gespeichert. Ein Fehlerkorrekturspeicher PROM 63 spricht auf das erhaltene Belegungsbit OK (r), auf den erhaltenen TJrsprungscode COR (r) und auf den erhaltenen Fehlerkorrekturcode CCE (r) an. Wenn diese Codes nicht einwandfrei sind, korrigiert der erwähnte Speicher 63 diese Codes entsprechend dem definierten Fehlerkorrekturcode. Wenn die Korrektur der erwähnten Daten nicht möglich ist, wird ein Fehlersignal FTC erzeugt, dass eine Fehlerbedingung bewirkt, die über den BT der steuernden DCCU zugesandt wird. Ein Kanalzähler 64, der durch das aus dem Element 5° herrührende Signal EN CNT aktiviert wird, zählt die Anzahl auf den BT übertragener Kanäle, wobei die Ausgangssignale CNO des erwähnten Zählers die Nummer des laufenden Kanals definieren. Das Ausgangssignal CNO wird in einem Speicher

030008/0746

27.7.1979 jy% PHF 78.549

PROM 65 gespeichert, der die Nummern der dem CBT zugeordneten Kanäle enthält. Wenn die Nummer eines laufenden Kanals gemäss der Definition von CNO gleich der der im Speicher PROM 65 gespeicherten Nummer ist, wird." ein Signal AP erzeugt, das definiert, dass das laufende Kanal dem CBT zugeordnet ist; im entgegengesetzten Fall bleibt das Signal AP unwirksam. Der Inhalt des Speichers PROM 65 kann durch eine neue Programmierung oder durch den Ersatz des erwähnten Inhalts geändert werden.

In einem Komparator 66 wird der korrigierte Ursprungs-COR (c) des Speichers 63 mit einem verdrahteten internen Code COR (i) des CBT verglichen. Der erwähnte korrigierte Code COR (l) wird dadurch erzeugt, dass Drähte des Konnektors 68 mit der Spannung 0 Volt oder mit der Spannung + Volt verbunden werden, um auf diese Weise den geeigneten Code zu verwirklichen. Wenn eine Koinzidenz zwischen dem korrigierten Ursprungs-COR (c) = COR (i) auftritt, wird das Steuersignal M COD erzeugt, während in Zusammenarbeit mit den Steuersignalen Ap und EM das erwähnte Signal M COD entscheidet, ob der CBT der Ursprungs-CBT der Übertragung ist. Die richtige Vezpwendung der verschiedenen Signale lässt sich an Hand der Fig. 11 bis 13 erläutern, die sich auf die Steuerung und auf die Synchronisierung der verschiedenen Sequenzen des CBT beziehen. Die Bits des korrigierten Ursprungscodes COR (c) und des Ausgangssignals CNO werden in einem Speicher PROM 67 für die Bestimmung der 6 Bit-Adresse ORAD kombiniert. Diese Adresse ORAD hat nachstehendes Format

3Q b5 b4 b3 b2 b1 bO
0 χ χ χ χ χ

Bits bO...b2 definieren den

aktuellen Wert des korrigierten Ursprungscodes COR (c). Die Bits b3 und b4 liefert der Speicher PROM 67, während das Bit b5 stets den Wert 0 hat.

In Fig. 7 ist ein logisches Blockschaltbild des Ausgangsschnittstellennetzes 32 des

030008/0748

27.7.1979 Xf £HF 78.549

CBT mit dem BT dargestellt. Die verschiedenen Daten aus dem BT über das Eingangsschnittstellennetz 31 oder vom CBT selbst ausgestrahlt gelangen an eine Reihe von Multiplexelementen 70, die diese Signale steuern.

Bei einem erneuten Ausstrahlen des

Kanals aus dem BT über das Eirigangsschnittstellennetz 31 . " wählt das Element 70 die Eingangssignale OCTA (r), OCTB (r) und XY (r), die die erhaltenen Daten sind, während bei einer Entscheidung zum Aussenden einer Nachricht die Eingangssignale OCT A (e), OCT B(e) und XY (e) gewählt werden. Diese ausgewählten Eingangssignale gelangen über 70 an einen Speicher PROM 71> der die Fehlerdetektionscodes CDE (C) und CDE 2 (c) als Funktion der Daten OCT A, OCT B und XY berechnet. Bei einem vom CBT ausgesandten Kanal werden die von Element 71 erzeugten Codes CD 1 (c) und CD 2(c) auf den Bit übertragen. Bei einem ankommenden Kanal, in dem der CBT das Ziel ist, werden in einem Komparator 72 die Codes CD 1 (c) und CD 2 (c) und die durch Verdrahtung erhaltene Zieladresse DADR des CBT mit den erhaltenen

Fehlerdetektionscodes CDE 1 (r), CDE 2 (r) und der erhaltenen Zieladresse DEST (r) verglichen. Ein fehlerfreies Zielsteuersignal DEST NF wird erzeugt, wenn das Ergebnis des erwähnten Vergleichs entsprechend ist, sonst bleibt das

Signal DEST NF unwirksam, was bedeutet, dass die Daten des 25

Kanals nicht erkannt sind und der Kanal auf den Bt erneut ausgestrahlt werden muss. Bei einem erneuten Aussenden des Kanals aus BT werden die Codes CDE 1 (r) und CDE2 (r) unverändert über die Multiplexer 78 abgeleitet. Bei einem

ausgesandten Kanal werdei die im Speicher PROM 71 berechne-30

ten und in ein Register des Pufferspeichers 79 eingeschriebenen Codes CDE 1 (c) und CDE 2 (c) übßr den Multiplexer 78 auf den BT übertragen.

Für ein ,erneutes Aussenden eines

Kanals wird die erhaltene Zieladresse DEST (r) unverändert 35

über- den* Multiplexer 78 auf den BT übertragen. Für einen auszusendenden Kanal wird die 6-Bit-Zieladresse DEST in eine 10 Bit-Zieladresse DEST (c) in einem Codierspeicher

030008/07*6

27.7.1979 +7" EHF 78.5^9

PROM 74-zum Aussenden nach ED über den Multiplexer 78 codiert. Venn der CBT in einem.Kanal aussendet, wird das von einem Speicher PROM 99 (Fig. 9) » der zum Steuernder verschiedenen möglichen Sequenzen bei einem erhaltenen freien Kanal mikroprogrammiert ist, erzeugte Steuerbit EMISSION dazu verwendet, das Belegungsbit OK (e) des Kanals auf den Wert 1 zu bringen und das abgegebene Bit EM für den Kanal im Kanalspeicher 96 aufzuzeichnen. Beide erwähnte Signale OK (e) und EMISSION aktivieren ein UND-Gatter 75, das das Belegungsbit (OK) auf den Wert 1 für die Übertragung auf BT bringt.

Zum erneuten Ausstrahlen eines

Kanals oder zum Senden eines Kanals aktivieren die Ausgangssignale OK und COR über den Multiplexer 77 den Speicher PROM 76, der den Fehlerkorrekturcode (CCS) berechnet, der mit OK und COR übertragen werden muss. Die Verwendung des Fehlerkorrekturspeichers PROM 63 und des Speichers PROM 76 für die Berechnung des Fehlerkorrekturcodes CCE gewährleistet

die Eliminierung und Sammlung von Fehlern zwischen den 20

Stationen CBT. Die verschiedenen Daten, die erneut tibertragen oder von CBT ausgesandt werden, werden mit Hilfe der Multiplexer 70, 77 und 78 gesammelt, wobei das einwandfreie Format der erwähnten Daten von den aus Steuerorganen 34

herrührenden Steuersignalen gesteuert wird. Das Ausgangs-25

pufferregister 80 ist ein 16-Bit-Register, dessen Eingänge mit ODER-Gattern für die Wahl der ersten, zweiten und dritten auf BT zu übertragenden Kanalwörter verbunden sind. In bestimmten Sequenzen ist es nötig, einen belegten Kanal

freizumachen. Dazu dient das Steuersignal LIBRECH aus dem 30

Speicher PROM 98: das erwähnte Signal wird in einem Gatter 108 invertiert und im UND-Gatter 109 kombiniert, um das Belegungsbit OK (c) erneut auf den ¥ert Null zu bringen. Für alle anderen Bedingungen wird OK (c) nicht geändert· Nach jeweils 200 ns werden die drei Kanalwörter 1,2 und 3 j ι

vom Taktimpuls CK am Ausgang des Registers 80 abgetastet.

Die Takt- und Steuersignale werden an Hand der Fig. 11...13 beschrieben.

030008/0746

27.7.1979 Τ€Γ PHF 78.5^9

In Fig. 8 ist ein logisches Blockschaltbild des Eingangs/Ausgangsschnittstellennetzes 33 zwischen dem CBT und einer DCTJ dargestellt. Wenn CBT einen Kanal aus BT erhält, wird zur Übertragung des erwähnten Kanals auf eine mit CBT verbundene Zieleinheit DCU der erwähnte Kanal zunächst umgesetzt und anschliessend auf den GTS/Dell—Datenbus im nachstehenden format übertragen:

¥ort 1 = NOLI (e) + TA (e)

¥ort 2 = OCT A (r) + OCT B (r)

NOLI (e) ist die °—Bit-Adresse, die der virtuellen Leitung entspricht, auf der die erhaltenen Daten über die angeschlossene DCU übertragen wird, und TA (e) ist die Art des Aufrufs. Die 6-Bit-Adresse ORAD, die im Speicher PROM 67 (Fig. 6) berechnet wird, wird in eine 9-Bit-Ursprungsadresse NOLI (e) in einem Umwandlungsspeicher PROM 81 entsprechend dem nachstehend gegebenen Format umgesetzt, in dem χ der reelle Wert der Referenzbits ist. In NOLI (e) haben bestimmte Bits stets den ¥ert 0.

ORAD	b5	X	b3	b2	b1	bO	b2	b1	bO
	0	b7	X	X	X	X	X	X	X
NOLI	(E)b8	X	b6	b5	bA	b3
	X	0	0	0	0

Die Codebits XY(R) sind in TA(e)

mit einem 5—Bit-Format umgesetzt. Das Verhältnis zwischen den beiden Codes ist wie folgt:

Funktion
30

Kennzeichnende Oktalzahlen Anfang der Nachricht
Ende der Nachricht
Fehler

Die anderen Kombinationen des 5— Bit-Codes TA(e) werden von einer DCU für andere Programm-

030008/0746

27.7.1979 ~ 1#~ - " PHF 78.549

" 29311^3

zwecke verwendet, die sich nicht auf die vorliegende Erfindung beziehen. Wenn die Steuerorgane 34 des CBT bestimmen, dass dieser CBT das richtige Ziel ist (vom aktiven Signal DEST NF definiert) und wenn das Eingangsregister (83) mit der DCU frei ist, um die erhaltenen Daten anzunehmen (was vom aktiven Signal LIBRE (r) bestimmt ist) , erzeugt der PROM^-Speicher 98 ein Signal APPELR, um die Signale OCTA (r), OCTB (r), XY(r) und NOLI (e) in ein 32-Bit-Register (83) einzuschreiben. Das Signal XY" (r) wird in ein Signal TA (e) umgewandelt, was gemäss der Beschreibung von einem programmierbaren Speicher 84 durchgeführt wird.

Ein Multiplexer 85 wählt die

Eingangssignale NOLI (e) und TA (e), während die Oktal» zahlen OCTA (r) und OCTB (r) direkt aus dem Register 83 ausgesandt werden. Die Signale NOLI, TA, OCTA und OCTB werden als zwei Wörter auf den CBT/DCU-Datenbus von einem Taktsignal CKODSU übertragen, das in Beantwortung des Signals APPEL erzeugt wird. Dieses Signa.1 ist ein gemeinsames Steuersignal der von den Signalen APPELEM und APPELR in einem ODER-G-atter I50 gebildeten Kombination. Das Signal CKODSU wird mit den Signalen APPELEM und APPELR in den UND-Gattern 151 und 152 kombiniert, um die Eingangssignale NOLI (a) und TA (ch) oder die Eingangssignale NOLI (e) und TA (e) des Multiplexers 85 zu steuern.

Im Ausgangsmodul werden die

Signale NOLI (r), TR (r), OCTA (d) und OCTB (d) aus einer Ursprungs-CDU erhalten und in ein 32-Bit-Bufferspeicher 86 unter der Steuerung eines Steuersignals CKIDSU eingeschrieben, das die erwähnte DCU erzeugt. Das CKIDSU-Signal wird erzeugt, wenn die erwähnte DCU-Daten ausstrahlen muss (aktives Signal DDISPE) und wenn das Pufferregister 86 zugriffsbereit ist. Die Zugängliclikeit wird der Ursprungs~DCU vom Signal DISPO kenntlich gemacht, Das Register 86 ist zum Laden von einer DCU ab dem Zeitpunkt zugriffsbereit, zu dem die Zieladressen und die Daten des CBT, die an Hand der Fig. 9 beschrieben sind, unter der

030008/0746

27.7.1979 ae- phf 78.■

Steuerung des Signals CHAHG- gespeichert werden. Ein Signal REPONS wird beim Auftreten des ersten Taktsignals TI ausgesandt, um das Signal CHARG erneut auf Null zu bringen und das Signal DISPO vom Element 152 auf zu setzenο

Die in das Register 86 eingeschriebenen Daten haben nachstehendes Format-i

Wort 1 : NOLI (r) + TR (r) ¥ort 2: OCTA (d) + OCTB (d), wobei NOLI (r) die Nummer der virtuellen Leitung angibt, die das Ziel der Nachricht ist (Ziel-DOU oder Ziel-DCCU), während TR (r) die Art der von DCU/DCCU ausgesandten Beantwortung und OCTA (d) und OCTB (d) die auszusendenden Daten sind.

Die 9-Bit-Adresse NOLI (r) wird in eine zu speichernde 6-Bit-Zieladresse DEST (m) und der 2—bit-Code TR (r) von einem programmierbaren Speicher 87 in einen 2-Bit-Code XY (m) umgesetzt. Das Format ist nachstehend angegeben: "

NOLI (R)

Der Buchstabe X stellt den

aktuellen veränderbaren Wert dar, die die Referenzbits annehmen können.

Das Verhältnis zwischen den Codes TR (r) und XY(m)' sowie ihre Funktionen sind nachstehend angegeben:

Funktion

Datenoktalzahlen

Start des Nachrichtenpuffers Ende der Nachricht.

Wenn nach dem Aussenden in eiri&m

bestimmten Kanal dieser Kanal in das folgende Raster zurückkehrt, wird das erwähnte Signal geprüft, um fest zu stellen, ob die früher ausgesandte Nachricht vom Ziel· CBT angenommen wurde oder n±ht. Dies wird durch den Zustand des Signals MCOD definiert, das aktiv oder uii-

030008/0746

27.7.1979 ^&\ PIiF 78.549

wirksam ist.

Wenn die AussendTing erfolgt ist,

richtet der Verbinder CBT einen Aufruf an die DCU-Einheit. Das Format des Aufrufsignals ist:
. - Wort 1 : NOLl(A) + TA(ch)
¥ort 2 : bedeutungslos.

Die Signale NOLI(a) und XY(ch)

entstammen dem Kanalspeicher 96 und werden unter der Steuerung des Signals APPELEM in das Register 88 eingeschrieben, welches Signal vom programmierbaren Speicher •oder vom programmierbaren Speicher 99 (Fig. 9) erzeugt wird,, wenn das Kommunikationsregister 88 frei ist. Der Zustand des Registers wird vom Signal LIBRE(e) den erwähnten Speichern 98 und 99 zugesandt.
Das Signal NOLI(a) ist das Ergebnis der Umwandlung des Signals DEST (CIl), die der Beschreibung der ORAT-NOLI(e) identisch ist und im programmierbaren Speicher PROM 82 erfolgt.

Der in das Element 88 eingeschriebene Code Xy(ch) wird in einen 5-Bit-Code TA(ch) im Umsetzungsspeicher PROM 89 umgesetzt, wobei das Verhältnis zwischen XY(ch) und TA(CH) wie folgt ist;

Funktion

Anfrage für die nächste Übertragung von der DCU (Anfang der Pufferspeichernachricht)

Anfrage für die nächste Übertragung (kennzeichnende Daten)

Freigabe der Ursprungs-DCU (Ende der Nachricht) XY(Ch) ist selbstverständlich vom Code XY(m) abhängig und also ebenfalls von dem durch die Ursprungs-DCU ausgestrahlten tr(r).

Vie bereits beschrieben wurde,

übernimmt die DCU die Daten über den Ausgangsmultiplexer 85 unter dex- Steuerung des Signals CKODSUt Abhängig von der Bedingung des Codes XY ist der ausgesandte Kanal ausgewertet, wenn dieser Kanal vom Ziel akzeptiert wird, was bedeutet, dass eine Anfrage für eine nächste übertragung

030008/074«

27.7.1979 aft-;'' PHF 78.549

gemacht wird, oder die Ursprungs-DCU freigegeben wird, wenn die Nachricht beendet ist.

Wenn das Ziel den ausgesandten Kanal nicht akzeptiert, was vom aktiven Steuersignal MCOD def-iniert wird, verbieten die Steuerorgane, das Erzeugen des Signals APPELEM und verbieten sie es also der TJrSprungs-DCU, die Aussendung auszuwerten. Ohne Auswertung der letzten Aussendung kann die Ursprungs-DCU keine Daten zum gleichen Ziel aussenden. In diesem Fall macht die Steuerlogik den entsprechenden Kanal frei und speichert die aus dem Kanalspeicher 96 ausgelesene Zieladresse DEST { .... (GH) in einem ¥artestau, insbesondere im FIFO-Speicher (Fig. 9)» um die erwähnte Adresse später erneut auszusenden, .Die Ursprungs-DCU schiebt die Auswertung der NeuausSendung auf und kann Daten mit einem anderen Ziel starten, wenn die erwähnte Ursprungs-DCU über auszusendende Daten verfügt. Die Elemente 83, 86 und 88 enthalten je eine Logik, um die Steuersignale abhängig von den den Eingängen der erwähnten Elemente zugeführten Signalen zu erzeugen.

In Fig. 9 ist ein logisches Blockschaltbild des Schnittstellennetzes der Steuerlogik 34 dargestellt. Die Signale OCTA(m), OCTB(m) und XY(m) aus einer Ursprungs-DCU werden in den Datenspeicher 93 eingeschrieben, während das Signal DEST(m) in den Zieladressenspeicher FIFO 91 eingeschrieben wird, wobei die erwähnten Operationen unter der· Steuerung des Signals CHARG· erfolgen, das die entsprechenden Eingänge der Multiplexer 90 und 92 auswählt. Unter der Steuerung dieses Signals CHARGr wird das Eingangssignal DEST(m) ausgewählt und als Signal DEST(e) abgegeben, das selbst wieder in den FIFO-Speicher 91 eingeschrieben wird, während über den Multiplexer 92 die Signale OCTA(m), OCTB(m) und XY(m) in eine Adresse des Datenspeichers 93 eingeschrieben werden, welche Adresse dem Zieladressensignal DE3T(e) entspricht.

Wenn der FIFO-Speicher 91 Daten enthalt, erzeugt das UND-Gatter 97 ein Steuersignal FNV (nicht leerer FIFO-Speicher 21)ο Also wenn das Steuersignal FNV aktiviert

030008/07A8

27*7.1979 «23 PHF 78^49

ist, kann der CBT einen zugeordneten freien Kanal belegen. In diesem Fall wird das Ausgangssignal DEST(e) des FIFO-Speichers 91 i*i den Kanalspeicher $6 über den Multiplexer 9k unter der Steuerung des Signals EMISSION eingeschrieben. Gleichzeitig werden über den Multiplexer die Signale XY(m), OCTA(m) und OCTB(m), die im Speicher dem Adresssignal DEST(e) entsprechen, ausgewählt, um unter der Steuerung des Signals EMISSION abgegeben zu werden? diese Daten werden über den Multiplexer 93 zum Aussenden über das Ausgangsschnittstellennetz 32 ausgewählt, wobei der XY(E)-Gode gleichzeitig in den Kanalspeicher 96 eingeschrieben wird.

Im Kanalspeicher 9^ wird ein

EM-Bit auf den ¥ert 1 gebracht, was bedeutet, dass eine Aussendung über den vom Signal CNO definierten Kanal erfolgt und in den Kanalspeicher 96 eingeschrieben wird.

Wenn der benutzte Kanal erneut

den CBT passiert und wenn die Aussendung vom Ziel-yCBT angenommen und an der Ursprungs-DCU gültig gemacht werden kann, wird ein aus dem mikroprogrammierten Steuerspeicher PROM 98 oder PROM 99 herrührendes Steuersignal MEK (MEK 1 oder MEK 2) über das ODER-Gatter 103, das Bit EM den Wert Null geben. Wurde die Aussendung nicht vom Ziel-CBT angenommen, wird sie in den Kanalspeicher 96 eingeschrieben, das Adresssignal DEST(CH) erneut in den FIFO-Speicher 91 vom Multiplexer 90 unter der Steuerung des Signals MISENFA eingeführt (mise en file d'attente = in einen Wartestau bringen). Die Daten im Speicher 93 bleiben unverändert und bis zu ihrer neuen Aussendung eingeschrieben. Gleichzeitig mit dem in den FIFO-Speicher 91 erneut eingeschriebenen Adresssignal DEST(CH) wird der Inhalt eines Zählers 100 jeweils um 1 erhöht, wenn das erwähnte Signal MISENFA erzeugt wird. In einem Komparator 102 wird der Inhalt des Zählers mit einem in ein Register 101 eingeschriebenen Maximalwert verglichen. Wenn die zwei miteinander verglichenen Werte gleich sind, erzeugt der Komparator 102 ein Grenzfehlersignal FTL. Während einer

030008/0746

27.7.1979 -»4 PHF 78.

Reihe von Grenzfehlersignalen oder bei einer von anderen Fehlern verursachten Fehlerreihe wird das Fehleradresssignal DEST(FT) der DCTJ, die Priorität vor der Aussendung der Information hat, unter der Steuerung des Signals FT ausgewählt;, das selbst wieder vom OÜER-Gatter 104 an den Eingängen FTC (Fehler von CCE) und FTL (Grenzfehler) erzeugt wird«

Gleichzeitig werden die Fehlerinformationen FT REG, die in ein (in Fig. 9 nicht dargestelltes) Fehlerregister gespeichert sind, für ihre Übertragung auf den BT über das Ausgangssclinittstellennetz 32 und den Multiplexer 95 ausgewählt. Die Fehlerinformation kann mit Priorität auf die DCCTJ vor der Übertragung aller · anderen Nachrichten übertragen werden, deren Zieladresssignale in den FIFO-Speicher 91 eingeschrieben sind, sobald der CBTeinen freien Kanal findet, in dem er die Fehlerinformation übersenden kann.

Die DCCTJ kein ein geeignetes

Systemverfahren in Gang setzen, um zum Beispiel die richtige Ursache des Fehlers herauszufinden. Der zuvor in das Register'101 eingeschriebene Wert kann fest verdrahtet sein (θ Volt/+ Volt) oder über ein Bedienpult des Schalters programmiert werden,

Venn es sich um eine erfolgte Aussendung des CBT handelt, wird die betreffende Information von der aus der Ursprungs-DCTJ herrührenden folgenden ausgesandten {[Information überschrieben»

Der CBT fragt die folgende Aussendung der Ursprungs-DCU nur dann an, wenn die letzte Aus—. sendung erfolgt ist. Die Informationen, die sich auf mehre« re einzelne Ziele beziehen, können also gleichzeitig in den Datenspeicher 93 eingeschrieben und vom Zieladressignal— speicher FIFO 91 gesteuert werden. Diese Speicherung, die gleichzeitig für mehrere einzelne Ziele erfolgt, vergrössert die Flexibilität, den Fortschritt und damit die Zweckmässigkeit eines Schalters.

Die mikroprogrammierten Speicher

030008/0748

27.7.197? £5 PHF 78.549

PROM, der Speicher PROM 98, der die Entscheidungen hinsichtlich der belegten Kanäle trifft, und der Speicher PROM 99t der die Entscheidungen hinsichtlich der freien Kanäle trifft, erzeugen die erforderlichen Steuersignale zur Steuerung der verschiedenen Folgen des CBT, zum Beispiel die Funktionen der Zustände ihrer Eingänge, Die Definitionen aller dieser Signale sind im Anhang I gegeben.

Die Betriebsarten aller Folgen

eines CBT werden an Hand der Funktionsdiagramme in Fig. 10a und 10b und in den bereits beschriebenen Fig. 4 ... 9 beschrieben. In nachstehender Beschreibung werden die Referenzen an Hand der Fig. 10a und 10b implizitν angegeben, während die Referenzen an Hand der anderen Figuren explizit erfolgen. An Hand der Fig. 11...14 werden die Synchronisierung und die Steuerung für die entsprechende Wirkung des CBT beschrieben.

In Fig. 10a gibt der Block 119 den ersten Start"oder einen erneuten Start nach einer Nullrückstellung des Schalters nach Fig, 1 an, wobei diese

Folge in Fig« 5 dargestellt ist. In dieser Phase bewirkt das nach dem Signal RAZCBT auftretende SignaX RESTART das Erzeugen des ersten Kanalrasters durch den Ursprungs-BOT 14 für die Übertragung auf den BT (siehe Block 111)· Wenn der Slave-CBT 11 das vom Signal WSYNC (Fig, 4und 5) des

Rasters detektiert, sendet der erwähnte CBT 11 eine Folge zum Detektieren der Kanäle im folgenden Raster über die Aktivierung des Signals ENCNT aus. Wenn das Raster nicht detektiert wird, bleibt CBT passiv und kehrt die Folge zu ihrem Ausgangspunkt (DB!) zurück, die beim Blak 112 ange-

geben und wobei die Folge wiederholt wird, bis das Raster detektiert wird. Die Detektion des Rasters erlaubt die Detektion der Kanäle über das Signal WCK200 (Fig. 4 und 5), und der Kanalzähler 64 (Fig. 6) wird vom Taktimpuls TO gestartet, was durch das Signal ENCNT ermöglicht wird. Dies

ist im Block 113 dargestellt. Die Detektion eines Kanals und das Erzeugen der Takt signale vom Block j50 in Fig. 4 bewirken die Speicherung der ersten, zweiten und dritten

030008/0748

27.7.1979 /£ PHF 78.5^9

Kanalwörter in die Eingangspufferspeicher der CBT 60, 61, (Fig, 6), was im Block 114 angegeben ist. Die Gültigkeit von CCE(r) wird vom Speicher PROM 63 geprüft (Fig. 6), wie im Block II5 dargestellt. Wenn CCE(r) als nicht gültig festgestellt wird und nicht korrigiert werden kann, wird das Fehlersignal FDC erzeugt. Das Fehlersignal wird auf die Steuereinheit DCCU tibertragen, die eine allgemeine neue Einleitung des Zeitbusses startet, was in den Blöcken Ho und 117 dargestellt ist, und es wird nach DBT zurückgekehrt.

¥enn der Code CCE(r) als gültig festgestellt wird, oder verbessert werden kann, wird das Bit OK(r) geprüft, wie im Block 118 dargestellt, um festztistellen, ob das erwähnte Bit möglicherweise den Wert l'hat. Wenn das erwähnte Bit den Wert!1 hat, ist der Kanal belegt und startet ein Arbeitsverfahren für ein belegten Kanal.

Wenn dagegen das erwähnte Bit Ok(r) den Wert O hat, wird ein Arbeitsverfahren für einen freien Kanal gestartet, Fig. 10b (DK).

Das aus dem Speicher PROM 65 (Fig. 6) herrührende Bit AP wird im Funktionsdiagramm im Block 119 geprüft; wenn das erwähnte Bit nicht aktiv ist, wird der Kanal nicht dem CBT zugeordnet und also erneut auf den BT übertragen, wie das Bit erhalten wurde, was im Funktionsdiagramm im Block 120 erfolgt, wobei der Speicher PROM 99 (Fig. 9) die erforderlichen Steuersignale erzeugt. In diesem Fall wird eine Verzweigung nach DETCII gebildet, d.h. die Folge kehrt nach einer Position zurück, in der die Detektion der Kanäle erneut anfangen kann. Wenn das Bit AP aktiv ist, wird der Kanal dem CBTzugeordnet und der Zustand des Bits EM des Kanalspeichers 96 (Fig. 9) geprüft, um festzustellen, ob zuvor der CBT eine Übertragung im erwähnten Kanal durchgeführt hat, wie im Block 121 angegeben (EM =1). Wenn eine Übertragung im Kanal erfolgt (EM aktiv) wird das Signal FT geprüft, um zu detektieren, ob es sich bei der Aussendung um die Fehlerinformation oder um die Datenübertragung handelt, wie im Block 122 im FunJfctionsdiagramm dargestellt ist. Wenn die laufende Aus-

030008/0746

27.7.1979 .#? PHF 78.549

sendung eine Fehlerinformation betrifft, wird der Ursprungs-DCU ein Fehler-Auswertungssignal VALPR zugesandt und der Kanalspeicher 26 freigemacht, wie im Block 123 dargestellt. Das erwähnte Signal VALPR wird immer von der Ursprungs-DCU angenommen. Die Freigabe des Kanalspeichers ermöglicht das Erzeugen des Signals MEK, das das Bit EM im Kanalspeicher 96 auf Null zurückbringt·

Wenn die Aussendung keine Fehlerinformation, sondern eine normale Information betrifft, wird das Kommunikationsregister (88) mit der Ursprungs-DCU geprüft, um festzustellen, ob das erwähnte Register frei ist (aktives Signal LIBRE(E), wie im Block 123(a) dargestellt ist. Wenn dieses Signal LIBRE(e) nicht aktiv ist, d.h. das Kommunikationsregister 88 ist belegt, bleibt CBT aktiv, wie im Block 124 dargestellt, und wird erneut eine Verzweigung zu DETCH gemacht. Dies bedeutet, dass, wenn der Kanal im folgenden Raster auftritt, das Kommunikationsregister 88_i::-geprüft wird, um festzustellen, ob dieses Register frei ist; in diesem Zeitintervall darf die Ursprungs-DCU die anderen Inforinationen nicht zum gleichen Ziel durch das Fehlen der Auswertung der früheren Aussendung ausstrahlen. Wenn das Register von DCU zugriffsbereit ist, wird die Auswertung der vorangehenden Aussendung vom Steuersignal APPELEM gegeben, das der Festwert- speicher PROM 99 erzeugt, und wird der Kanalspeicher ^6 zugriffsbereit gemacht, wie im Block 125 dargestellt. In diesem Fall bedeutet es, dass OK(r) = O, dass die frühere Aussendung von der Zieleinheit angenommen wurde» Jede Folge 121, 123 und 125 bringt das Bit EM erneut auf 0 und prüft das Fehlerregister, wie beim Block 126 angegeben, während beim gefüllten Register (aktives Signal FT) die Fehlerinformation dem BT unter dar Steuerung des Speichers PROM 99 zugeführt wird, die an Hand der Fig. 9 beschrieben und im Block 127 dargestellt ist. Wenn das Fehlerregister leer ist, wird der.Speicher FIFO 91 (Fig.9) geprüft, wie im Block 128 angegeben; wenn der erwähnte Speicher 91 ebenfalls leer ist, was mit dem unwirksamen Signal FNV angegeben ist,

030008/0748

27.7.1979 aö j?HF 78,5^9

bleibt CBT passiv, während eine Verzweigung 129 zu DETCH gebildet wird. Ist das Signal FNV aktiv, wird das Kanalbelegungsbit OK(e) erneut auf den Wert 1 gebracht, wird der Kanalspeicher 96 gefüllt und die Information gemäss der Beschreibung an Hand der Fig. 9 und gemäss der Darstellung im Block 130 ausgestrahlt. Diese Folge wird unter der Steuerung des Speichers PROM 99 erzeugt und am Ende wird eine Verzweigung zu DETCH gebildet.

¥enn das Bit OK(r) auf den ¥ert gebracht ist, siehe Block 118, wird die in Fig. 1Od dargestellte Kanalbelegungsreihe OK ausgewählt. In dieser Phase muss bestimmt werden, ob der CBT das Ziel oder der Ursprung der Übertragung oder keines von beiden ist. Das Bit AP wird abermals geprüft, um festzustellen, ob der Kanal dem CBT zugeordnet ist, wie beim Block 131 dargestellt. ¥enn dies der Fall ist, wird das Bit EM auf die bereits beschriebene Weise geprüft, um festzustellen, ob eine Übertragung von Daten im Kanal läuft. (Der Block 132 im Funktionsdiagramm). Wenn das Bit EM aktiv ist, wird der Code COR(c) mit dem Code COR(i) im Komparator 66 verglichen (Fig. 6), wie beim Block 133 dargestellt. Wenn das Ausgangssignal MCOD des Komparators 66 nicht aktiv ist, bedeutet dies, dass sich die beiden Codes voneinander unterscheiden und dass die Aussendung durch das Ziel angenommen wird. In diesem Fall wird das Kommunikationsregister 88 von der DCtT geprüft, wie beim Block 13^· dargestellt, und wenn das erwähnte Register frei ist, das Signal LIBRE(E) aktiv ist, wird die Annahme der Aussendung wie bereits beschrieben ausgewertet und der Kanalspeicher 96 wie beim Block 135 (EM■■—-? O) dargestellt zugriffsbereit gemacht, während eine Verzweigung nach 138 gemacht wird. Wenn jedoch das erwähnte Register 88 nicht zugriffsbereit ist, wird die Auswertung der Annahme der Aussendung verboten und wird sofort eine Verzweigung nach I38 hergestellt.

< ♦ Wenn beim Block 133 die Prüfung

des Codes angibt, dass COR(c) = Cor(l), was durch ein aktives Signal MCOD definiert ist, wird das ankommende

030008/0746

27.7.1979 "-BSι

Zielsignal DEST(r) mit dem fest verdrahteten Zieladressignal DA-DR des CBT verglichen, wie beim Block 137 dargestellt. Venn die beiden Adressen identisch, sind, was vom aktiven Signal DESTNF definiert wird (fehlerfreies Ziel), bedeutet dies, dass der CBT Daten an sich selbst für Prüfzwecke aussendet. In diesem Fall wird das Eingangsregister der DCU 83 gemäss dem Block I36 geprüft, und wenn das erwähnte Eingangsregister frei ist, ist das Signal LIBRE(r) aktiv, erzeugt der Speicher PROM 98 das Signal APPELR und wird gleichzeitig der Kanal frei gemacht. Der Kanalspeicher $6 hält den Wert des Bits EM auf 1 für eine spätere Freigabe der gelungenen Aussendung, wenn das Signal LIBRE(r) unwirksam ist. Diese Reihen sind bei den Blöcken ikk und 145 des Funktionsdiagramms dargestellt. In beiden Prüfüngsfallen werden möglicherweise Verzweigungen nach DETCH gemacht.

Wenn sich. DEST(r) von DADR unterscheidet, was durch ein itnwirksames Signal DESTNF definiert wird, bedeutet dies, dass die Aussendung vom Ziel nicht angenommen wird. In diesem Fall wird das in den Kanalspeicher 96 eingeschriebene Zieladressignal DEST(CH) erneut unter der Steuerung des Signals MISENFA in den Speicher FIFO 91 gebracht, wird der Kanalspeicher 96 zugriffsbereit gemacht, während gleichzeitig eine Grenzkontrolle FTL auf die Anzählen der neuen Aus Sendungen, ausgeführt, was beim Block 1^3 dargestellt ist. Wenn FTL angibt, dass die maximale Grenze für die zuvor eingeleiteten neuen Aussendungen erreicht wird, (siehe Block 146), werden am BT die Fehlerdaten auf die Steuer-DCCU übertragen (siehe Block 1^7) in Form einer Pi'ioritätsnachricht. In beiden Prüfungsfällen, siehe Block T 46, werden möglicherweise Verzweigungen nach DETCH hergestellt*

Wenn der Kanal dem CBT im Block

nicht zugeordnet wird, oder wenn der GBT im Kanal keine Aussendung versorgt hat, siehe Block 132, wix'd das Zieladressignal mit dem fest verdrahteten Zieladressignal des CBT verglichen, siehe Block I38, Dies erfolgt in einem

030008/0748

ORIGINAL INSPECTED

27.7.1979 j

Adresskomparator 72 (Fig. 7)» wobei das Signal DESTNF erzeugt wird, wenn beide Adressen gleich sind. Der Code CDE wird in bezug auf seine Gültigkeit geprüft, d.h. im Komparator 72 werden die im Speicher PROM 71 berechneten Werte mit den erhalteten ¥erten verglichen. ¥enn der Code CDE einwandfrei ist, Block 139» wird das Eingangsregister der DCU 12 in bezug auf die verfügbare Stelle geprüft (siehe Block 14O), und dies definiert das aktive Signal LIBRE(r). ¥enn das Register verfügbar ist, wird die erhaltene Nachricht in den Eingangspufferspeicher 83 unter der Steuerung des Sisnglas APPELR eingeschrieben (das bei erhaltener Nachricht das Signal DCU genannt wird) und zur DCU gesandt, wie bereits and Hand der Fig. 8 beschrieben wurde. Gleichzeitig wird der Kanal frei gemacht.

Diese Aktivitäten werden beim Block 141 dargestellt, wobei noch eine andere Verzweigung nach DETCH hergestellt wird*

Wenn die Zieladresse ungleich der

Zieladresse des CBT ist, siehe Block I38, oder wenn die erhaltenen und berechneten Codes CDE ungleich sind, siehe Block 139, oder auch wenn das Register 83 der Ziel-DCU nicht frei ist, Block 14O, wird in einem jeden dieser Fälle der Kanal erneut auf den BT übertragen, ohne dass andere Massnahmen von diesem CBT getroffen werden, siehe Block 142, und wird, wie bereits gesagt, eine Verzweigung nach DETCH hergestellt.

In Fig. 1-1·..1^ sind (nicht

massstabgerecht) graphische SynchiOndarstellungen wiedergegeben, die den Verlauf der für die Wirkung eines CBT erforderlichen Taktimpulsfolgen darstellen. In Fig. 11 wird das von einem CBT benutzte Basistaktsignal CK mit einer Frequenz von 5 MHz dargestellt, d.h. die Dauer von CK = 100 ns und die Dauer von CK - 100 ns betragen, während die Taktsignale T_Q, T_{1 s} T„ haben jeweils aktive Perioden von 200 ns und unwirksame Perioden von 400 ns. Wie in Fig. 11 dargestellt, steht der Inhalt des ersten Kanalworts OCTA (r), OCTB(r) bei einem CBT am Anfang des Signals T_Q, der Inhalt des zweiten Wortkanals 0K(r), COR(r), CCE(r) CDE 1 ^

030008/0746

27.7.1979 3-t

(r) , X(R) am Anfang des Signals T₁ und der Inhalt des dritten Wortkanals DEST (r) , CDE 2 (r) am Anfang des Signals T~ zur Verfugung. Ein erhaltener Kanal wird erneut übertragen, d.h. er wird nach BT übersandt, wenn der Kanal erhalten wird, oder er wird von CBT ausgestrahlt, d.h. es werden die neuen Daten mit einer Verzögerung von 400 ns auf den BT übertragen. Infolgedessen wird das erste Kanalwort vom CBT während des Signals T_? = 1 übertragen, wird das zweite Kanal wort während des Signals T_Q1 = 1 und das dritte Kanalwort während des Signals T₁₁ = 1 übertragen, wie in Pig. 11 dargestellt. Für einen freien Kanal sind die Daten OK(r) und COR(c), die zur Bestimmung des freien Zustands des erwähnten Kanals erforderlich, und dem CBT zugeordnet sind, nur während

des Signals T^ = 1 verfügbar; die Folge davon ist, dass eine Entscheidung bei einem freien Kanal nur während der Zeit T₁ = 1 möglich ist, wenn ein Kanal belegt ist, sind die Daten DEST(r), CDE 2(r), die zum Treffen einer Entscheidung unentbehrlich sind, nur während des Signals T„ =

1 verfügbar.

Für einen Kanal, der im freien

'. Zustand ankommt, ist eine bestimmte Anzahl der möglichen Entscheidungen von der vorangehenden Folge des CBT in bezug auf die des Kanals abhängig.

a) Der CBT kann eine vorangehende Übertragung im Kanal bei der Ursprungs-DCU gültigmachen, wenn die Übertragung vom Ziel angenommen wird (APPBLEM).

b) Der CBT kann bei der Ursprungs-DCU eine Prioritätsübertragung ( VALPR ) gültig machen, beispielsweise die

Übertragung der Fehlerdaten.

c) Der CBT kann in einem freien und ihm zugeordneten Kanal aussenden, in dem der erwähnte CBT zuvor nicht ausge» ;:■ strahlt hat»

d) Der CBT kann erneut in einem freien und ihm zugeord-35

neten Kanal gleichzeitig mit den Gültigmachen einer vorangehenden Aussendung oder einer Priori tat snachri.cht aussenden.

030008/0746

ORIGINAL INSPECTED

,7,7.1979

e) Der CBT kann ohne weiteres einen erhaltenen Kanal erneut übertragen, wenn der erwähnte CBT zuvor nicht im erwähnten Kanal ausgestrahlt und keine andere Daten auszustrahlen hat, oder wenn der Kanal nicht zugeordnet ist.

Fig. 12a, 12b, 12c und 12d

zeigen den Verlauf der wichtigsten Takt- und Steuersignale in der Zeit, die zum Steuern und Synchronisieren der Sequenzen erforderlich sind, die hinsichtlich eines freien

Ϊ0 Kanals oben definiert wurden.

In Fig. 12a sind die wichtigsten

Steuersignalfolgen dargestellt, die der Speicher PROM für die Sequenzen (a) und (b) eines freien Kanals benutzt. Die Taktsignale, CK, Ck7 -Tq, T₁, T^, T₀₁, T₁₁ sind die Synchronsignale, die für die Signaleingabe und die Signalausgabe erforderlich sind. Das Bit OK(r) = 0 ist am Anfang des Signals T₁ verfügbar, das Bit AP, das definiert, ob der Kanal möglicherweise zugeordnet ist, wird beim Signal T_Q aktiviert, das Bit EM wird auf den Wert 1 beim Signal T_Q gebracht, das Signal LIBRE(e) ist aktiv, was bedeutet, dass das Ursprungskommunikationsregister.88 frei ist, und das signal FNV ist unwirksam, d.h. der CBT verfügt nicht über die auszusendenden Daten. Der Speicher PROM 99 kann also während des Zeitintervalls T...CK dahin

" entscheiden, die vorangehende Aussendung gültig zu erklären, indem das Bit EM durch das Aktivieren des Signals APPELEM auf ¥erte gebracht wird, bei denen die reelle Gültigkeitserklärung gemäss der Beschreibung an Hand der Fig. 8 verwirklicht wird. Im Zeitintervall T₁.GK

³^ erzeugt der Speicher PROM 99 ebenfalls das Steuersignal RETRAN, das die erneute Aussendung des erhaltenen Kanals steuert. Unter der Steuerung des Signals RETRAN werden die Multiplexer 70» 77 und 78 in. den geeigneten Zustand gebracht, um für die Übertragung die erhaltenen Eingänge auszuwählen, wobei jedes Kanalwort aufeinanderfolgend auf das Ausgangsregister 80 übertragen wird, und die erwähnten Kanalwb'rter durch die aufeinanderfolgenden Taktsignale

030008/0748

27".7.1979 2b PHF 78.^49,'

CK auf BT übertragen werden. Das Aktivieren des Signals APPELEM bewirkt das Aktivieren des Signals MEK2, das ein Impulssignal mit bestimmter Breite ist. Das Signal MEK2 wird über das ODER-Gatter 103 wie das Signal MEK abgeleitet S und bringt das Bit EM erneut auf den ¥ert 0. Wenn das Signal LIBRE(e) unwirksam ist, verbietet der Speicher PROM 99 die Aktivierung der Signale APPELEM und MEK2 und das dadurch ausgelöste Rückstellen des Bits EM, gemäss der Darstellung in den schraffierten Flächen in Fig. 12.

Die Aktivierung des Signals APPELEM bringt das Signal LIBRE(e) erneut auf den Wert 0, während das Signal APPELEM selbst auf den Wert O während Tq₁.CK gebracht wird während anschliessend die Gültigkeitsdaten im Kommunikationsregister 88 stabilisiert werden. Das Signal RETRAN wird erneut auf den Wert 0 im Augenblick T. .CK gebracht, während anschliessend das letzte Kanalwort im Ausgangspufferspeicher 80 stabilisiert wird. Es ist klar, dass in diesem Fall das erneute Ausstrahlen des erhaltenen Signals keinerlei Bedeutung hat, und dass der CBT keine anderen Massnahmen treffen soll, wobei der einzig wichtige Punkt ist, dass das auf den BT übertragene Bit OK den NuIlwert hat, was einen freien Kanal bedeutet.

Für die Sequenz (b) bewirkt die

Aktivierung von AP und EM das Aktivieren des Signals VALPR zum Zeitpunkt T₁.CK vom programmierbaren Speicher PROM 99» wobei das erwähnte Signal VALPH von der Ursprungs-DCU stets angenommen wird, was auch der Zustand des Signals LIBRE(e) ist, das deshalb in der erwähnten Folge bedeutungslos ist. Das Aktivieren und die Nullstellung aller anderen Signale sind. Vorgänge gleich denen für die Folge (a)·

In Fig. 12b ist die Synchronisierung und die Steuerung für die Sequenz (c) dargestellt. Die Signale OK(r) und AP sind, wie oben beschrieben, das Signal EM hat den Wert O, was bedeutet, dass es keine einzige vorangehende' Aussendung gibt und das Signal FNV ist wirksam, was bedeutet, dass der Speicher FIFO 91 gefüllt und es infolgedessen dem CBT erlaubt ist, Daten auszusenden.

030008/0746

''Vt!

27.7.1979 2Mr

Unter diesen Bedingungen

erzeugt der Speicher PROM 99 das Steuei"signal EMISSION zum Zeitpunkt T₁.CK während gleichzeitig der erwähnte Speicher das Kanalbelegungsbit OK(e) auf den Wert 1 bringt, wobei das erwähnte Bit am BT im zweiten Kanalwort aussendet. Unter der Steuerung des Signals EMISSION werden in den Kanalspeicher 96 das Zieladressignal DEST(e) und der Code XY(e) eingeschrieben, wobei das Bit EM auf den Wert gebracht wird, während gleichzeitig das Signal FNV eritakti-

viert wird oder aktiv bleiben darf, was vom Dateninhält des Speichers ^1 abhängig ist. Unter der Steuerung des Signals EMISSION werden die Daten des Speichers 93 aus diesem Speicher ausgegeben, wobei die Multiplexer 70»

und 78 vorbereitet sind, um die ausgesaadten Signale auszu-15

wählen und auf diese Weise die drei Kanalwörter zusammenzusetzen, die selbst wieder über BT von den aufeinanderfolgenden Taktsignalen CK während der Signale T₀, T_Q1, bzw. T₁₁ abgeleitet werden. Der Speicher PROM ^k ~w±tcL vom Signal T₀ aktiviert. Der Code CCE(c) ist ebenfalls im

yr

Speicher PROM 76 berechnet, weil während des Signals T₀ alle Eingangssignale des Speichers 76 die Zeit zum Stabilisieren gehabt haben. Da das Signal AP am Ende des Signals T₀ unwirksam gemacht ist, wird das Signal EMISSION zum

Zeitpunkt T., _Λ .CK ebenfalls unwirksam gemacht, während 25

das Signal OK(e) am Ende des Signals T_Q1 unwirksam gemacht wird, wobei das Bit EM den Einstellwert 1 hat oder auf zurückgestellt ist.

In Fig. 12c ist der Verlauf der

Takt-und Steuerimpulse für die Sequenz (d) des CBT darge-30

stellt. Wie bereits an Hand der Fig. 12a beschrieben, ist die mikroprogrammierte Steuerimpulsfolge des Speichers PROM 99 bis zum Zeitpunkt identisch, zu dem das Signal APPELEM oder .=das Signal VALPR aktiv gemacht wird» Wenn

jedoch das Signal FNV in der erwähnten Folge wirksam ist, 35

aktiviert der PROM-Speicher 99 gleichzeitig das Signal EMISSION und das Signal OK(e); die Folge zum Aussenden am BT ist an Hand der Fig. 12b beschrieben.' Jedoch bewirkt

030008/0746

27.7.1979 ■ ' -35 - PHP 7&

die Aktivierung des Signals EMISSION, dass das Bit EM den Einstellwert 1 beibehält und die neue Zieladresse in den Kanalspeicher 96 eingeschrieben wird, was ebenfalls mit dem Signal XY(e) der Fall ist. Die Rückstellung oder die Nullstellung aller Signale wird an Hand der Figuren 12a und 12b beschrieben.

In Fig. 12d ist der Verlauf der

Takt- und Steuerimpulse der Sequenz (e) des* CBT dargestellt. Der Verlauf des Taktimpulses ist wie oben beschrieben. Die Unterschiede hinsichtlich der Fig. 12a sind, dass das Bit EM unwirksam ist und dass entweder das Signal AP oder das Signal FNV oder beide Signale unwirksam sind. Das Signal RETRAN kann also durch die erforderlichen Bedingungen, dass T₁.CK =1, wirdsam gemacht werden, wie in Fig. 12d dargestellt. Das erneute Aussenden und die Nullstellung erfolgt gemäss der Beschreibung an Hand der Fig. 12a. Venn das Bit EM unwirksam ist, wird das Signal MEK2 in diesem Fall nicht aktiviert« Die graphischen Takt- und SynchrondarStellungen beziehen sich nur auf den vom CBT überwachten laufenden Kanal; die Nullrückstellung aller ν Signale ist also in bezug auf den laufenden K&xi&l. definierte Es ist klar, dass die Signale wie das Signal RETRAN und das Signal EMISSION vor einem erneuten Aussenden oder vor einer Aussendung im folgenden Kanal auf Null zurückgestellt werden müssen, und dass die erwähnten Signale im gleichen Augenblick unwirksam gemacht werden. Dies wird auf einfache" Weise.dadurch erreicht, dass das Signal RETRAN oder das Signal EMISSION zum Zeitpunkt T^CK auf gestellt wird und dadurch, dass die gleichen Signale zum Zeitpunkt T₁₁.CK auf Null gestellt werden. Die Folge davon ist, dass die aufeinanderfolgenden neuen Aussendungen das Signal RETRAN auf dem ¥ert 1 halten, die aufeinanderfolgenden Aussendungen das Signal EMISSION auf dem Wert 1 halten," während abwechselndes Neuaussenden und Aussenden die geeigneten Signale setzen und rückstellen, damit die erwähnten Signale nicht gleichzeitig wirksam sind.

030008/07A6

27.7.1979 36 PHF 78.5^9

Für einen ankommenden Kana^ der belegt ist, sind folgende Sequenzen des CBT möglich:

a) der Kanal ist zugeordnet, der CBT führt eine Äussendung im Kanal aus, die Aussendung wird vom Ziel nicht angenommen und also in einen ¥artestau gebracht, bevor sie erneut ausgestrahlt wird, wodurch der betreffende Kanal freigemacht wird;

b) der Kanal ist zugeordnet, die laufenden Aussendungen im Kanal sind erfolgt, das Kommunikationsregister 88 der Ursprungs-BCU ist frei, was also die G-üfcigkeit der erfolgten Aussendung bedeutet, das erwähnte Register 88 bringt den Inhalt des Kanalspeichers erneut auf Full und sendet erneut den erhaltenen Kanal am BT aus;

c) identisch der Sequenz (b), jedoch das Kommunikations-

register der Ursprungs-DCU ist belegt, verbietet also die Gültigmachung der erfolgten Aussendung und sendet erneut den Kanal am BT aus;

d) der Kanal ist dem CBT nicht zugeordnet oder zwar

zugeordnet, jedoch läuft keine Aussendung im Kanal, der 2B .-■-'·

CBT ist nicht das Ziel und überträgt also den Kanal erneut auf BTj

e) identisch der Sequenz (d), jedoch der CBT ist das Ziel und der Code CDE ist ungültig,.wodurch der CBT den

Kanal erneut auf BT überträgt;
25

f) identisch der Sequenz (e), jedoch der Code CDE ist

gültig, das Eingangsregister 83 der Ziel-DCU ist belegt und überträgt also den Kanal erneut auf BT;

g) identisch der Sequenz (f), jedoch das Eingangsregister 83 der Ziel-DCU ist frei, wodurch die Nachricht also

.

aufgezeichnet und der Kanal freigemacht wird.

' ' ^! ' ' In Fig. 13a..„13e sind die

wichtigsten Takt- und Steuersignale definiert, die fÜT die beschriebenen Sequenzen eines belegten Kanals erforderlich

sind. Die Kanalbelegungssteuerlogik PROM 98 steuert die 35

erwähnten Sequenzen. Da das Zieladressignal DEST(R) und die erhaltenen Codes CDE 1 (r), CDE 2 (r) nur während des Signals T^ für den CBT bekannt sind, kann die Entschei-

030008/0746

27.7.1979 m PHF 78.5^9

dung zur Freigabe des Kanals nur zum Zeitpunkt T₂.CK getroffen werden« Dies schliesst die Freigabe und eine Datenübertragung gleichzeitig im gleichen Kanal aus.

• In Fig. 13a sind die wichtigsten Takt- und Steuersignale für die Sequenz a angegeben. Der Verlauf des für einen erhaltenen Kanal gültigen Taktimpulses ist wie bereits beschrieben. Das Belegungsbit OK(r) ist am Anfang des Signals T₁ verfügbar, wobei das Signal AP und das Bit EM wie zuvor wirksam gemacht werden. Das Steuersignal MCOD wird vom Komparator 66 während des Signals T₁ aktiviert und definiert, ob der Code COR(c) gleich dem internen Code COr(i) des CBT ist. Jetzt ist es erforderlich, das Signal DEST(r) mit dem Zieladressignal DADR des CBT zu vergleichen, um festzustellen, ob'der CBT eine Nachricht an sichselbst für Prüfungszwecke ausgestrählt hat; in diesem Fall ist DEST(r) = DADR. Wenn DEST(r) und DADR verschieden sind, wird die ausgesandte Nachricht vom Ziel nicht angenommen. Dadurch kann nur eine Entscheidung zum Zeitpunkt T„.CK getroffen Airerden. Wenn das Signal DESTNF unwirksam ist, aktiviert der PROM-Speicher 98 das .Signal MISENFA (erneut in den Wartestau bringen) zum Zeitpunkt T„«CK . Unter der Steuerung dieses Signals MISENFA wird das Zieladressignal DEST(CH) des Kanalspei-' ehers 96 in den Speicher FIFO 91 über den Multiplexer 90 eingeschrieben; der Inhalt des Speichers 93 bleibt unverändert. Gleichzeitig erhöht das Signal MISENFA ebenfalls den Inhalt des Zählers 100 und erzeugt das erwähnte Signal die bereits beschriebene Vergleichsgrenze. Die Wirksammachung des Signals MISENFA erzeugt das Signal MEKT, das das Bit EM auf Null zurückstellt. -

Wenn das Signal DESTNF aktiviert

ist, was bedeutet, dass der CBT sichselbst Daten zugesandt hat, wird beim Signal LIBRE(r) eine Prüfung durchgeführt. Wenn das erwähnte Signal LIBRE (r) aktiv ist, aktiviert der Speicher PROM 98 das" Signal APPELR, um der DCU die erhaltenen Nachricht zuzusenden. Gleichzeitig wird der Kanal freigemacht. Das Signal MEK1 wird nicht aktiviert,

030008/0748

27.7.1979 38 PHF 78.5^9

um im Kanalspeicher 69 die Daten über die frühere Aussendung aufzubewahren. Beim folgenden Durchgang des Kanals und bei der Aktivierung des Signals LIBRE(e) führt der CBT die Gültigkeitsreihe für eine 'Aussendung durch, siehe die Beschreibung an Hand der Fig. 12a.

Wenn das Signal LIBRE(r) bei der

Prüfung unwirksam ist, kann die erhaltene Nachricht nicht Eur Quelle 05A unter der Steuerung von MISENFR ausgestrahlt werden, wie oben bereits beschrieben. In beiden Fällen macht das Signal LIBRECH den Kanal frei, in dem das Bit OK(c) auf Null zurückgestellt wird.

Das Steuersignal RETRAN wird wie

zuvor zum Zeitpunkt T₁.CK erzeugt, und die erneute Aussendung des Kanals erfolgt gemäss der Beschreibung während Tp, T₀₁ und T₁-. Es ist klar, dass das Signal RETRAN erzeugt werden muss, bevor der Speicher PROM 98 eine Entscheidung trifft, jedoch kann in allen vom Speicher 98 gesteuerten Sequenzen eines belegten Kanals der Kanal tibertragen werden, bevor eine Ent scheidung getroffen wird, wobei der einzige Unterschied ist, dass in bestimmten Sequenzen der Kanal freigemacht wird, das Signal OK(C) auf Null zurückgestellt wird, wobei die anderen Inhalte bedeutungslos sind, weil in allen anderen Sequenzen der empfangene Kanal erneut übertragen wird, weil eine J£nde~ rung seines Inhalts bedeutsam ist. Die Entaktivierung des Signals DESTNF erfolgt automatisch am Anfang des Signals T„ des folgenden Kanals, Entaktivierung des Signals MCOD erfolgt am Anfang des Signals T₁₁ und die NullrUcksteilung des Signals MISENFA erfolgt zum Zeitpunkt T_Q1.GK* In Fig. 13b sind die wichtigsten Takt- und Steuersignale für die Sequenz (b) dargestellt. Der Kanal wird empfangen und das Signal AP sowie das Bit EM sind aktiviert. Wenn das Signal MCOD unwirksam ist, was eine erfolgte Aussendung bedeutet, und das Signal LIBRE(e) ist wirksam, werden die Signale SPPELEM und RETRAN zum Zeitpunkt T₁.CK aktiviert. Dies bewirkt die Gültigkeit der erfolgten Aussendung zur Ursprungs-DCU und die erneute

030008/0746

27.7.1979. 29 PHF 78.549

Aussendung des Kanals am BT auf die bereits beschriebene Weise« Die Aktivierung des Signals MEK1 erfolgt durch die Aktivierung des APPELEM und das erwähnte Signal MEK1 bringt das Bit EM erneut auf Null, wodurch der Kanalspeicher freigemacht ist, Die Entaktivierung der Signale erfolgt wie bereits beschrieben·

In Fig. 13b sind die Takt- und

Steuerimpulse für die Sequenz (c) dargestellt. In dieser Folge ist das Kommunikationsregister 88 der Ursprungs-DCU nicht frei und ist demzufolge das Signal LIBRE(e) unwirksam, während das Signal APPELEM vom Speicher PROM 98 nicht aktiviert wird} auf diese ¥eise wird die Gültigkeit der erfolgen Aussendung zur Ursprungs-DCU verboten. Hierdurch wird das Signal MEK1 nicht aktiviert, wodurch das Bit EM für den Kanal nicht erneut auf Null zurückgestellt wird.

In Fig» 13c sind die Takt- und

Steuerimpulse für die Sequenz (d)dargestellt. Der Empfang des Kanals ist wie bereits beschrieben: das Signal AP kann möglicherweise aktiviert sein, während das Bit EM unwirksam bleibt. Die Folge davon ist, dass der Speicher 98 das Signal RETRAN aktiviert und dass der erhaltene Kanal erneut übertragen wird. Venxi das Signal DESTNF unwirksam bleibt, nimmt der CBT keine anderen Entscheidungen zum Zeitpunkt T„.CK und die erwähnte Folge bewirkt also eine erneute Aussendung des erhaltenen Signals am BT under der Überwachung vom eigenen Ziel. -

Die Sequenz (e) erfordert Takt-

und Steuerimpulse, die nahezu den Takt- und Steuerimpulsen der Sequenz (d) identisch sind. Der Unterschied dabei ist, dass in der Sequenz (e) CBT das Ziel ist, jedoch der Vergleich vom CDE1 (r) und CDE2(r) mit CDEi(c) und CDE 2(c) ist nicht einwandfrei, wodurch das Erzeugen des Signals DESTN^ verboten ist, was das erneute Aussenden des erhaltenen Kanals am BT verursacht, ohne dass CBT

andere Massnahmen trifft.

In Fig. 13d sind die Takt- und Steuerimpulse für die Sequenz (f) dargestellt. In dieser

0300Q8/07AS

27.7·1979 4θ

nz

Sequenz kann das Signal AP möglicherweise aktiviert sein, und bleibt das Bit EM unwirksam, was das Erzeugen des Signals RETRAN vom Speicher 98 bewirkt, wobei das erwähnte Signal RETRAN das erneute Aussenden des erhaltenen Kanals steuert» Das Signal DESTNF wird aktiviert, wenn die VergleichsprUfingen in bezug auf das Zieladressignal DEST (R) und die Codes CDEl (r) und CDE 2 (r) auf ihre Gültigkeit hin untersucht sind. Das Signal LIBRE(r) bleibt jedoch unwirksam, wodurch der Speicher 98 die Aktivierung des

Signals APPELR verbietet und der CBT keine anderen Massnahmen als das erneute Aussenden des erhaltenen Kanals trifft.

In Fig. 13e sind die Takt- und

Steuerimpulse für die Sequenz (g) dargestellt« Die Signale

AP, DESTNF und das Bit EM sind jenen für die Sequenz (f) identisch, ausgenommen das Signal LIBRE(e) , das aktiv ist, wodurch die Aktivierung des Signals APPELR/vom Speicher PROM 98 zum Zeitpunkt Tp.CK bewirkt wird. Unter der

Steuerung des Signals APPELR wird der erhaltene Kanal 20

eingeschrieben und später zum Ziel gesandt, wie an Hand der Fig. 8 beschrieben. In diesem Fall hat das zum Zeitpunkt T₁.CK aktivierte Signal RETRAN keinerlei Bedeutung. Das Belegungsbit OK(c) am BT -wird vom aktiven Signal LIBRECH

gemäss der Beschreibung in bezug auf die Sequenz (a) für 25

einen belegten Kanal auf Null zurückgestellt.

Das Signal LIBRE(r) wird vom

Signal APPELR auf Null^zurückgestellt, das selbst wieder auf Null zum Zeitpunkt T₁ -.CK gebracht wird. Die anderen Signale werden auf Null zurückgestellt oder gemäss der

Beschreibung unwirksam gemacht. Für einen belegten Kanal können die Sequenzen (b) und (c) mit den Sequenzen (d)» (e), (f) und (g) kombiniert werden, wobei folgende Kombinationen möglich sind:

(b) (d), (b) (β), (b) (f}, (b) (g), (c) (d), (c) (e), (c) (f) und (c) (g). In einer jeden dieser Sequenzkombinationen ist Fig. 13b mit dem Signal APPELEM entweder aktiv oder unwirksam, mit den geeigneten Steuersignalen der Fig.

030008/0746

ORIGINAL INSPECTED

27·7·1979 te PHF 78.549

13c...13e kombiniert. Zum Beispiel hinsichtlich der Kombination (b) (g) wird diese Sequenz an Hand der Pig. 13b zusammen mit den Signalen der Fig. IJe beschrieben insbesondere mit den Signalen LIBRE(r), DESTNF, APPELR und LIBRECH.

In Fig. 14 ist eine graphische

Darstellung gegeben, die das Verhältnis zwischen den Steuersignalen veranschaulicht, die das Laden des CBT/CDU Registers 86 in Fig. 8 steuern, und die Steuersignale, die das Laden'der entsprechenden Zieldatenspeicher 91 und ^3 nach Fig. 3 steuern. Wenn eine DCU über auszusendende Daten verfügt, aktiviert die erwähnte DCU ein Steuersignal DDISPE (Donndes disponibles pour Emission) und erzeugt diese er- ' wähnte DCU gleichzeitig die Daten an den Busausgangslei-

tungen der DCU.

Die Daten werden in das Register

86 mit Hilfe des Impulses CKIDSU eingeschrieben. Gleichzei^ tig wird das Signal CHARG auf den Wert 1 gebracht, um anzugeben, dass das Register 86 gefüllt ist. Wenn das Sig-

nal CHARG auf 1 gebracht ist, wird der Inhalt des Registers 96 auf die Speicher 9I und 93 übertragen und das folgende Zeitsignal T₁ setzt das Signal CHARG durch das Erzeugen des Signals REPONS auf Null zurück. Das Signal REPONS ist nie gleichzeitig mit dem Signal EMISSION oder

dem Signal MISENFA aktiv, wodurch die Speicher des CBT auf einwandfreie Weise geladen werden. Das Steuersignal DDISPE wird von einem bistabilen Multivibrator gesteuert, der im System der DCU angeordnet ist, jedoch bezieht sich dies

nicht auf die vorliegende Erfindung. ^v 30

030008/0746

24,7.1979 ·- 43 - PHF 78549 '

ZEICHENERLÄUTERUNG

Alle Steuer— und Datensignale sind bei ihrem Ursprung definiert.

FIGUR k
DATEN
5

BOO IN - BI5 I^ i 16 Datenbits in jedem am Eingang eines CBT erhaltenen Kanalvorts.

BOO OUT - BI5 OUT: 16 Datenbits in jedem am Ausgang eines CBT auftretenden Kanalvorts.

STEUERUNG

CK 200: Taktimpuls, den ein Pilot-CBT erzeugt und welcher

Impuls nach jeweils 200 nx wiederholt wird. 15

OK/OK : Taktimpuls, der mit einer Frequenz von 5 MHz wiederholt und zum Abtasten und Synchronisieren von den Steuer- und Slave-CBT verwendet wird.

RAZ CBT: Nullrückstellung des CBT. Ein Signal, das durch ... die Steuerung des Schalters erzeugt wird, der

alle mit dem Schalter verbundenen CBT in den Ursprungszustand zurückbringt.

RESTART: Signal, das vom Signal RAZ CBT auf den- Wert 1 gebx^acht wird und alle mit einem Schalter verbun-

. ' denen CBT ansprechen oder erneut ansprechen lässt,

wobei das erwähnte Signal durch die Steuerung des Schalters ausgestoahlt wird.

CKIN; Taktsignal, das den Eingang jedes CBT mit einer Periode von 200 ns erreicht und als Taktsignal ViCK 200 auf den BT übertragen wird.

ORIGINAL INSPECTED

24.7.1979 -MZ - PHF 785^9-

VCK 200: Beim Bit 17 auftretender Taktimpuls bei jedem

Kanalwort eines CBT, welcher Impuls nach jeweils 200 ns wiederholt wird; der erwähnte Impuls wird vom CK 200 oder vom CKIN geliefert. Vortsynchronsignal.

T₀, Th, T₂: Taktsignale; ein jedes dieser Signale ist in

Perioden von 200 ns aktiv und in den Perioden von 400 ns nicht aktiv. Von jedem CBT erzeugt.

BI6IN: Rastersynchronsignal, das den Eingang eines jeden CBT erreicht. Ausgestrahlt beim Bit 16 eines Kanalworts von einem Slave-CBT, wie das Signal VSYNC 16.

VSYNC: Rastersynchronsignal, ausgestrahlt beim Bit 16

eines Kanalworts vom Pilot-CBT. Nur für das dritte Vort der zwei letzten Kanäle in einem Raster auf den Vert 1 gebracht.

VSYNC 16: Rastersynchronsignal, ausgesandt (Bit 16) zum BT und vom VSYNC oder von BIOIN geliefert. Erreicht den Eingang eines jeden CBT, wie das Signal BI6IN. Von jedem CBT verwendet, um diesen Kanalzähler auf

Null zurückzustellen, ν """-".

ENCNT: Von einem CBT erzeugtes Signal, wenn der CBT ein Raster erkannt und synchronisiert hat, Das erwähnte" Signal erlaubt es dem Kanalzähler, die Kanalnummer bei jeder Erzeugung des Signals T₀ in einem CBT zu zählen.

RAZCNT: Impulssignal, das den Kanalzähler eines CBT am Ende eines jeden Rasters auf Null stellt«

FIGUR 6
Daten

03000870746

24.7.1979 --44 - PHF 785**9

OCTA, OCTB: 16-Bit-Inhalt des ersten Kanalworts, der über die Eingangsschnittstelle eines CBT ankommt und aus dem CBT herrührt.

5 OK, COR, CCE, CDE1, XY: 16-Bit-Inhalt des zweiten Wortkanals, der über die Eingangsschnittstelle eines CBT erhalten wird und aus dem BT herrührt.

DEST, CDE2: 16-Bit-Inhalt des dritten Kanalworts, der über die Eingangsschnittstelle eines CBT erhalten wird und aus dem BT herrührt.

OCTA(r), OCTB(r): 16-Bit-Inhalt des ersten Wörtkanals, der nach der Speicherung erwähnten Inhalts im Eingangs— pufferspeicher des CBT aus BT erhalten wird. Je nach der Steuerfrequenz von CBT wird er auf ein Ziel-DCU oder erneut auf BT übertragen, während eine andere Möglichkeit darin besteht, dass die erwähnten Daten bedeutungslos sind.

OK(r), CQR(r), CCE(r), XY(r): 16-Bit~Ihalt des erwähnten Kanalworts aus dem BT nach der Speicherung des erwähnten Inhalts in den Eingangspufferspeicher des CBT. Wird für Steuerzwecke des CBT benutzt. DEST(r), CDE2(R): 16-Bit-Inhalt des dritten Kanalworts aus dem BT- nach der Speicherung des erwähnten Inhalts in den Eingangspufferspeicher des CBT. Von CBT für Steuerzwecke oder für die Neuübertragung oder für beide Zwecke benützt.

ORAD: 6-Bit-Ursprungsadresse, aus dem Code COR(c) und den

Bits CNO berechnet.
STEUERUNG '

OK(c): Korrigiertes Belegungsbit, vom CBT erhalten und von seinen Steuerorganen benutzt.

CQR(c): Korrigierter Ursprungscode im CBT erhalten und von ihm für Steuerzwecke benutzt.

030008/0746

'24.7.1979 - ii£ - PHF 7854

3117

PHF 78549

FTC: Fehlerbit des Fehlerkorrekturcodes, das erzeugt wird, wenn die Prüfung der CCE bei OK(r) und COR(r) nicht ausgewertet ist.

COR(i): interner 3~Bit-Ursprungscode des CBT.

CNO: Nummer des laufenden 5-Bit-Kanals, vom Kanalzähler des CBT berechnet. Für die Prüfungen des zugeordneten Kanals und der laufenden Aussendung benutzt. 10

AP: Steuerbit für die Zuordnung der Kanäle. Wird aktiviert, wenn der von CNO bestimmte laufende Kanal dem CBT zugeordnet ist, wenn nicht, bleibt das erwähnte Bit unwirksam,- Wird für die Stuerorgane des CBT benutzt.

MCOD: Steuerbit, das aktiviert ist, wenn COR(c) = COR(i). Wird mit AP und EM benutzt, um festzustehlen, ob sich CBT am Ursprung einer Übertragung befindet. Wird von den Steuerorganen des CBT benutzt.

FIGUR 7 DATEN

CCE(c): Fehlerkorrekturcode, der über 6 Bits abhängig von den Bits CQR und OK berechtnet wird. Am BT vom CBT ab COR(c) und OK(c) für eine neue übertragung oder ab COR(i) und 0K(e) für eine Übertragung ausgesandt. DEST(c): Codierte 10-Bit-Zieladresse am BT während einer Sequenz EMISSION ausgesandt.

CDE1(e), CDE2(e): Fehlerkorrekturcodes, die an Hand von Emissionsbits OCTA, OCTB und XY berechnet sind. Während einer Sequenz EMISSION vom CBT ausgesandt. ■

CDE1(C), CDE2(c): Fehlerkorrekturcodes, die mit Hilfe von OCTA(r), OCTB(r) und XY(R) berechnet sind. Werden in der Vergleichs prüfung mit CDE1(r) und CDE2(r)

030008/0740

24.7.1979 ~ tt - PHP 785^9

benutzt sowie zum Definieren der fehlerfreien Bestimmung (destnf).

DADR: über Kabel übertragene Zieladresse des CBT, verwendet in der Zielprüfung, wobei die erwähnte Adresse mit DEST(r) verglichen wird.

STEUERUNG ·

DESTNF; Steuerbit für die fehlerfreie Bestimmung, wird aktiviert, wenn DADR = DEST(r) und CDE(r) = CDE(c). Wird von den Steuerorganen des CBT benutzt.

FIGUR 8 DATEN
.

NOLI(r): 9—Bit—Adresse der virtuellen oder fiktiven Leitung, die sich am Ursprung einer Emission befindet. Wird von der Ursprungs-DCU gesteuert.

TR(r): Typ des 2-Bit-Beantwortungscodes, der die Funktion der von der Ursprungs—DCU gewährleisteten übertragung definiert.

OCTA(d), OCTB(d): zwei von der Ursprungs-DCU ausgesandte Oktalzahlen, deren Inhalt von TR(r) bestimmt ist.

OCTA(m), OCTB(m): zwei von OCTA(d) und OCTB(DT) definierte Oktalzahlen, die in ein Register der Eingangs/Ausgangsschnittstelle der CBT/DCU für Speicherung in den Datenspeicher des CBT eingeschrieben sind.

DEST(m): 6-Bit-Zieladresse, die nach der 9-Bit-Adresse NOLI(r) berechnet ist.

XY(m): 2—Bit-Code zur Speicherung in den Datenspeicher des CBT und in direktem Zusammenhang mit TR(r).

030008/0746

24.7.1979 "4?-- php 78549

TA(CH): 5-Bit-Code, die die Funktionen der DCU definieren. Abgeleitet aus dem 2-Bit-Code XY(CH), der in den Kanalspeicher eingeschrieben ist.

NOLI(e), NOLI(a): virtuelle 9-Bit-Adresse aus einer Zielleitung, der die erhaltenen Daten zugesandt werden, oder aus einer Leitung, aus der eine Aussendung über eine Ursprungs-DCU gestart -wird. In beiden Fällen . wird das geeignete 6-Bit-Eingangssignal zum Einsetzen in ein 9-Bit-Signal von ORAD oder von DEST(CH) geliefert.

TA(e): 2-Bit-Code, der den Gruppentyp für eine erhaltenen·

Kanal de fini ert.
15

NOLI, TA, OCTA, OCTB: den DCU zugesandte Daten, die die Adresse, die Funktion und die Daten definiert. Bei einer Sequenz APPELR haben die erwähnten Daten eine Bedeutung. Bei einer Sequenz APPELEM haben die Signale OCTA und OCTB KEINE Bedeutung.

STEUERUNG

CKODSU: Impuls mit einer spezifizierten Dauer, der aus der DGU herrührt^, zum Abtasten des CBT/DCU-MuItipiexers während der Sequenzen APPELEM und APPELR benutzt Und in Beantwortung eines;oder mehreren Steuersignale aktiviert.

REPONS: In Beantwortung des Signals CHARG erzeugtes Signal, um das erwähnte Signal CHARG auf Null zurückzustellen und das Signal DISPO auf 1 zu bringen.

DISPO: von jedem CBT zu einer DCU erzeugtes Signal, wenn diese DCU für Speicherung verfügbar ist.

APPEL: gemeinsames Steuersignal für die Kombination der Signale APPElR und APPELEM, die für den Aufruf

030008/0746

24.7.1979 - 4ώ - PHP 785^9

der DCU bei einer erhaltenen Datensequenz.(aPPELR) oder bei einer Auswertungssequenz einer vorangehenden Aussendung (APPELEM) verwendet wird.

CKIDSU: Impuls mit spezifizierter Dauer aus der benutzten CDU zur Speicherung in den Ausgangspufferspeicher CBT/DCU und in Beantwortung der Signale DISPO und DDISPE. aktiviert.

LIBRE(Κ): Signal, dass das Eingangsregister mit der Ursprungs-DCU für die erhaltenen Nachrichten verfügbar ist. ■-_...-.

LIBRE(e): Signal das angibt, dass das Kommunikationsregister mit der Ursprungs-DCU für die AusSendungsannahme verfügbar ist.

CHARG: Steuersignal mit spezifizierter Dauer, der von CBT zur Datenspeicherung von Zieladressen in die Spei-■ eher benutzt wird. Wird aktiviert in Beantwortung

des CKIDSU. ·

DDISPEj Steuersignal aus der DCU zum CBT, das aktiviert wird, wenn die DCU über die auszusendenden Daten verfügt. Wird entaktiviert, wenn die Daten in den Eingangspufferspeicher CBT/DCU eingeschrieben sind.

FIGUR 9 DATEN

DEST(e): 6-Bit-Zieladresse, die in den Zieladressspeicher eingaschrieben und auf BT nach der Codierung während der Sequenzemission ausgestrahlt wird; die erwähnte Adresse wird auch in den Kanalspeicher eingeschrieben.
35

.OCTA(E), OCTB(e), XY(e): Oktalzahlen und Code, die auf BT übertragen werden und aus dem Datenspeicher während einer Sequenzemission herrühren. Der erwähnte Code

030008/0746

24.7.1979 " ■ - 49 - PHF.78549"

XY(e) wird ebenfalls in den Kanalspeicher eingeschrieben.

XY(CH), DEST(CH): In den Kanalspeicher während einer Sequenzeraission eingeschriebene Daten, die für Steuerzwecke benutzt werden. Die 6-Bit-Adresse DEST(CH) wird in den Zieladressspeicher während einer Sequanz MISENFA erneut eingeschrieben. Das Signal DEST(ch) und der 2-Bit-Code XY(CH) werden während einer Sequenz APPELEM auf die Ursprungs-DCU übertragen.

FTREG: Inhalt eines 16-Bit-Registers, das die Art des Feh-, lers definiert.

DEST(f): 6-Bit-Adresse des Ziels, auf das die Fehlerdaten übertragen werden: statt DEST(e) während einer Sequenz FT ausgewählt.

STEUERUNG:

FFL: Grenzfehlersignal, das aktiviert ist, wenn die Grenze der maximalen Anzahl NeuausSendungen erreicht ist.

FT: Fehlersignal, das von einer Anzahl möglicher Fehler aktiviert ist und eine Prioritätsübertragung auf BT hinsichtlich der Fehlerdaten bewirkt, die in das

Register FTEREG eingeschrieben sind. ¥ird von den _βSteuerorganen von CBT verwendet.

FNV: Steuersignal, das aktiv ist, wenn der Zieladressspeicher nicht leer ist. Wird von den Steuerorganen des OBT benutzt.

EN: Steuerbit, das den Wert 1 im Kanalspeicher bei einer Sequenzemission iDekommt und definiert, dass der CBT, eine Übertragung im entsprechenden Kanal durchführt. Wird von den Organen zur Steuerung eines freien Kanals und eines belegten Kanals verwendet.

030008/0746

2^.7.1979 - ·5ό - PHF 7854

PHF 78549

293117?

RETRÄN: Steuersignal, das von den Organen zur Steuerung eines freien Kanals/belegten Kanals erzeugt wird, wenn ein erhaltener Kanal ausgestrahlt werden muss« Das erwähnte Signal wird zur Steuerung der Sequenz RETRAN benutzt.

LIBRECH: Steuersignal, das vom belegten Kanalorgan erzeugt wird, wenn es erforderlich ist, einen ankommenden

belegten Kanal frei zu machen.
10

MISENFA: Steuersignal, das vom belegten Kanalorgan aktiviert ist, wenn ein vom CBT ausgestrahlter Kanal vom Ziel nicht angenommen wird; wird zur Steuerung·

der Sequenz MISENFA benutzt.
15

APPELR: Steuersignal, das vom belegten Kanalorgan erzeugt wird, wenn der CBT das richtige Ziel ist, und das zur Steuerung der übertragung des erhaltenen Kanals auf das eigen Ziel benutzt wird, d.h. auf eine DCU, 2" eine fiktive Leitung oder auf eine Datenstation.

APPELEM: Steuersignal, das von den Organen "freies Kanal/ belegtes Kanal" aktiviert ist, wenn ein ausgestrahlter. Kanal vom Ziel angenommen wurde, und das zur Steuerung der Auswertung der früheren übertragung auf die Ursprungs-DCU benutzt wird.

VALPR: Steuersignal, das von den Organen "freies Kanal / belegtes Kanal" aktiviert und zum Auswerten einer 3D Prioritätsnachricht zum Ursprung benutzt wird, wird immer vom Ursprung angenommen.

MEK1: Impuls mit einer spezifierten Dauer, erzeugt vom belegten Kanalorgan, um das Bit EM im Kanalspeicher während der Sequenzen MISENFA/APPELEM/VALPR auf Null zurückzustellen.

030008/0746

24.7.1979 - -&4 - ■ - PHF 785^9

MEK2: Impuls mit spezifizierter Dauer, erzeugt vom freien Kanalorgan, um das Bit EM im Speicherkanal während der Sequenzen APPELEM/VALPR auf Null zurückzustellen.

' ' ;■

EMISSION: Steuersignal, erzeugt vom freien Kanalorgan und zur Steuerung der SequenzEMISSION benutzt.

OK(e): Steuersignal das vom freuen Kanalorgan aktiviert ^ wird und die Belegung eines freien Kanals durch CBT bewirkt. Wird während der Sequenzemission benutzt.

MEK: gemeinsames Steuersignal, das aus den kombinierten ^⁵ Signalen MEK1 und MEK2 hergeleitet und dazu benutzt wird, das Bit EM erneut auf Null zurückzustellen.

030008/0746

Claims (11)

1. T.R.T.

   24.7.1979 jf--^: EHP-

   PATENTANSPRÜCHE s 4 V >3 I I / <?

   Tji Datenschalter zum übertragen von Daten aus mehreren Ursprungsdatenschalteinhexten auf mehrere Zieldatenschalteinheiten, die mit Hilfe von Zeitbusverbindern mit einem schlief eiiförmigen Einwegzeitbus verbunden sind, in welchem Schalter die Gesamtübertragungskapazität des erwähnten Einwegzeitbusses durch Schaltung in der Zeit in mehrere einzelne Datenkanäle eingeteilt wird, die Steuereinheitmittel enthalten, um die erwähnten ursprungsdatenschalteinhexten mit den Zieldatenschalteinheiten zu verbioden, dadurch gekennzeichnet, dass der Schalter weitere Mittel zum gleichzeitigen Verträgen von Daten auf den erwähnten Zeitbus zwischen einer Vielzahl von Ursprungs- und Zieleinheiten enthält, wobei die erwähnten weiteren Mittel in die Zeitbusverbinder eingebaut sind, von denen jeder Verbinder mit folgend« Mitteln versehen ist:

   a) mit Mitteln zum Speichern der Ursprungsdaten, die direkt aus den Ursprungsdatenschalteinhexten herrühren,.

   b) mit Mitteln zum Speichern der Adressen für die Ziele, die den erwähnten gespeicherten Ursprungsdaten ent-sprechen, wobei die Organisation der erwähnten Mittel zum Speichern der Zieladressen der Reihenfolge entspricht, in der die erwähnten Ursprungsdaten auf den erwähnten Zeitbus übertragen werden; .

   c) mit Kanalspeichermitteln zum Aufzeichnen der Kanalnummern nd der Zieladressen entsprechend den Datenkanälen, die im Begriff sind die erwähnten Ursprungsdaten zu übertragen;

   d) mit Datenspeicliermitteln, die die aus den erwähnten Zeitbusdatenkanälen herrührenden Daten vor ihrex~ Übertragung auf die Zieldatenschalteinheiten speichern.
2. 2. Datenschalter nach Anspruch 1, dadurch gekennzeichnet, dass ein Zeitbusverbinder weitere Mittel enthält, um die dem erwähnten Verbinder zugeordneten Datenkanäle

   030008/0748

   24.7.1979 2 php 78549

   zu erkennen, wobei die erwähnten Mittel bestimmen, welche der erwähnten Kanäle belgt und welche nicht von anderen Zeitbusverbindern belegt sind, wobei die zugeordneten Datenkanäle für mehr als einen Zeitbusverbinder gemeinsam sind. .
3. 3. Datenschalter nach Anspruch 2, dadurch gekennzeichnet, dass ein Zeitbusverbinder weitere Mittel zum Steuern und Belegen eines Datenkanals enthält, das wohl zugeordnet, jedoch nicht belegt ist, wobei die erwähnten Mittel es einem Zeitbusverbinder verbieten, den erwähnten Datankanal zu belegen, wenn dieser Kanal nicht jenem Verbinder zugeordnet ist, und das Belegen eines zugeordneten Kanals verbieten, wenn er von einem anderen Zeitbusverbinder belegt ist, und dies verbieten, wenn die erwähnten Zeitbus—, verbinder nicht über auszusendende Daten verfügen.
4. 4. Datenschalter nach Anspruch 3» dadurch gekennzeichnet, dass ein Zeitbusverbinder ebenfalls Mittel enthält, um zu detektieren, ob ursprüngliche von diesem Verbinder selbst ausgesandte Daten vom Zielzeitbusverbindoi¹ angenommen wurde oder nicht.
5. 5· Datenschalter nach Anspruch 4, dadurch gekennzeichnet, dass ein Zeitbusverbinder ebenfalls Steuermittel zum Starten der folgenden Datenübertragung enthält, die vom Zieladressspeicher des erwähnten Verbinders bestimmt wird, wenn die erwähnten früheren ausgesandten Daten vom Zeitbusverbinder angenommen wurden, wobei ein Signal zum Gültigmachen der erwähnten erfolgten Datenübertragung auf die ursprüngliche Dateneinheit übertragen wird und wobei die in den Speichermitteln der Ursprungsdaten vorhandenen Daten durch mögliche weitere, aus der Ursprungsdatenschalteinheit herrührende Daten überschrieben wird.
6. 6. Datenschalter nach Anspruch 4, dadurch gekennzeichnet, dass ein Zeitbusverbinder ebenfalls Steuermittel enthält, dass bei einer nicht erfolgten DatenausSendung die in den Speichermitteln der Ursprungsdaten vorhandenen Daten aufrechterhalten bleiben, dass die Zieladresse der erwähnten, nicht erfolgten Aussendung erneut.in den Zieladressspeicher eingeschrieben wird, dass der^ entsprechende Datenkanal freigemacht wird, und die Ursprungsdatensehalt-

   030008/0748

   24.7.1979 3 PHP 78549

   einheit keine weiteren Ursprungsdaten mehr auf das erwähnte Ziel übertragen kann, wobei die erwähnte Mittel das Gültigmachen der erfolgten Datenübertragung auf die erwähnte Ursprungsdatenschalteinheit verbieten.
7. 7·'"" Datenschalter nach Anspruch 6, dadurch gekennzeichnet, dass, wenn eine Datenübertragung auf einen ei-sten Zielzeitbusschalter nicht erfolgt ist, ein Zeitbusverbinder ebenfalls Steuermittel zum Starten der Datenübertragung auf einen zweiten Zielzeitbusverbinder enthält, wenn Ur-

   jQ Sprungsdaten für das erwähnte zweite Ziel zur Verfügung • stehen, wobei die erwähnten Steuermittel die neue Zieladresse definieren,.die in den Zieladressspeicher eingeschrieben ist.
   .
8. 8. Datenschalter nach Anspruch 7> dadurch gekennzeichnet, dass eine Zeitbusverbinder ebenfalls Mittel zum Steuern des erneuten Aussendens von Daten enthält, die früher nicht von einem Zielzeitbusschalter in einer Sequenz angenommen wurde, die von der Organisation des erwähnten Zieladressspeichers des Ursprungszeitbusschalters bestimmt ist.
9. 9· Datenschalter nach Anspruch 8, dadurch gekennzeichnet, dass neben den Speichermitteln ein Zeitbusschalter ebenfalls Mittel, um in den Speicher eine maximale G-renzmenge einzuschreiben, die den Zahlen der nicht erfolgten Neuaus Sendungen von Daten entspricht, Mittel zum -kontinuierlichen Überwachen der erwähnten nicht erfolgten Neuaussendungen sowie Mittel enthält, um die erwähnte Grenz menge mit der Anzahl der NeuausSendungen zu vergleichen und anzugeben, ob die erwähnte Grenzmenge erreicht wurde.
10. 10. Datenschalter nach Anspruch 9» dadurch gekennzeichnet, dass ein Zeitbusschalter weitere Mittel zum Andern der erwähnten Grenzmenge enthält.
11. 11. Datenschalter nach Anspruch 1, dadurch gekennzeichnet, dass ein Zietbusschalter weitere Mittel zum Karrigieren der Grenzfehler entsprechend jeder Übertragung von Daten enthält, die im erwähnten Zeitbus umläuft, wobei die erwähnten Korrekturmittel einen Schalterfehler angeben, wenn, die erwähnten Fehlerkorrekturmittel ungültig gemacht sind.

    030008/074*