DE2930424B2

DE2930424B2 - Schaltung zum Bestimmen, ob eine Spannung einen hohen oder einen niedrigen Pegel hat

Info

Publication number: DE2930424B2
Application number: DE2930424A
Authority: DE
Inventors: Mitsuo Tokyo Higuchi; Kohichi Yokohama Kanagawa Maeda; Kazuhisa Sagamihara Kanagawa Nakamura
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1978-07-31
Filing date: 1979-07-26
Publication date: 1981-03-26
Also published as: JPS55149871A; US4321489A; DE2930424A1; JPH0137699B2; DE2930424C3

Description

Pie Erfindung betrifft eine Schaltung zum Bestimmen,

5 ob eine Spannung einen hohen oder einen niedrigen

Pegel hat, mit einer Lastelementengruppe und mi;

einem Transistor, an dessen Steueranschluß die Anzeige des Pegels der Spannung erfolgt.

Bei einer bestimmten Art einer Halbleiterspeicher-

vorrichtung, beispielsweise einer Speichervorrichtung, die als Speicherelement MOS-Feldeffekttransistoren mit einer gleitenden Gateelektrode und einer Steuergateelektrode verwendet, soll, wenn eine Information in die Vorrichtung geschrieben wird, d. h, bei einem

»-, Programmbetrieb, eine Spannung, beispielsweise etwa +25V, an ein Steuergate des MOS-Feldeffekttransistors angelegt werden. Wenn die Information von der Vorrichtung gelesen wird, soll eine Spannung von beispielsweise etwa +5V an das Steuergate des MOS-Feldeffekttransistors angelegt werden. Bei einer solchen Halbleiterspeichervorrichtung ist es notwendig zu bestimmen, ob die zugefQhrie Spannung einen niedrigen Spannungspegel, beispielsweise 5 V, oder einen hohen Spannungspegel, beispielsweise 25 V, hat und eine Programmschaltung oder eine Ausleseschaltung so zu steuern, daß die Programmschaltung oder die Ausleseschaltung in einem Betriebszustand oder einem Nichtbetriebszustävid gehalten wird. Wenn eine Spannung mit diesen zwei unterschiedlichen Werten

μ bestimmt wird, hat die niedrige Spannung einen Wert von etwa 5 V, weshalb ein üblicher MOS-Feldeffekttransistor in den leitfähigen Zustand trotz der niedrigen Spannung gebracht wird, d. h, etwa 5 V wird angelegt, so daß eine besondere Ausbildung für die Spannungsbe-

Stimmungsschaltung erforderlich ist.

Wenn eine Spannungsbestimmungsschaltung unter Verwendung eines MOS-FET (Metall-Oxyd-Halbleiter-Feldeffekttransistor) gebildet wird, wird üblicherweise eine Reihenschaltung eines Verarmungs-MOS-FET und eines Anreicherungs-MOS-FET, -,ih. eine Anreicherungs/Verarmungs-Inverterschaltung, angewendet Bei dieser bekannten Spannungsbestimmungsschaltung soll der Strom in dem als Treiber verwendeten Anreicherungs-MOS-FET so ausgewählt werden, daß er geringer als der Strom in dem Verarmungs-MOS-FET ist, so daß, wenn die angelegte Spannung einen niedrigen Spannungswert, beispielsweise 5 V, hat, der Anreicherungs-MOS-FET in dem Ein-Zustand gehalten wird, während der Spannungspegel an einem Verbindungspunkt zwischen den beiden MOS-FET auf einem relativ hohen Pegel gehalten wird. Wenn die zugeführte Spannung einen hohen Spannungswert hat, beispielsweise 25 V, wird der Anreicherungs-MOS-FET in den vollständigen Ein-Zustand gebracht und der Spannungspegel an dem Verbindungspunkt zwischen den beiden MOS-FET wird auf einem ausreichend niedrigen Pegel gehalten. Der zugeführte Spannungspegel wird deshalb unter Verwendung der Spannungspegeldifferenz an dem Verbindungspunkt der beiden MOS- FET bestimmt.

Bei der oben erwähnten bekannten Spannungsbestimmungsschaltung soll das Verhältnis der Abmessungen bekannt Anreicherungs-MOS-FET zu dem Verarmungs-MOS-FET genau festgelegt werden, so daß die Ausbildung der Schaltung und die Bildung der Elemente aufwendig sind.

Es ist auch eine Vorrichtung zur Überwachung des oberen und unteren Grenzwerts eines Gleichspannungspegels bekannt (DE-AS 11 30 922). Diese bekann-

te Vorrichtung weist neben einem an einer Eingangsklemme liegenden Transistor eine Reihenschaltung von Widerständen auf, deren Spannungsabfall konstant, d, 1% unabhängig von der angelegten Spannung, ist.

Per Erfindung liegt die Aufgabe gngrunde, eine Schaltung zum Bestimmen, ob eine Spannung einen hohen oder einen niedrigen Pegel hat, zu schaffen, die bei einfachem Aufbau zwischen zwei unterschiedlich hohen (positiven oder negativen) Pegeln unterscheiden kann.

Die oben erwähnte Aufgabe wird durch die Merkmale des Anspruchs 1 gelöst, Weiterbildungen der Erfindung sind in den Uiiteransprüchen angegeben.

Die Erfindung wird beispielhaft anhand der Zeichnung beschrieben, in der sind

F i g. 1 ein Schaltbild eines Beispiels einer bekannten Spannungsbestimmungsschaltung,

Fig.2 ein Schaltbild einer Ausführungsform einer Spannungsbestimmungsschaltung nach der Erfindung und

F i g. 3 und 4 Schaltbilder von Schaltungen, die an die Spannungsbestimmungsschaltung nach der Erfindung angeschlossen sind.

In einer integrierten Halbleitervorrichtung oder in einer elektronischen Schaltung werden zuweilen zwei positive oder negative Spannungen mit unterschiedlichen Spannungswerten verwendet In einer Halbleiterspeichervorrichtung, die als Speicherelemente Doppelgate-MOS-FET mit einer gleitenden Gateelektrode und einer Steuergateelektrode verwendet, wenn d«e Information in die Vorrichtung, d. h. in den Programmzustand, geschrieben wird, wird beispielsweise eine Spannung von etwa +25 V an das Steuergate des MOS-FET angelegt, und wenn die Information von der Vorrichtung ausgelesen wird, wird eine Spannung von beispielsweise etwa +5V an das Steuergate des MOS-FET angelegt

Bei der oben erwähnten Halbleiterspeichervorrichtung oder der elektronischen Schaltung ist es notwendig zu bestimmen, ob die angelegte Spannung einen niedrigen Spannungspegel oder einen hohen Spannungspegel hat, und den Steuerkreis in der Halbleiterspeichervorrichtung oder den Steuerkreis in der elektronischen Schaltung in solcher Weise zu steuern, daß die Steuerschaltung im Betriebs- oder Nichtbetriebszustand gehalten wird. In einer Halbleiterspeichervcrrichtung, die Doppelgite-MOS-FET verwendet, ist es beispielsweise notwendig zu bestimmen, ob die angelegte Spannung +25 V oder +5 V ist und den Schreibkreis der Speicherelemente, d. h. den Programmkreis oder des Auslesekreis, im Betriebszustand oder Nichtbetriebszustand zu halten. Das Verfahren zum selektiven Halten des gewünschten Kreises im Nichtbetriebszustand ist nowendig, um eine Fehlfunktion des Kreises zu verhindern, und ist zum Zwecke der Verringerung der Verlustleistung der Halbleitervorrichtung und auch zum Zwecke der Verringerung der Abmessungen der elektrischen Spannungsquellenschaltung wirksam.

Für die Spannungsbestimmungsschaltung zum Bestimmen, ob die angelegte Spannung hoch oder niedrig ist, wenn die angelegte Spannung unterschiedliche Spannungswerte hat, falls die Spannungsbestimmungsschaltung durch MOS-FET (Metall-Oxyd-Halbleiter-Feldeffekttransistor)-Kreise gebildet ist, wird üblicherweise eine Schaltung verwendet, die durch eine Serienschaltung einer gewünschten Anzahl von Invertern gebildet ist, die Verr imungs-MOS-FET, die als Last verwendet werden, und Anreicherungs-MOS-FET, die als Treiber verwendet werden, aufweisen.

Fig, 1 zeigt eine solche bekannte SpannwngsbestiiTimungsschaltung. In Fig, 1 bezeichnen Q\ bis <?6 MOS-FET, Vco bezeichnet eine zu bestimmende Spannung, die sich beispielsweise von 5 V bis 25 V ändert. Gemäß Fig, I sind Qi, <?3 und Q5 Verarmungs-MOS-FETund Q2, Q4 und Q6 Anreicherungs-MOS-FET, Die in Fi g. 1 dargestellte Spannungsbestimmungsschaltung ist aus drei Stufeninvertern, die in Reihe geschaltet sind, gebildet In der dargestellten Schaltung wird, wenn die Spannung Vpp an den FET Q 2 angelegt wird, der FET Q 2 in den Ein-Zustand gebracht auch wenn die Spannung Vpp 5 V beträgt Deshalb soll ein Strom, der in dem MOS-FET Q 2 fließt kleiner ausgewählt werden als der Strom in dem MOS-FET Ql. Obwohl der MOS-FET Q 2 in den Ein-Zustand gebracht wird, auch wenn die Spannung Vpp sich auf einem niedrigen Pegel befindet ist das

Μ Potential an dem Verbindungspunkt »a« des MOS-FET Q1 und Q 2 relativ hoch, so daß der Treiber-MOS-FET Q 4 in der nächsten Stufe in den Eiri-Zustand gebracht wird und der Spannungspegel des Verbindungspunkts »b« der MOS-FET Q 3 und Q 4 abfällt Der Treiber-MOS-FET Q 6 in der nächsten Stufe wird deshalb i;i den Aus-Zustand gebracht und der Spannungspegel an dem Verbindungspunkt »c«der MOS-FET <?5 und <?6. & h. am AusgangsanschluL', wird auf den Pegel hoher Spannung »H« gebracht Wenn die Spannung Vpp auf dem Pegel hoher Spannung »H« ist, beispielsweise 25 V, wird der MOS-FET Q 2 in den vollständigen Ein-Zustand gebracht, wird der MOS-FET Q4 in den Aus-Zustand gebracht wird der MOS-FET QS in den Ein-Zustand gebracht und wird der Spannungspegel an dem Ausgangsanschluß »c« auf den Pegel niedriger Spannung »L« gebracht so daß der Spannungspegel Vpp bestimmt weiden kann.

In der in F i g. 1 dargestellten Schaltung sollen jedoch die Abmessungen jedes der MOS-FET, die den

« Inverterkreis bilden, insbesondere das Verhältnis dtr Gatelänge zur Gatebreite, genau festgelegt sein und des-halb sind der Entwurf der Schaltung und die Bildung der MOS-FET schwierig. In der in Fig. 1 dargestellten Schaltung ist des weiteren der Wert des Spannungspegels »Η«, der an dem Ausgangsanschluß »c« auftritt, niedriger als die Spannung Vcc, und zwar auch im maximalen Zustand, und dieser Spannungspegel »H« ist nicht ausreichend hoch für eine Vereinfachung und Miniaturisierung einer in F i g. 1 nicht gezeigten

so anschließenden Schaltung.

Statt der in Fig. 1 gezeigten bekannten Schaltung ist gemäß der Erfindung eine Spannungsbestimmungsschaltung vorgesehen, die leicht entworfen und gebildet werden kann, die zuverlässig die Bestimmung der Schaltung ausführen kann und die einen ausreichenden Spannungspegel am Ausgangsanschluß erzeugen kann.

F i g. 2 erläutert die Spannungsbestimmungsschaltung

nach der Erfindung. In Fig.2 bezeichnen Tl, T2, Γ31 bis TZn, T4, 7'5 und Γ6 MOS-FET. Von diesen

μ MOS-FET sind Ti und T5 Ver&rmungs-MOS-FET und diese Transistoren bilden eine Last eines Inverterkreises. T3i bis T3n sind Anreieherungs-MOS-FET, die als Lastelementengruppe verwendet werden, und Γ2, T4 und Γ6 sind Anreicherungs-MOS-FET, die als Treiber der Inverterschaltung verwendet werden.

In den MOS-FET T3I bis T3/J,die als Lastelementengruppe verwendet werden, sind ein Gate und ein Drain jedes der MOS-FET kurzgeschlossen und diese

MOS-FET sind in Reihe geschaltet. Der Wert der Summe der Schwellwertspannungen (Vth) dieser MOS-FFT 731 bis Hn (η χ Vth) ist höher als der niedrige Pegel der elektrischen Quellenspannung Vpp ausgewählt und deshalb werden die MOS-FET 731 bis ··, 73n im Aus-Zustand gehalten, wenn die elektrische Quelle Vpp sich auf einem niedrigen Pegel befindet.

Das Verhältnis der Abmessungen der MOS-FET 71 und T2 ist in geeigneter Weise so ausgewählt, daß es gleich wie bei der in Fig. I dargestellten bekannten Schaltung ist, so daß der Spannungspegel an dem Verbindungspunkt »d« der MOS-FET T\ und T2 auf einem relativ hohen Pegel gehalten wird, wenn der FET Tl in dem Ein-Zustand durch einen niedrigen Pegel der Spannung Vpp und die nächste Stufe MOS-FET 74 in π den Ein-Zustand gebracht werden. In der in Fig. 2 dargestellten Schaltung muß jedoch der Ein-Zustand des MOS-FET 74 nicht vollständig sein, weshalb ein weiter Bereich für die Änderung des Potentials am

r» 1.» .. _/.. „_U„I. Λ 1 Γ\:~ L4f\C TTCTTtZ I

I UtIfM "l/n LI HIlItLII ni.iu\.ll ivuilll. Uli. ITIV7.J'I U I » -* UIHJ 76 formen des weiteren einen Inverter /um jeweiligen Zuführen der Ausgangsspannung Sund der Ausgangsspannung A. wobei die Spannung A die entgegengesetzte Polarität zu der Ausgangsspannung Shat.

In der Spannungsbestimmungsschaltung nach der >-, Erfindung, wie sie in F ι g. 2 dargestellt ist, werden, wenn angenommen wird, daß die Schwellwertspannung jedes der MOS-FET 731 bis T3n 2.0 bis 2.5 V ist. daß der Wert von π »4« ist und daß sich die zu bestimmende Spannungsquelle Vpp auf dem Pegel »L«. beispielsweise so 5 V. befindet, die MOS-FET Γ31 bis T3n im Aus-Zustand gehalten. Andererseits wird der MOS-FET 72 im Ein-Zustand gehalten, jedoch ist das Potential an dem Verbindungspunkt »d« des MOS-FET T\, der als Last verwendet wird, und des MOS-FET T2 relativ ji hoch, so daß die nächste Stufe MOS-FET 74 in den Ein-Zustand gebracht wird.

Da die MOS-FET Γ31 bis T3n in den Aus-Zustand gebracht sind, selbst wenn sich der MOS-FET 74 im unvollständigen Ein-Zustand befindet, befindet sich das Potential des Verbindungspunkts der MOS-FET Γ31 bis TIn und des MOS-FET 7~4 auf einem ausreichend niedrigen Pegel, so daß die Ausgangsstufe MOS-FET 76 in den Ein-Zustand gebracht wird. Der Ausgangspegel B ist deshalb der Pegel »L« und der Ausgangspegel 4> A ist der Pegel »H« (Vccim Maximum).

Wenn der Spannungspegel Vpp der Pegel »H«, z. B. 25 V. ist. wird der MOS-FET 72 in den vollständigen Ein-Zustand gebracht, und das Potential an dem Verbindungspunkt »d« des MOS-FET ΤΊ. der als Last verwendet wird, und des MOS-FET Γ2 wird auf den Pegel »L« gebracht, so daß der MOS-FET 7"4 in den Aus-Zustand gebracht wird.

Wenn sich andererseits die Spannungsquelle Vpp auf dem Pegel »H« befindet, werden die MOS-FET 7"31 bis Tin auch im Ein-Zustand gehalten und der Spannungspegel »H«, der die Summe der Schwellwertpegel der MOS-FET Γ31 bis Tin (η χ Vth) von der Spannung Vpp subtrahiert, erscheint an dem Verbindungspunkt »e«der MOS-FET Γ31 bis Tin und des MOS-FET Γ4. eo Der Pegel »H« erscheint deshalb als Ausgangsspannung B und der Pegel »L« erscheint deshalb als Ausgangsspannung A.

In der Spannungsbestimmungsschaltung gemäß der Erfindung ist der Inverterkreis, der durch die MOS-FET 75 und 76 gebildet ist, nicht immer notwendig. Wenn nur bestimmt wird, ob die Spannung sich auf dem. Pegel »H« oder »L« befindet, kann der Pegel der zu bestimmenden Spannung durch den Spannungspegel, der an dem Verbindungspunkt »e«der MOS-FET TiI bis Tin und des MOS-FET 7"4 auftritt, abgeschätzt werden. Durch Abgabe des Spannungspegels am Verbindungspunkt »e« zu einem Steuerkreis einer Anzeigevorrichtung kann deshalb die Anzeigevorrichtung nur angelrieben werden, wenn der Spannungspegel an dem Verbindungspunkt »e« auf dem Pegel »H« gehalten wird, d. h„ die zu bestimmende Spannung wird auf dem Pegel »H« gehalten.

Wenn der durch die MOS-FET TS und Γ6 gebildete Inverterkreis so verwendet wird, wie dies in Fig. 2 gezeigt ist, können Ausgangsgrößen mit entgegengesetzter Polarität gleichzeitig an dem Verbindungspiinkt >'f«des als Last verwendeten MOS-FET T5 und des als Treiber verwendeten MOS-FET Γ6 und an dem Verbindungspunkt »e« erhalten werden. Wenn die Ausgangsgröße B an dem Verbindungspunkt »e« sich auf dem Spannungspegel »L« befindet, bedeutet dies.

"—'" "'.gangsgr^ "

»f« auf dem Spannungspegel »H« gehalten wird. Wenn die Ausgangsgröße San dem Verbindungspunkt »e« auf dem Spannungspegel »H« gehalten wird, wird die Ausgangsgröße A an dem Verbindungspunkt »(« auf dem Spannungspegel »L« gehalten. Unter Verwendung dieser beiden Ausgangsgrößen mit entgegengesetzter Polarität kann die Arbeitsweise der Kreise gesteuert werden, die reziprok in einer integrierten Halbleitervorrichtung oder in einer elektronischen Schaltung betätigt werden. In der Halbleiterspeichervorrichtung werden beispielsweise ein Schreibkreis, d. h. ein Programmkreis, und ein Auslesekreis zum Steuern von Speicherelementen verwendet. Der Programml'reis und der Auslesekreis sind über einen geeigneten Pufferkreis mit einem Dekodierer verbunden, der an die oben erwähnten Speicherelemente angeschaltet ist. Bei dieser Schaltungsanordnung werden der Programmkreis und der Auslesekreis reziprok betätigt, d. h., der eine Kreis wird betätigt, während es nicht notwendig ist, den anderen Kreis zu betätigen. Es ist des weiteren ausreichend, daß der andere Kreis zuverlässig in den Nichtbetriebszustand gebracht werden kann. Wenn deshalb ein Inverterkreis jeweils in einen Teil des Programmkreises und des Auslesekreises eingesetzt wird und wenn die Ausgangsgrößen A und S in der Spannungsbestimmungsschaltung nach der Erfindung zugeführt werden. um Anschlüsse der Inverterkreise zu steuern, können der Programmkreis und der Auslesekreis einfach geschaltet werden. Das bedeutet, daß, wie in F i g. 3 gezeigt ist, ein Inverterkreis. der durch einen als Last verwendeten Verarmungs-MOS-FET Tl und einen Anreicherungs-MOS-FET 78, die in Reihe geschaltet sind, gebildet ist und als Treiber verwendet wird, mit einem Programmkreis 1 verbunden ist und daß die Ausgangsgröße A in dem Spannungsbestimmungskreis. der in Fi g. 2 gezeigt ist. mit einem Gate des MOS-FET 78 verbunden ist. Wie in Fig.4 gezeigt ist, ist ein Inverterkreis, der durch einen als Last verwendeten Verarmungs-MOS-FET 79 und einen Anreicherungs-MOS-FET 710, die in Reihe geschaltet sind, gebildet ist und der als Treiber verwendet wird, mit einem Auslesekreis 2 verbunden und die Ausgangsgröße B in der Spannungsbestimmungsschaltung, die in F i g. 2 gezeigt ist, ist mit einem Gate des MOS-FET 710 verbunden.

Unter Verwendung des oben erwähnten Aufbaus wird, wenn der Spannungspege! »H«, d. h. beispielsweise eine Schreibspannung von 25 V, als zu bestimmende

Spannung Vpp zugeführt wird, der Ausgangsanschluß B auf den Spannungspege! »H« gebracht, so daß der mit dem Ausgangsanschluß B verbundene MOS-FET 710 in den Ein-Zustand gebracht wird und der innere Spannungspegel in dem Auslesekreis 2 auf Null fällt. Deshalb wird der Betrieb des Auslesekreises angehalten. Wenn sich andererseits der Ausgangsanschluß A auf Hem Spannungspegel »L« befindet, wird deshalb der MÜd-FET 78, der mit dem Ausgangsanschluß A verbunden ist, in den Aus-Zustand gebracht und ein innerer Spannungspegel in dem Programmkreis 1 fällt nicht auf Null ab, und die vorbestimmte Programmopetation kann ausgeführt werden.

Wi:nn der Spannungspegel »L«, d. h. beispielsweise eine Auslesespannung von 5 V, als zu bestimmende Spannung Vpp zugeführt wird, wird der Ausgangsanschluß B auf die Spannung »L« gebracht, so daß der mit dem Ausgangsanschluß B verbundene MOS-FET 710 in den Aus-Zustand gebracht, und deshalb kann die Operation des Auslesekreises ausgeführt werden. Da andererseits der Ausgangsanschluß A sich auf dem Spannungszustand »H« befindet, wird deshalb der mit dem Ausgangsanschluß A verbundene MOS-FET 78 in den Ein-Zustand gebracht und ein innerer Spannungspegel in dem Programmkreis 1 fällt auf Null ab und deshalb wird die Operation des Programmkreises 1 angehalten.

Die Spannungsbestimmungsschaltung nach der Erfindung ergibt die folgenden Vorteile.

(a> Die MOS-FET, die unter Berücksichtigung des Abmessungsverhältnisses entworfen werden sollen, sind nur MOS-FET Ti und 72, die als Anfangsstufe verwendet werden, und das Abmessungsverhältnis muß nicht notwendigerweise in bezug auf die anderen MOS-FET 731 bis T3n und 74 berücksichtigt werden. Das Abmessungsverhältnis soll in bezug auf die MOS-FET 75 und 76 berücksichtigt werden, jedoch können diese MOS-FET leicht gebildet werden, da eine große Amplitude der elektrischen Spannung von dem Verbindungspunkt »e« zugeführt werden kann.

(b) Obwohl die Spannung Vpp einem Gate des MOS-FET T2 und einem Drain und einem Gate des MOS-FET 731 zugeführt wird, kann der Gatestrom der MOS-FET vernachlässigt werden. Da des weiteren die MOS-FET 731 bis 73n im Aus-Zustand gehalten werden, wenn die elektrische Quelle Vpp sich auf dem Spannungspegel »L« befindet, und obwohl diese MOS-FET 731 bis 73/7 im Ein-Zustand gehalten werden, wenn sich die elektrische Quelle Vpp auf dem Spannungspegel »H« befindet, wird der MOS-FET 74 im Aus-Zustand gehalten, und die Spannungsquelle Vpp wird nur an den Ausgangsanschluß B angelegt Wenn deshalb die Eingangsimpedanz einer (in Fig.2 nicht dargestellten) nachfolgenden Schaltung hoch ist, fließt der Strom nicht in der Spannungsbestimmungsschaltung, weshalb die Spannung Vpp bestimmt werden kann, ohne daß der Strom von der Spannungsquelle Vpp abgenommen wird.

(c) Der maximale Ausgangspegel »Η« in der in Fi g. 1 dargestellten bekannten Schaltung ist niedriger als die Spannung Vcc, während jedoch in der

Spannungsbestimmungsschaltung nach der Erfin-

dung der maximale Ausgangspegel »Η« nahe der Spannung Vpp liegt. Wenn beispielsweise die Spannung Vpp 25 V ist, die Schweliwertspanmmg jedes der MOS-FET 731 bis 73n 2,5 V ist und der Wert von »n« »4« ist, kann eine Ausgangsspannung

π von etwa

25 - 2,5 χ 4 = 15 V

an dem Ausgangsanschluß erhalten werden. Dies dient dem Zweck der Vereinfachung und Miniaturi sierung der Ausbildung der nauiiiulgcridcn Schäl tung, die in F i g. 2 nicht dargestellt ist. Ein maximaler Ausgangspegel »Η« kann durch Vergrößerung oder Verringerung der Anzahl der MOS-FET 731 bis 73n, die in Reihe geschaltet sind, eingestellt werden.

Gemäß der Beschreibung der Erfindung werden die MOS-FET 731 bis 73/j, die in Reihe geschaltet sind, als

so Lastelementengruppe verwendet. Die vorliegende Erfindung ist jedoch nicht auf den Aufbau unter Einschluß der MOS-FET 731 bis 73n beschränkt und eine vorbestimmte Anzahl von PN-Übergangs-Dioden, die in Reihe geschaltet sind, kann auch als Lastelementen-

j5 gruppe verwendet werden.

In diesem Fall, d. h., wenn die PN-Übergangs-Dioden als Lastelementengruppe verwendet werden, wird der Zustand, in den alle in Reihe geschalteten PN-Übergangs-Dioden im leitfähigen Zustand gebracht sind, als

Ein-Zustand der Lastelementengruppe verwendet und der Zustand, in den alle in Reihe geschalteten PN-Übergangs-Dioden im nichtleitfähigen Zustand gebracht sind, wird als Aus-Zustand der Lastelementengruppe verwendet Die Anzahl der in Reihe geschalte-

ten PN-Übergangs-Dioden wird deshalb in der Weise ausgewählt, daß, wenn die zu bestimmende Spannung Vpp einen ausreichenden Wert hat, um alle in Reihe geschalteten PN-Übergangs-Dioden in leitfähigen Zustand, d. h. beispielsweise 25 V, zu bringen, die durch die

μ PN-Übergangs-Dioden gebildete Lastelementengruppe in dem Ein-Zustand angeordnet ist und daß, wenn die zu bestimmende Spannung Vpp einen Wert hat um alle in Reihe geschalteten PN-Übergangs-Dioden in den nichtleitfähigen Zustand, d. h. beispielsweise 5 V, zu

bringen, die durch die PN-Übergangs-Dioden gebildete Lastelementengruppe im Aus-Zustand angeordnet ist

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche;

1, Schaltung zum Bestimmen, ob eine Spannung (Vpp) einen hohen ocjer einen niedrigen Pegel hat, mit einer Laste|ementengroppe und mit einem Transistor (T4), an dessen Steueranschluß die Anzeige des Pegels der Spannung erfolgt, dadurch gekennzeichnet, daß die Lastelementengruppe durch mehrere in Reihe geschaltete Schwellwertelemente/rai bis T3n) gebildet ist und daß die Summe der Schwellwertspannungen der Schwellwertejemente höher als der niedrige Pegel und niedriger als der hohe Pegel ist

Z Schaltung nach Anspruch I, dadurch gekennzeichnet, daß die Lastelementengruppe durch mehrere in Reihe geschaltete Anreicherungs-MOS-FET ff 31 bis r3n,>gebildet ist

3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß ein Gate und ein Drain jedes der Anreicherungs-MOS-FET (T3i bis T3n) kurzgeschlossen sind.

4. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Lastelementengruppe durch mehrere in Reihe geschaltete PN-Übergangs-Dioden gebildet ist

5. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der zwischen die Lastelementengruppe und Erde geschaltete Transistor durch einen Anreicherungs-MOS-FET (T4) gebildet ist

6. Schaltung nach einem der Ansprüche 1 bis 5, gekennzeichnet durch einen ersten Inverter, der durch einen ersten Transistor (T4) gebildet ist der zwischen den zweiten Anschluß der Lastelementengruppe und Erde geschaltet .'st, und durch einen zweiten Inverter, der durch eine Reihenschaltung eines zweiten Transistors ^Tl) und eines dritten Transistors (T2) gebildet ist wobei die zu bestimmende Spannung einem Eingangsanschluß des dritten Transistors zugeführt wird.

7. Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß der zweite Inverter durch einen als Last verwendeten Verarmungs-MOS-FET (Tl) und einen als Treiber verwendeten Anreicherungs-MOS-FET (T2) gebildet ist.

8. Schaltung nach Anspruch 7, dadurch gekennzeichnet dadurch gekennzeichnet daß die zu bestimmende Spannung einem Gate des Anreicherungs-MOS-FET (T2) des zweiten Inverters zugeführt wird.

9. Schaltung nach Anspruch 6, dadurch gekennzeichnet daß die Ausgangsgröße des zweiten Inverters einem Gate des ersten Transistors (T4) des ersten Inverters zugeführt wird.

10. Schaltung nach Anspruch 6, gekennzeichnet durch durch einen dritten Inverter, der mit dem Ausgang des ersten Inverters verbunden ist und der einen vierten (TS) und einen fünften (TS) Transistor enthält wobei der fünfte Transistor durch die Ausgangsgröße des ersten Inverters so gesteuert ist, daß die Ausgangsgröße des ersten Inverters und die inverse Ausgangsgröße des dritten Inverters zugeführt werden.

Schaltung zum Bestimmen, ob eine Spannung einen hohen oder einen niedrigen Pegel hat