DE2925921C2

DE2925921C2 - Digitale Zeitmultiplexvermittlungsanlage

Info

Publication number: DE2925921C2
Application number: DE2925921A
Authority: DE
Inventors: Albert Clamart Glowinski; Pierre Issy-Les-Moulineaux Lucas
Original assignee: Individual
Current assignee: Individual
Priority date: 1978-06-29
Filing date: 1979-06-27
Publication date: 1986-10-02
Also published as: GB2024565B; US4258434A; FR2430141B1; GB2024565A; NL7909226A; JPS5910118B2; JPS556998A; DE2925921A1; FR2430141A1

Description

Die Erfindung bezieht sich auf eine digitale Zeitmultiplexvermittlungsanlage nach dem Oberbegriff des Anspruchs 1.

Bei jedem der zu vermittelnden Nachrichtenkanäle handelt es sich entweder um einen einfachen Kanal, dessen Daten integral auf einen abgehenden Nachrichtenkanal zu übertragen sind, oder es handelt sich um einen Teilkanal eines ankommenden digitalen Zeitmultiplexkanales, der mit mindestens einem Teilkanal aus einer Vielzahl abgehender Zeitmultipiexkanäle verbunden werden soll.

Bekanntlich besitzt eine solche Vermittlungsanlage einen Eingangsteil für die ankommenden Kanäle, in dem jedem ankommenden Kanal mindestens eine Adresse eines abgehenden Kanales entspricht Ein Zeitmultiplexkanal überträgt von den ankommenden Kanälen Wörter mit einem Datenteil, bei dem es sich um Oktetts (8-Bit-Wörter) oder andere Informationseinheiten handelt, und mit einem Adreßteil, der sich auf die Adresse des abgehenden Kanales bezieht, für den die Daten bestimmt sind. Ein Sendeteil in der Vermittlungsanlage ordnet jedem abgehenden Kanal Prüfeinheiten zu, um die Adressen des abgehenden Kanales festzustellen, sowie Einheiten, um die entsprechenden Daten nach ihrer Zerlegung hinter dem numerischen Zwischenkanal weiter zu übertragen.

Die im Empfangsteil erzeugte Adresse des zugehörigen abgehenden Kanales wird z. B. implizit, wenn die Übertragung über den Multiplexzwischenkanal synchron erfolgt, das heißt wenn die für die abgehenden Kanäle bestimmten Wörter in einer bestimmten Reihenfolge verschachtelt werden. Im Falle, in dem die Datenwörter das gleiche Format haben, das im allgemeinen 8 oder 10 Bits umfaßt, entspricht die Übertragung über den Zwischenkanal dem klassischen MIC-Typ und der auf die Adresse bezogene Teil jedes Wortes wird nicht übertragen. Sind hingegen die Adressen der abgehenden Kanäle explizit angegeben, d. h. besitzt jedes über den Multiplexzwischenkanal übertragene Wort die beiden vorerwähnten Teile, dann stellt jede Prüfeinheit die explizite Adresse des zugehörigen abgehenden Kanals fest. In diesem Fall kann die Übertragung über den Multiplexzwischenkanal asynchron erfolgen, d. h. die für die abgehenden Kanäle bestimmten Wörter werden nicht in einer bestimmten Reihenfolge verschachtelt, und die Feststellung der einem abgehenden Kanal zugeordneten Wörter erfolgt nicht periodisch.

In der DE-AS 25 23 650 wird eine Schaltungsanordnung zum Durchschalten von PCM-Wörtern bzw. Datenwörtern unterschiedlicher Bitfolgefrequenz über ein Koppelnetzwerk mit Multiplexleitungen erster, zweiter und dritter Ordnung, insbesondere für Vermittlungsanlagen beschrieben. Um bei einer derartigen Schaltungsanordnung im Multiplex dritter Ordnung jeden Nachrichtenkanal erster Ordnung wiederzufinden und dies in umkehrbar eindeutiger Weise, d. h. daß jedem Nachrichtenkanal erster Ordnung, der in einem Nachrichtenkanal zweiter Ordnung verschachtelt ist, eine einzige Adresse zugeordnet ist, deren erster Teil die einzige Adresse des Kanals zweiter Ordnung im Kanal dritter Ordnung ist und deren zweiter Teil die einzige Adresse des Kanales erster Ordnung im Kanal zweiter Ordnung ist. ist vorgesehen, daß an die Stellen der Verriegelungsbits der Oktetts der Nachrichtenkanäle erster Ordnung jedes Nachrichtenkanals zweiter Ordnung Bits eingefügt werden, die von einer pseudo-zufälligen Folge ausgehen, die im Überrahmen des Kanales dritter Ordnung abgekürzt ist.

In beiden Fällen übertragen bekannte Zeitmultiplexvermittlungsanlagen immer den Adreßteil mit der impliziten oder expliziten Adresse des abgehenden Kanals gleichzeitig mit dem auf die Daten bezogenen Teil, der im allgemeinen mindestens 8 Bits umfaßt

Ausgehend von einer digitalen Zeitmultiplexanlage der eingangs genannten Art stellt sich die Erfindung als Aufgabe, eine in einer Richtung arbeitende Zeitmult'-ple::vermittlungsanlage zu schaffen, bei der die Anzahl der vom Multiplexzwischenkanal übertragenen Adressen im Verhältnis zu der von herkömmlichen Vermittlungsanlagen übertragenen Zahl beträchtlich vermindert ist, und zwar statistisch um die Hälfte.

Die Aufgabe der Erfindung wird durch das Kennzeichen des Anspruchs 1 gelöst Ausgestaltungen der Erfindung schließen sich den Unteransprüchen an.

Nach dem Grundgedanken der Erfindung entspricht jedes auf einem ankommenden Nachrichtenkanal eingehende Bit in einem vorgegebenen logischen Zustand, z. B. im Zustand Eins, der Übertragung der Adresse des entsprechenden abgehenden Kanals über den Multiplexzwischenkanal. Hingegen findet ausgehend vom Empfangsteil für die ankommenden Kanäle keine Übertragung über den Zwischenkanal statt, wenn ein Bit in dem anderen logischen Zustand, d. h. im Zustand Null, eingeht
Die Erfindung ermöglicht eine Vermittlungsanlage, bei der die übertragenen Adressen der abgehenden Kanäle explizit sind und die zugehörigen Informationen implizit sind, die bitweise arbeitet oder Bits gleichen Ranges der Datenwörter des ankommenden Kanäle verschachtelt, deren logischer Zustand in implizierter Form durch die asynchrone Verschachtelung der Adressen der zugehörigen abgehenden Kanäle übertragen wird, die nur über die Multiplexzwischenleitung übertragen werden.
Zu einer Erläuterung sei der einfache Fall betrachtet, in dem ankommende und abgehende Kanäle jeweils Wortproben eines einzigen Signales übertragen und Übertragungsgeschwindigkeiten aufweisen, die einen Bruchteil D/m, (mi ganzzahlig) einer gleichen maximalen Übertragungsgeschwindigkeit von D Bit/s darstellen.

Der Empfangsteil der Vermittlungsanlage speichert die eingehenden Daten im Rhythmus der Bits der ankommenden Kanäle. Hingegen werden die gespeicherten Bits gleichmäßig mit der Frequenz des örtlichen Taktgebers der Vermittlungsanlage gelesen, damit die im vorgegebenen Zustand Eins empfangenen Bits ausgewählt werden können und die entsprechenden Adressen übertragen werden können, die während einer Dauer verschachtelt werden, die kleiner als die Dauer des Rahmens von MD s ist. Jeder Rahmen auf dem Multiplex-Zwischenkanal wird durch ein Rahmenverriegelungswort verriegelt und enthält statistisch eine Zahl von Adressen abgehender Kanäle, die höchstens gleich der Hälfte der Gesamtzahl von Adressen abgehender Kanäle ist, wenn die Übertragungsgeschwindigkeit aller Kanäle gleich D Bits/s ist, oder m, mal weniger als die Hälfte der Gesamtzahl der Adressen ausgehender Kanäle, wenn die Übertragungsgeschwindigkeit aller Kanäle D/m, Bits/s beträgt. Wenn hingegen ein Bit im Zustand Null — mit der Wahrscheinlichkeit 0,5 — empfangen wird, wird keine Adresse übertragen. Da außerdem die Adressen in asynchroner Form übertragen werden, d. h. die Adressen dem Rahmenverriegelungswort folgen, existiert in vorteilhafter Weise ein freies Zeitintervall, das zur Übertragung von Informationen über das Ende numerischer Signale, über Wartungssignale oder ähnliches benutzt werden kann.

Da jeder Rahmen mit einem kennzeichnenden Rahmenverriegelungswort beginnt, genügt es sodann, nach

der Feststellung dieses Rahmenverriegelungswortes die Anwesenheit oder Abwesenheit eines Adreßwortes des ausgehenden Kanales während der Zeitdauer des Rahmens zu prüfen, damit ein Bit im Zustand Eins oder Null auf den abgehenden Kanal übertragen wird, wenn die Verbindung zwischen einem ankommenden Kanal und einem abgehenden Kanal mit einer Bitrate von .D/Bits/s arbeitet. Wenn eine Verbindung zwischen einem ankommenden und einem abgehenden Kanal mit einer Bitrate D/m-, erfolgt, dann steuert der Sendeteil des abgehenden Kaneles die Feststellung der Adresse lediglich während aller m,· Rahmen.

In dem Falle, in dem die ankommenden und abgehenden Nachrichtenkanäle Kanäle aus der zeitlichen Verschachtelun** einer bestimmten Anzahl von Teilkanälen sind, die einen periodischen Rahmen bilden und Wörter einer gegebenen Bitzahl übertragen, wie z. B. MIC-Kanäle, die Oktetts übertragen, dann werden die Bits eines gleichen Ranges der Wörter der Teilkanäle jedes Rahmens eines ankommenden Kanales parallel übertragen. Jede über die Multiplexzwischenlcitung verschachtelte Adresse, die der Übertragung eines Bits im Zustand Eins eines ankommenden Teilkanals entspricht, besteht aus einem ersten und einem zweiten Teil, die die Adressen des abgehenden Multiplexkanales und des Teilkanales kennzeichnen, der im ausgehenden Multiplexkanal verschachtelt ist und der mit dem ankommenden Kanal verbunden ist. In diesem Fall besteht der Multiplexzwischenkanal aus einem periodischen Überrahmen mit einer Zeitdauer gleich der minimalen Dauer eines Rahmens des ankommenden Multiplexkanales. Dieser Überrahmen umfaßt eine Anzahl von Rahmen gleich der Anzahl der Bits der Datenwörter.

Im Sendeteil der Vermittlungsanlage ist jeder abgehende Multiplex-Nachrichtenkanal mit Prüfeinheiten verbunden, um den ersten Teil der Adresse festzustellen, sowie mit Prüfeinheiten, um die zweiten Adreßteile der Teilkanäle des abgehenden Multiplexkanales festzustellen. Derartige Feststellungen gestatten es, die Übertragung eines Bits im Zustand Eins an eine Stelle oder einen Rang des Datenwortes zu steuern, der der Feststellung des vorangehenden Rahmenverriegelungswortes entspricht Im umgekehrten Fall wird die Feststellung der Adresse des abgehenden Teiikanales während des einem Bitrang zugeordneten Rahmens durch ein Bit im Zustand Null interpretiert das im Rang des Wortes des abgehenden Teilkanales steht

Im folgenden wird die Erfindung in zwei Ausfuhrungsbeispielen im einzelnen beschrieben. Die Beschreibung erfolgt anhand der Zeichnungen. In diesen zeigt

F i g. 1 die allgemeine Organisation einer digitalen Zeitmultiplexvermittlungsanlage;

F i g. 2 den Empfangsteil für die ankommenden Kanäle einer Vermittlungsanlage mit einfachen Nachrichtenkanälen;

F i g. 3 den Multiplexadressenrahmen, der vom Empfangsteil in Fig.2 über den Multiplexzwischenkanal übertragen wird;

Fig.4 einen Sendekreis, der einem einfachen abgehenden Kanal zugeordnet ist;

F i g. 5 den Empfangsteil für die ankommenden Kanäle einer Vermittlungsanlage für Multiplex-Nachrichtenkanäle;

Fig.6 einen Eingangskreis des Empfangsteiles in F i g. 5 zur Taktrückgewinnung und Kodeformung;

Fig.7 den Multiplexadressenüberrahmen, der vom Empfangsteil in F i g. 5 über den Multiplexzwischenkanal übertragen wird, und

F i g. 8 einen Sendekreis, der einem abgehenden Multiplexkanal zugeordnet ist.

In F i g. 1 ist schematisch eine erfindungsgemäße digitale Zeitmultiplexvermittlungsanlage 1 dargestellt, die höchstens 2^N ankommende (Ei) und abgehende (Sj) isochrone Zeitmultiplexkanäle bedient, wobei /und/von 0 bis 2^W— 1 laufen. Die Vermittlungsanlage besitzt in einer ersten Ausführungsform der Erfindung im wesentlichen einen Empfangsteil 2, der die Verbindung eines beliebigen ankommenden Kanales E-, mit einem beliebigen abgehenden Kanal Sj ermöglicht, sowie einen Sendeteil 6. der ausgehend von einem Multiplexzwischenkanal 4 mit erhöhter Bitrate die implizite, über jeden abgehenden Kanal Sj zu übertragende Information erarbeitet. Der Multiplexzwischenkana! 4 überträgt die implizite Verschachtelung der expliziten Informationen der ankommenden Kanäle £/. Die Vermittlungsanlage 1 besitzt außerdem eine Steuereinheit 5, die alle zur Vermittlung der Kanäle erforderlichen Signale erzeugt.

Zunächst wird der einfache Fall der bitweisen Vermittlung isochroner Kanäle beschrieben, bei denen es sich z. B. um Fernsprechleitungen handeln kann. Jeder Kanal weist eine Bitrate gleich einer bestimmten maximalen Bitrate D auf oder gleich einem Bruchteil D/m, dieser maximalen Bitrate fm, ganzzahlig). Die Vermittlung erfolgt bitweise, und jeder Rahmen des Zwischenkanals 4 mit der Zeitdauer T besitzt höchstens 2^+1 Wörter. Einige Wörter sind /V-Bit-Adreßwörter der expliziten Adresse A₁, welche die abgehenden Kanäle S₁ identifiziert. Ein Wort ist ein Rahmenverriegelungswort VTvon beispielsweise ebenfalls N Bits. Folglich beträgt die Bitrate dss Zwischenkanales 4(2"+ 1)£WBit/s.

Der Empfangsteil 2 für die eingehenden Kanäle dieser bitweise arbeitenden Vermittlungsanlage ist in F i g. 2 dargestellt

Jeder ankommende Kanal E, ist an einen Eingangskreis angeschlossen, dessen Aufgabe die Taktrückgewinnung und Binärkodeformung der im Leitungskode übertragenen Information ist. Jeder Eingangskreis 21, stellt in bekannter Weise das Einschreiben eines Bits des ankommenden Kanales E, im Übertragungsrhythmus von D/rrii Bit/s dieses Kanales sicher. Das Einschreiben erfolgt in einen 1-Bit-Pufferspeicher 211, mit Hilfe eines Einschreibsteuerkreises 212,, der das Taktsignal mit D/ iTiiHtz extrahiert. Das Lesen aller Pufferspeicher 21I₀ bis 2112/v-i wird simultan durch ein von einem örtlichen Taktgeber 51 über eine Ader 511 ausgehendes Signal gesteuert Dieses Lesesteuersignal wird zu Beginn jedes Rahmens mit der Zeitdauer Tdes Multiplexzwischenkanales 4 ausgesandt. Zu diesem Zeitpunkt wird das gespeicherte Bit eines eingehenden Kanales E, vom Speicher 211, in eine 1-Bit-Zelle 220, eines Pufferspeichers 22 übertragen. Sodann überträgt der Taktgeber 51 über die Leitung 512 ein Signal für Lesen des Speichers 22.

Dieses gestattet die Auswahl derjenigen unter den Zellen 22Oo bis 2202N-1, welche ein Bit im vorgegebenen Zustand Eins besitzen.

Diese Bits im Zustand Eins geben über Lesefreigabekreise 23o bis 232-W-1 das Lesen der zugehörigen Zellen 24Oo bis 24Ο2Λ/-1 eines aktualisierten Adressenspeichers 24 frei. Jede Zelle 240/ enthält eine der Adressen Ao bis /42/v-i der abgehenden Kanäle Sb bis S2N-1, die mit den ankommenden Kanälen Eo bis fi/v-i gemäß den herzustellenden Vermittlungen verknüpft ist Die von dem über die Ader 512 übertragenen Signal gesteuerte Abfragegeschwindigkeit ist so gewählt, daß die Feststellung des ersten Bits mit dem Zustand Eins innerhalb des Zeitintervalles erfolgt das von einem Adreßwort A₁ auf

dem Zwischenkanal 4 eingenommen wird.

Eine detaillierte Beschreibung der Steuereinheit 5 ist nicht erforderlich. Diese enthält eine Vermittlungssteuerung 52, die ausgehend von besonderen Signalwörtern, die vor den Datenwörtern eines ankommenden Kanales £T; übertragen werden, die Adresse des ausgehenden Kanales S,-ermittelt, der mit dem ankommenden Kanal Ei zu verbinden ist. Diese Vermittlungsbefehle entsprechen den Befehlen zum selektiven Lesen der Zellen des Adressenspeichers 24. Sie werden über eine i^-adrige Vielfachleitung 521 am Ende jedes Rahmenintervalles Γ übertragen und ändern eventuell den Inhalt derjenigen Zellen 24Oo bis 2402w_i, die zur Herstellung neuer Kanalverbindungen Ei— Sj ausgewählt sind.

Bei dem in Fig.3 als Beispiel gewählten Mutiplexadressenrahmen ^übertragen die ankommenden Kanäle Eo, Et,... Ei-\, Ei, Ε,+1,... E2N-2, E2N-1 gleichzeitig die Bits 0,1,... 0, 0,1,... 1,0 und sie sind mit den abgehenden Kanälen S₃, S₂n-i, ... 5,-4, 5,-2, · · · 5g, Sj+\ zu verbinden, deren Adreßwörter A3, A2/V-1,... Aj-*, Aj, A₇-2, ... /4g, Aj₊ 1 lauten. Bei diesem Beispiel ermöglichen lediglich die Lesefreigabekreise 23i,... 23,+1,... 23,+1,... 232N-2, die den Bits im Zustand Eins enthaltenden Zellen des Pufferspeichers 22 zugeordnet sind, das aufeinanderfolgende Lesen der zugehörigen Zellen 240), ... 240,+1, ... 2402^-2, und zwar unter der Steuerung der vom Taktgeber 51 über die Vielfachleitung 513 laufenden Lesebefehlssignale. Dem Lesen der gewählten Adressen A2N-U ... Aj-2, ... Ag geht das Lesen des Rahmenverriegelungswortes VT voraus, das den betrachteten Rahmen T des (nicht dargestellten) periodischen Überrahmens kennzeichnet, der Paufeinanderfolgende Rahmen dieses Typs enthält, wobei P das kleinste gemeinsame Vielfache der zuvor definierten ganzen Zählen itij ist. Das Verriegelungswort VT ist in einer Zelle eines Festspeichers 25 gespeichert, der auf einen über eine Ader 514 übertragenen Befehl des Taktgebers 51 hin gelesen wird. Die Zählung der Rahmenverriegelungswörter des Rahmens VT in jedem Überrahmen erlaubt es, zu Beginn jedes abgehenden Kanales die Adreßwörter dieses Kanales im Empfangsteil zu lesen, wie dies im folgenden ausgeführt wird. Auch werden die Lesebefehlssignale, die von den Lesefreigabekreisen 23o bis 232Λ/-1 erzeugt werden, die ein Bit im Zustand Eins ausgewählt haben, in einer bestimmten Reihenfolge, z. B. von der Zelle 24Oo bis zur Zelle 2402/v-i übertragen, und zwar so, daß alle übertragenen Adreßwörter Aj unmittelbar auf die Aussendung des Rahmenverriegelungswortes VTfolgen, wie in der letzten Zeile in F i g. 3 gezeigt ist. Am Ende jedes Rahmens tritt daher ein von Adreßwörtern freies Intervall IL auf, dessen Dauer im allgemeinen bei allen Rahmen unterschiedlich ist und statistisch der Dauer von 2^N~' Adreßwörtern entspricht. Dieses Intervall IL kann vorteilhaft dazu benutzt werden, Wörter zur Anzeige eines Signalendes oder ähnliches einzufügen, die auf einen Lesebefehl eines aktualisierten Speichers 26 hin übertragen werden, der bezüglich des Einschreibens und Auslesens über eine Ader 522 von der Vermittlungssteuerung 52 adressiert wird.

Das Rahmenverriegelungswort VT, die gewählten Adreßwörter Aj und die im Intervall IL enthaltenen Wörter werden im Takt von TJ{2^N+1) s ausgehend von den Speichern 25,24 und 26 gelesen. Diese Wörter werden parallel über eine /V-adrige Vielfachleitung mit dem Informationsfluß (2"+l) D/Wörter s zum Sendeteil 3 übertragen oder genauer, wie in Fig.2 gezeigt, über einen Parallel-Serien-Wandler 27 auf den Multiplexzwischenkanal 4 mit einer Bitrate von (2"+I) DN Bit/s übertragen.

Wie in Fig. 1 gezeigt umfaßt der Sendeteil für die abgehenden Kanäle 6 2^N Sendekreise 60 bis 62N-1, die an ihren Ausgängen mit den abgehenden Kanälen S₀ bis 52W-1 verbunden sind. Jeder Sendekreis 6y ist an seinem Eingang mit dem Zwischenkanal 4 verbunden, der außerdem das Multiplex der ausgewählten Adressen Aj überträgt. Da alle Sendekreise identisch sind, ist nur einer von ihnen, der Sendekreis 6_yim einzelnen in F i g. 4 dargestellt.

Der Sendekreis 6/ besitzt einen Taktgeber 61, der einen Taktrückgewinnungskreis 611 besitzt, der von der Übertragung der Bits über den Zwischenkanal 4 ausgesteuert wird. Der Kreis 611 überträgt ein Taktsignal mit der Frequenz (2^W+1) DN Htz zu einem Rahmenrückverriegelungskreis 612, der durch Rückverriegelung den Binärfluß des abgehenden Kanales Sj wiederherstellt. Andererseits ist der Multiplexzwischenkanal 4 in Übereinstimmung mit dem zuvor betrachteten und in F i g. 2 dargestellten Fall mit dem Eingang eines Serien-Parallel-Wandlers 62 verbunden, der die aus N parallelen Bits bestehenden Wörter zu zwei Detektoren 63 und 64 überträgt. Ist der Multiplexzwischenkanal 4 eine TV-adrige Vielfachleitung, dann ist diese direkt mit den beiden Detektoren 63 und 64 verbunden.

Der Detektor 63 für Rahmenverriegelung vergleicht jedes N-Bit-Wort mit mindestens einem der Rahmenverriegelungswörter VT des Überrahmens des Multiplexkanales 4, die eventuell der Übertragung eines den zugeordneten Kanal 5, identifizierenden Adreßwortes Aj vorausgehen. Wenn die Verbindung zweier Kanäle Ei-Sj mit der maximalen Bitrate D erfolgt, dann geht jedes Verriegelungswort VTeventuell der Übertragung des Adreßwortes Aj voraus. Erfolgt hingegen die Verbindung Ei-Sj mit einem Bruchteil D/m-, der Bitrate D/ (mi ganzzahlig), dan kann das Wort der Adresse A₁ lediglich alle mi Rahmenverriegelungswörter des periodischen Überrahmens übertragen werden. Hierzu besitzt der Detektor 63 einen Festspeicher für die Rahmenverriegelungswörter VT, weiche den binären Rhythmus der verbundenen Kanäle £, und 5, definieren. Ist der Vergleich positiv, so wird ein Signal zum Rahmenrückverriegelungskreis 612 übertragen, der sodann das Taktsignal mit der ursprünglichen Bitrate der Kanäle ßund 5/, überträgt, die D/m, Bit/s beträgt. Das Taktsignal wird zum zweiten Detektor 64 und zu einem Kodeformungskreis 65 für das auf den abgehenden Kanal 5, zu übertragende Binärsignal übertragen.

Der Adressendetektor 64 vergleicht jedes Wort, das aus den N parallel vom Serien-Parallel-Wandler 62 übertragenen Bits besteht, mit dem expliziten Adressenwort Aj, das zuvor im Detektor 64 gespeichert wurde. Diese Vergleiche folgen jedesmal auf die Feststellung eines Verriegelungswortes durch den ersten Detektor

63. Wenn kein Adressenwort Aj entdeckt wird, überträgt der Detektor 64 eine Null zum Kreis 65 und im umgekehrten Falle eine Eins. Der Kodeformungskreis 65 formt die Signale, die er mit dem binären Rhythmus D/m-, zum Kanal Sj überträgt Bei diesen Signalen handelt es sich um die Bits der Zustände Null und Eins, die vom zugeordneten ankommenden Kanal £>her übertragen werden und die der Anwesenheit oder Abwesenheit des Adreßwortes Aj auf dem Multiplexzwischenkanal 4 entsprechen.

Im folgenden wird eine Vermittlungsanlage 10 beschrieben, deren allgemeine Organisation ebenfalls in F i g. 1 dargestellt ist und die für die Vermittlung von Teilkanälen /T,; /, vorgesehen ist, welche in eingehende

ίο

Zeitmultiplexkanäie E; verschachtelt sind, sowie von Teilkanälen ITj *, welche in abgehende Zeitmultiplexkanäie Sj verschachtelt sind. Allgemein sind die ankommenden und abgehenden Multiplexkanäle isochron, aber nicht zwangsläufig in Phase. Als nicht einschränkendes Beispiel sei vorausgesetzt, daß jeder ankommende oder abgehende Multiplexkanal ein MIC-Kanal ist mit einer Bitrate von 2,048 M Bit/s als Ergebnis einer zeitlichen Verschachtelung von 32 Teilkanälen mit Bitraten von 64 k Bit/s, wobei 30 Teilkanäle eigentlichen Fernsprechleitungen zugeordnet sind und zwei Informationen zugeordnet sind, wie Rahmenverriegelungsende und Signalende. Jeder Teilkanal besitzt folglich ein Zeitintervall von 125/32 = 3,9 μ s, und die Teilkanäle ITh oder ITk (h und k laufen von 0 bis 31) entsprechen einem von einem Oktett gebildeten Zeichen oder Wort. Nach dem eingangs als Gegenstand der Erfindung definierten Prinzip der bitweisen Vermittlung erzeugt die Vermittlungsanlage 10 ein Adressenmultiplex, das analog zu dem bei der ersten Ausführungsform der Erfindung (F i g. 2 und 3) beschriebenen Multiplex ist. Der Empfangs- und Vermittlungsteil 20 bringt alle eingehenden MIC-Kanäle in Phase, um die Bits der Oktetts der Teilkanäle ITn, aller ankommenden Multiplexkanäle £/ gleichzeitig vorzuweisen, die einen gleichen Rang r haben, wobei rvon 0 bis 7 läuft. Dieser Teil 20 stellt außerdem alle Bits fest, die sich gleichzeitig im Zustand Eins zeigen, um jedem dieser Bits eine explizite Adresse eines Teilkanales ITj, k eines abgehenden Multiplexkanales Sj zuzuordnen. In diesem Falle führt der Multiplex-Zwischenkanal 40 zwischen dem Empfangsteil 20 und dem Sendeteil 60 einen periodischen Überrahmen, der aus 8 aufeinanderfolgenden Rahmen besteht, die jeweils mit einem Rahmenverriegelungswort VT_r beginnen. Jeder Rahmen entspricht der Verschachtelung von hochstens 32 χ 2^A'Adreßwörtern Aj. Jedes Adreßwort besitzt einen ersten Teil mit N Bits, der den abgehenden Multiplexkanal Sj kennzeichnet, wie bei der ersten Ausführungsform der Erfindung, sowie einen zweiten Teil von 5 Bits, der den Teilkanal /7}o bis ITj. 31 des Multiplexkanals Sj kennzeichnet. Die Bitrate des Multiplexzwischenkanales 40 beträgt folglich

2,048 (2

-T-r^ W+5) Ai Bit/s

45

unter der Voraussetzung, daß jedes Rahmenverriegelungswort ebenfalls N+ 5 Bits besitzt.

Der Eingangsteil 20 (Fig.5) umfaßt Teilkreise, die analog zu denen in F i g. 2 dargestellten sind, aber mit dem Unterschied, daß die Anzahl der Zellen der Speicher 220, 240 und der Lesefreigabekreise 230, die den Kreisen 21, 24 und 23 der ersten Ausführungsform der Erfindung entsprechen, in einer Anzahl von 2^N χ 32 vorgesehen sind. Anstatt daß nämlich jeder ankommende Multiplexkanal E₁ ein Bit aufweist, dessen Zustand implizit durch die Adresse eines abgehenden Multiplexkanales Sj übertragen wird, weist hier jeder ankommende MIC-Multiplexkanal Ei synchron 32 Bits gleichen Ranges r jeder seiner Teilkanäle /7/,₀ bis /T/,31 auf. Diesen Teilkanälen entsprechen 32 unter den 32 χ 2^N Teilkanälen mit Adressen Aj. _k. Diese Adressen wurden zuvor unter der Steuerung der Vermittlungssteuerung 520 in Abhängigkeit der herzustellenden Verbindungen ITu, — ITjic gespeichert Der Index Λ, der von 0 bis 31 läuft, bezeichnet hierbei den Teilkanal des ankommenden MIC-Kanales £",, der mit dem Teilkanal des Index Areines abgehenden MIC-Kanales Sj zu verbinden ist, wobei k von 0 bis 31 läuft.

Auch die Eingangskreise 21Oo bis 2\Q₂n-\ für Taktrückgewinnung und Kodeumformung, die den ankommenden Multiolexkanälen Eo bis £2^-1 zugeordnet sind, haben eine Organisation, die sich von derjenigen der Eingangskreise in Fig.2 für die Kanäle 21o bis 2l2W_i unterscheidet. Ein Eingangskreis 210,· ist dazu bestimmt, einerseits den ankommenden MIC-Kanal £1 mit dem örtlichen Taktgeber 510 in Phase zu bringen und andererseits die Teilkanäle ITi, 0 bis /7^31 neu zu ordnen derart, daß jeder dieser Teilkanäle gleichzeitig das Bit gleichen Ranges aufweist im Hinblick auf die vorzunehmende bitweise Vermittlung. Da alle Eingangskreise 21Oo bis 2102/V-1 identisch sind, ist nur ein Kreis 210, im einzelnen in Fig.6 gezeigt. Er besitzt einen Taktextrahierkreis 213 für den Rhythmus der über den ankommenden Kanal Ei übertragenen Bits. Der Kreis 213 erzeugt das Taktsignal mit der Frequenz 2,048 MHz. Ferner besitzt der Eingangskreis 210, einen Rahmenrückverriegelungskreis 214 für die Verriegelung des ankommenden periodischen MIC-Rahmens, dessen Frequenz wie schon weiter oben angegeben 8 kHz beträgt gleich der Verschachtelungsfrequenz der Teilkanäle IT,, λ. Der Eingangskreis 210, besitzt ferner Paare von Pufferspeichern 215,—216, bzw. 217,-218,, die für die Verarbeitung aufeinanderfolgender gerader bzw. ungerader Rahmen vorgesehen sind. Diese Unterteilung der Rahmen soll die Neuordnung der Bits eines geraden Rahmens mit einer Taktfrequenz ermöglichen, die ein Vielfaches der Taktfrequenz des Multiplexzwischenkanales 40 ist, d. h. mit dem Rhythmus des örtlichen Taktgebers 510, während gleichzeitig der nächstfolgende ungerade Rahmen eingeschrieben wird und umgekehrt. Jedes Speicherpaar 215,-215, oder 217,-218, speichert folglich einen Rahmen während 2 χ 125 μβ = 250 μ s. Da die Speicherpaare identisch sind, wurden lediglich die den geraden Rahmen zugeordneten Speicher 215, und 216, im einzelnen in der F i g. 6 dargestellt.

Der Speicher 215, besteht aus 32 Schieberegistern 215Oo bis 215031, die unter der Steuerung des Rahmenrückverriegelungskreises 214, wenn dieser ein Verriegelungswort für geraden Rahmen festgestellt hat, in der Reihenfolge eines fallenden Index h (2150₃i bis 215O₀) seriell mit dem Eingang £) verbunden werden. Während dieser Rahmenperiode bildet der Speicher 215, auf diese Weise ein einziges Schieberegister, das aus 32 χ 8 = 256 Zellen zu einem Bit besteht Am Ende eines geraden Rahmens hat jedes Schieberegister 2150/, das dem Teilkanal ITi. h entsprechende Oktett gespeichert und alle Bits der Oktetts gleichen Ranges r sind in einer gleichen Spalte eingereiht. Zu diesem Zeitpunkt steuert ein über eine Ader 5100 vom Taktgeber 510 übertragenes Signal gleichzeitig die schnelle Übertragung der 8 parallelen Bits der in den Registern 215Oo bis 2150₃i enthaltenen Oktetts in die Schieberegister 216Oo bis 2I6O31, die den zweiten Pufferspeicher 216,- bilden. Ebenfalls gleichzeitig werden die Register des Pufferspeichers 217, in Serie geschaltet, um während des folgenden ungeraden MIC-Rahmens die nächst folgenden Teiloktetts in analoger Weise zu speichern.

Während der Speicherung dieses ungeraden Rahmens werden die Oktetts des vorangegangenen geraden MIC-Rahmens bitweise verarbeitet, d. h. sie werden im Speicher 216,- als Bits gleichen Ranges durch Rechtsverschieben der Spalten dieses Speichers verarbeitet.

Demgemäß werden die 2^N Gruppen von 32 Bits gleichen Ranges r parallel ausgehend von den 2^N Speichern 2I60 bis 2162Λ/-1 über Oder-Tore 219 in die entsprechen-

den Zellen 220;,/, eines Speichers 220 übertragen. Diese Übertragung erfolgt mit der Frequenz von 64 kHz, die über die Ader 5101 übertragen wird. Diese Frequenz entspricht der Frequenz der periodischen Rahmen 7o bis Τη des Multiplexzwischenkanales4.

Als Beispiel sind in den beiden ersten Zeilen in F i g. 7 die Bits des Ranges r und 0 der Teilkanäle IT₀, /71, IT₂, ... ITh, ■ ■ ■ ITio, ITn der beiden ankommenden Multiplexkanäle Eq und £,· gezeigt. Diese Bits werden zu einem gegebenen Zeitpunkt in den Zellen des Ranges 0 und rder jeweiligen Schieberegister 216Oo bis 2I6O31 der Speicher 216₀ und 216, gespeichert. Es sei vorausgesetzt, daß die Bits des Ranges 0 der vorerwähnten Teilkanäle von £bund £, gleich 1,0,1,. ..0,... 1,1 und 0,1,1 ...0,... 1, 0 betragen und daß die Bits des Ranges r entsprechend 0,1,1,... 1,... 0,0 und 0, 0,1,... 0,... 1, i lauten. Andererseits sei vorausgesetzt, daß zu diesem Zeitpunkt die Verbindungen der vorerwähnten ankommenden Teilkanäle ITn, mit den abgehenden Teilkanälen ITj. h wie folgt lauten:

für den ankommenden Multiplexkanal ITo,o—ITj,6, ITq,\ — /Γι,4, IT02—IT5J, ... /7ο,λ— ■ ■. /7"OjO- /72.13, /7oji — IT₂N-\_A und

für den ankommenden Multiplexkanal Er. , ITi.\-ITj _+u, ITj,2—/Γ₈.ΐ2,...IT_ih- Tizo—ITj-12, IT,, 31 — /76,15·

Die Adressen der entsprechenden abgehenden Teilkanäle Aj, ic, die in der dritten Zeile in der F i g. 7 angegeben sind, werden zuvor wie schon angegeben unter der Steuerung der Vermittlungssteuerungseinheit 520 in die Zellen des Adressenspeichers 240 eingespeichert und werden mit einer Frequenz von 2,048 MHz selektiv gelesen, sobald die entsprechenden Lesefreigabekreise 2300.0 bis 2302/v-iji ein Bit im Zustand Eins erkannt haben, wie bei der ersten Ausführungsform der Erfindung.

So wird jede Adresse Aj.^, Asj,... A₂M, A₂N-^ entsprechend den Verbindungen des ankommenden Multiplexkanals £0 gelesen, sodann werden die entsprechenden Adressen der ankommenden Kanäle E\ bis £2^-1 gelesen, wenn Bits im Zustand Eins des Ranges Null festgestellt werden. Die Übertragungen dieser Adressen erfolgen ohne Unterbrechung und schließen sich an die Übertragung des Rahmenverriegelungswortes VTo an, das die Bits des Ranges Null kennzeichnet, wie in der vierten Zeile in F i g. 7 angegeben. Ein freies Zeitintervall ILa wird so für eventuelle Übertragungen von Signalwörtern oder ähnlichem verfügbar. Sodann erfolgt das Lesen der Bits der Ränge 1 bis 7 mit der Frequenz von 64 kHz durch Verschieben der Oktetts in den Registern der Speicher 216o bis 2162^-7, wobei jedem Lesen das Rahmenverriegelungswort VTi bis VT7 vorausgeht, das kennzeichnend ist für den Rang 1 bis 7. Es schließt sich ein freies Zeitintervall IL\ bis IL] an. Diese Zeitintervalle sind im allgemeinen unterschiedlich. Jedes Rahmenverriegelungswort wird ausgehend von einem Festspeicher 250 (F i g. 5) gelesen, und jede Einheit von Signalwörtern kann beispielsweise ausgehend von einem aktualisierten Speicher 260 unter der Steuerung der Vermittlungssteuerungseiriheit 520 gelesen werden.

Anschließend werden die Rahmenverriegelungsworte, die Adreßworte und eventuell die Signalworte wie bei der ersten Ausführungsform der Erfindung entweder parallel über eine achtadrige Vielfachieitung übertragen, die den Multiplexzwischenkanal 40 darstellt Oder seriell über einen Parallel-Serien-Wandler 270. wie in Fig.5 gezeigt. Wenn der gerade Überrahmen auf diese Weise ausgehend von der Verarbeitung der in allen Speichern 216o bis 2Ι62Λ/.-1 enthaltenen Oktetts gebildet ist, wird zur Verarbeitung der nächst folgenden 5 Oktetts fortgeschritten, die in allen Speichern 218o bis 2\%₂N-\ enthalten sind, um den nächst folgenden ungeraden Überrahmen zu bilden.

Wie schon unter Bezug auf F i g. 1 und die erste Ausführungsform der Erfindung angegeben, besitzt der Sendeteil 60 2^N Sendekreise identischer Struktur 6Oo bis 6O2N-1, deren Ausgang mit den abgehenden Multiplexkanälen S₀ bis S₂N-1 und deren Eingang mit dem Multiplexzwischenkanal 40 verbunden ist. Einer dieser Sendekreise eOjist im einzelnen in F i g. 8 dargestellt. Der Multiplexzwischenkanal 40 ist mit den Eingängen eines Taktgebers 610 und eines Serienparalleiwandiers 620 verbunden, während der Kanal 40 ein einziger Multiplexkanal ist. Der Taktgeber 610 besitzt einen Taktrückgewinnungskreis 6110 für die Ermittlung des Taktes der über den Kanal 40 zu übertragenden Bits. Der Kreis 6110 ist mit einem Rahmenrückverriegelungskreis 6120 für den ausgehenden MIC-Rahmen verbunden, der die Taktfrequenzen 2,048 MHz und 256 kHz überträgt. Am Ausgang des Wandlers 620 werden die Adreßwörter Aj, ι, und die Rahmenverriegelungswörter VTo bis VT7 über eine (N+ 5)-adrige Vielfachleitung zu 3 Detektoren 630,640 übertragen. Jeder dieser Detektoren besitzt einen Kreis zum Vergleich jedes übertragenen (7V+5)-Bitwortes mit einer oder mehreren zuvor gespeicherten Adressen.

Der Detektor für Rahmenverriegelung 630 vergleicht die übertragenen Wörter mit den 8 Rahmenverriegelungswörtern VTo bis VT7, welche den Rang r der Oktetts der MIC-Kanäle identifizieren, und erzeugt die Taktfrequenz 64 kHz. Ein Rahmenzähler 6130 des Taktgebers 610, der mit dem Detektor 630 verbunden ist, erzeugt die Übernahmefrequenz von 8 kHz, damit die geraden und ungeraden Rahmen unterscheidbar sind.

Die Detektoren 640 und 641 erkennen, ob ein Adreßwort Aj, k, das der Aussendung eines Bits im Zustand Eins entspricht, für den zugehörigen abgehenden Kanal Sj bestimmt ist. Der Detektor 640 vergleicht den ersten /V-Bit-Teil jedes übertragenen Wortes Aj, * mit dem Adreßwort Aj, während der Detektor 641 den zweiten 5-Bit-Teii jedes übertragenen Wortes Aj, * mit den 32 Adreßwörtern der Teilkanäle ITj,o bis ITj,31 des abgehenden Kanales Sj vergleicht. Wenn die Adresse Aj vom Detektor 640 festgestellt wird, schreibt ein Schreibsteuerkreis 651 für Bits im Zustand Eins derartige Bits gleichen Ranges r in diejenigen von den 32 Zellen eines Speichers 660, die den Adressen der Teilkanäle ITj. t entsprechen, die vom Detektor 641 festgestellt worden sind. Dieses Einschreiben in den Speicher 616 erfolgt parallel während einer Zeitdauer, die kleiner ist als die 125/8 = 15, 625 ps betragende Dauer eines Rahmens des Zwischenkanales 40. Die anderen Zellen des Speichers 660, dessen Inhalt zu Beginn jedes Rahmens durch einen mit dem Zähler 6130 verbundenen Nullrücksetzkreis 652 auf Null zurückgesetzt wurde, verbleiben im Zustand Null. Die Bits im Zustand Null, die so im Speicher 660 enthalten sind, entsprechen den Bits im Zustand Null eines gleichen Ranges der Teilkanäle ITu, der ankommenden Multiplexkanäle £0 bis E₂N-I, die mit den Teilkanälen ITj, * des abgehenden Kanales 5, in Verbindung stehen, d. h. die keine Adressenübertragung über den Zwischenkanal 40 bewirkt haben.

Da die Bits gleichen Ranges r parallel angeordnet sind, sind zwei SDeicher 670 und 671 vorgesehen, die den

13

geraden und ungeraden Überrahmen des Zwischenkanales 40 oder den geraden und ungeraden Rahmen des ausgehenden MIC-Kanales S₁ zugeordnet sind. Diese Speicher kombinieren cie Bits gleichen Ranges zu parallelen Okteits, und zwar invers zu den von den Speiehern 215,-216, und 217,-218, in Fig. 6 realisierten Kombinationen. Hierzu werden 8 aufeinanderfolgende Gruppen von 32 parallel hintereinander in den Speicher 660 eingespeicherten Bits in den Speicher 670 eingeschrieben, während die 32 Oktetts, die den 8 aufeinan- ic derfolgenden Gruppen 32 paralleler Bits entsprechen, die zuvor übertragen worden sind, in den Speicher 671 eingelesen werden und umgekehrt Ein Kreis 681 überträgt die Befehle für Einschreiben gerader Rahmen und Lesen ungerader Rahmen, und ein Kreis 682 überträgt die Befehle für Lesen gerader Rahmen und Einschreiben ungerader Rahmen in den Speichern 670 und 671, und zwar in Abhängigkeit von der Rahmenfrequenz von 8 kHz. Die Gruppen von 32 parallelen Bits werden mit der Frequenz von 256 kHz in die 32 Schieberegister der Speicher 670 oder 671 eingeschrieben, wobei jedes Register nach einer Übernahmeperiode von 125 μ s das komplette Oktett eines Kanales /7} * speichert. Sodann werden während der nächst folgenden Überrahmenperiode die parallel gespeicherten Oktetts ITj. 0 bis ITj, 31 in dieser Reihenfolge durch serielle Schaltung der 32 Register des Speichers 670 oder 671 seriell gelesen und auf den abgehenden Kanal S, übertragen.

Obgleich die Erfindung in zwei speziellen Ausführungsbeispielen und unter Bezug auf Wörter einer bestimmten Bitzahl und mit bestimmten Bitraten beschrieben worden ist, sind im Rahmen der Ansprüche Abwandlungsformen möglich. So wurde die zweite Ausführungsform unter Bezug auf ankommende und abgehende Multiplexkanäle gleichen Informationsflusses beschrieben. Nach der Erfindung ist aber auch eine Vermittlungsanlage möglich, die Multiplexkanäle vermittelt, deren Übertragungsgeschwindigkeiten unterschiedlich sind, aber als gemeinsames Vielfaches eine gleiche Übertragungsgeschwindigkeit besitzen. In diesem Fall erfolgt das Lesen und Schreiben der Speicher 216—218 und 670—671 mit einem Bruchteil der Frequenz des Überrahmens der Multiplexzwischenkanäle oder der Rahmen der ankommenden und abgehenden Multiplexkanäle. Schließlich bleibt das Prinzip der bitweisen Vermittlung ungeändert, wenn andere Verbindungen als die beschriebenen Punkt-zu-Punkt (1-zu 1) Verbindungen herzustellen sind. Zum Beispiel kann jedem einfachen ankommenden Kanal oder jedem Teilkanal eines abgehenden Multiplexkanales eine Anzahl Q mehrerer abgehender Kanäle entsprechen, um \-z\x-Q-Verbindungen herzustellen.

Hierzu 7 Blatt Zeichnungen

55

60

65

Claims

Patentansprüche:

1. Digitale Zeitmultiplexvermittlungsanlage zur Vermittlung zwischen einer Vielzahl ankommender und abgehender isochroner Nachrichtenkanäle unterschiedlicher Übertragungsgeschwindigkeit, mit Schaltungen zum Phasenabgleich aller ankommender Kanäle, mit Schaltungen, um jeder Gruppe vorgegebener Bitzahl eines ankommenden Kanals die Adresse eines ausgehenden Kanals zuzuordnen, mit Schaltungen zur Verschachtelung der Adressen der ausgangs- bzw. sendeseitigen Kanäle in einem Zwischenkanal in Form einer sogenannten Supermultiplexleitung, mit jedem Kanal zugeordneten Detektoren bzw. Vergleichern zur Feststellung der über den Zwischenkanal übertragenen Adresse des abgehenden Kanals und mit einem Netzwerk, um die vom ankommenden Kanal kommenden Bitgruppen in Abhängigkeit von der Feststellung der Adresse des zugeordneten sendeseitigen bzw. abgehenden Kanals auf diesen zu übertragen, dadurch gekennzeichnet, daß jedem Bit eines ankommenden Kanals (Eo... £2^-1) die Adresse eines abgehenden Kanals (So ... £2^-1) zugeordnet und entsprechende Speicher- und Steuereinheiten (5t, 22, 512) vorgesehen sind, um die ankommenden phasengleichen Bits lediglich eines bestimmten Binärzustandes (z. B. »Eins-Bits«) auszuwählen und die ausgewählten Bits entsprechenden Adressen mittels der Schaltungseinheiten (52, 24) über den Zwischenkanal durchzuschalten, so daß auf diesem eine Anzahl von Adressen abgehender Kanäle während einer Zeitdauer gleich dem kleinsten Elementarzeitintervall der ankommenden Kanäle durchgeschaltet wird, die statistisch gleich der Hälfte der Anzahl der Bits der ankommenden Kanäle ist, daß sendeseitig entsprechende Speicher- und Vergleichsschaltungen (6) vorgesehen sind, um auf jeden sendeseitigen Kanal ein Bit des bestimmten Binärzustandes oder ein Bit im anderen Binärzustand in Abhängigkeit davon zu übertragen, ob während der Zeitdauer eines periodischen Zwischenkanalrahmens mit der Bitfrequenz der zugehörigen ankommenden und abgehenden Kanäle die Adresse des ausgangsseitigen Kanals feststellbar ist oder nicht.

2. Digitale Zeitmultiplexvermittlungsanlage nach Anspruch 1, bei der jeder ankommende oder abgehende Nachrichtenkanal aus der Verschachtelung einer vorgegebenen Anzahl von Nachrichten-Teilkanalen hervorgeht, die Wörter einer vorgegebenen Bitzahl übertragen, und bei der die Schaltungen zum Phasenabgleich zur Zerlegung der Wörter der Teilkanäle aller ankommenden Kanäle ausgebildet sind, dadurch gekennzeichnet, daß die Speicher- und Steuereinheiten, diejenigen Bits eines vorgegebenen Binärzustandes gleichzeitig auswählen, die in allen in Phase liegenden Wörtern der ankommenden Teilkanäle einen gleichen Rang aufweisen, jede Adresse eines abgehenden Kanals einen ersten Teil besitzt, der die Adresse des abgehenden Multiplexkanals kennzeichnet, und einen zweiten Teil, der die Adresse des Teilkanals im abgehenden Multiplexkanal kennzeichnender Multiplexzwischenkanal einen periodischen Überrahmen führt, der aus einer Anzahl von Rahmen gleich der Anzahl von Bits eines Wortes besteht, wobei jeder Rahmen mit einem Verriegelungswort beginnt, das den Rang eines Bits bestimmt, und die einem abgehenden Kanal zugeordneten Prüfeinheiten Schaltungen umfassen, um die Rahmenverriegelungswörter des Überrahmens festzustellen, Schaltungen, un; den ersten Teil der Adresse des abgehenden Kanals in jedem Rahmen festzustellen, und Schaltungen, um den zweiten, einem abgehenden Teilkanal entsprechenden Teil der Adresse festzustellen derart, daß die Übertragungseinheiten über den abgehenden Teilkanal ein Bit im vorgegebenen Binärzustand übertragen in Antwort auf die Feststellung des ersten und zweiten Teiles der Adresse und im Rang eines Wortes des Teilkanales in Antwort auf die Feststellung des diesen Rang bestimmenden Verriegelungswortes oder ein Bit im anderen Binärzustand und im angegebenen Rang in Antwort auf die Nichtfeststellung des ersten und zweiten Teiles der Adresse des Teilkanals des abgehenden Kanals, dies jeweils während der Zeitdauer des Rahmens, die mit der Feststellung des Verriegelungswortes beginnt, das den Rang bestimmt.

3. Digitale Zeitmultiplexvermittlungsanlage nach Anspruch 2, dadurch gekennzeichnet, daß die Zerlegung der ersten Wörter der Teilkanäle jedes ankommenden Multiplexkanales während der Zeitdauer eines ersten Überrahmens erfolgt, in dessen Verlauf die Bitauswahl abläuft sowie die Verschachtelung der Adressen in die Rahmen eines zweiten Überrahmens, die den zweiten, den ersten Wörtern vorausgehenden Wörtern dieser Teilkanäle des ankommenden Kanales entsprechen.

4. Digitale Zeitmultipiexvermittlungsanlage nach einem oder mehreren der Ansprüche 1 bis 3, gekennzeichnet durch Schaltungen, um über den Multiplexzwischenkanal die Adressen eines Rahmens, die den Bits im vorgegebenen Binärzustand entsprechen, unmittelbar nach der Überprüfung des Verriegelungswortes dieses Rahmens zu übertragen, derart, daß ein den Adressen dieses Rahmens folgendes Zeitintervall frei ist, um andere Daten als die von den ankommenden Kanälen stammenden zu übertragen.

5. Digitale Zeitmultiplexvermntlungsanlage nach Anspruch 1 zur Vermittlung zwischen 2^N ankommenden und 2^ abgehenden Kanälen, wobei jedes Adreßwort aus N Bits besteht, dadurch gekennzeichnet, daß der Multiplexzwischenkanal aus Rahmen besteht, die jeweils 2^N+1 Wörter umfassen, von denen höchstens 2^N Adreßwörter sind und eines ein Λ'-Bit-Verriegelungswort ist, und eine Bitrate von (2^ +1) N mal der vorgegebenen Bitrate aufweist.

6. Digitale Zeitmultiplexvermittlungsanlage nach Anspruch 2 zur Vermittlung zwischen 2^M Teilkanälen von 2^N abgehenden Multiplexkanälen, wobei jedes Adreßwort aus einem ersten Teil mit N Bits und einem zweiten Teil mit M Bits besteht und jedes Wort eines Teilkanals r Bits besitzt, dadurch gekenn zeichnet, daß der Multiplexzwischenkanal aus einem Überrahmen mit r Rahmen gebildet wird, die aus (2^M+N+\) Wörtern bestehen, von denen höchstens 2^M+N Adreßwörter sind und eines ein (N+M)-Mn-Verriegelungswort, und eine Bitrate von (2^N+2-^lil) (M+ N) mal der vorgegebenen Bitrate aufweist.