DE2914518A1

DE2914518A1 - Monolithisch integrierbare halbleiterschaltung

Info

Publication number: DE2914518A1
Application number: DE19792914518
Authority: DE
Inventors: Reinhard Gafert; Helmut Roesler
Original assignee: Siemens Corp
Current assignee: Siemens Corp
Priority date: 1979-04-10
Filing date: 1979-04-10
Publication date: 1980-10-23
Also published as: EP0017245A2; EP0017245B1; JPS55140900A; EP0017245A3; US4403334A

Description

SIEMENS AKTIENGESELLSCHAFT Unser Zeichen

Berlin und München VPA 79 P 10 5 9 SRO ^;

Monolithisch integrierbare Halbleiterschaltung

Die Erfindung betrifft eine monolithisch integrierbare Halbleiterschaltung mit einem taktgesteuerten Schieberegister und dient zur Auswertung von aus Gruppen von Dualimpulsen bestehenden elektrischen Signalen.

Erfindungsgemäß ist der Eingangsteil dieser Halbleiterschaltung durch ein taktgesteuertes Schieberegister mit einer mindestens der Anzahl der Dualstellen der für die Auswertung vorgesehenen Gruppen von Dualimpulsen entsprechenden'Anzahl von Registerzellen gegeben und der Ausgang mindestens zweier dieser Registerzellen zur Steuerung einer Logik vorgesehen. Außerdem ist der Ausgang der Logik zur Fixierung des Zählstandes eines mit den für den Betrieb des Schieberegisters vorgesehenen Schiebetakten als Zählimpulse beaufschlagten Impulszählers und schließlich der durch die Steuerung der Logik jeweils fixierte Zählstand des Impulszählers für die Steuerung wenigstens eines weiteren Schaltungsteils, insbesondere für die Beaufschlagung eines Schreib-Lesespeichers, vorgesehen.

Ü3ÜG43/0247

_ 2 _ VPA 7SP 1059 ORO

Eine solche Halbleiterschaltung kann z.B. für die Signalsteuerung elektronischer Geräte, z.B. einer elektronischen Orgel, mit Vorteil eingesetzt werden. So wird z.B. bei solchen Orgeln das jeweils auszuwertende Signal durch die Betätigung der Tasten im Manual erzeugt und von dort für die Auswertung weiter gegeben. Nun ist mit Hilfe einer der Erfindung entsprechenden Halbleitervorrichtung die Möglichkeit gegeben, eine zu der jeweils gespielten Melodie passende Begleitung automatisch zu erzeugen, wobei die entsprechenden Muster für die Begleitung - gesteuert durch den jeweils fixierten Zählstand und entsprechenden Auswahlschaltungen - aus einem entsprechend programmierten Speicher, insbesondere Festwertspeicher, abgerufen werden.

Es empfiehlt sich, die Erfindung insbesondere durch folgende Maßnahmen weiter auszugestalten:

1. Der Eingangsteil der Halbleiterschaltung wird durch ein dem genannten Schieberegister vorgeschaltetes und bevorzugt durch denselben Takt wie das durch die Logik maskierte Schieberegister gesteuertes Ringschieberegister ergänzt, in welches die jeweils auszuwertenden und durch die Gruppen von Dualimpulsen gegebenen elektrischen Signale seriell eingegeben und aus welchem schließlich die für die weitere Auswertung vorgesehenen Teile im Parallelbetrieb auf. das erstgenannte Schieberegister übertragen werden.

2. Das genannte Ringschieberegister wird mit der Unterdrückung von Fehlern bei den in ihm umlaufenden Signalen dienenden Schaltungsmaßnahmen ausgestattet.

3. Das die Logik steuernde Schieberegister kann ebenfalls als Ringschieberegister ausgestaltet und ggf.

mit dem unter 1. genannten Ringschieberegister identisch

03C043/0241

~K~ ^VPA79P 1059 ORQ

sein. . (j.

4. Der durch die Logik jeweils fixierte Zählstand wird zur Beaufschlagung eines Rechenwerks verwendet und mit dessen Hilfe mit weiteren Digitalsignalen verknüpft.

Die automatische Erzeugung einer Melodiebegleitung in einer elektronischen Orgel verlangt eine automatische Erkennung des jeweils vorliegenden Spielzustands, also die Erkennung der jeweils über das Manual anfallenden Digitalsignale. Aus musikalischen Gründen ist es dabei erwünscht, gewisse Spielzustände, also gewisse Kombinationen von gedrückten Spieltasten, keinen Einfluß auf die Erzeugung der Begleitung nehmen zu lassen. Ein soleher Fall, ist z.B. bei der gleichzeitigen Betätigung von Tasten gegeben, deren zugehörigen Töne jeweils nur um eine Halbtonbreite auseinander liegen.

Die Aufgabe der Erfindung ist nun darin zu sehen, daß die auf den Signaleingang der Anlage gegebenen Digitalsignale auf das Vorhandensein von in der Anlage eingespeicherten Mustern vorliegenden Kennzeichen automatisch geprüft und dann nach dem Ergebnis der Prüfung weiter-verwendet werden. Insbesondere ist dabei vorgesehen, daß bei positivem Ausgang der Prüfung das für die Auswertung vorgesehene Signal aufgrund der abgespeicherten Muster und des erkannten Kennzeichens neu erzeugt wird. Die oben definierte Vorrichtung gemäß der Erfindung ist dazu geeignet, diese und weitere Aufgaben vorteilhaft zu erledigen.

Die Erfindung wird nun anhand der Figuren 1 bis 4 näher beschrieben. Dabei ist in Fig. 3 eine der Erfindung entsprechende Halbleiterschaltung im Blockschaltbild und in Fig. 1 bzw. Fig. 2 eine Ausgestaltung des unter Ziff. 1 und 2 genannten Ringschieberegisters sowie in

030043/0241

79Pt 059 S

-/- VPA

Fig. 4 eine für die Erzeugung der für die Verknüpfung bzw. Regeneration ggf. benötigten Signale dienende Anlage dargestellt. Zunächst wird auf das in Fig. 1 und Fig. 2 dargestellte Ringschieberegister näher eingegangen, obwohl dieses nicht jedesmal einen Bestandteil der erfindungsgemäßen Halbleiterschaltung bilden muß. Seine Bedeutung ist jedoch für viele Fälle, insbesondere beim Einsatz der Erfindung für musikalische Zwecke, gegeben.

Das in Fig. 1 dargestellte Ringschieberegister RR besteht aus η hintereinander geschalteten Registerzellen R., wobei der Index i die Zahlen 1, 2,...η durchläuft. Die einzelnen Schieberegisterzellen R^ sind im Interesse der Schaltungsvereinfachung als quasistatische Registerzellen ausgebildet, wie dies aus Fig. 2 ersichtlich ist.

Die jeweils anfallende, z.B. über das Manual der elektronischen Orgel gelieferte Information gelangt über den Signaleingang E an ein —. zugleich die Rückkopplung der letzten Registerzelle R auf die erste Registerzelle R₁ vermittelndes ODER-Gatter OG an den einen Eingang eines UND-Gatters UG, dessen Ausgang zur Beaufschlagung der ersten Registerzelle R₁ vorgesehen ist. Der zweite Eingang des UND-Gatters UG wird vom Ausgang der zweiten Registerzelle R₂ gesteuert. Hierzu ist dieser Ausgang über ein negiertes UND-Gatter (NAND-Gatter) NG mit dem zweiten Eingang des UND-Gatters UG verbunden.

Diese Rückkopplung des Ausgangs einer nachgeschalteten Registerzelle auf den Eingang einer vorgeschalteten Registerzelle bewirkt, daß der Eingang der vorgeschalteten Registerzelle, also im Beispielsfalle der Registerzelle R₁, nur dann das Signal EINS erhält, wenn am Ausgang der nachgeschalteten Registerzelle, also im Beispielsfalle der Registerzelle Rp» eine NULL anhängig ist

030043/0241

-/ - VPA 79P 1059 BRQ

Ein am zweiten Eingang des NAND-Gatters NG angelegtes Hilfssignal kann bei Bedarf ebenfalls das UND-Gatter UG und damit die Eingabe eines am Signaleingang E bzw. über die Rückkopplung aus der letzten Registerzelle R anstehenden Signals in die erste Registerzelle R₁ blokkieren.

Ersichtlich hat die beschriebene Verbindung zwischen dem Ausgang der Registerzelle Rp auf das UND-Gatter UG und die Registerzelle R₁ die Wirkung, daß aufgrund einer am Ausgang der Registerzelle Rp anhängigenEINS eine am Ausgang der letzten Registerzelle R anhängige und über das ODER-Gatter OG weiterzuleitende EINS unterdrückt, also aus dem im Ringschieberegister RR umlaufenden Informationsinhalt ausgeschieden wird, so daß eine Korrektur des umlaufenden Signals auf diese Weise durch die Beseitigung einer unerwünschten EINS möglich ist. Eine solche Rückkopplung kann bei Bedarf auch zwischen anderen Registerzellen R. vorgesehen sein.

In Fig. 1 ist außerdem eine zweite - alternativ zu der soeben beschriebenen Korrekturmöglichkeit anzuwendende - Möglichkeit der Veränderung eines im Ringschieberegister RR umlaufenden Signals eingezeichnet. Diese ist durch ein UND-Gatter U gegeben, dessen Ausgang am Reseteingang R der zweiten Registerzelle Rp und dessen einer Eingang am Signaleingang der ersten Registerzelle R₁ liegt, während sein zweiter Eingang bei Bedarf durch ein Hilfssignal H gesteuert wird. Dieses UND-Gatter U kann nur beim gleichzeitigen Vorliegen einer Eins am Eingang der ersten Registerzelle R₁ und eines entsprechenden Hilfssignals H am zweiten Eingang des UND-Gatters U zur Weitergabe einer Eins an den Reseteingang R der Registerzelle R₂ veranlaßt werden. Ist dies aber der Fall, dann wird eine gleichzeitig in der Registerzelle R« vorhandene EINS gelöscht.

030043/0241

- /5 - VPA

Bevorzugt werden, wie bereits erwähnt, als Registerzellen R₁, Rp,... R sog. quasistatische Registerzellen.verwendet. Diese gestatten die aus Fig. 2 ersichtliche Ausgestaltung der Schieberegisterzellen R₁ und Rp, denen sich dann in ähnlicher Weise die Registerzellen R-,, R^,..R anschließen. Dabei handelt es sich zunächst immer noch um die Ausgestaltung des bevorzugt als Signaleingang zu verwendenden Ringschieberegisters RR, das ggf. mit dem zur Beaufschlagung der noch zu beschreibenden Logik dienenden Schieberegister SR identisch sein kann.

Der z.B. vom Manual der elektronischen Orgel her zu beaufschlagende Signaleingang E des Ringschieberegisters RR liegt bei einer Ausgestaltung gemäß Fig. 2 an einem Eingang eines NOR-Gatters G₁ mit drei Eingängen, dessen zweiter Eingang mit dem Signalausgang der letzten Registerzelle R verbunden ist und dessen dritter Eingang am Ausgang eines durch ein Hilfsignal H zu schaltenden UND-Gatters G^ liegt.

Der Ausgang des ersten NOR-Gatters (negiertes ODER-Gatter) G₁ führt über einen vom Takt TM zu steuernden Transfertransistor T₁ an einen Inverter G₂ und über diesen und über einen zweiten Transfertransistor Tp an den einen Eingang eines zweiten NOR-Gatters G,, wobei der zweite Transfertransistor Tp durch den Takt TS gesteuert ist. Ferner ist der Eingang des Inverters Gp über einen dritten Transfertransistor T-, mit dem Ausgang des zweiten NOR-Gatters G, verbunden. Zur Steuerung des dritten Transfertransistors T ist ein Takt TSS vorgesehen.

Der Ausgang des zweiten NOR-Gatters G, bildet den Ausgang der ersten Registerzelle R₁, Er ist außerdem mit dem einen Eingang des bereits genannten UND-Gatters G^

030043/0241 ORIGINAL INSPECTED

29 V» 5-18

79P 1 05 9 BRQ

-/P- VPA

verbunden, dessen Ausgang auf das erste NOR-Gatter Q, zurückleitet.

Bei der zweiten Registerzelle Rp hat man zunächst einen vom Takt TM gesteuerten Eingangs-Transfertransistör T, sowie ein mit drei Eingängen versehenes UND-Gatter Gg, das mit einem seiner Eingänge mit dem Ausgang der ersten Registerzelle R₁ verbunden ist. Die Source-Drainstrecke des Eingangs-Transfertransistors T^ leitet einerseits über die Source-Drainstrecke eines vom Takt TSS gesteuerten weiteren Transfertransistors Tg an den Signalausgang der zweiten Registerzelle Rp, andererseits über die Serienschaltung eines Inverters Gc und eines vom Takt TS gesteuerten Transfertransistors Tc an den einen Eingang eines NOR-Gatters Gy.

Dieses NOR-Gatter Gy hat drei Eingänge, von denen der eine über den Inverter G=> der zweite durch den Ausgang des im letzten Absatz erwähnten UND-Gatters Gg und der dritte durch ein Resetsignal steuerbar ist. Dieses Resetsignal liegt außerdem am zweiten Eingang des bereits erwähnten Ausgangsgatters G, der ersten Registerstufe, das - im Gegensatz zum Gatter Gy - nur mit zwei Eingängen versehen ist.

Ein Unterschied zwischen der zweiten und ersten Registerzelle ist auch hinsichtlich der beiden UND-Gatter G. und Gg gegeben, da das UND-Gatter Gg der zweiten • Registerzelle Rp mit drei Eingängen versehen und sein Ausgang zur Mitsteuerung des den Ausgang der zweiten Registerzelle Rp bildenden NOR-Gatters Gy vorgesehen ist. Der dritte Eingang des Gatters Gg ist durch die Taktsignale TS gesteuert.

Die Ausgestaltung der Registerzellen R-, bis R entspricht im wesentlichen der beiden Zellen R₁ und R₂. Sie sind also ebenfalls quasistatische Registerzellen.

03C043/0241

29U518

t 059 3RD

-Λ- VPA

Das über einen vom Takt TM gesteuerten Transfertransistor von der jeweils vorgeschalteten Registerzelle übernommene Signal gelangt über einen Inverter und einen vom Takt TS gesteuerten weiteren Transfertransistor an den Eingang eines NOR-Gatters, welches zugleich den Ausgang der betreffenden Zelle bildet. Ferner ist der Ausgang des vom Takt TM gesteuerten Eingangs-Transfertransistors der betreffenden Registerzelle R. , also sein Drain, unmittelbar mit dem Signalausgang des NOR-Gatters der betreffenden Zelle verbunden. Ein weiterer Eingang dieses NOR-Gatters dient der Beaufschlagung mit Resetimpulsen. Schließlich kann ein dem UND-Gatter der Registerzelle R₂ entsprechendes UND-Gatter vorgesehen sein.

Auch die in Fig. 2 dargestellte Ausgestaltung eines Ringschieberegisters RR ist in der Lage, in ähnlicher Weise wie eine Anordnung gemäß Fig. 1, eine Korrektur unerwünschter Dualkombinationen in dem eingespeisten Signal, wie sie z.B. beim gleichzeitigen Drücken benachbarter Spieltasten im Orgelmanual auftreten, vorzunehmen und ein bereinigtes Signal der eigentlichen Anlage gemäß der Erfindung zuzfuhren. Für den Fall der Anwendung auf ein elektronisches Musikgerät sind nämlieh 12 Tonnamen (C, CIS, D, DIS, usw.) sowie die Intervalle zwischen den Tönen ausschlaggebend. Für diesen Fall wird man sowohl für das seriell zu beaufschlagende Ringschieberegister RR als auch für das zur Steuerung der Logik dienende Schieberegister SR mindestens 12 Registerzellen R^ vorsehen. Die über das Manual erzeugten Digitalsignale gelangen über den Eingang E in das Ringschieberegister RR, wobei auch die bereits in diesem umlaufende Information mit Ausnahme der infolge der genannten Korrekturmaßnahmen unterdrückten Signalteile erhalten bleibt.

030043/0241

./IS, 29U518

- % - VPA 79P 10 5.9 BRO

Die in Fig. 3 dargestellte Halbleiterschaltung bildet den Kern der Erfindung. Diese wird nun näher beschrieben.

Ein bevorzugt durch ein Ringschieberegister RR gemäß Fig. 2 oder Fig. 1 im Parallelbetrieb zu steuerndes oder mit diesem identisches Schieberegister SR bildet den Eingang der in Fig. 3 dargestellten Schaltung. Auch dieses Schieberegister SR ist, ebenso wie das Schieberegister RR, vor Inbetriebnahme von einer in ihm enthaltenen Information zu befreien, was durch ein von einem gemeinsamen Taktgeber geliefertes Resetsignal bewirkt wird. Als Taktgeber, der zur Lieferung der Taktimpulsfolgen TM, TS und TSS geeignet ist, kann z.B. ein Taktgeber entsprechend der Patentanmeldung P 28 45 379.4 (VPA 78 P 1191;Titel: Digitale integrierte Halbleiterschaltung) verwendet werden. Den Verlauf der Takte TM, TS und TSS kann man ebenfalls dieser Anmeldung entnehmen.

Zu bemerken ist ferner, daß auch die Zellen des Schieberegisters SR in Fig. 3 und des Schieberegisters SRG in Fig. 4 zweckmäßig als quasistatische Registerzellen ausgestaltet sind. Alle diese Zellen und auch die weiteren bei einer Anordnung gemäß der Erfindung vorgesehenen Schaltungsteile sind zweckmäßig in MOS-IC-Technik ausgeführt.

Mindestens der Ausgang zweier Registerzellen S. des Schieberegisters SR und im bevorzugten Fall die Ausgänge aller Registerzellen S. sind an die eine Signalmaskierung bewirkende Logik L angeschlossen, während die einzelnen Registerzellen S. ihre Information im Parallelbetrieb durch die jeweils zugeordnete Registerzelle R. des Ringschieberegisters RR erhalten.

D3CÜ43/02 41

29U518

79P 105 9 8RQ

- >O - VPA

Die durch das Schieberegister SR beaufschlagte Logik L hat die Aufgabe, aufgrund der ,jeweils in das Schieberegister SR gelangenden Information einen durch die Schiebetaktimpulse des Schieberegisters SR als Zählimpulse gesteuerten Digitalzähler, insbesondere Dualzähler Z, zusätzlich zu steuern, indem sie nach Maßgabe ihrer Einstellung und ihres Aufbaus für die Fixierung dieses Zählerstandes sorgt. Bestimmend hierbei ist die Aufgabe, die die Halbleiterschaltung zu erfüllen hat, so daß die Funktion und damit der Aufbau der Logik L verschieden sein kann.

In dem auf die Orgel zugeschnittenen Beispielsfall ist jeder der Ausgänge der einzelnen Registerzellen S₁ des Schieberegisters SR an je einen Eingang der Logik L angeschlossen. Die Logik ist in üblicher Weise aus Elementargattern, insbesondere UND-Gattern, ODER-Gattern, NAND-Gattera, NOR-Gattern, Invertern bzw. Exklusiv- ODER- Gattern zusammengesetzt, um die gewünschte logische Funktion zu realisieren. Häufig ist die innere Schaltung der Logik L so ausgebildet, daß nur bei einem bestimmten im Schieberegister SR vorliegenden Signal am Ausgang der Logik ein Signal zur Fixierung des.Zählerstandes des Dualzählers Z erscheint.

Bei dem Ausführungsbeispiel nach Fig. 3 ist der Signalaasgang der ersten Registerzelle S₁ und die Signalausgänge aller übrigen Registerzellen S. - mit Ausnahme . der letzten Registerzelle S - an je einen Eingang eines UND-Gatters A. derart gelegt, daß das UND-Gatter A. durch die Zellen S bis S . gesteuert ist und demnach nur beim gleichzeitigen Auftreten einer EINS an den Ausgängen dieser - wie bereits bemerkt als quasistatische Schieberegisterzellen ausgestalteten - Registerzellen S₁ bis S_1n-1 am Ausgang des UND-Gatters A₁ eine EINS erscheint. Ferner ist der Ausgang der ersten Registerzelle S₁ und der Ausgang der letzten Re-

030043/0241

29U518

- yi - VPA 79P 105 9 BRQ

gisterzelle S an je einen der beiden Eingänge eines weiteren UND-Gatters A₂ angelegt. Die Ausgänge der beiden zuletzt genannten UND-Gatter A₁ und A₂ liegen an je einem der beiden Eingänge eines Zwischengatters LA₁,z.B. eines ODER-Gatters, welches einen Sekundärausgang der Logik L bildet, der zur Steuerung einer Hilfsanlage, z.B. der in Fig. 4 dargestellten Anlage, vorgesehen ist.

Die Logik L enthält weitere Gatter, falls die der Gesamtanlage zugrundeliegende Aufgabe dies erforderlich macht. Jedoch soll von der näheren Darstellung diesbezüglicher Einzelheiten Abstand genommen werden, da sie für die Erfindung nicht wesentlich sind und ihre nähere Darstellung für einen konkreten Fall zu viel Raum beanspruchen würde. Es genügt; darauf hinzuweisen, daß den UND-Gattern A₁ und A₂ entsprechende logische Gatter oder Strukturen vorgesehen und durch das Schieberegister SR in jeweils verschiedener Weise angesteuert sind. Der Ausgang dieser einzelnen Unterstrukturen ist jeweils wieder durch ein Zwischengatter LA₂, LA^ usw. gegeben, die wiederum als Sekundärausgänge für verschiedene Aufgaben herangezogen werden können.

Der Hauptausgang der Logik L ist im Beispielsfall durch ein ODER-Gatter 0 gegeben, dessen einzelne Eingänge durch je eines der Zwischengatter LA. der Logik L gesteuert sind. Dieser Hauptausgang dient zur Fixierung des Zählerstandes eines Digitalzählers, also Impulszählers Z in der bereits oben definierten Weise. 30

Der zur Taktsteuerung des der Beaufschlagung der Logik L dienenden Schieberegisters SR und ggf. auch des Ringschieberegisters RR vorgesehene Taktgeber TG gibt die zur Taktversorgung des Schieberegisters SR dienenden Taktimpulse zugleich an den Zähleingang eines Dualzählers Z, dessen Q-Ausgänge jeweils an den ersten Eingang eines UND-Gatters A gelegt sind, dessen anderer Eingang

030043/0241

.jig. 29U518

- yz - VPA 79 P 1 O 5 9 BRD

durch den Hauptausgang der Logik L, also durch den Ausgang des ODER-Gatters 0, gesteuert ist. Die Verwendung eines ODER-Gatters 0 als Ausgang der Logik L führt dazu, daß jedesmal der Zählerstand des Dualzählers Z fixiert, d.h. über die UND-Gatter A als ein Signal weitergegeben wird, wenn an einem der Zwischengatter LA₁ ein Signal erscheint, was aus Synchronisierungsgründen für die weitere Anlage ggf. von Bedeutung ist. Andererseits sind Fälle denkbar, bei denen die Ausgestaltung des Ausgangs der Logik L durch ein UND-Gatter oder ein NOR-Gatter angebracht ist. ,

Der durch die Wirkung der UND-Gatter A fixierte Zählstand des Dualzählers Z wird im Beispielsfall in einen Schreib-Lesespeicher SLS eingeschrieben, um ggf. auch an anderen Stellen der Halbleiterschaltung verwendet zu werden. Außerdem liegt dieser fixierte Zählstand entweder durch unmittelbare Verbindung der Ausgänge der UND-Gatter A oder durch Vermittlung des Schreib-Lese-Speichers SLS an den zur Beaufschlagung eines Rechenwerks RW, z.B. eines Addierers, dienenden Eingängen desselben.

Andererseits sind die durch die Zwischengatter LA₁ gegebenen Sekundärausgänge der Logik L zur Steuerung einer Hilfsschaltung, z.B. einer Auswahlschaltung AW₁, vorgesehen, welche die Aufgabe hat, eine Anlage zu aktivieren, welche die für die arithmethische Verknüpfung im Rechenwerk noch benötigten weiteren Signale liefert. Diese mit ROM bezeichnete Anlage ist in Fig. 4 dargestellt.

Schließlich dient das bei Beaufschlagung des Rechenwerks RW anfallende Ergebnis zur Steuerung weiterer Teile der Anlage, z.B. eines Signalerzeugers SG.

Bei der in Fig. 4 dargestellten Vorrichtung zur Erzeugung der dem Rechenwerk RW außerdem dem Zählstand des Dualzählers Z noch zuzuführenden Verknüpfungssignale

030043/0241

29U518

- >5 - VPA 79P t 0 59 3RD

ist ein Festwertspeicher ROM vorgesehen, der in der jeweisl erforderlichen Weise belegt, also programmiert, und außerdem als Matrix-Speicher ausgestaltet ist.

Jede Spaltenleitung S dieses in bekannter Weise ausgestalteten Festwertspeichers ROM ist mit dem Signalausgang je eines UND-Gatters UN verbunden. Diese.,UND-Gatter UN sind in gleichgroße Gruppen G aufgeteilt, die jeweils einem der Signalausgänge der bereits erwähnten und durch die Zwischengatter LA. der Logik L gesteuerten ersten Auswahlschaltung AW,, zugeteilt sind. Beispielsweise sind vier solche Gruppen G vorgesehen, die jeweils acht UND-Gatter ÜN enthalten.

Die erste Auswahlschaltung AW₁ wird, wie aus Fig. 3 hervorgeht, durch die Logik L eingestellt. Hierzu kann in der Auswahlschaltung AW₁ eine durch die Sekundärausgänge der Logik L beaufschlagte weitere Logik vorgesehen sein, welche dafür sorgt, daß jeweils ein bestimmter Ausgang der Auswahlschaltung AW,. den Pegel EINS erhält, während die übrigen Ausgänge den Pegel NULL behalten. Falls die Zahl der durch die Logik L, also über deren Sekundärausgänge und ggf. auch über deren Hauptausgang 0, gesteuerten Eingänge der Auswahlschaltung AW,. mit der Anzahl ihrer Ausgänge und damit der Anzahl der Gruppen G übereinstimmt, genügt es> wenn jeder durch die Logik L gesteuerter Eingang von AW₁ je ein durch eine Vorwahl aktiviertes UND-Gatter steuert, durch dessen Ausgang je ein Flip-Flop, z.B. RS-Flip-Flop, gestellt wird. Die nicht durch das UND-Gatter beaufschlagte Knoten des Flip-Flops bildet dann je einen Ausgang der Auswahl

Die Steuerung der UND-Gatter UN der einzelnen Gruppen G durch den jeweils zugeordneten Ausgang der ersten Aus wahlschaltung AW₁ ist dadurch gegeben, daß der eine der beiden Eingänge jedes UND-Gatter UN der betreffenden Gruppe G mit dem dieser Gruppe zugeteilten Ausgang der

030043/0241

29U518

- yi - VPA ^79Ρ 1°⁵⁹

Auswahlschaltung AW₁ verbunden ist. Zur Steuerung der zweiten Eingänge jedes der UND-Gatter UN dient ein, insbesondere vom Taktgeber TG versorgtes, weiteres Schieberegister SRG. Vorgesehen ist dabei, daß eine der Anzahl der UND-Gatter UN in den einzelnen Gruppe G entsprechende Anzahl von Registerzellen dieses (ggf. ebenfalls als Ring ausgestalteten) Schieberegisters SRG allen Gruppen G gemeinsam zugeteilt ist, indem durch den Ausgang jeder dieser Registerzellen jeweils nur ein einziges UND-Gatter UN jeder Gruppe G gesteuert und dabei jedes UND-Gatter UN jeweils nur einer Registerzelle zugeordnet ist. Damit ist durch Betätigung der Auswahlschaltung AW₁ eine Zuordnung der Spaltenleitungen des Festwertspeichers ROM zu den einzelnen Registerzellen gegeben. Gibt man z.B. in das Schieberegister SRG ein nur aus einer EINS bestehendes Signal ein, so hängt es einerseits von der Stellung der Auswahlschaltung und andererseits durch die nach der Einführung der EINS auf das Schieberegister gegebene Anzahl von Schiebetakten ab, welche Teile des Festwertspeichers ROM aktiviert sind.

Die Informationsausgabe aus dem Festwertspeicher ROM erfolgt über die Zeilenleitungen Z, die jeweils an den Eingang je eines UND-Gatters UN gelegt sind. Die Gesamtzahl dieser UND-Gatter UN ist in ähnlicher Weise wie die Zahl der UND-Gatter UN in - durch jeweils einen Ausgang einer zweiten Auswahlschaltung AW₀ gesteuerte -

Gruppen G mit jeweils derselben Anzahl von UND-Gattern *
UN unterteilt. Während der eine Eingang des einzelnen

UND-Gatters UN durch die ihm zugeordnete Zeilenleitung Z gesteuert ist, ist der andere Eingang mit dem der betreffenden Gruppe zugeteilten Ausgang der zweiten Auswahlschaltung AW₂ verbunden.
35

Ferner ist eine der Anzahl der UND-Gatter UN in den

•x·
einzelnen Gruppen G entsprechende Zahl von einander

03C043/0241

-YS- VPA

gleichen Ausgangsgattern AG mit jeweils einer der Anzahl der Gruppen G entsprechenden Zahl von logischen Eingängen gegeben. Die Signalausgänge dieser Ausgangsgatter AG dienen der Beaufschlagung des Rechenwerks RW der in Fig. 3 dargestellten Anordnung.

Bei dem in Fig. 4 dargestellten Ausführungsbeispiel sind die Ausgangsgatter AG als ODER-Gatter gegeben, die jeweils zwei Eingänge aufweisen. Die zweite Auswahlschaltung AW₂ kann ebenfalls durch eine Logik, z.B. die Logik L gesteuert sein. Im Falle der Anwendung der Schaltung auf die Ausgestaltung einer elektronischen Orgel wird man jedoch eine manuell gesteuerte Auswahlsschaltung AWp vorziehen. Sie bekommt dann eine entsprechende, z.B.

auf den Spielrhythmus bezogene Steuerungsaufgabe.

Die durch das Rechenwerk RW gesteuerte Signalerzeugungsanlage SG kann z.B. durch einen durch die Ausgangssignale des Rechenwerks RW zu adressierenden Speicher gegeben sein, der insbesondere als Festwertspeicher ausgebildet ist.

Die in den Fig. 1 bis 4 dargestellte Halbleiterschaltung ist u.a. zur Erkennung des jeweils vorliegenden Spielzustandes im Manual einer elektronischen Orgel und zur selbsttätigen Erzeugung der zu der jeweils gespielten Melodie passenden Begleitung geeignet. Hierzu wird das vom Manual in Form von Digitalimpulsen abgegebene Signal im Ringschieberegister RR von bezüglich der Erzeugung der Begleitung unerwünschten Signalteilen befreit und über die Logik L die Tonart erkannt und der jeweils erkannten Tonart entsprechende Begleitungsfiguren aus dem Festwertspeicher ROM hervorgeholt und über die zweite Auswahlschaltung AW₂ entsprechend dem gewünschten bzw. gespielten Rhythmus ausgefiltert und die entsprechende Steuerungsinformation an das Rechenwerk RW gegeben.

030043/0241

29U518

- 1* - VPA 79P 1059 BRD

Andererseits wird durch den jeweils fixierten Zustand des Dualzählers Z der in dem jeweils im Schieberegister SR vorliegenden Signal vorhandene Grundton ermittelt, so daß also nicht nur die Tonart sondern auch der zugehörige Grundton in das zur Steuerung der Signalerzeugungsanlage SG erforderliche Signal eingegeben wird. Diesem Signal obliegt dann die Aufgabe, über einen digital gesteuerten Tonerzeuger den jeweils erforderlichen Begleitungsakkord zu generieren.

Mit dem Einschalten der Anlage ist, wie auch sonst bei Digitalschaltungen üblich, eine selbsttätige Rücksetzung in den Ausgangszustand verbunden, wie bereits Abhandlung der Fig. 2 angedeutet wurde. Dies gilt insbesondere für die Schieberegister RR, SR und SRG sowie für den Dualzähler Z. Aber auch während des Betriebes der Anlage kann eine - insbesondere in periodischen Abständen erfolgende - Rücksetzung erforderlich sein. Diese wird im allgemeinen nach den für die Gesamtanlage geltenden Gesichtspunkten bemessen, von der die Halbleiterschaltung gemäß der Erfindung im algemeinen nur ein Teil ist.

22 Patentansprüche
4 Figuren

030043/0241

Claims

vpa 72Ρ 1059 BRO Patentansp rüche 2914518

(Λ J Monolithisch integrierbare Halbleiterschaltung mit einem taktgesteuerten Schieberegister, dadurch gekennzeichnet, dai3 im Eingangsteil ein taktgesteuertes Schieberegister (SR) mit einer mindestens der Anzahl der Dualstellen der für die Auswertung vorgesehenen Gruppen von Dualimpulsen entsprechenden Anzahl von Registerzellen (S^) vorgesehen und der Ausgang mindestens zweier dieser Registerzellen (S₁) zur Steuerung einer Logik (L) vorgesehen ist, daß außerdem der Ausgang der Logik (L) zur Fixierung des ZählStandes eines mit den für den Betrieb des Schieberegisters (SR) vorgesehenen Schiebetakten als Zählimpulse beaufschlagten Impulszählers (Z) und daß schließlich der durch die Steuerung der Logik (L) jeweils fixierte Zählstand des Impulszählers (Z) für die Steuerung wenigstens eines weiteren Schaltungsteils vorgesehen ist.
2. Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß als weiterer Schaltungsteil ein Schreib-Lesespeicher (SLS) vorgesehen ist.
3. Halbleiterschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als weiterer Schaltungsteil ein Rechenwerk (RW), insbesondere ein Addierer, vorgesehen ist.
4. Halbleiterschaltung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß das Schieberegister (SR) als Ringschieberegister ausgebildet ist.
5. Halbleiterschaltung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß eine in Form einer Digital-Impulsgruppe vorliegende Information an den Eingang (S) einer ein taktgesteuertes Ringschieberegister (RR) als Hauptbestandteil enthaltenden Eingangsschaltung gelegt

030043/0241

79 P 1 O 5 9 BRD

und von diesem Eingang auf das Ringschieberegister (RR) seriell sowie von dem Ringschieberegister (RR) auf das zur Steuerung der Logik (L) dienende Schieberegister (SR) parallel übertragbar ist.
5
6. Halbleiterschaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Anzahl der Registerzellen (R^) des den Schaltungseingang bildenden Ringschieberegisters (RR) und die Anzahl der Registerzellen (S-) des zur Beaufschlagung der Logik (L) vorgesehenen Schieberegisters (SR) wenigstens der maximalen Anzahl der Digitalstellen der zu verarbeitenden Signale jeweils entspricht.
7. Halbleiterschaltung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß wenigstens ein Ausgang einer Registerzelle (Rj) des den Signaleingang bildenden Ringschieberegisters (RR) auf den Eingang derselben bzw. einer in der Kette der Registerzellen (R.) vor der betreffenden Registerzelle (R.) liegenden Registerzelle (Rj*) über ein logisches Gatter (NG bzw. G^) geschaltet ist.
8. Halbleiterschaltung nach den Ansprüchen 1 bis 7, dadurch gekennzeichnet, daß die Registerzellen (R. bzw. S^) der einzelnen Schieberegister (RR bzw. SR) der HaIbleiterschaltung als quasistationäre Schieberegisterzellen ausgestaltet sind.
9. Halbleiterschaltung nach Anspruch 8, dadurch gekennzeichnet, daß zur Taktversorgung der einzelnen Schieberegister (RR bzw. SR bzw. SRG)ein drei verschiedene und bezüglich ihrer Phasenlagen einander fest zugeordnete Taktfolgen (TM, TS, TSS) liefernder Taktgeber (TG) vorgesehen ist.
10. Halbleiterschaltung nach Ansprüche, dadurch gekennzeichnet, daß der Signaleingang einer im Ringschieberegister (RR) im Sinne des Signaltransfers vorgeschalte-

030043/0241

ORIGINAL INSPECTED

29H513

- 3 - VPA 79P 105 9 eeo

vorgeschalteten Registerzelle, z.B. der ersten Registerzelle (R.), an den einen Eingang eines im übrigen durch ein Hilfssignal (H) gesteuerten UND-Gatters (U' ) und der Ausgang dieses UND-Gatters (U ) an den Reseteingang einer nachgeschalteten Registerzelle, z.B. der zweiten Register zelle (R₂) gelegt ist.
11. Halbleiterschaltung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß der Ausgang einer im Ringschieberegister (RR) im Sinne des Signaltransfers nachfolgenden Registerzelle, z.B. der zweiten Registerzelle (R₂) an den einen Eingang eines im übrigen durch ein Hilfssignal (H) steuerbaren NAND-Gatters (NG) und dessen Ausgang über eine UND-Verknüpfung (UG) an den Eingang einer vorgeschalteten Registerzelle, z.B. der ersten Registerzelle (R₁), gelegt ist.
12. Halbleiterschaltung nach den Ansprüchen 5 bis 11, dadurch gekennzeichnet, daß der Signaleingang (E) des Ringschieberegisters (RR) über ein - im übrigen durch den Signalausgang der letzten Registerzelle (R_) gesteuerte s-ODER-Gatter (OG) gelegt und der Ausgang dieses ODER-Gatters (OG) entweder zur unmittelbaren Steuerung der ersten Registerzelle (R₁) oder zur mittelbaren Steuerung der ersten Registerzelle (R₁) über ein UND-Gatter (UG) vorgesehen ist.
13· Halbleiterschaltung nach Anspruch 7 und 8, dadurch gekennzeichnet, daß der Eingang der ersten Registerzelle (R₁) durch ein NOR-Gatter (G₁) mit drei Eingängen gegeben ist, daß ein Eingang dieses NOR-Gatters (G₁) mit dem Signaleingang (E) des Ringschieberegisters (RR), ein zweiter Eingang mit dem Ausgang eines durch den Ausgang der ersten Registerzelle (R-.) sowie durch ein Hilfssignal (H) gesteuertes UND-Gatter (G^) und ein letzter Eingang dieses NOR-Gatters (G₁^ mit dem Signalausgang der letzten Registerzelle (R ) des Ringschieberegisters (RR)

030043/0241

- 4 - VPA 79P ί 05 9 BRD

verbunden ist.
14. Halbleiterschaltung nach den Ansprüchen 1 bis 13, dadurch gekennzeichnet, daß in der Logik (L) wenigstens ein Teil der Signalausgänge des die Logik steuernden Schieberegisters (SR) an je einen Eingang einer Kombination wenigstens zweier UND-Gatter (A₁,A₂) gelegt und die Ausgänge dieser UND-Gatter (A₁,A₂) über ein einen Sekundärausgang der Logik (L) bildendes Zwischengatter (LA.) zusammengefaßt sind.
15. Halbleiterschaltung nach Anspruch 14, dadurch gekennzeichnet, daß die Zwischengatter (LA.) über ein, insbesondere als ODER-Gatter ausgebildetes und den Hauptausgang der Logik (L) bildendes Ausgangsgatter (0) zusammengefaßt sind.
16. Halbleiterschaltung nach Anspruch 14 oder 15, dadurch gekennzeichnet, daß die Zwischengatter (LA₁) wenigstens zum Teil als ODER-Gatter ausgebildet sind.
17. Halbleiterschaltung nach den Ansprüchen 1 bis 16, dadurch gekennzeichnet, daß die den Zählstand vermittelnden Ausgänge (Q) des gemeinsam mit dem die Logik

(L) steuernden Schieberegister (SR) von einem Taktgeber (TG) gesteuerten Dualzählers (Z) jeweils über ein durch den Ausgang der Logik (L) gesteuertes UND-Gatter (A) entweder unmittelbar oder über einen Schreib-Lesespeicher (SLS) zur Beaufschlagung eines Rechenwerks (RW) vorgesehen sind.
18. Halbleiterschaltung nach den Ansprüchen 1 bis 17, dadurch gekennzeichnet, daß jede Spaltenleitung (S)eine s als Matrixspeicher ausgebildeten Festwertspeichers (ROM) mit dem Signalausgang je eines UND-Gatters (UN) verbunden ist, daß ferner die Gesamtzahl dieser UND-Gatter (UN) in gleichgroße Gruppen (G) unterteilt und jede die-

030043/Ό241

- 5 - VPA 7BP 1059 SRQ

vje

ser Gruppen (G) einem Signalausgang einer durch die Logik (L) einzustellenden ersten Signalauswahlschaltung (AW₁) zugeordnet sind, daß ferner ein taktgesteuertes und mit einem Digitalsignal beaufschlagtes weiteres Schieberegister SRG (z.B. Ringschieberegister) vorgesehen und eine der Anzahl der UND-Gatter (UN) in den einzelnen Gruppen (G) entsprechende Anzahl von Registerzellen dieses Schieberegisters (SRG) derart auf je ein UND-Gatter (UN) jeder der Gruppen (G) geschaltet ist, 1C daß bei Betätigung der einzelnen Registerzelle durch ein entsprechendes sie passierendes Signal in jeder der Gruppen G jeweils nur ein UND-Gatter (UN) anspricht.
19. Halbleiterschaltung nach den Ansprüchen 1 bis 18, dadurch gekennzeichnet, daß jede Zeilenleitung (2) eines bezüglich seiner Spaltenleitungen durch Vermittlung der Logik (L) und eines Schieberegisters (SRG) angesteuerten Festwert-Matrix-Speichers (ROM) an den einen Eingang je eines UND-Gatters (UN gelegt und die Gesamtzahl dieser UND-Gatter (UN ) in gleichgroße, je einem Signalausgang einer zweiten Auswahlschaltung (AW₀) zugeordnete Gruppen (G ) unterteilt ist, daß hierzu der andere Eingang der in einer Gruppe (G ) zusammengefaßten UND-Gatter (UN ) mit dem zugehörigen Signalausgang der zweiten Auswahlschaltung (AWp) verbunden ist, daß außerdem eine der Anzahl der UND-Gatter (UN) in den einzelnen Gruppen (G ) entsprechende Anzahl von einander gleichen Ausgangsgattern (AG) mit einer der Anzahl der Gruppen (G ) entsprechenden Anzahl von Signaleingangen vorgesehen und je ein Signaleingang jedes dieser Ausgangsgatter (AG) mit dem Ausgang je eines UND-Gatters (UN ) einer jeden Gruppe (G ) verbunden ist.
20. Halbleiterschaltung nach Anspruch 19, dadurch gekennzeichnet, daß die Ausgangsgatter (AG) zur Steuerung eines - gleichzeitig durch den über die Logik (L) fixierten Zählstand beaufschlagten - Rechenwerks (RW)

03C0A3/0241

29H518

vorgesehen sind. '^&' ™ 79P) 05 9 9RD
21. Vorrichtung nach Anspruch 19, dadurch gekennzeichnet, daß die Ausgangsgatter (AG) als ODER-Gatter ausgebildet sind.
22. Vorrichtung nach den Ansprüchen 1 bis 21, dadurch gekennzeichnet, daß aus quasistatischen Registerzellen bestehende Schieberegister verwendet sind.

03C043/0241