DE2913371A1

DE2913371A1 - PROCESS AND SYSTEM FOR SEQUENCE CONTROL

Info

Publication number: DE2913371A1
Application number: DE19792913371
Authority: DE
Inventors: Jean Lejon
Original assignee: Controle Bailey SA
Current assignee: Controle Bailey SA
Priority date: 1978-04-04
Filing date: 1979-04-03
Publication date: 1979-10-18
Also published as: FR2422196A1; FR2422196B1

Description

CONTROLE BAILEY
92142 Clamart, PrankreichCONTROLE BAILEY
92142 Clamart, France

Verfahren und System zur AblaufsteuerungProcess control method and system

Die Erfindung betrifft ein Verfahren zur Ablaufsteuerung eines industriellen Vorgangs sowie ein System zur Durchführung des · Verfahrens.The invention relates to a method for sequence control of an industrial process and to a system for carrying it out the · procedure.

Das System und das Verfahren sind auf die automatische Steuerung des Ablaufs eines industriellen Vorgangs oder Industrieverfahrens mit ausreichender Sicherheit im Fall eines Fehlers im Steuersystem anwendbar.The system and the method are aimed at the automatic control of the course of an industrial process or Industrial procedure applicable with sufficient certainty in the event of an error in the control system.

Es ist bekannt, den Ablauf industrieller Vorgänge mit Hilfe automatischer Einrichtungen zu steuern, die in verschiedenen Regelschleifen oder Steuerschleifen des Vorgangs zu dessen Ablauf notwendige Steuersignale übertragen.It is known to control the course of industrial processes with the help of automatic devices in various Control loops or control loops of the process transmit the control signals necessary for its execution.

Diese Vorrichtungen sind im allgemeinen Rechner, die im Fall eines komplizierten Voegangs eine wesentliche Investition darstellen. Im allgemeinen können diese Rechner mehrere Regelschleifen betreiben und müssen iai Fall komplizierter Vorgänge diese Rechner hohes Leistungsvermögen besitzen. Im allgemeinen ist es aus SicherheitsgründenThese devices are generally computers which are essential in the case of a complicated process Represent investment. In general, these computers can operate several control loops and, in general, have to be more complicated Processes these computers have high performance. Generally it is for security reasons

S03842/0756S03842 / 0756

üblich, zwei Rechner zur Steuerung des gleichen Vorgangs zu verwenden. Die Rechner besitzen nämlich interne Prüfsysteme^, und wenn sich als Folge einer dieser Prüfungen der den Ablauf des Vorgangs steuernde Rechner als fehlerhaft bezeichnet^ermöglicht der andere Rechner, der lediglich im Notfall verwendet wird, daß eine Wiederaufnahme der Steuerung des Vorgangs sichergestellt ist. Wenn ein derartiger Fehlerfall auftritt, wirkt der fehlerhafte Rechner auf eine statische oder dynamische Kommutator- oder Schalteinrichtung ein, die es ermöglicht, den Ablauf des Vorgangs ausgehend vom Not-Rechner zu steuern. Derartige Steuersysteme besitzen zahlreiche Nachteile: Die Schalteinrichtung ist schwierig zu prüfen und kann fehlerhaft sein; es ist weiter unmöglich, eine Kontinuität des Ablauf des Vorgangs sicherzustellen. Darüber hinaus muß der Not-Rechner, der in Wartestellung war, ausgelöst werden. Dies ist ein wesentlicher Nachteil, da der Not-Rechner, der während des Ablaufs nicht über den Vorgang geschaltet war bzw. an diesen angeschlossen war, Ausfälle besitzen kann, bevor er/das Steuern der Wiederaufnahme des Ablaufs des Vorgangs erreicht.· Diese Wiederaufnahme-Steuerung ist diejenige, die vom anderen Rechner durchgeführt worden sein muß, wenn er sich nicht als fehlerhaft bezeichnet hat. Dieses bekannte System zur Ablaufsteuerung des Verfahrens, das aus Sicherheitsgründen zwei Rechner verwendet, besitzt daher als Hauptnachteile eine große Unsicherheit bezüglich einer guten Wiederaufnahme des Ablaufs des Vorgangs sowie die Durchführung eines wesentlichen Auslöseprogrammes.It is common to use two computers to control the same process. The computers have internal test systems ^, and if, as a result of one of these tests, the computer controlling the process is found to be faulty labeled ^ enables the other computer, which only in an emergency that is used to resume the Control of the process is ensured. If such a fault occurs, the faulty one takes effect Computer on a static or dynamic commutator or switching device that enables the process of the To control the process starting from the emergency computer. Such control systems have numerous disadvantages: The switching device is difficult to check and can be flawed; it is further impossible to have a continuity of the Ensure the process runs smoothly. In addition, the emergency computer that was on hold must be triggered. This is a major disadvantage as the emergency computer that is not switched on during the process is over the process was or was connected to it, may have failures before it / the controlling the resumption of the process · This resume control is the one that was performed by the other computer must, if he has not identified himself as faulty. This known system for flow control of the process, the uses two computers for security reasons, therefore has the main disadvantage of a great uncertainty with respect to one good resumption of the process as well as the implementation of an essential triggering program.

Es ist Aufgabe der Erfindung, unter Vermeidung dieser Nachteile ein Verfahren und ein System zur Ablaufsteuerung anzugeben, das auch im Notfall sicher eingreifen kann.The object of the invention is to provide a method and a system for sequence control while avoiding these disadvantages that can safely intervene even in an emergency.

909842/0756909842/0756

Die Erfindung gibt ein Verfahren und ein System an, das die Ablaufsteuerung eines industriellen Vorgangs mit Hilfe zweier identischer Einrichtungen und insbesondere mit Hilfe zweier identischer Mikroprozessoren ermöglicht, die miteinander verbunden sind und die den Ablauf des Vorgangs steuern derart, daß, wenn sichjeine der beiden Steuereinrichtungen als fehlerhaft erweist, die andere .Steuereinrichtung eine Kontinuität bei der Steuerung des Ablaufs des Vorgangs sicherstellt, ohne daß es notwendig ist, mit einem Auslösen einer der beiden Steuereinrichtungen fortzufahren.The invention specifies a method and a system that control the sequence of an industrial process With the help of two identical devices and in particular with the help of two identical microprocessors, which are connected to each other and which control the course of the process in such a way that, when either of the two Control devices proves to be faulty, the other .Control device a continuity in the control of the Ensures the course of the process, without it being necessary, with a triggering of one of the two control devices continue.

Die Erfindung betrifft ein Verfahren zur Ablaufsteuerung eines industrÄlen Vorgangs, das sich dadurch auszeichnet, daß über die gleiche Steuerleitung bzw. den gleichen Steuerbus des Vorgangs inkrementelle Steuersignale geschickt bzw. geführt werden, die abwechselnd von zwei identischen zueinander parallel geschalteten Steuereinrichtungen kommen, die in synchroner oder asynchroner Weise arbeiten,und daß jede der Steuereinrichtungen so geprüft wird, daß, wenn die Prüfung einer der Steuereinrichtungen einen fehlerhaften Betrieb ergibt die andere Steuereinrichtung den Vorgang ausgehend vom letzten Steuerbefehl der fehlerhaften Steuereinrichtung mit doppelter Taktfolge steuert.The invention relates to a method for sequence control of an industrial process, which is thereby is characterized by the fact that the process uses incremental control signals via the same control line or the same control bus sent or guided, alternately by two identical control devices connected in parallel come that work in a synchronous or asynchronous manner, and that each of the control devices is so checked it becomes that if the test of one of the controllers reveals an erroneous operation, the other controller the process based on the last control command from the faulty control device with a double clock sequence controls.

Das erfindungsgemäße Verfahren wird durch die Unteransprüche 2 bis 6 weitergebildet. Vorzugsweise wird die eine der Steuereinrichtungen mit Hilfe der anderen geprüft und umgekehrt.The method according to the invention is further developed by the subclaims 2 to 6. One of the control devices is preferably checked with the aid of the other and vice versa.

909842/07B6909842 / 07B6

Die Erfindung betrifft auch ein System zur Ablaufsteuerung eines industriellen Vorgangs oder industriellen Verfahrens, das sich dadurch auszeichnet, daß zwei identische inkrementelle Steuereinrichtungen mit der gleichen Steuerleitung bzw. dem gleichen Steuerbus des Vorgangs verbunden sind, daß die beiden Steuereinrichtungen zueinander parallel geschaltet sind und abwechselnd synchron oder asynchron arbeiten derart, daß eine der Steuereinrichtungen den Vorgang als Folge einer Prüfung alleine steuert, die die Fehlerhaftigkeit der anderen Steuereinrichtung ergibt und mit doppelter Taktfolge gegenüber der arbeitet, mit der jede Steuereinrichtung vor dem Fehlerfall arbeitet.The invention also relates to a system for sequence control of an industrial process or industrial Method which is characterized in that two identical incremental control devices with the same control line or are connected to the same control bus of the process that the two control devices are parallel to one another are switched and work alternately synchronously or asynchronously so that one of the control devices the Process as a result of a test alone controls, which reveals the faultiness of the other control device and works with a double clock sequence compared to the one with which each control device works before the error occurs.

Vorzugsweise sind die beiden Steuereinrichtungen Mikroprozessoren. The two control devices are preferably microprocessors.

Gemäß einem weiteren Merkmal weist jeder der Mikroprozessoren einen Speicher auf, in dem Mikrobefehle zur Prüfung von einem der Mikroprozessoren durch anderen und umgekehrt gespeichert sind.According to a further feature, each of the microprocessors has a memory in which microinstructions are stored for checking by one of the microprocessors by another and vice versa.

Das erfindungsgemäße System wird durch die Unteransprüche 8 bis 14 weiter gebildet.The system according to the invention is defined by the subclaims 8 to 14 further educated.

Die Erfindung wird anhand des in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert. Es zeigen:The invention is illustrated with reference to the drawing Embodiment explained in more detail. Show it:

Fig. 1 ein Blockschaltbild eines AusfUhrungsbeispiels des Systems gemäß der Erfindung;1 shows a block diagram of an exemplary embodiment the system according to the invention;

Fig. 2 Verläufe von im System eingreifenden InkrementeIlen Steuersignalen.2 curves of increments which intervene in the system Control signals.

S09842/07SSS09842 / 07SS

In Fig. 1 ist ein System zur Ablaufsteuerung eines industriellen Vorgangs oder eines industriellen Verfahrens gemäß der Erfindung dargestellt. Der gesteuerte Vorgang ist in Fig. 1 schematisch mit dem Bezugszeichen 1 bezeichnet, während das System zur Steuerung zwei identische Steuereinrichtungen 2, 3 enthält, die mit der gleichen Steuerleitung bzw. dem gleichen Steuerbus 4 des Vorgangs 1 verbunden sind. Die beiden identischen Steuereinrichtungen 2, sind durch Mikroprozessoren gebildet. Für jeden der Mikroprozessoren 2, 3 sind durch die Blöcke 5 bzw. 6 die arithmetische und logische Einheit, die Register, die Folgeschaltungen, die Sammler usw. dargestellt. Weiter sind schematisch für den Mikroprozessor 2 ein Schreib/Lesespeicher 7 und ein Festwertspeicher 8 dargestellt, während für den Mikroprozessor 3 ein Schreib/Lesespeicher 9 und ein Festwertspeicher 10 vorgesehen sind. Weiter ist in Fig. 1 eine Eingabeeinheit 11 vorgesehen, durch die Größen in jeden der Mikroprozessoren'3 eingebbar sind. Fühler 12, deren Ausgänge 14 mit Eingängen 13 bzw. 15 der Mikroprozessoren 2, 3 verbunden sind, führen diesen Mikroprozessoren 2, 3 Informationen bezüglich der Entwicklung des gesteuerten Vorgangs 1 zu. Das System enthält weiter Verbindungen 16, 17, die beispielsweise die Durchführung von Prüfungen des einen den Mikroprozessoren durch den anderen sowie einen Informationsaustausch zwischen den beiden Mikroprozessoren 2, 3 ermöglichen. Die Prüfungen werden insbesondere mit Hilfe von Mikrobefehlen erreicht, die in den Speichern 7 bis 10 jedes Mikroprozessors 2, 3 enthalten sind. Es zeigt sich, daß jeder Mikroprozessor 2, 3 entweder den anderen prüfen kann oder sich selbst prüfen kann oderIn Fig. 1 is a system for sequence control of an industrial process or an industrial process shown according to the invention. The controlled process is shown schematically in Fig. 1 with the reference number 1, while the control system contains two identical control devices 2, 3 with the same control line or the same control bus 4 of process 1 are connected. The two identical control devices 2, are formed by microprocessors. For each of the microprocessors 2, 3 are through the blocks 5 and 6, respectively arithmetic and logical unit, the registers, the sequential circuits, the collectors, etc. Further a read / write memory 7 and a read-only memory 8 are shown schematically for the microprocessor 2, while a read / write memory 9 and a read-only memory 10 are provided for the microprocessor 3. Next is in Fig. 1 an input unit 11 is provided by the sizes can be entered in each of the microprocessors 3. Probe 12, whose outputs 14 are connected to inputs 13 and 15 of the microprocessors 2, 3, lead these microprocessors 2, 3 information regarding the development of the controlled process 1 to. The system continues Connections 16, 17, for example the implementation of Tests of one of the microprocessors by the other as well as an exchange of information between the two Microprocessors 2, 3 enable. The tests are achieved in particular with the help of microinstructions that are contained in the memories 7 to 10 of each microprocessor 2, 3. It turns out that each microprocessor 2, 3 either can examine the other or can examine himself or

909842/0756909842/0756

beide Funktionen durchführen kann. Die Mikrobefehle für die Prüfung sind vorzugsweise im Festwertspeicher 8, 10 gespeichert, der jedem Mikroprozessor 2, 3 zugeordnet ist. Die Beschreibung der Wirkungsweise des Systems erreicht nun ein besseres Verständnis des erfindungsgemäßen Verfahrens zur Ablaufsteuerung sowie der Rolle der verschiedenen Elemente des Systems.can perform both functions. The micro-commands for the test are preferably in the read-only memory 8, 10 which is assigned to each microprocessor 2, 3. The description of the operation of the system has now reached a better understanding of the method of the invention for flow control as well as the role of the various elements of the system.

Der Steuerbus 4 empfängt die inkrementeilen Steuersignale, die abwechselnd von den beiden identischen Mikroprozessoren kommen, die beispielsweise synchron arbeiten. Die beiden Mikroprozessoren 2, 3 sind parallel über den Ausgangsspeicher geschaltet, der vorteilhaft ein Stellglied des Vorgangs sein kann. Wenn eine Prüfung zeigt, daß einer der Mikroprozessoren 2,3 fehlerhafte Wirkungsweise besitzt, erzeugt dieser Mikroprozessor keine Inkrementierungs-Befehle mehr. Dieser andere Mikroprozessor stellt nunmehr allein die Steuerung des Ablaufs des Vorgangs mit doppelter Taktfolge sicher. Diese Änderung der Taktfolge wird aufgrund von im Speicher des Mikroprozessors enthaltenen Befehlen bzw. Anweisungen erreicht. Diese Anweisungen ermöglichen einerseits die Abtrennung des fehlerhaften Mikroprozessors und andererseits die Verdopplung der Taktfolge des Mikroprozessors, der zur Steuerung des Vorgangs alleine verbleibt. Es gibt auf diese Weise keine Unterbrechung bzw. keinen Stillstand bei der Steuerung des Vorgangs,und zwar aufgrund der Tatsache,daß jeder Mikroprozessor zu jedem Augenblick die gleiche Steuerung wie der andere Mikroprozessor durchführen kann.The control bus 4 receives the incremental control signals, which come alternately from the two identical microprocessors that work synchronously, for example. The two Microprocessors 2, 3 are connected in parallel across the output memory, which is advantageously an actuator of the Operation can be. If an examination shows that someone the microprocessors 2,3 has incorrect operation, this microprocessor does not generate any incrementing commands more. This other microprocessor is now solely responsible for controlling the sequence of the process with double Cycle sequence safe. This change in clock sequence will achieved on the basis of commands or instructions contained in the memory of the microprocessor. These instructions enable on the one hand the separation of the faulty microprocessor and on the other hand the doubling of the Clock sequence of the microprocessor that controls the process remains alone. In this way there is no interruption or standstill in the control of the process, and although due to the fact that every microprocessor too the same control as the other microprocessor at every moment can perform.

Ö09842/0756Ö09842 / 0756

-1O--1O-

In Pig. 2 ist der Verlauf der inkrementeIlen Steuersignale dargestellt, die im System wirken.In Pig. 2 is the course of the incremental control signals that act in the system.

Im Signalverlauf a sind . Impulse I. dargestellt, die die inkrementeIlen Steuersignale für die Ablaufsteuerung des Vorgangs wiedergeben, die beispielsweise vom Mikroprozessor 2 bzw. dessen Einheit 5 stammen. Der Signalverlauf b zeigt in gleicher Weise Impulse "L^, die die inkrementellen Steuersignale zur Ablaufsteuerung des Vorgangs wiedergeben,die beispielsweise vom Mikroprozessor bzw. dessen Einheit 6 stammen. Zwischen jedem der Impulse stellt jeder Mikroprozessor 2, 3 die Durchführung des Eingangsprogramms sicher, das über die Einheit 11 eingegeben ist. Bei den Signalverläufen ist angenommen, daß die beiden Mikroprozessoren 2, 3 in synchroner Weise arbeiten. Der Vorgang 1 erhält nun abwechselnd über den Steuerbus 4 Steuersignale, die von jedem Mikroprozessor 2, stammen, und zwar mit einer Taktfolge, die doppelt so groß ist wie die der Impulse I- und I₂* Die Impulse I, des Signalverlaufs c zeigen den Taktablauf der Steuerung des Vorgangs unter Berücksichtigung des Taktablaufs der Steuersignale, die von jedem der MikroprozessorvTstammen. Auf diese Weise empfängt beispielsweise, wenn jeder Mikroprozessor 2,mit einer Taktfolge von 600 ms arbeitet, der Vorgang 1 inkrementeile Steuersignale mit einer Taktfolge von 300 ms. Wenn einer der Mikroprozessoren sich als Folge einer Prüfung als fehlerhaft erweist, stellt der andere Mikroprozessor alleine die Steuerung des Vorgangs sicher, und zwar mit einer Taktfolge, die der der Impulse entspricht. Diese Taktfolge ist doppelt so groß wie die, die der Mikroprozessor besitzt, bevor sich die FehlerhaftigkeitIn the waveform a are. Pulses I. are shown, which reproduce the incremental control signals for the sequence control of the process, which originate, for example, from the microprocessor 2 or its unit 5. The signal curve b shows in the same way pulses "L ^, which reproduce the incremental control signals for the sequence control of the process, which originate, for example, from the microprocessor or its unit 6. Between each of the pulses, each microprocessor 2, 3 ensures that the input program is carried out is entered via the unit 11. The signal curves assume that the two microprocessors 2, 3 operate in a synchronous manner , which is twice as large as that of the pulses I- and I ₂ * The pulses I, of the signal curve c show the timing of the control of the process, taking into account the timing of the control signals originating from each of the microprocessor each microprocessor 2, works with a clock sequence of 600 ms, the process 1 incremental control signals with a clock rate of 300 ms. If one of the microprocessors proves to be defective as a result of a test, the other microprocessor alone ensures control of the process, with a clock sequence that corresponds to that of the pulses. This clock sequence is twice as large as the one that the microprocessor had before the error occurred

909842/0756909842/0756

gezeigt hat. Daher muß jeder Mikroprozessor 2, 3 für den Fehlerfall des anderen Mikroprozessors den Ablauf des Eingangsprogramms mit einer Geschwindigkeit sicherstellen können, die gegenüber derjenigen verdoppelt ist, die zu Anfang vorgesehen ist. Selbstverständlich können die Impulse I, und I₃ die in Fig.3 mit gleicher Polarität dargestellt sind, entgegengesetzte Polarität besitzen.has shown. Therefore, in the event of a fault in the other microprocessor, each microprocessor 2, 3 must be able to ensure the execution of the input program at a speed which is doubled compared to that which is provided at the beginning. Of course, the pulses I 1 and I _3, which are shown in FIG. 3 with the same polarity, can have opposite polarity.

Das beschriebene System ermöglicht es, die oben genannte Aufgabe zu erfüllen und ermöglicht es insbesondere ein Auslösen eines der Mikroprozessoren als Folge der Fehlerhaftigkeit des anderen Mikroprozessors zu vermeiden. Das Verfahren und das System besitzt dadurch, daß ein Auslösen eines der Mikroprozessoren vermieden ist, sehr große Sicherheit bezüglich des normalen Ablaufs des Vorgangs. Da im Fehlerfall keine Auslösung erforderlich ist, setzt sich nämlich der gesteuerte Vorgang mit normalem Ablauf fort, ohne daß die Gefahr eines Fehlers bei der Wiederaufnahme des Ablaufs des Vorgangs als Folge eines Fehlers bei einem der Mikroprozessoren besteht.The system described enables the above-mentioned object to be achieved and, in particular, enables a To avoid triggering one of the microprocessors as a result of the failure of the other microprocessor. That The method and system are very large in that one of the microprocessors is prevented from tripping Security of the normal course of the process. Since no triggering is required in the event of a fault, namely, the controlled process continues as normal without the risk of an error when resuming the operation is the result of an error in one of the microprocessors.

909842/0756909842/0756

Claims

Expectations

1.) Procedure for the sequence control of an industrial process, characterized,

that on the same control bus of the operation incremental

Control signals are carried out alternately by two identical ones Control devices connected in parallel to each other come in a synchronous or asynchronous manner act and

that each of the control devices is checked so that if the test of one of the control devices a faulty Operation results, the other control device the process based on the last control command of the faulty Control device with double clock controls alone.

2. A method for sequence control according to claim 1, characterized characterized in that one of the control devices is checked with the aid of the other and vice versa.

3. A method for sequence control according to claim 2, characterized characterized in that in the event of a negative test of one of the control devices by the other, the non-defective one Control device disconnects the faulty control device after it has determined its own correct mode of operation has verified by means of a self-examination.

41O- {B 6296} -MeF

S09842/0756S09842 / 0756

4. The method for sequence control according to claim 1, characterized characterized in that each control device checks itself during the course of the process.

5. A method for sequence control according to claim!, Characterized characterized in that, on the one hand, each control device checks itself during the course of the process and that on the other hand, each control device is checked with the aid of the other and vice versa.

6. A method for sequence control according to one of claims 2 b_jLs 5, characterized in that the two control devices work with the same clock sequence and are synchronous.

7. System for sequence control of an industrial process, characterized in that

that two identical incremental control devices (2, 3) are connected to the same control bus (4) of process (1),

that the two control devices (2, 3) are connected in parallel to one another and in a synchronous or asynchronous manner work alternately in such a way that one of the control devices (2, 3) controls the process individually as a result of a test, which determines the faultiness of the other control device (3, 2), and with a double clock sequence compared to that works with which each control device (2, 3) works before the defect.

8. System for sequence control according to claim 8, characterized in that that the two control devices are microprocessors (2, 3).

909842/0756

9. Sequence control system according to claim 8 _f, characterized in that each microprocessor (2, 3) has a memory (8, 10) in which microinstructions for tests from one of the microprocessors (2, 3) are stored by another and vice versa .

10. A sequence control system according to claim 8, characterized in that each microprocessor (2, 3) has one Memory (8, 1O) in which the microinstructions for individual tests of each microprocessor (2, 3) are stored are.

11. System for sequence control according to claim 8, characterized characterized in that each microprocessor (2, 3) contains a memory (8, 10) in which the microinstructions for individual testing of each microprocessor (2, 3) as well as microinstructions for testing one microprocessor (2, 3) are saved by the other.

12. System for sequence control according to one of the claims to 11, characterized in that the memory is a read-only memory (8, 10) is.

13. System for sequence control according to claim 12, characterized in that each microprocessor (2, 3) one Has memory (7, 8) in which the control commands for the sequence control of the process (1) and at least one Control command for disconnecting the microprocessor {2, 3) are stored, which was recognized as faulty after a test is.

14. System for sequence control according to claim 13, characterized in that that the two microprocessors (2, 3) work with the same clock sequence and are synchronous.

S09842 / 075 €