DE2907170C3

DE2907170C3 - Clock generator with switchable clock frequency for a data processing system

Info

Publication number: DE2907170C3
Application number: DE19792907170
Authority: DE
Inventors: Frank 8000 München Urbigkeit
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1979-02-23
Filing date: 1979-02-23
Publication date: 1981-08-20
Also published as: DE2907170A1; DE2907170B2

Description

1010

Die Erfindung bezieht sich auf einen Taktgenerator mit umschaltbarer Taktfrequenz für eine daten verarbeitende Anlage, mit zu einem Ringzähler geschalteten, als bistabile Kippschaltungen ausgebildeten Taktstufen, die in fester Phasenlage zueinander stehende Taktsignale abgeben, und mit einer Oszillatoreinheit zum Erzeugen von die Taktfrequenz bestimmenden Zählimpulsen.The invention relates to a clock generator with a switchable clock frequency for a data processor System with clock stages connected to a ring counter, designed as bistable flip-flops, which Output clock signals that are in a fixed phase relation to one another, and with an oscillator unit for generating them of the counting pulses determining the clock frequency.

Für Datenverarbeitungsanlagen ist es bekannt, zum Erzeugen des Systemtaktes mit einer Mehrzahl von abgeleiteten, in einer vorgegebenen Phasenlage zueinander stehenden Taktsignalen einen Taktgenerator zu verwenden, der aus einem Oszillator zum Erzeugen von Oszillatortaktsignalen und aus einem davon getakteten, zu einem Ring geschlossenen Ring-Schieberegister aufgebaut ist Dieses Schieberegister ist darüber hinaus häufig im Start-Stop-Betrieb gezielt an einzelnen Stufen anzuhalten und asynchron und möglichst verzögerungsfrei erneut zu starten (DE-PS 26 19 445).For data processing systems it is known to generate the system clock with a plurality of derived, in a predetermined phase position to each other clock signals to a clock generator use, which consists of an oscillator for generating oscillator clock signals and one of them clocked, This shift register is built into a closed ring shift register often in start-stop operation to stop at individual stages and asynchronously and with as little delay as possible to start again (DE-PS 26 19 445).

Für einen solchen Oszillator kommen an sich verschiedene bekannte Oszillatorprinzipien in Betracht, Jo wie ein Laufzeitoszillator oder ein RC-Generator. Allerdings zeigen diese hier genannten Oszillatorprinzipien eine erhebliche Temperaturabhängigkeit. Darüber hinaus ist es gerade auch für Datenverarbeitungs- und digitale Steuerungseinrichtungen bekannt, auch die π Oszillatoren für die Takterzeugung mit integrierten Logikbausteinen aufzubauen, so daß für alle Einheiten eine einheitliche Schaltkreistechnik verwendet werden kann.Various known oscillator principles can be considered for such an oscillator, such as a time-of-flight oscillator or an RC generator. However, these oscillator principles mentioned here show a considerable temperature dependency. In addition, it is also known for data processing and digital control devices to also build the π oscillators for clock generation with integrated logic modules, so that uniform circuit technology can be used for all units.

Deshalb sind als Sonderschaltungen auch Oszillatoren für hohe Frequenzen bekannt, die zwei seriengekoppelte, invertierende Verknüpfungsglieder aufweisen. Bei einem dieser bekannten Oszillatoren ist jedes Verknüpfungsglied in sich über ein phasendrehendes, mindestens eine Resonanzstelle aufweisendes Rückkopplungsnetzwerk rückgekoppelt und bildet so eine Oszillatorstufe, die mit einer zweiten Oszillatorstufe über ein Bandfilter gekoppelt ist, dessen Teile jeweils einem der Rückkopplungsnetzwerke angehören. Mit einem derartigen Bandfilteroszillator erreicht man eine maximale Schwingfrequenz, die der reziproken Gatterlaufzeit nahekommt. Die Schwingfrequenz selbst ist durch die Eigenschaften der LC-Zweige bestimmt, sie ist allerdings verhältnismäßig temperaturabhängig (DE-PS 22 45 476).That is why oscillators for high frequencies are also known as special circuits, which have two series-coupled, have inverting logic elements. In one of these known oscillators, each link is a link in itself via a phase-rotating feedback network having at least one resonance point fed back and thus forms an oscillator stage, which is connected to a second oscillator stage via a band filter is coupled, the parts of which each belong to one of the feedback networks. With such a A band filter oscillator achieves a maximum oscillation frequency, that of the reciprocal gate delay comes close. The oscillation frequency itself is determined by the properties of the LC branches, but it is relatively temperature-dependent (DE-PS 22 45 476).

In komplexen Datenverarbeitungsanlagen kann nun häufiger das Problem auftreten, mit einem einzigen zentralen Taktgenerator verschiedene Steuereinheiten, insbesondere auch Prozessoren gegebenenfalls von einer einzigen Mikrobefehlssteuerung gesteuert zu betreiben. In diesem Fall benötigt man einen Taktgenerator, der unterschiedliche, an die Eigenschaften der gesteuerten Einheiten angepaßte Taktfrequenzen abgibt. Ais Beispiel wäre es denkbar, zwei Prozessoren mit unterschiedlicher Schaltkreistechnik oder verschiede- h^r> nc-r Prozeßlaufzeit gemeinsam von derselben Mikrobefehlssteuerung zu steuern. Der Taktgenerator ist dann im ungünstigsten Fall vor Bfgmn der Ausführung jeder Elementaroperation, in der einmal die gesamte Taktkette des Ringzählers durchlaufen wird, von einer Taktfrequenz auf die andere umzuschalten. Daneben könnte es jedoch auch denkbar sein, einen Prozessor mit hoher Leistung während kritischer Elementaroperationen ebenfalls mit einer niedrigeren Taktfrequenz zu steuern.In complex data processing systems, the problem of operating various control units, in particular also processors, possibly controlled by a single microinstruction controller, with a single central clock generator can now occur more frequently. In this case, a clock generator is required which emits different clock frequencies that are adapted to the properties of the controlled units. As an example, it would be conceivable to ^{jointly control two processors with different circuit technology or different r} > nc-r process runtimes by the same microinstruction controller. In the worst case, the clock generator must then be switched from one clock frequency to the other before each elementary operation is carried out in which the entire clock chain of the ring counter is run through. In addition, however, it could also be conceivable to control a processor with high performance during critical elementary operations likewise with a lower clock frequency.

Allgemein ergibt sich daraus die der Erfindung zugrundeliegende Aufgabe, einen Taktgenerator der eingangs genannten Art derart auszubilden, daß er bei hoher Frequenzstabilität während eines bestimmten Grundtaktes möglichst verlustfrei von einer Oszillatorfrequenz auf eine von mehreren anderen, gesteuert durch Auswahlsignale, umschaltbar ist und einen Frequenzabgleich zuläßt.In general, this results in the object on which the invention is based, a clock generator of the to train initially mentioned type such that it is at high frequency stability during a certain The basic clock is controlled from one oscillator frequency to one of several others with as little loss as possible by selection signals, is switchable and allows a frequency adjustment.

Das Problem dabei sind die unterschiedlichen geforderten Eigenschaften, insbesondere hinsichtlich der Stabilität bei hoher Schwingfrequenz und hinsichtlich des guten Anschwingverhaltens. Denn die bekannten Oszillatoren erfüllen jeweils nur eine dieser Bedingungen So sind quarzgesteuerte Oszillatoren sehr frequenzstabil, andererseits sind sie, wenn sie auf verschiedene Oszillatorfrequenzen abgestimmt sind, nicht ohne erheblichen Anschwingverlust umschaltbar. Andere Oszillatoren wiederum, wie über Logikbausteine gegengekoppelte Laufzeitleitungen ermöglichen zwar Lösungen mit geringen Anschwingverlusten, jedoch kann mit ihnen die geforderte Frequenzstabilität nicht erreicht werden. Hauptursache dafür sind Änderungen der Umgebungstemperatur und Alterungserscheinungen, die sich auf das Laufzeitverhalten auswirken. Beim Laufzeitoszillator kommt noch hinzu, daß eine weitere häufig erhobene Forderung, die Schwingfrequenz z. B. für Prüfzwecke etwa in einem Bereich von ±!0% variieren zu können, nicht zufriedenstellend zu lösen ist.The problem here is the different properties required, especially with regard to the stability at high oscillation frequencies and with regard to the good oscillation behavior. Because the known Oscillators only fulfill one of these conditions. So crystal controlled oscillators are very good frequency stable, on the other hand, if they are tuned to different oscillator frequencies, not switchable without considerable loss of oscillation. Other oscillators in turn, such as via logic modules counter-coupled delay lines allow solutions with low oscillation losses, however, the required frequency stability cannot be achieved with them. The main cause of this are Changes in the ambient temperature and signs of aging that affect the runtime behavior impact. In the case of the time-of-flight oscillator, there is another requirement that is frequently raised, the Vibration frequency z. B. to be able to vary approximately in a range of ±! 0% for test purposes, not can be satisfactorily resolved.

Gemäß der Erfindung wird die vorangehend genannte Aufgabe bei einem Taktgenerator der eingangs genannten Art dadurch gelöst, daß die Oszillatoreinheit eine der Zahl der unterschiedlich wählbaren Taktfrequenzen entsprechende Anzahl von wahlweise aktivierbaren, am Ausgang jeweils über ein Schaltnetz mit ODER-Funktion, das ein Oszillatorsignal abgibt, untereinander verbundene Bandfilteroszillatoren unterschiedlicher Schwingfrequenz mit jeweils zwei, ein digitales Schaltglied als Verstärkerelement aufweisenden und über einen Übertrager induktiv gekoppelten Oszillatorstufen und ein Umschaltenetzwerk besitzt, dem die Taktfrequenz festlegende Auswahlsignale zuführbar sind und in dem jedem Oszillator eine mit ihrem Ausgang über Koppeldioden direkt mit dem Rückkopplungszweig einer der Oszillatorstufen verbundene bistabile Steuerkippstufe für den Betriebszustand zugeordnet ist, in deren den Setzeingängen zugeordneter Eingangsschaltung unmittelbar und in deren den Rücksetzeingängen zugeordneter zweiter Eingangsschaltung über eine Verzögerungsschaltung jeweils verzögert das Oszillatorsignal mit den Auswahlsignalen derart verknüpft ist, daß bei einem Umschaltvorgang von den Steuerkippstufen in der Nullphase des Oszillatorsignals zunächst der aktive Bandfilteroszillator angehalten und anschließend ein anderer, auf die umzuschaltende Oszillatorfrequenz abgestimmter Bandfilteroszillator gestartet wird.According to the invention, the above-mentioned object is achieved in a clock generator as initially described mentioned type solved in that the oscillator unit one of the number of different selectable clock frequencies corresponding number of optionally activatable, each with a switching network at the output OR function that emits an oscillator signal, interconnected band filter oscillators of different types Oscillation frequency with two each, having a digital switching element as an amplifier element and has oscillator stages inductively coupled via a transformer and a switching network, to which the clock frequency-defining selection signals can be fed and in which one with each oscillator their output connected directly to the feedback branch of one of the oscillator stages via coupling diodes bistable control flip-flop is assigned for the operating state, in which the set inputs are assigned Input circuit directly and in its second input circuit assigned to the reset inputs The oscillator signal is delayed with the selection signals via a delay circuit is linked in such a way that when switching from the control trigger stages in the zero phase of the Oscillator signal, the active bandpass filter oscillator is stopped first and then another one to the to be switched oscillator frequency tuned band filter oscillator is started.

bei dieser Lösung ist also ein Umschaltenetzwerk vorgesehen, mit dem Auswahlsignale für die Oszillatorfrequenz, die beispielsweise in einem der eingangs genannten Anwendungsfälle aus einem Mikrobefehls«)-In this solution, a switching network is provided with the selection signals for the oscillator frequency, which, for example, in one of the applications mentioned above from a micro-command «) -

de abgeleitet sind und bereits vor Ausführung einer Elementaroperation auftreten, zeitlich so bewertet werden, daß den einzelnen Oszillatoren während der Nullphase des Oszillatorsignals Steuerimpulse zuführbar sind. Diese Steuerimpulse, die je nach ihrer Betriebslage einen bisher aktiven Bandfilteroszillator anhalten un.l zeitlich versetzt dann einen anderen Bandfilteroszillator anschwingen lassen, werden dabei unmittelbar über Koppeldioden in den Rückkopplungszweig der jeweils betroffenen Oszillatoren eingekoppelt. Hierfür können beispielsweise auch Schottky-Dioden mit sehr kurzer Schaltzeit und kleiner Flußspannung dann eingesetzt werden, wenn die Anschwingverluste angepaßt an eine schnelle Schaltkreistechnik besonders gering sein müssen.de are derived and occur even before an elementary operation is carried out, timed in this way that the individual oscillators can be fed control pulses during the zero phase of the oscillator signal are. These control pulses, depending on their operating position, create a band filter oscillator that was previously active stop and then let another band filter oscillator oscillate at a different time coupled directly via coupling diodes into the feedback branch of the oscillators concerned in each case. For example, Schottky diodes with a very short switching time and low forward voltage can also be used for this purpose can be used when the build-up losses are adapted to fast circuit technology must be particularly low.

Wie in einem Unteranspruch beschrieber., läßt sich die Frequenzstabilisierung der Bandfilteroszillatoren verhältnismäßig einfach dadurch erreichen, daß temperaturabhängige Schwingkreiskapazitäten eingesetzt werden. Diese werden dem Bandfilteroszillator so zugeschaltet, daß sie den Temperaturgang des Oszillatorschaltkreises kompensieren. So ist es möglich, auch einen freilaufenden Oszillator zu verwenden. Mit den schnell schaltenden Koppeldioden lassen sich solche Bandfilteroszillatoren dann auch so starten, daß bereits das erste nach dem Startvorgang abgegebene Taktsignal auswertbar ist. Beim Bandfilteroszillator ist die zusätzliche Startbeschleunigung in der Anschwingphase dadurch bedingt, daß inn; Moment des Anschwingens eine erhöhte Stromänderung in den Übertragerinduktivitäten auftritt. Darüber hinaus hat man es mit der den Rücksetzeingängen der Steuerkippstufen vorgeschalteten Verzögerungsschaltung in der Hand, den Startzeitpunkt festzulegen und damit je nach Anwendungsfall die erste Schwingperiode nach dem Starten länger, kürzer oder gleich der Folgeperiodenzeit einzustellen.As described in a dependent claim, the frequency stabilization of the band filter oscillators relatively easy to achieve that temperature-dependent resonant circuit capacities are used will. These are connected to the band filter oscillator in such a way that they match the temperature response of the oscillator circuit compensate. So it is possible to use a free-running oscillator. With the With fast switching coupling diodes, such band filter oscillators can then also be started in such a way that already the first clock signal emitted after the starting process can be evaluated. The band filter oscillator is additional starting acceleration in the starting phase due to the fact that inn; Moment of oscillation an increased current change occurs in the transformer inductances. In addition, you have it with the Reset inputs of the control flip-flops upstream delay circuit in hand, the start time and thus, depending on the application, the first oscillation period after starting is longer, shorter or set equal to the following period.

Logikbausteine weisen bekanntlich hinsichtlich ihrer elektrischen Parameter innerhalb vorgegebener Toleranzen eine gewisse Streuung auf. Gemäß einer Weiterbildung der Erfindung läßt sich diese Streuung dadurch ausschalten und ein definiertes Abgleichen der Anschwingverluste und damit das Einstellen der Anschwingperiode dadurch erleichtern, daß an den Rückkopplungszweig der gesteuerten Oszillatorstufe eines Bandfilterosillators ein andererseits an Masse liegender Abgleichkondensator angeschlossen ist, den man entsprechend dimensioniert Andere Weiterbildungen sind in weiteren Unteransprüchen gekennzeichnet.As is known, logic modules have specified tolerances with regard to their electrical parameters a certain spread. According to a further development of the invention, this spread can be thereby switch off and a defined adjustment of the oscillation losses and thus the setting of the Facilitate the build-up period by connecting to the feedback branch of the controlled oscillator stage a band filter oscillator, on the other hand, connected to ground adjustment capacitor, the one dimensioned accordingly. Other developments are characterized in further subclaims.

Ein Ausführungsbeispiel der Erfindung wird im folgenden an Hand der Zeichnung näher erläutert. Dabei zeigtAn embodiment of the invention is explained in more detail below with reference to the drawing. It shows

F i g. 1 ein Blockschaltbild eines bekannten Taktgenerators für eine datenverarbeitende Anlage mit einem Ringzähler und einer die Zählimpulse liefernden Oszillatoreinheit,F i g. 1 is a block diagram of a known clock generator for a data processing system with a Ring counter and an oscillator unit delivering the counting pulses,

F i g. 2 ein Blockschaltbild eines Ausführungsbeispiels für eine erfindungsgemäß ausgebildete Oszillatoreinheit mit zwei durch ein Umschaltenetzwerk wahlweise aktivierbaren Oszillatoren,F i g. 2 shows a block diagram of an exemplary embodiment for an oscillator unit designed according to the invention with two oscillators that can be optionally activated by a switching network,

Fig.3 ein Schema mit Impulsdiagrammen zur Erläuterung des Umschaltevorganges von schneller auf langsame Oszillatorfrequenz und3 shows a scheme with pulse diagrams for Explanation of the switching process from faster to slow oscillator frequency and

Fig.4 ein entsprechendes Schema mit Impulsdiagrammen zur Erläuterung des umgekehrten Umschaltevorganges. 4 shows a corresponding scheme with pulse diagrams to explain the reverse switching process.

Das in F i g. 1 dargestellte Blockschaltbild eines bekannten Taktgenerators enthält einen Ringzähler mit einer ersten Gruppe von D-Flipflops, die als bistabile Taktstufen TiG bis T5G Grundtakte 7"I bis TS erzeugen. Zwischen zwei Taktstufen dieser ersten Gruppe ist jeweils ein D-Flipflop aus einer zweiten Gruppe von Taktstufen Ti VGbis T5 VGgeschaltet, die jeweils einen der verzögerten zweiten Grundtakte Ti V bis rSVabgeben.The in Fig. 1 shows a block diagram of a known clock generator contains a ring counter with a first group of D flip-flops, which generate basic clocks 7 "I to TS as bistable clock stages TiG to T5G. Between two clock stages of this first group there is a D flip-flop from a second group of Clock stages Ti VG to T5 VG switched, each of which emits one of the delayed second basic clocks Ti V to rSV.

Die Zählimpulse für den Ringzähler liefert eine Oszillatoreinheit O. Dabei wird jede der beiden Gruppen von Taktstufen FlGbis FSGbzw. Tl VG bisThe counting pulses for the ring counter are supplied by an oscillator unit O. Each of the two groups of clock stages FlG to FSGbzw. Tl VG to

ίο TSVG getrennt mit zueinander um eine halbe Takiperiode phasenverschobenen Zählimpulsen OSCA-N bzw. OSCB-N angesteuert Wie noch zu erläutern sein wird, soll diese Oszillatoreinheit O, im wesentlichen verlustfrei umschaltbar, Zählimpulse mit zwei unterschiedlichen Oszillatorfrequenzen liefern. Uit! dies zu ermöglichen, wird der Oszillatoreinheit O das invertierte positive Ausgangssignal TS-N der fünften Taktstufe T5G der ersten Gruppe und der von der fünften Taktstufe T5VG der zweiten Gruppe abgegebene Grundtakt 7"5V als invertiertes Signal T5 V-N zugeführt.ίο TSVG will be driven separately with mutually phase-shifted by half a Takiperiode counts OSCA-N or N-OSCB As explained in more, should this oscillator unit O, substantially lossless switchable to supply counting pulses with two different oscillator frequencies. Uit! To make this possible, the oscillator unit O is supplied with the inverted positive output signal TS-N of the fifth clock stage T5G of the first group and the basic clock 7 "5V output by the fifth clock stage T5VG of the second group as an inverted signal T 5 VN .

In Fig. 1 ist darüber hinaus dargestellt daß dieser Taktgenerator als Start-Stop-Generator zu betreiben ist. Er enthält dazu zwei an die D-Eingänge der ersten Taktstufe TlG in der Kette angeschlossene bistabile D-Kippstufen STARTl bzw. STOPVi. Damit ist der Taktgenerator vor der Abgabe des ersten Grundtaktes TX mit einem der Stopkippstufe STOPVi zugeführten Haltesignal STW-Panzuhalten und dann mit einem der Startkippstufe STARTi zugeführten Anlaufsignal START-N erneut zu starten. Darüber hinaus ist in F i g. 1 angedeutet, daß sämtliche Kippstufen mit einem Rücksetzimpuls RESET-P in einen definierten Ausgangszustand zu setzen sind.In Fig. 1 it is also shown that this clock generator is to be operated as a start-stop generator. For this purpose, it contains two bistable D flip-flops STARTl and STOPVi connected to the D inputs of the first clock stage T1G in the chain. The clock generator must thus be restarted before the first basic clock pulse TX is output with a stop signal STW-Panzuhalten fed to the stop flip-flop STOPVi and then with a start- up signal START-N fed to the start flip-flop STARTi. In addition, in FIG. 1 indicated that all flip-flops are to be set to a defined initial state with a reset pulse RESET-P.

Ein solcher Taktgenerator für fünf Grundtakte Ti bis TS und weitere fünf dazu versetzte Grundtakte T1 Vbis TSV kann dazu eingesetzt werden, die jeweils zueinander versetzten Taktimpulse zu erzeugen, die während des Ablaufes einer Elementaroperation in einem mikroprogrammgesteuerten Prozessor einer datenverarbeitenden Anlage benötigt werden. Wenn nun ein solcher Taktgenerator gemeinsam für Prozessoren unterschiedlicher Schaltkreistechnik, also auch unterschiedlichem Maschinenzyklus eingesetzt wird, dann muß er an der Grenze zweier aufeinanderfolgender Elementaroperationen, d. h. vor Beginn eines neuen Zählzyklus möglichst verlustfrei von einer Oszillatorfrequenz auf eine andere, also von schnell auf langsam oder umgekehrt umschaltbar sein. Der Umschaltvorgang sollSuch a clock generator for five basic clocks Ti to TS and another five staggered basic clocks T 1 Vbis TSV can be used to generate the mutually offset clock pulses that are required during the course of an elementary operation in a microprogram-controlled processor of a data processing system. If such a clock generator is used jointly for processors with different circuit technology, i.e. also different machine cycles, then it must be passed from one oscillator frequency to another with as little loss as possible, i.e. from fast to slow or vice versa, at the boundary of two successive elementary operations, i.e. before the start of a new counting cycle be switchable. The switching process should

so hier mikroprogrammgesteuert von einer nicht dargestellten Mikroprogrammsteuerung der datenverarbeitenden Anlage während eines Grundtaktes, hier des fünften versetzten Grundtaktes Γ5 V" ausgelöst werden. Abgeleitet von einem Mikrobefehlscode erzeugt die Mikroprogrammsteuerung ein Auswahlsignal EOL-N für die Oszillatorfrequenz, dessen Zustand bestimmt ob die anschließende Ausführung dieser Elementaroperation langsam oder schnell ablaufen solL
In F i g. 2 ist nun ein Beispiel für eine Oszillatoreinheit O dargestellt die in dieser Weise mikroprogrammgesteuert von einer Oszillatorfrequenz auf eine andere umschaltbar ist Sie enthält zwei Oszillatoren OSC1 und OSC2, die auf die hohe bzw. die niedrige Oszillatorfrequenz abgestimmt sind. Ein diesen Oszillatoren vorgeschaltetes Umschaltenetzwerk SN wertet das ihm zugeführte Auswahlsignal EOL-N für die Oszillatorfrequenz jeweils vor Beginn einer neuen Elementaroperation, also zum Zeitpunkt des fünften versetztenso here microprogram-controlled by an unillustrated microprogram control of the data processing system during a basic clock, here the fifth offset basic clock Γ5 V "be triggered. Derived from a micro-code, the micro program control generates a select signal EOL-N for the oscillator frequency, the state of which determines whether the subsequent execution of this Elementary operations should be slow or fast
In Fig. 2 now shows an example of an oscillator unit O which can be switched from one oscillator frequency to another under microprogram control in this way. It contains two oscillators OSC 1 and OSC2 which are tuned to the high and low oscillator frequencies, respectively. A switching network SN connected upstream of these oscillators evaluates the selection signal EOL-N supplied to it for the oscillator frequency before the start of a new elementary operation, that is to say at the time of the fifth offset

Grundtaktes Τ5 V aus und schaltet gegebenenfalls von dem einen auf den anderen Oszillator um.Basic clock rate Τ5 V and switches from one to the other oscillator if necessary.

Dazu wird einem ersten UND-Glied UG1 dieses Netzwerkes das Auswahlsignal EOL-N und einem zweiten UND-Glied UG 2 das invertierte positive Ausgangssignal TS-N der fünften Taktstufe T5G der ersten Gruppe zugeführt. Die zweiten Eingänge dieser beiden UND-Glieder UGi und UG 2 sind nicht beschaltet bzw. stellen einen Prüfsignaleingang dar. In Fig. 2 sind im übrigen mehrere derartiger Prüfsignaleingänge dargestellt und jeweils mit " bezeichnet. Gemeinsam ist ihnen, daß alle diese Eingänge für den normalen Betrieb ohne Bedeutung sind. Die Funktion der so zuführbaren unterschiedlichen Prüfsignale wird aus der nachfolgenden Schilderung aus sich heraus verständlich, so daß auf ihre Bedeutung an entsprechender Stelle nicht immer eigens hingewiesen wird.For this purpose, the selection signal EOL-N is fed to a first AND element UG 1 of this network and the inverted positive output signal TS-N of the fifth clock stage T5G of the first group is fed to a second AND element UG 2. The second inputs of these two AND elements UGi and UG 2 are not connected or represent a test signal input. In addition, several such test signal inputs are shown in FIG The function of the different test signals that can be supplied in this way is self-explanatory from the following description, so that their meaning is not always specifically pointed out at the appropriate point.

Das erste UND-Glied UG1 besitzt zwei zueinander invertiert ausgeführte Ausgänge, die jeweils an einem invertierten Eingang eines von zwei weiteren UND-Gliedern UG 3 bzw. UG 4 angeschlossen sind. Die zweiten Eingänge dieser beiden UND-Glieder sind mit dem einzigen Ausgang des zweiten UND-Gliedes UG 2 verbunden. Damit wird im dritten bzw. vierten UND-Glied das Auswahlsignal EOL-N für die Oszillatorfrequenz mit dem invertierten Ausgangssignal TS-N der fünften Taktstufe T5G verknüpft und an den invertierten Ausgängen der beiden UND-Glieder UG 3 bzw. UG 4 jeweils ein mit dem Taktraster synchronisiertes Auswahlsignai OL-N bzw. OS-N für niedrige bzw. hohe Oszillatorfrequenz abgegeben.The first AND element UG 1 has two mutually inverted outputs which are each connected to an inverted input of one of two further AND elements UG 3 or UG 4. The second inputs of these two AND elements are connected to the single output of the second AND element UG 2 . Thus, in the third or fourth AND element, the selection signal EOL-N for the oscillator frequency is linked to the inverted output signal TS-N of the fifth clock stage T5G and at the inverted outputs of the two AND elements UG 3 and UG 4, respectively, one with the Clock grid synchronized selection signals OL-N or OS-N for low or high oscillator frequency emitted.

Das Umschaltenetzwerk SN enthält darüber hinaus zwei Steuerkippstufen 5FFl und SFF2, die als UN D-ODER-Glieder ausgebildet sind. Setzeingänge S bzw. Rücksetzeingänge R sind jeweils über Eingangs-UND-Schaltungen miteinander verknüpft. Ein invertierter Ausgang der Ausgangs-ODER-Stufe ist auf den Rücksetzeingang R zurückgeführt, so daß sich jede Steuerkippstufe SFFl und SFF2 selbst hält. Die Steuerkippstufen SFFl bzw. SFF 2 liefern an ihrem Normalausgang ein Löschsignal STOP i—P bzw. STOP2-P für jeweils einen angeschlossenen Oszillator OSCl bzw. OSC 2. The switchover network SN also contains two control flip-flops 5FF1 and SFF2, which are designed as UN D-OR elements. Set inputs S and reset inputs R are linked to one another via input AND circuits. An inverted output of the output OR stage is fed back to the reset input R , so that each control flip-flop SFF1 and SFF2 holds itself. The control flip-flops SFF1 or SFF 2 deliver a cancel signal STOP i-P or STOP2-P for a connected oscillator OSCl or OSC 2 at their normal output.

Erzeugt werden diese Löschsignale STOPi-P bzw. STOP2-P durch die den Setzeingängen S bzw. den Rücksetzeingängen R der Steuerkippstufen SFFl, SFF2 zugeführten Signale. Gesetzt wird die erste Steuerkippstufe SFFl, die den ersten Oszillator OSCl mit der höheren Oszillatorfrequenz deaktiviert, mit dem vom dritten UND-Glied UG 3 abgegebenen Auswahlsignal OL-N für niedrige Oszillatorfrequenz, dem fünften versetzten Grundtakt TS V und einem Oszillaiorsigna! GSC-F, dessen Bedeutung noch erläutert wird. Der entsprechenden Eingangs-UND-Schaltung der zweiten Steuerkippstufe SFF2 sind parallel die beiden zuletzt genannten Signale und darüber hinaus das vom vierten UND-Glied UG 4 abgegebene Auswahlsignal OS-N für hohe Oszillatorfrequenz zugeführtThese cancel signals STOPi-P and STOP2-P are generated by the signals fed to the set inputs S and the reset inputs R of the control flip-flops SFF1, SFF2. The first control flip-flop SFFl, which deactivates the first oscillator OSCl with the higher oscillator frequency, is set with the selection signal OL-N for the low oscillator frequency emitted by the third AND element UG 3 , the fifth offset basic clock TS V and an oscillator signal! GSC-F, the meaning of which will be explained later. The corresponding input AND circuit of the second control flip-flop SFF2 is fed in parallel with the two last-mentioned signals and, in addition, the selection signal OS-N for high oscillator frequency emitted by the fourth AND element UG 4

Zum Rücksetzen der beiden Steuerkippstufen SFFl bzw. SFF2 ist an einen Rücksetzeingang R jeweils ein Netzwerk, bestehend aus einem weiteren UND-Glied UG 5 bzw. UG 6 und einem angeschlossenen Verzögerungsglied Di bzw. D 2 mit einstellbarer Verzögerungszeit angeschlossen. Diesen beiden UND-Gliedern UG 5 bzw. UG 6 werden eingangsseitig wiederum parallel der versetzte fünfte Grundtakt r5Vund das Oszillatorsignal OSC-P, sowie eines der beiden Auswahlsignale OL-N bzw. OS-N für niedrige bzw. hoheFor resetting the two Steuerkippstufen SFFl or SFF2 is connected to a reset input R of each of a network consisting of connected to a further AND gate UG 5 or UG 6 and an attached delay element Di and D 2 with adjustable delay time. The offset fifth basic clock r5V and the oscillator signal OSC-P, as well as one of the two selection signals OL-N or OS-N for low or high, are again fed in parallel to these two AND gates UG 5 and UG 6 on the input side Oszillatorfrequenz zugeführt. So wirkt eines der bewerteten Auswahlsignale in einem Fall — wie oben erläutert — auf Setzeingänge S einer der beiden Steuerkippstufen SFFl bzw. SFF2 unmittelbar ein, während das andere verzögert das Rücksetzen der anderen Steuerkippstufe auslöst.Oscillator frequency supplied. Thus, in one case - as explained above - one of the evaluated selection signals acts directly on set inputs S of one of the two control flip-flops SFF1 or SFF2, while the other triggers the resetting of the other control flip-flop with a delay.

Darüber hinaus ist den beiden Steuerkippstufen SFFl bzw. SFF2 ein erstes ODER-Glied OGl zugeordnet. Je eine seiner beiden zueinander inversen Ausgänge ist mit einem Rücksetzeingang R der ersten Steuerkippstufe SFFl bzw. einem weiteren Setzein-(»ang S der zweiten Steuerkippstufe SFF2 verbunden. Über dieses ODER-Glied OG1 wird dem Umschaltenetzwerk SN der bereits erläuterte Rücksetzimpuls RESET-Pm der Weise zugeführt, daß im zurückgesetzten Zustand des Taktgenerators immer der zweite Oszillator OSC 2 mit niedrigerer Oszillatorfrequenz deaktiviert ist Mit anderen Worten bedeutet dies, daß der Taktgenerator immer mit der hohen Taktfrequenz nach einem generellen Rücksetzen anläuft.In addition, a first OR element OG1 is assigned to the two control flip-flops SFF1 and SFF2. One of its two mutually inverse outputs is connected to a reset input R of the first control flip-flop SFF1 or a further setting input - (»ang S of the second control flip-flop SFF2. Via this OR element OG 1, the switching network SN receives the reset pulse RESET-Pm supplied in such a way that when the clock generator is reset, the second oscillator OSC 2 is always deactivated with a lower oscillator frequency. In other words, this means that the clock generator always starts at the high clock frequency after a general reset.

Die beiden an das beschriebene Umschaltenetzwerk SN angeschlossenen Oszillatoren OSCl bzw. OSC 2 sind, abgesehen von der Dimensionierung der einzelnen Bauteile, analog aufgebaut, deshalb ist in Fig.2 vereinfacht nur der Oszillator OSCl im Detail dargestellt Er besteht aus zwei Einzeloszillatoren mit je einem digitalen Schaltglied als verstärkendem Element, in einem Fall einem weiteren UND-Glied UG 7, im anderen Fall einem Inverter /. In Serie zu diesen Verstärkergliedern liegt jeweils ein Ohmscher Widerstand R 1 bzw. R 2, außerdem sind die Verstärkerelemente über die Abschlußwiderstände A3 bzw. RA an Betriebsspannung UB angeschlossen. Parallel zu den aus einem Verstärkerelement UG 7 bzw. / und den jeweiligen Rückkopplungswiderständen R 1 bzw. R 2 gebildeten Serienschaltungen liegen je zwei Schwingkreiskapazitäten C1 und C2 bzw. C3 und C4, die an die Primär- bzw. Sekundärseite eines Übertragers L mit Abgleichkern angeschlossen sind.The two oscillators OSCl or OSC 2 connected to the switching network SN described are, apart from the dimensioning of the individual components, constructed in an analog manner, so only the oscillator OSCl is shown in simplified form in FIG Switching element as an amplifying element, in one case a further AND element UG 7, in the other case an inverter /. In series with these amplifier elements there is an ohmic resistor R 1 and R 2, respectively, and the amplifier elements are connected to the operating voltage UB via the terminating resistors A3 and RA, respectively. In parallel to the series circuits formed from an amplifier element UG 7 and / or the respective feedback resistors R 1 and R 2 , there are two resonant circuit capacitances C1 and C2 or C3 and C4, which are connected to the primary or secondary side of a transformer L with a balancing core are.

Dieses Schaltungsprinzip ermöglicht wegen der hohen Kreisverstärkung die maximale Schwingfrequenz in der Nähe der reziproken Laufzeit der verstärkenden Elemente zu legen. Allerdings fordert der Anwendungsfall außerdem das verlustfreie Umschalten der beiden Oszillatoren OSCl bzw. OSC 2 mit Hilfe des erläuterten Umschaltcnetzwerkes, sowie eine hohe Frequenzstabilität.This circuit principle enables the maximum oscillation frequency due to the high loop gain to place near the reciprocal term of the reinforcing elements. However, the application also requires lossless switching between the two Oscillators OSCl or OSC 2 with the help of the switching network explained, as well as a high frequency stability.

Hier sind, um das bei Oszillatoren hoher Frequenz bekannte, nachteilige Verhalten in der Anschwingphase auszuschalten, zwei z. B. als Schottky-Dioden ausgebildete Koppeldioden Vl bzw. V2 vorgesehen, über die z.B. der Löschimpuls STOPi-P für den ersten Oszillator QSC1 direkt auch auf dessen Schwingkreis einwirkt An sich könnte ganz allgemein eine solche Diodenankopplung eingesetzt werden, Schottky-Dioden sind jedoch hier besonders vorteilhaft wegen ihrer kurzen Schaltzeit und einer kleinen Flußspannung, wenn die Schaltung in einer schnellen Schaltkreistechnik, beispielsweise in ECL-Technik mit kleinen Signalspannungen aufgebaut istIn order to eliminate the disadvantageous behavior in the starting phase known from high frequency oscillators, two z. B. designed as Schottky diodes coupling diodes Vl or V2 provided, via which, for example, the extinguishing pulse STOPi-P for the first oscillator QSC 1 also acts directly on its resonant circuit. In general, such a diode coupling could be used, but Schottky diodes are particularly advantageous here because of their short switching time and a small forward voltage if the circuit is constructed using fast circuit technology, for example in ECL technology with low signal voltages

Da über die Diodenkopplung der Löschimpuls STOPi-P in seinem einen Betriebszustand zum Stoppen des Oszillators und in seinem anderen zum Starten des Oszillators unmittelbar auf den Schwingkreis des Oszillators einwirkt, kann die bei diesem Bandfilteroszillator mögliche Startbeschleunigung voll ausgenutzt werden. Diese beruht darauf, daß im Moment des Anschwingens eine erhöhte Stromände- Since the extinguishing pulse STOPi-P acts directly on the oscillator's resonant circuit in its one operating state to stop the oscillator and in its other to start the oscillator via the diode coupling, the start acceleration possible with this bandpass filter oscillator can be fully utilized. This is based on the fact that at the moment of oscillation an increased current change

rung in der Schwingspule entsteht, so daß jeder der Oszillatoren OSCl bzw. OSC2 verlustfrei aus dem Stop- in den Schwingzustand übergeht.tion occurs in the voice coil, so that each of the oscillators OSCl or OSC2 passes from the stop to the oscillating state without loss.

Bekanntlich streuen die verwendeten aktiven Schaltglieder UG 7 bzw. / hinsichtlich ihrer elektrischen Parameter. Der dargestellte Oszillator ermöglicht es aber, die Anschwingverluste definiert abzugleichen. Je nach Anwendungsfall kann die erste Schwingperiode nach dem Starten länger, kürzer oder gleich der Folgeperiodenzeit eingestellt werden. Dafür dient eine weitere, zwischen dem Rückkopplungszweig und Masse angeordnete Kapazität C5, die je nach dem gewünschten Anwendungsfall entsprechend zu dimensionieren ist. Angehalten wird der Oszillator durch eine Änderung des Signalzustandes des Löschimpulses STOPi-P, wobei als einzige Verzögerung die Laufzeit der Koppetdioden Vl bzw. V 2 zu berücksichtigen ist.It is known that the active switching elements used UG 7 or / with regard to their electrical parameters vary. However, the oscillator shown makes it possible to adjust the oscillation losses in a defined manner. Depending on the application, the first oscillation period after starting can be set longer, shorter or equal to the subsequent period. A further capacitance C5, which is arranged between the feedback branch and ground and which is to be dimensioned according to the desired application, is used for this purpose. The oscillator is stopped is in the signal state of the erase pulse Stopi-P by a change, taking into account the only delay the maturity of the Koppetdioden Vl or V2.

Für die beiden Oszillatoren OSCl bzw. OSC2 ist weiterhin eine hohe Frequenzstabilität gefordert. Hauptstörgröße ist hier häufig eine wechselnde Umgebungstemperatur, die auf das Laufzeitverhalten der verstärkenden Glieder UG 7 bzw. / und die Schwingkreiseigenschaften einwirkt. Kompensieren läßt sich dies hier durch den Einsatz temperaturabhängiger Kondensatoren als Schwingkreiskapazitäten Cl₁ C2 bzw. C3 und CA. So erreicht man mit einfachen Mitteln die gewünschte Frequenzstabilität, die mit anderen Oszillatorschaltungen, wie RC-Generatoren oder Laufzeitoszillatoren nicht zu erhalten ist. Aus diesem Grund ist es hier möglich, in dem Oszillatorteil O freilaufende Oszillatoren trotz der hohen Forderungen hinsichtlich der Frequenzstabilität einzusetzen. A high frequency stability is still required for the two oscillators OSCl and OSC2. The main disturbance variable here is often a changing ambient temperature, which affects the runtime behavior of the amplifying links UG 7 and / or the properties of the resonant circuit. This can be compensated for by using temperature-dependent capacitors as resonant circuit capacitances Cl ₁ C2 or C3 and CA. In this way, the desired frequency stability can be achieved with simple means, which cannot be obtained with other oscillator circuits such as RC generators or time-of-flight oscillators. For this reason, it is possible here to use free-running oscillators in the oscillator part O despite the high requirements with regard to frequency stability.

Ein laufender Oszillator OSCl bzw. OSC 2 gibt sein Ausgangssignal OSCl-P bzw. OSC2-P jeweils an einem Ausgang des entsprechenden UND-Gliedes UG 7 ab. Diese Signalausgänge sind über ein zweites ODER-Glied OG 2 miteinander gekoppelt, so daß an dessen Ausgang als Oszillatorsignal OSC-P immer das Ausgangssignal OSCl-P bzw. ODC2-P des gerade aktivierten Oszillators auftritt. Dieses Oszillatorsignal OSC-P wird, wie oben erläutert, dem Umschaltenetzwerk SN intern wieder zugeführt und bewirkt einen eingephasten Umschaltvorgang in seiner Nullphase.A running oscillator OSCl or OSC 2 emits its output signal OSCl-P or OSC2-P at an output of the corresponding AND element UG 7 . These signal outputs are coupled via a second OR gate OG 2 together so that the currently active oscillator occurs at the output of an oscillator signal OSC-P always the output signal OSCl-P or P-ODC2. As explained above, this oscillator signal OSC-P is fed back internally to the switchover network SN and causes a phased switchover process in its zero phase.

Die Signalausgänge der beiden Oszillatoren OSCl, OSC 2 sind außerdem an Eingänge eines weiteren ODER-GLiedes OG 3 mit zwei zueinander inversen Ausgängen angeschlossen. An diesen Ausgängen liegt ein Netzwerk aus zwei weiteren UND-Gliedern UG 8 bzw. UG 9 und zwei weiteren Verzögerungsgliedern D 3 mit fest eingestellter Verzögerungszeit von beispielsweise 6 ns. Jeder Ausgang des dritten ODER-Gliedes UG 3 ist dabei jeweils mit einem Eingang eines der UND-Glieder, z. B. UG3 unmittelbar und mit einem Eingang des anderen UND-Gliedes UG 9 über eines der beiden Verzögerungsglieder D 3 verbunden. Auf diese Weise werden in diesem Netzwerk am Ausgang der UND-Glieder UG 8 und UG 9 die zueinander um eine halbe Taktperiode phasenverschobenen Zählimpulse OSG4-Nund OSCB-N für die ersten Taktstufen TlG bis T5G bzw. die zweiten Taktstufen ΓIVG bis TSVG erzeugtThe signal outputs of the two oscillators OSCl, OSC 2 are also connected to inputs of a further OR element OG 3 with two mutually inverse outputs. At these outputs there is a network of two further AND elements UG 8 or UG 9 and two further delay elements D 3 with a fixed delay time of, for example, 6 ns. Each output of the third OR element UG 3 is connected to an input of one of the AND elements, e.g. B. UG 3 directly and connected to an input of the other AND element UG 9 via one of the two delay elements D 3. In this way, the counting pulses OSG4-N and OSCB-N for the first clock stages TlG to T5G and the second clock stages ΓIVG to TSVG are generated in this network at the output of the AND gates UG 8 and UG 9

Die Wirkungsweise des an Hand von Fig.2 erläuterten Oszillatorteils O soll im folgenden an Hand der in F i g. 3 bzw. F i g. 4 dargestellten Impulsdiagramme erläutert werden. Dabei zeigt F i g. 3 zunächst den Fall, daß der Taktgenerator mit der höheren Oszillatorfrequenz betrieben wird und auf die langsamere Betriebsart umgeschaltet werden soll. Der ersteThe mode of operation of the oscillator part O explained with reference to FIG the in F i g. 3 and FIG. 4 illustrated pulse diagrams are explained. F i g. 3 first the Case that the clock generator with the higher oscillator frequency is operated and you want to switch to the slower operating mode. The first

Oszillator OSCl läuft in diesem Beispiel mit einer Frequenz /1 =50 MHz. Bei einem Impulsverhältnis von 1 :1 ergibt sich daraus also eine Impulsbreite von 10ns, wie das in Zeile 1 von Fig.3 dargestellte Ausgangssignal OSCi-P des ersten Oszillators OSCl zeigt. In der zweiten und der fünften Zeile sind jeweils die daraus abgeleiteten Zählimpulse OSCA-N bzw. OSCB-N mit ihrer Laufzeitverschiebung angegeben. Das Impulsverhältnis von 14 ns :6 ns ergibt sich dabei aus der Funktion der an Hand von F i g. 2 erläuterten dritten Verzögerungsglieder D 3 mit einer Verzögerungszeit von 6 ns. Die funktioneile Beziehung zwischen dem Ausgangssignal OSCi-P des ersten Oszillators OSCl und den Zählimpulsen OSCA-N bzw. OSCB-N ist durch mit unterbrochenen Linien gezeichnete Pfeile angedeutet. Die hierdurch bezeichnete Verzögerungszeit von 4 ns ergibt sich aus den Laufzeiten im Ausgangsnetzwerk mit dem dritten ODER-Glied OG3 und den UND-Gliedern UG8 bzw.In this example, the oscillator OSCl runs at a frequency / 1 = 50 MHz. With a pulse ratio of 1: 1, this results in a pulse width of 10 ns, as the output signal OSCi-P of the first oscillator OSCl shown in line 1 of FIG. 3 shows. In the second and fifth lines, the counting pulses OSCA-N and OSCB-N derived therefrom are specified with their delay time shift. The pulse ratio of 14 ns: 6 ns results from the function of FIG. 2 explained third delay elements D 3 with a delay time of 6 ns. The functional relationship between the output signal OSCi-P of the first oscillator OSCl and the counting pulses OSCA-N or OSCB-N is indicated by arrows drawn with broken lines. The resulting delay time of 4 ns results from the runtimes in the output network with the third OR element OG3 and the AND elements UG 8 or

In Zeile 3 ist nun der zeitliche Verlauf des vierten Grundtaktes TA dargestellt. Er leitet sich, wie durch einen Pfeil angedeutet, aus dem Zählimpuls OSCA-Nab und hat eine Impulsbreite von 20 ns.Line 3 now shows the course over time of the fourth basic cycle TA . As indicated by an arrow, it is derived from the counting pulse OSCA-Nab and has a pulse width of 20 ns.

Die während der Dauer des vierten Grundtaktes TA auftretende Rückflanke des Zählimpulses OSCA-N löst — wie in Zeile 4 dargestellt — um Gatterlaufzeiten verzögert das invertierte positive Ausgangssignal T5-N des fünften Taktflipflops T5G wiederum für 20 ns aus.The trailing edge of the counting pulse OSCA-N occurring during the duration of the fourth basic clock TA triggers the inverted positive output signal T5-N of the fifth clock flip- flop T5G again for 20 ns - as shown in line 4 - delayed by gate delay times.

In der Eingangsschaltung des Umschaltenetzwerkes SN wird mit diesem Signal das hier nicht dargestellte Auswahlsignal EOL-N für die Oszillatorfrequenz zeitlich bewertet und je nach seinem Zustand entweder das Auswahlsignal OL-N für niedrige Oszillatorfrequenz bzw. OS-N für hohe Oszillatorfrequenz erzeugt. Dieser Zusammenhang ist aus dem Vergleich von Zeile 4 mit Zeile 7 zu ersehen. Wie erläutert wird die erste Steuerkippstufe SFFl durch drei Signale gesetzt, das Auswahlsignal OL-N in Zeile 7 von F i g. 3, den fünften versetzten Grundtakt TV5 in Zeile 6 und das Oszillatorsignal OSC-P, hier mit dem Ausgangssignal OSC1-Pin Zeile 1 des noch laufenden ersten Oszillators OSC1 identisch. Die zeitliche Kombination dieser drei Signale bestimmt also den Beginn eines in Zeile 8 schraffiert dargestellten Bereiches, der den zur Verfügung stehenden Umschaltzeitraum STwiedergibtIn the input circuit of the switching network SN , the selection signal EOL-N for the oscillator frequency, not shown here, is temporally evaluated with this signal and, depending on its state, either the selection signal OL-N for low oscillator frequency or OS-N for high oscillator frequency is generated. This relationship can be seen from the comparison of line 4 with line 7. As explained, the first control flip-flop SFFl is set by three signals, the selection signal OL-N in line 7 of FIG. 3, the fifth offset basic clock TV5 in line 6 and the oscillator signal OSC-P, here identical to the output signal OSC1-pin line 1 of the first oscillator OSC 1 that is still running. The time combination of these three signals thus determines the beginning of an area shown hatched in line 8, which reproduces the available switchover period ST

Um die Laufzeit in der ersten Steuerkippstufe SFF1 verzögert wird dann der Löschimpuls STOP 1-Pfür den ersten Oszillator OSC1 erzeugt wie Zeile 9 zeigt DieDelayed by the running time in the first control flip-flop SFF 1, the stop pulse STOP 1-Pfür the first oscillator OSC 1 is generated as line 9 shows

so Vorderflanke dieses Signals tritt, wie dargestellt nahezu in der Mitte der Nullphase des ersten Oszillators OSC1 auf und hält diesen zu dem mit einem stark ausgezogenen Pfeil bezeichneten Zeitpunkt an,so the leading edge of this signal occurs, as shown, almost in the middle of the zero phase of the first oscillator OSC 1 and stops this at the point in time marked with a solid arrow,

Der zweite Oszillator OSC2 ist auf eine Frequenz von beispielsweise /"2 = 41,666 MHz abgestimmt was bei einem Impulsverhältnis von 1 :1 einer Impulsdauer von 12 ns entspricht Er soll nun entsprechend aus der Nullphase anlaufen. Dies wird durch Rücksetzen der zweiten Steuerkippstufe SFF2 erreicht Bei diesem Vorgang wirkt sich das den Rücksetzeingang R vorgeschaltete Netzwerk mit dem sechsten UND-Glied und dem zweiten, einstellbaren Verzögerungsglied Z? 2 aus. Dessen Verzögerungszeit τ 2 ist in diesem Beispiel auf 2 ns eingestellt Die Summe aus den Gatterlaufzeiten von beispielsweise 6,⁴ ns und dieser Verzögerungszeit τ 2 bestimmt den Zeitpunkt an dem die Rückflanke des Löschimpulses STOP2-P für den zweiten Oszillator OSC2 auftritt Berücksichtigt man nun die kurzenThe second oscillator OSC2 is tuned to a frequency of, for example, / "2 = 41.666 MHz, which corresponds to a pulse duration of 12 ns at a pulse ratio of 1: 1 this operation affects the reset input R connected upstream network with the sixth aND gate and the second, adjustable delay element Z? 2 in. Meanwhile, delay time τ 2, the sum of the gate delays of, for example, 6, ⁴ in this example is 2 ns set ns and this delay time τ 2 determines the point in time at which the trailing edge of the extinguishing pulse STOP2-P occurs for the second oscillator OSC2 . The short ones are now taken into account

Laufzeiten im schnell anschwingenden zweiten Oszillator OSCX hier mit 2 ns, dann tritt das Ausgangssignal OSC2-P mit seiner Vorderflanke um eben diese verzögert auf und beendet damit den Umschaltzeitraum TS, wie sich aus Zeile 11 von F i g. 3 ergibt.Run times in the rapidly increasing second oscillator OSCX here with 2 ns, then the output signal OSC2-P occurs with its leading edge delayed by this and thus ends the switching period TS, as can be seen from line 11 of FIG. 3 results.

Mit der Rückflanke dieses ersten Impulses des Ausgangssignals OSC2-P des zweiten Oszillators OSC2 wird — wie in Zeile 2 von F i g. 3 gezeigt, um die Gatterlaufzeiten des Ausgangsnetzwerkes des Oszillatorteils O verzögert, der bisher gehaltene Zählimpuls u> OSCA-N zurückgesetzt. Dessen Rückflanke löst ihrerseits wiederum den Schaltvorgang in der ersten Taktstufe TlG aus. In Zeile 12 ist dazu der erste Grundtakt Π dargestellt. Dieser hat hier in der Umschaltephase eine um 1 ns verkürzte Impulsbreite, was einen negativen Umschaltverlust von 1 ns bedeutet. Wie schließlich in Zeile 13 angedeutet ist, besitzt der folgende zweite Grundtakt bereits die normale Impulsbreite für den mit niedriger Frequenz betriebenen Taktgenerator.With the trailing edge of this first pulse of the output signal OSC2-P of the second oscillator OSC2 - as in line 2 of FIG. 3, the gate delay times of the output network of the oscillator part O are delayed, the previously held counting pulse u> OSCA-N is reset. Its trailing edge in turn triggers the switching process in the first clock stage T1G. The first basic measure Π is shown in line 12. In the switchover phase, this has a pulse width shortened by 1 ns, which means a negative switchover loss of 1 ns. As finally indicated in line 13, the following second basic clock already has the normal pulse width for the clock generator operated at a low frequency.

Die vorstehende Erläuterung von F i g. 3 sollte vor allem zeigen, daß für den Umschaltvorgang, der durch das Auswahlsignal EOL-N für die Oszillatorfrequenz mikroprogrammiert an der Grenze einer Elementaroperation ausgelöst werden kann, ganz entscheidend die 2Ί Funktion des zweiten Verzögerungsgliedes D 2 bzw. dessen Verzögerungszeit r 2 ist. Dabei sollte das gewählte Beispiel zeigen, daß man es bei dem gewählten Oszillatorprinzip insbesondere mit dem durch die Diodenankopplung ermöglichten schnellen Anschwing- μ verhalten in der Hand hat die Oszillatoreinheit O in der Nullphase des Oszillatorsignals OSC-P in so weiten Grenzen wählbar umzuschalten, daß diese Umschaltung im wesentlichen verlustfrei gelingt.The above explanation of FIG. 3 should above all show that the 2Ί function of the second delay element D 2 or its delay time r 2 is crucial for the switching process, which can be triggered microprogrammed by the selection signal EOL-N for the oscillator frequency at the limit of an elementary operation. In this case the chosen example should show that it is carried at the selected oscillator principle, in particular with the through diodes coupling rapid Anschwing- enabled μ behave in hand has the oscillator unit O in the zero phase of the oscillator signal OSC-P selectable switch in so wide limits that these Switching succeeds essentially without loss.

In Fig.4 ist nun noch an Hand von entsprechenden Impulsdiagrammen der umgekehrte Vorgang dargestellt, bei dem zunächst der zweite Oszillator OSC2 schwingt, wie sich aus Zeile 1 von Fig.4 ergibt Der Zustand des Auswahlsignals EOL-N für die Oszillatorfrequenz bedingt nun, daß hier das Auswahlsignal OS-N für hohe Oszillatorfrequenz in der Nullphase des Ausgangssignals OSC2-P des zweiten Oszillators OSC 2 zu dem Zeitpunkt bewertet wird, der durch den fünften versetzten Grundtakt Γ5 Vfestgelegt ist. Damit legt die Rückflanke des Ausgangssignals OSC2-P des zweiten Oszillators OSC 2 in Zeile 1 den Beginn des in Zeile 7 schraffiert dargestellten Umschaltzeitraums ST fest. Um die Gatterlaufzeit der zweiten Steuerkippstufe SFF2 verzögert, tritt dann der Löschimpuls STOP2P für den zweiten Oszillator OSC2 auf. Analog wird nun, funktionen vnr allem durch die Verzögerungszeit τ 1 des ersten Verzögerungsgliedes D1 bestimmt, die erste Steuerkippstufe SFFl rückgesetzt, wie die Rückflanke des Löschimpulses STOP\-P in Zeile 9 zeigt. Damit wird der erste Oszillator OSC1 gestartet und es werden — analog zu F i g. 3 — im Taktgenerator die nachfolgenden Grundtakte 71 bzw. T2 erzeugt, wie in Zeile 11 bzw. 12 dargestellt. Der erste Grundtakt TX besitzt beim Umschalten eine Impulsbreite von 20,5 ns, da in diesem Beispiel die Verzögerungszeit τ 1 des ersten Verzögerungsgliedes Di mit 2 ns gewählt ist. Dies entspricht bei diesem Umschaltvorgang einem Umschaltverlust von 0,5 ns.In Figure 4, the reverse process is now even on the basis of respective pulse diagrams shown, in which initially the second oscillator OSC2 oscillates, as can be seen from line 1 of Figure 4 the state of the selection signal EOL-N for the oscillator frequency due now that Here the selection signal OS-N for high oscillator frequency is evaluated in the zero phase of the output signal OSC2-P of the second oscillator OSC 2 at the point in time which is fixed by the fifth offset basic clock Γ5 V. The trailing edge of the output signal OSC2-P of the second oscillator OSC 2 in line 1 thus defines the beginning of the switchover period ST shown hatched in line 7. Delayed by the gate delay of the second control flip- flop SFF2, the extinguishing pulse STOP2P then occurs for the second oscillator OSC2 . Analogously, functions mainly determined by the delay time τ 1 of the first delay element D 1, the first control flip-flop SFF1 is reset, as the trailing edge of the extinguishing pulse STOP \ -P shows in line 9. The first oscillator OSC 1 is thus started and - analogously to FIG. 3 - the following basic clocks 71 and T2 are generated in the clock generator, as shown in lines 11 and 12, respectively. The first basic clock TX has a pulse width of 20.5 ns when switching, since in this example the delay time τ 1 of the first delay element Di is selected to be 2 ns. In this switching process, this corresponds to a switching loss of 0.5 ns.

Die dargestellten Beispiele zeigen, daß auch bei einer gestuften Einstellung der Verzögerungsglieder D1 bzw. D 2 die Umschaltverluste im Mittel aufzuheben sind, oder wie in diesem Beispiel negative Umschaltverluste überwiegen.The examples shown show that even with a stepped setting of the delay elements D 1 and D 2, the switching losses on average are to be canceled out, or, as in this example, negative switching losses predominate.

Hierzu 4 Blatt ZeichnungenFor this purpose 4 sheets of drawings

Claims

Patent claims:

1. Clock generator with switchable clock frequency for a data processing system with clock stages connected to a ring counter, designed as bistable flip-flops, which emit clock signals in a fixed phase position to one another and with an oscillator unit for generating the clock frequency-determining counting pulses, characterized in that the oscillator unit (O ) one of the number of different selectable clock frequencies corresponding number of optionally activatable, at the output in each case via a switching network (OG 2 or OG 3, D 3, UGS, UG 9) with OR function, the an oscillator signal

(e.g. OSC-P) emits, interconnected band filter oscillators (OSCi, OSC2) of different oscillation frequencies, each with two oscillator stages, each having a digital switching element (UG 7 or I) as an amplifier element and inductively coupled via a transformer (L), and one Switching network (SN) , to which the clock frequency-defining selection signals (EOL-N) can be fed and in which each oscillator has a bistable control flip-flop (SFFi, SFF2) connected with its output via coupling diodes (Vi, V2) directly to the feedback branch of one of the oscillator stages is the operating state assigned, in which the reset inputs (S) associated input circuit associated directly and in which the reset inputs (R) of the second input circuit via a delay circuit (UG 5, D 1 and UG 6, D 2) each delaying the oscillator signal (OSC P) is linked to the selection signals (EOL-N) in such a way that during a switching process in the zero phase of the oscillator signal First of all, the active band filter oscillator (e.g. B. OSCi) and then another, tuned to the oscillator frequency to be switched <* o band filter oscillator (z. B. OSC2) is started.

2. Clock generator according to claim 1, characterized in that the output of the bistable control flip-flops (z. B. SFFi) each with an input of the digital switching element (UG 7) one of the «oscillator stages of the connected band filter oscillator (z. B. OSCl) and over the coupling diodes (Vi, V2) connected in the forward direction are each connected to one connection of an ohmic resistor (R 1) located in the feedback branch of this oscillator stage.

3. Clock generator according to claim 1 or 2, characterized in that for the defined adjustment of the Oscillation losses and thus for setting the oscillation period to the feedback branch of the controlled oscillator stage, on the other hand, connected to ground adjustment capacitor (C 5) is

4. Clock generator according to one of claims 1 to

3, characterized in that temperature-dependent resonant circuit capacitances (C 1, C2 or C3, C4) are used in the band filter oscillators (OSCi, OSC2) for frequency stabilization.

5. Clock generator according to one of claims 1 to

4, characterized in that the transformer (L) in the band filter oscillators (OSCi, OSC2) is equipped with an adjustable core so that its oscillation frequency can be set variably within limits

is cash

6. Clock generator according to one of claims 1 to

5, characterized in that in the delay circuit assigned to the reset inputs (R) of the control flip-flops (SFFi, SFF2) the delay elements (Di, D2) have an adjustable delay time (rl or τ2) .

7. Clock generator according to one of claims 1 to

6, which is used as a central clock for a micro-programmed data processing system and can be switched to a different clock frequency between two successive elementary operations, characterized in that AND circuits are provided in the switching network (SN) of the oscillator part (O) , which one from the micro-instruction code Elementary operation-derived signals are supplied as the selection signals (EOL-N) for the clock frequency with which a subsequent elementary operation is to be carried out, and a basic clock rate (7 "5-Ay occurring at the end of an carried out elementary operation).

8. Clock generator according to claim 7, which can optionally be operated with one of two clock frequencies generated by an oscillator each, characterized in that a first switching element (UGi) with two mutually inverse outputs is provided in the switching network (SN), which is the only one Selection signal (EOL-N) for the clock frequency is supplied so that its outputs are each connected to an input of two further AND circuits (UG 3, UG 4), which are also supplied with the basic clock (T5-N) occurring at the end of an elementary operation , with these two AND circuits each emitting a time-weighted oscillator selection signal (OL-N, OS-N) for the lower or higher oscillator frequency, so that the two control flip-flops (SFFi, SFF2) of the switching network (SN) Circuit linked set inputs (S) each one of these evaluated Osziliatorwahlsignaie (z. B. OL-N) the oscillator signal (OSC-P) emitted by the oscillator part (O ) and an opposite the above-mentioned basic clock signal (T5-N) time-shifted further basic clock signal (T5V-N) are supplied so that, depending on the evaluated oscillator selection signal, one of the control flip-flops (e.g. 5FFl) is initially set and that in the one assigned to the reset input (/ ^ Delay circuit a further AND element ( e.g. UG5) is provided, to which, in addition to the oscillator signal (OSC-P) and the offset basic clock signal (TS VN), the other evaluated oscillator selection signal (OS-N) is fed so that a switchover is subsequently delayed the other control flip-flop (SFF2) is reset.

9. Clock generator according to claim 8, characterized in that in the switching network at the output of the Oszillatorteües (O) next to an OR gate (OG 2) which is connected in parallel to the two outputs of the oscillators (OSC 1, O5C2) and the oscillator signal (OSC-P) , another OR element (OG 3), which is also connected on the input side, is provided, which has two mutually inverse outputs, each of which is directly connected to one of two further AND elements (e.g. UGS) and also via a further delay element (D 3) with the other

AND element (UGB) is connected, so that these two AND elements each emit counting pulses (OSCA-N or OSCB-N) that correspond to the clock levels (TiG .. . T5G or 7Ί VG ... Γ5 VG ^ are fed separately.