DE2901705C2 - Digitale Servoschaltung - Google Patents

Description

gekennzeichnet durch

- eine Schaltungsgruppe (163, 164, 166, 126), durch welche der/stellige Ausgang des zweiten Zählers (142, 144, 146) in den ersten n-stelligen Zähler (106, 108, 110, 112) als Voreinstellen während eines Intervalls geladen wird, das der ersten Impulsfolge entspricht,

- eine Halteschaltung (136, 138), welche den Ausgang von m niedriger-signifikanten Ziffernstellen (m<n) des ers'.en, n-stelligen Zählers (106, 108, UO, 112) übernimmt und den m-stelligen Digitalwert an den Digital/Analog-Wandler (140) abgibt, dessen Analogausgangssignal den Treiber (24) des Elektromotors (14) steuert, sowie mit

- einer Steuerschaltung (114, 120 bis 124, 128 bis 134), welche den m-stelligen Ausgangswert der Halteschaltung (136, 138) so überwacht, daß dieser Ausgangswert auf einem Minimumwert verbleibt, wenn der /7-stellige Zählwert des Zählers (106,108,110,112) kleiner bleibt als ein unterer Vorgabewert (B) und auf einem Maximumwert gehalten wird, wenn der n-stellige Zählwert des Zählers (106, 108, 110, 112) einen zweiten Vorgabewert ^überschreitet.

2. Servoschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuerschaltung (100) eine erste Prüfgruppe (128,132) zur Abfrage der oberen k Ziffernstellen (k=n—m/des Ausgangs des Zählers (106 bis 112) enthält und ein erstes Steuersignal (Z) abgibt, wenn für alle λ Ziffernstellen gleiche Bedingung vorliegt, und eine zweite Prüfgruppe (128, 130) aufweist, die mindestens /höherwertige Ziffernstellen (n> l> k) des Ausgangs des Zählers (106 bis 112) abfragt, und ein zweites Steuersignal (X) liefert, wenn für die /Ziffernstellen die gleiche Bedingung vorliegt.

3. Servoschaltung nach Anspruch 2, dadurch

gekennzeichnet, daß die Halteschaltung (136, 138) durch das erste Steuersignal (Z) der Steuerschaltung derart überwacht ist, daß die Zuführung der m Ziffernstellen des Ausgangssignals der Halteschaltung (136, 138) zum D/A-Wandler (140) so lange verhindert ist, bis das erste Steuersignal (Z) vollständig vorliegt, und daß das von der zweiten Prüfgruppe (128,130) gelieferte Steuersignal (X) auf eine Torschaltung (134) gelangt, welche die Zufühiung des Bezugstaktsignals zum Zähler (106 bis 112) sperrt, wenn das zweite Steuersignal (X) auftritt

4. Servoschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Räumbedingung der Halteschaltung (136,138) durch das erste Steuersignal (Z) f reischaltbar ist.

5. Servoschaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Ziffernstellenanzahl j des zweiten Zählers (142,144,146) so gewählt ist, daß sie im Bereich n>j>m liegt

Die Erfindung betrifft eine digitale Servoschaltung nach dem Gattungsbegriff des Anspruchs 1, mit der sich über einen vergleichsweise großen Drehzahlbereich die Drehzahl und die Phasenlage eines drehenden Teils auf digitale Weise überwachen läßt

Eine Schaltung nach dem Gattungsbegriff des Anspruchs 1 ist durch die DE-OS 24 46 817 bekannt.

Servoschaltungen für Elektromotoren werden beispielsweise in Video-Bandgeräten (VTR-Geräten) oder dergleichen eingesetzt. Da für diese VTR-Geräte sehr hohe Anforderungen an die zeitliche Stabilität der zu verarbeitenden Videosignale gestellt werden, muß auch die Servoschaltung in der Lage sein, kleinste Drehzahlabweichungen auszugleichen. Unter diesem Gesichtspunkt einer hohen Genauigkeit, aber auch aus Stabilitäts- und Kostengründen ist es wünschenswert, diese Servoschaltung in digitaler Schaltkreistechnik auszulegen.

Bei der Digitalisierung solcher Servo-Schaltungen für VTR- oder ähnliche Geräte ist es üblich, den von analogen Schaltkreisen prinzipiell bekannten Aufbau entsprechend zu übernehmen. Die F i g. 1 zeigt ein Beispiel einer bekannten digitalen Servoschaltung, die einen digitalen Drehzahlmesser 10 und einen digitalen Phasendetektor 12 aufweist, die jeweils mit einem Digital/Analog-Wandler (D/A-Wandler) 11 bzw. 13 verbunden sind. Ein Frequenzgenerator 16 (im folgenden FG) erzeugt ein der Drehzahl eines Elektromotors 14 entsprechendes Signal, das durch das Servosystem überwacht werden soll. Das Signal des FG 16 beaufschlagt den Drehzahlmesser 10, dessen Ausgangssignal durch den D/A-Wandler 11 in ein Analogsignal χ umgesetzt wird, das auf einen Verknüpfungspunkt 18 gelangt Andererseits liefert ein Pulsgenerator 20 (im folgenden PG) ein der momentanen Winkel- oder Phasenlage des Motors 14 entsprechendes Signal, das im digitalen Phasendetektor 12 mit einen an einer Klemme 22 zugeführten Referenzpulssignal verglichen wird. Ein durch den Phasendetektor 12 ermitteltes Fehlersignal wird durch den D/A-Wandler 13 in ein Analogsignal y umgesetzt, von dem am Verknüpfungspunkt 18 das Signal χ abgezogen wird. Der Ausgang des Verknüpfungspunkts 18 speist über eine Motortreiberschaltung 24 den Motor 14.
Bei der digitalisierten Servoschaltung nach F i g. 1 ist

lediglich jedes aus einem üblichen Analogschaltkreis übernommene Element durch ein entsprechendes digitales Schaltkreiselement ersetzt oder um ein solches ergänzt Der Vorteil ist, daß die Addition oder Subtraktion von Signalen leicht in Form einer analogen Spannung oder eines analogen Stromwerts erfolgen kann. Zur Bestimmung der Schaltkreiskonstanten ist dies günstig. Andererseits müssen die mit den Digitalelementen verbundenen D/A-Wandler vergleichsweise extremen Anforderungen genügen, wenn ein großer Abtast- oder Dynamikbereich insbesondere durch den Phasendetektor erfaßt werden soll und ein rasches Ansprechverhalten des Gesamtsystems erwünscht ist Dies läßt sich aus folgendem ersehen:

Ist der maximaie Arbeitsbereich des D/A-Wandlers 13 größer als der des D/A-Wandlers 11, so besteht die Möglichkeit daß die Servoschaltung im Übergangsberrich sich unnormal verhält und instabil wird. Insbesondere, wenn der Phasendetektor 12 ein Fehlersignal liefert das zu groß ist, um vom Ausgangswert des Drehzahlmessers 10 subtrahiert zu werden, tritt leicht der Fall ein, daß das System in Schwingung gerät oder in eine Einstellbedingung, die außerhalb des möglichen Regelbereiches liegt Der D/A-Wandler 11 in der Servoschaltung nach F i g. 1 muß damit einen sehr weiten Dynamikbereich oder einen großen Auflösungsbereich haben, um stabile Betriebsbedingungen gewährleisten zu können.

Die F i g. 2 zeigt eine andere herkömmliche Servoschaltung (vgl. DE-PS 24 46 817) mit einem Digitaladdierer 26, der die digitalen Ausgangssignale der Detektoren 10 und 12 miteinander addiert. Dieser Addierer 26 ersetzt die D/A-Wandler 10 und 13 in Fig. 1. Das Ausgangssignal des Drehzahlmessers 10 wird vom Ausgangssignal des Phasendetektors 12 abgezogen und der Ausgang des Addierers 26 wird durch einen D/A-Wandler 28 in ein Analogsignal umgesetzt, das über die Motortreiberschaltung 24 den Motor 14 beaufschlagt.

Auch bei der Schaltung nach Fig.2 ergeben sich ähnliche Probleme, wie sie oben in Verbindung mit F i g. 1 erläutert wurden, d. h. in anderen Worten, das System muß die Bedingung /na η befriedigen, wobei die Anzahl der Bits oder Binärziffern im Ausgang des Drehzahldetektors 10 (digitaler Drehzahlmesser) mit m und die des Phasendetektors 12 mit π bezeichnet sind. Wird eine höhere Einstellgeschwindigkeit oder kurze Regelzeitkonstante verlangt, so muß die Anzahl der Binärziffernstellen π erhöht werden und entsprechendes gilt auch für dieAnzahl m der vom Drehzahldetektor 10 gelieferten Bits. Die Kapazitäten des Drehzahldetektors und des Addierers müssen dann erheblich erweitert werden.

Der Erfindung liegt die Aufgabe zugrunde, eine digitale Servoschaltung, insbesondere für VTR-Geräte, zu schaffen, die sich durch einen großen Dynamikbereich auszeichnet und sich mit vergleichsweise billigen Digitalbausteinen verwirklichen läßt.

Die erfindungsgemäße Lösung ist im Patentanspruch 1 angegeben.

Vorteilhafte Weiterbildungen sind in Unteransprüchen gekennzeichnet.

Die erfindungsgemäße Servoschaltung zeichnet sich durch rasches Ansprechverhalten und insbesondere dadurch aus, daß der Dynamikbereich erheblich größer ist als bei bekannten Digital- oder Semi-Digitalschaltungen für Regelzwecke der hier in Rede stehenden Art.

Die erfindungsgemäße digitale Servoschaltung dient in erster Linie zur Überwachung der Drehzahl und/oder Phase eines durch einen Elektromotor angetriebenen Glieds. Die Schaltung enthält Einrichtungen zur Erzeugung eines Pulssignals, dessen Frequenz sich in Abhängigkeit von der Drehzahl des durch den Motor angetriebenen Glieds ändert Ein n-stelliger Zähler erfaßt ein Bezugstaktsignal während eines Intervalls, das der Wiederholungsfolge des Impulssignals entspricht. Eine Halte- oder Zwischenspeicherschaltung

ίο hält die unteren m-stelligen Ausgangssignale des Zählers fest (m<n), und eine Überwachungsschaltung kontrolliert das m-stellige Ausgangssignal der Verriegelungsschaltung und hält letzteres auf einem vorgeschriebenen Minimumpegel, wenn der n-stellige Ausgang des Zählers unter einem vorgeschriebenen Wert liegt und auf einem Maximumpegel, wenn der n-stellige Ausgang einen zweiten vorgegebenen Wert überschreitet. Das m-stellige Ausgangssignal der Verriegelungsschaltung wird über einen D/A-Wandler in ein entsprechendes Analogsignal umgesetzt, das den Motortreiber speist.

Die Erfindung und vorteilhafte Einzelheiten werden nachfolgend unter Bezug auf die Zeichnung in beispielsweiser Ausführungsform näher erläutert. Es zeigen

F i g. 1 und 2 in Blockbilddarstellung bereits erläuterte digitale Servoschaltungen nach dem Stand der Technik, F i g. 3 das Prinzip-Blockschaltbild einer Servoschaltung mit erfindungsgemäßen Merkmalen, F i g. 4 ein vollständiges Blockschaltbild einer erfindungsgemäßen Servoschaltung in Anwendung auf einen Regelkreis für den Bandantrieb eines VTR-Geräts und F i g. 5 und 6 graphische Schaubilder zur Erläuterung

der Arbeitsweise der Servoschaltung nach F i g. 4.

Zunächst wird das Prinzip der Erfindung anhand des Blockschaltbilds der F i g. 3 erläutert:

Die Drehzahl eines Gegenstands, etwa des Motors 14, die überwacht werden soll, wird durch den FG 16 bzw. den PG (oder CTL) 20 erfaßt. Der Ausgang des FG 16 speist den Drehzahldetektor 10 (digitaler Drehzahlmesser), der ein dem Ausgang des FG 16 entsprechendes Digitalsignal liefert, das durch den D/A-Wandler 11 in ein entsprechendes Analogsignal j umgesetzt wird, welches über die Motortreiberschaltung 24 den Motor 14 speist. Andererseits wird der Ausgang des PG 20 im Phasendetektor 12 gegen ein an der Klemme 22 anliegendes Bezugspulssignal verglichen. Der Phasendetektor 12 liefert ein einem Phasenfehler entsprechendes Digitalsignal Ar, das den Drehzahldetektor 10 beaufschlagt und innerhalb bestimmter Grenzwerte als »Verschiebesignal« bezeichnet wird, was weiter unten noch in Einzelheiten erläutert werden wird.

Der Drehzahldetektor 10 enthält einen Zähler, der eine Anzahl von Bezugstaktimpulsen in Intervallen zählt, die durch die vom FG 16 gelieferten Impulse vorgegeben sind. Das Digitalsignal Jt beaufschlagt als Ladesignal den Zähler. Der Zähler ist so gesteuert, daß er das einem Minimumpegel entsprechende Ausgangssignal liefert, wenn das Zählergebnis kleiner ist als ein erster vorgegebener Wert; er liefert ein anderes einem Maximumpegel entsprechendes Ausgangssignal, wenn das Zählergebnis über einem zweiten vorgegebenen Wert liegt. Ermittelt der Zähler dagegen ein Zählresultat innerhalb des Bereichs zwischen dem vorgegebenen ersten und dem vorgegebenen zweiten Wert, so liefert er linear sich ändernde Ausgangswerte. Gelangt das Digitalsignal k auf den Ladeeingang des Zählers, so wird der linear sich ändernde Bereich der Ausgangswerte des Zählers in Aufwärts- oder Abwärtsrichtung entspre-

chend den Änderungen des Signals k verschoben. Dies bedeutet, daß zur Regelung des Motors 14 der Phasenfehler im Drehzahlservosystem addiert wird.

Der maximale Arbeitsbereich des Phasendetektors 12, d. h. die Anzahl von Bits oder Ziffernstellen im i Digitalsignal k kann größer gewählt werden als jene des Digitalsignals vom Drehzahldetektor 10. Wird beispielsweise während der Übergangszeit, also etwa beim Hochlaufen des Motors 14 durch den Phasendetektor 12 ein großes Ausgangssignal it geliefert, so wird der m lineare Arbeitsbereich des Drehzahldetektors 10 in Abwärtsrichtung verschoben. Als Folge davon liefert der D/A-Wandler 11 ein dem Maximumpegel entsprechendes Digitalsignal, was zu einer raschen Beschleunigung des Motors führt. Hat die Drehgeschwindigkeit ι > des Motors sich ausreichend erhöhl, so wird der lineare Arbeitsbereich des Drehzahldetektors 10 erreicht. Jetzt wird unter Regelbedingung der Drehzahlservoschleife die Phase des Motors eingestellt, bis entsprechend dem Signal k ein bestimmter gewünschter Punkt erreicht ist. jo Instabile Betriebsbedingungen, wie sie bei den Servoschaltungen der Fig. 1 und 2 insbesondere bei starken Drehzahländerungen auftreten können, lassen sich mit der erfindungsgemäßen Servoschaltung sicher verhindern, auch dann, wenn große Fehleramplituden bei der 2=> Drehzahl oder Phase beispielsweise während der Übergangszeit vorliegen.

Die Einzelheiten einer erfindungsgemäßen Servoschaltung, deren Prinzip in F i g. 3 dargestellt ist, wird nachfolgend unter Bezug auf die F i g. 4 in Anwendung w auf den Bandantrieb eines VTR-Geräts erläutert:

Die Bandantriebsregelung soll einen stabilen Transport eines Magnetbands gewährleisten, um eine einwandfreie Bildwiedergabe beispielsweise von einem Video-Magnetband sicherzustellen. Zu diesem Zweck ^ wird ein auf dem Band aufgezeichnetes Kontrollsignal (CTL-Signal) ausgelesen. Das Servosystem soll insbesondere die Bandendgeschwindigkeit bei normalen Bandtransport überwachen und einen möglichst großen Dynamikbereich aufweisen, um die Bildrasterung, also die genau vorgeschriebene Bildfolge bei möglichst kurzen Regelkonstanten einzustellen.

Die Bandantriebs-Servoschaltung der Fig.4 umfaßt als wesentliche Baugruppen eine Drehzahlregelschaltung 100, eine Phasenregelschaltung 102 und einen Taktimpulsgenerator 104.

Die Drehzahlregelschaltung 100 enthält vier voreinstellbare 4stellige Zähler 106, 108, 110 und 112, die in dieser Reihenfolge in Serie geschaltet sind. Jeder Zähler weist einen Ladeeingang LO auf, an denen Ladeimpulse von einem Ladeimpuls-Generator 114 aus zugeführt werden sowie eine Takteingangskiemme CK, an der Taktimpulse des Taktimpulsgenerators 104 anliegen. Der Taktimpulsgenerator 104 kann einen Kristalloszillator mit einer Schwingungsfrequenz von 14,31818 MHz aufweisen, d. h. dem Vierfachen der Frequenz des Farbträgers beim NTSC-Farbfernsehsystem. Der Ausgang des Oszillators 104 wird — wie nachfolgend beschrieben — durch ein FG-Signal synchronisiert Ein Frequenzgenerator FC enthält als wesentliches EIement beispielsweise 105 Zähne, die an der Welle des nicht gezeigten Bandantriebsmotors ausgebildet sind. Das Ausgangssignal des Frequenzgenerators FG gelangt über Anschlüsse 116 und 118 auf einen Slice-Differenzverstärker 120, der das Ausgangssignal b5 des FG (FG-Signal) in eine Bezugs- oder NuHinie schneidende Impulse umsetzt Die Frequenz dieser Impulse wird durch einen Frequenzteiler 122 um den Faktor 1/2 untersetzt und das Ausgangssignal (1/2 FG-Signal) gelangt auf die Dateneingangsklemme D eines D-Flip-Flops 124. Andererseits speisen die Taktimpulse vom Oszillator 104 die Taktklemme CK des Flip-Flops 124. Am Ausgang Q des Flip-Flops 124 erscheint damit ein durch die Taktimpuise von halber Frequenz des FG-Signals synchronisiertes Signal. Dieses synchronisierte Signal speist den Ladeimpulsgenerator 114, der die Ladeimpulse unter Bezug auf die Vorderflanke des synchronisierten Signals liefert.

Die Zähler 106 bis 112 weisen eine gesamte Zählkapazität von 16 Bit auf. Diese Zähler werden durch von der Phasenüberwachungsschaltung 102 über die Leitungen 126 zugeführte Daten zum Zeitpunkt jedes am betreffenden Ladeeingang LO zugeführten Ladeimpuls gesetzt oder vorcingcsteüt. Die Zähler !06 bis 112 zählen die vom Oszillator 104 gelieferten Taktimpulse. Der zweite, dritte bzw. vierte Zähler 108, UO bzw. 112 weist jeweils eine Maximum-Ausgangsklemme MAX auf, die den Wert »1« zeigt, wenn das in jedem Zähler erfaßte Resultat den Maximalwert erreicht, d. h. (1111). Die Ausgänge der Klemmen MAX des dritten und vierten Zählers 110 bzw. 112 gelangen auf ein UND-Glied 128, dessen Ausgang eine Eingangsklemme eines NAND-Glieds 130 und die Dateneingangsklemme Deines D-Flip-Flops 132 beaufschlagt. Der Ausgang an der Klemme MAX des Zählers 108 und die Ausgänge der beiden oberen Ziffernstellen des ersten Zählers 106 beaufschlagen jeweils die anderen Eingänge des NAND-Glieds 130. Der Ausgang A" des NAND-Glieds 130 speist die eine Eingangsklemme eines UND-Glieds 134. Das Taktimpulssignal vom Oszillator 104 gelangt auf die andere Eingangsklemme des UND-Glieds 134, dessen Ausgang den Takteingang der Zähler beaufschlagt. An der Takteingangsklemme CK des D- Flip-Flops 132 liegt das auf das 1/2-FG-Signal synchronisierte Ausgangssignal Cdes Flip-Flops 124.

Die Drehzahlregelschaltung 100 umfaßt weiterhin eine erste und eine zweite 4-Bit-Halteschaltung 136 bzw. 138. Diesen Halte- oder Zwischenspeicherschaltungen werden die niedrigersignifikanten 8-Bit-Ausgangssigna-Ie der Zähler 106 bis 112 zugeführt. Der S-Bh-Ausgang der Halteschaltungen 136 und 138 speist einen D/A-Wandler 140, dessen Ausgang über die Motortreiberschaltung den Bandantriebsmotor speist Den Halteschaltungen 136 und 138 wird am jeweiligen Takteingang CK das synchronisierte 1/2-FG-Signal zugeführt, während die Räumklemmen CR dieser Verriegelungsschaltungen durch den Ausgang Z der (^-Klemme des Flip-Flops 132 beaufschlagt sind.

Das UND-Glied 128, das NAND-Glied 130, das D-Flip-Flop 132 sowie das UND-Güed !34 dienen als Steuerelemente zur Festlegung des Arbeitsbereichs der Zähler 106 bis HZ Die Überwachungsschaltung fixiert die Ausgänge der Halteschaltungen auf einen Minimumwert, soweit ein Zählzustand vorliegt, der kleiner ist als der Zählwert, der sich ergibt, wenn die oberen acht Bits der Zähler 106 bis 112 auf »hoch« schalten (»1«); sie fixieren die Ausgänge der Halteschaltungen andererseits auf einen Maximalwert, sofern der Zählwert größer ist als der Zählzustand, bei dem die oberen 14 Bits der Zähler 106 bis 112 auf »hoch« schalten, während die Ausgänge der restlichen zwei Bits oder Ziffernstellen auf Pegel »niedrig« verbleiben. Der minimale Zählzustand läßt sich dadurch festlegen, daß der Q-Ausgang Z des Flip-Flops 132 jeder der Räumklemmen CR der Halteschaltungen zugeführt wird. Der maximale Zählzustand wird dadurch bestimmt, daß der

Ausgang X des NAND-Glieds 130 auf den Eingang des UND-Glieds 134 gelangt, d. h., wenn in noch näher zu erläuternder Weise die NAND-Bedingung erfüllt ist, so daß das UND-Glied 134 die weitere Zuführung von Taktimpulsen vom Taktgenerator 104 zum Zähleingang CK des Zählers 106 sperrt.

Wie die graphische Darstellung der Fig.6 erkennen läßt, werden die Halteschaltungen 136 bzw. 138 durch die Vorderflanke des Synchronisierungssignals vom Flip-Flop 124 getriggert, so daß die unteren acht Ziffernstellen oder Bits der Zähler 10b bis 112 festgehalten werden.

Damit besteht die Möglichkeit, die Ausgänge der Zähler auf einen zufälligen Zeitpunkt zu verriegeln. Dementsprechend können auch die Ausgänge der Zähler während einer Ubcrgangsbcdingung, beispielsweise beim Hochlaufen des Bandantriebsmotors nicht übertragen werden, während der sich ihr Zählzustand ändert.

Der durch den Ladeimpulsgenerator 114 gelieferte Ladeimpuls tritt unmittelbar nach dem Verriegelungsimpuls (1/2 FG-Signal) auf, wie die Fig.6D erkennen läßt. Die Zählschaltung wird durch ein 9-Bit-Datensignal beaufschlagt, dessen Mittelwert (100000000) beträgt. Die Zählschaltung wird in Abhängigkeit vom Ladeimpuls auf einen Anfangszustand eingestellt Die oberen sieben Bits der Ladeimpulse des Zählers werden bei dieser Ausführungsform auf (1001 111) festgesetzt Die Zählschaltung wird damit als Ausgangszustand wie folgt eingestellt (1001 1110 0000 0000+ Daten). Der mittlere Voreinstellen des Ausgangszustands wird also auf die Binärzahl (100111110000 0000) festgelegt die der Dezimalzahl 40 704 entspricht.

Da die Ausgänge der Klemmen MAXdes dritten und vierten Zählers 110 und 112 auf das UND-Glied 128 gelangen, schaltet dessen Ausgang auf hoch, d.h. »1«, wenn die Ausgänge der Zählschaltung den Gesamtwert (1111 1111 xxxx xxxx) ausweisen. Der Ausgang »1« des UND-Glieds 128 beaufschlagt über das Flip-Flop 132 die Räumklemmen CR der Halteschaltungen 136 und 138 um das Ausgangssignal des UND-Glieds 128 mit dem 1/2 FG-Signal zu synchronisieren. Als Folge davon gibt der Ausgang »1« des UND-Glieds 128 die Räumbedingung für die Halteschaltungen frei. Die Ausgänge der Halteschaltungen sind damit nur wirksam, wenn die Zählschaltung den Zählzustand (1111 1111 xxxx xxxx) erreicht bzw. überschreitet Der Betriebs- oder Arbeitsbereich (das »Fenster«) des D/A-Wandlers 140 in der Drehzahlregelschleife wird damit auf einen Bereich festgelegt, bei dem die oberen Bits oder Ziffernstellen der Zählschaltung den Zählzu-Manu (1111 1111 xxxx xxxx)erreich i haben.

Der hohe Ausgangspegel des UND-Glieds 128 gelangt außerdem auf das NAND-Glied 130, das durch den Ausgang an der Klemme MAX des zweiten Zählers 108 sowie durch die Ausgänge der dritten und vierten Ziffernstelle des ersten Zählers 106 beaufschlagt ist Am Ausgang des NAND-Glieds 130 erscheint damit ein negiertes oder inhibiertes Signal mit Niedrigpegel »0«, wenn die Ausgänge der Zählschaltung den Zählzustand (Hill Hill 1111 1100) erreichen. Dieses inhibierte Signal »0« gelangt auf das UND-Glied 134, welches Tor damit geschlossen wird. Dies verhindert, daß die Zählschaltung beim Beginn der Drehung des Bandantriebsmotors überläuft Der Grund, warum die Zählschaltung nicht erst bei Erreichen des Zählwerts (1111 1111 1111 1111) angehalten oder gesperrt wird, besteht darin, daß zwei zusätzliche Zählschritte aufgrund einer möglichen gewissen Verzögerung berücksichtigt werden müssen, die in der Schaltung vom Zeitpunkt der Erfassung des betreffenden Zählzustands bis zum Anhalten des Zählers auftritt, da die Pulsperiode der Taktimpulse (beispielsweise 70 nsec) für Shottky-TTL-Schaltkreise niedriger Versorgungsspannung zu kurz ist, wie sie im allgemeinen für Zähler der hier vorliegenden Art verwendet werden.

Die Servoschaltung zeichnet sich vor allem dadurch

ίο aus, daß Fehlfunktionen oder ein falsches Betriebsverhalten aufgrund eines Überlaufs in der Zählschaltung vollständig verhindert sind, obgleich einige wenige Bits beim vollständigen Zählwert unberücksichtigt bleiben können.

is Die graphische Darstellung der Fig. 5 verdeutlicht das BetriebsverhaUen der Drehzahlüberwachungsschaltung 100. Ein Pegel A entspricht dem Zählwert (1111 1111 1111 1100), das heißt der Dezimalzahl 65 532. Ist der Pegel A erreicht, so liefert das NAND-Glied 130 das Sperrsignal zum UND-Glied 134, das damit die Zufuhr von Taktimpulsen zur Zählschaltung unterbricht. Andererseits entspricht ein Pegel B dem Zählzustand (1111 1111 0000 0000), das heißt der Dezimalzahl 65 280. Bei Erreichen des Pegels B gibt der Ausgang Z des Z>Flip-Flops 132 die Räumbedingung für die Halteschaltungen 136, 138 frei. Der Abstand zwischen den Zählwerten A und B entspricht dem Bereich oder dem »Fenster« innerhalb dessen sich die Zählerausgangsdaten der niedrigeren acht Binärziffernstellen verändern, die das Ausgangssignal des D/A-Wandlers bestimmen.

Der mittlere Pegel C des Fensters zwischen den

Pegeln A und B entspricht dem Binärwert

(1111 1111 1000 0000), das heißt der Dezimalzahl 65 408.

Wie oben beschrieben, wird die Zählschaltung auf den mittleren Voreinstellwert (1001 1111 OCOOOOOO), das heißt auf eine Dezimalzahl 40 704 vo.-°it gestellt. Der Zählwert Xo zur Mitte des Fensters wird entsprechend der nachfolgenden Gleichung bestimmt:

65 408 = mittlerer Einstellwert + X₀.

Dies führt zu X₀ = 24 704. Der Zählwert 24 704 entspricht der Impulslänge von Impulsen mit einer Folgefrequenz von 579,59 Hz auf der Basis von Taktimpulsen mit einer Frequenz von 14,31818MHz, wie sie bei dieser Ausführungsform vorgesehen sind. In anderen Worten: Die Impulsdauer von 579,59 Hz wird benötigt um 24 704 Impulse einer Taktimpulsfolge zu zählen, die eine Frequenz von 14,31818 MHz aufweist. Da die Zählschaltung unmittelbar nach der Übernahme

so des Zählwerts in die Halteschaltung 136, 138 durch die Führungskante des 1/2 FG-Signals voreingestellt wird, «vic die F i g. 6D zeigt, wird die Mittenfrequenz des FG-Signals auf (579,59 χ 2)Hz festgelegt. Unter der oben angegebenen Annahme, daß am FG 105 Abtastzähne vorhanden sind, wird die Drehzahl der Welle des Bandantriebs auf 11 040 UpM geregelt Sinkt die Drehgeschwindigkeit des Bandantriebsmotors ab, so wird die Dauer bis zur Verriegelung verlängert, so daß sich der Zählwert in der Zählschaltung erhöhen kann.

Als Folge davon wird der Motor über das Ausgangssignal des D/A-Wandlers 140 beschleunigt. Die Drehzahl-Rückkopplungsschleife wirkt also so, daß die Motordrehzahl konstant gehalten wird.
Obgleich sich über den 8-Bit-D/A-Wandler 140 eine relativ grobe Auflösung ergibt führt dies doch zu einer bemerkenswert sehr hohen Genauigkeit wie sich aus dem Betriebsdiagramm der Fig.5 ersehen läßt. Irgendwelche Instabilitäten aufgrund eines Quantisie-

ίο

rungsfehlers treten praktisch nicht auf.

Der maximale Arbeitsbereich der Drehzahlregelschleife ist auf ±128/24 704 =±0,5% eingestellt. Es besteht also die Möglichkeit, daß die Drehzahlregelschleife beim Beginn eines raschen Bildwechsels aus dem Regelbereich herausläuft.

Diese Möglichkeit zu einer Fehlfunktion wird jedoch im Zusammenwirken mit der Phasenregelschaltung 102 beseitigt. Die Phasenregelschaltung 102 ändert die der Zählschaltung innerhalb der Drehzahlregelschaltung zuzuführenden Voreinstelldaten. Der Mitten- oder Bezugswert der Daten (der Mitteneinstellwert) beträgt (1 0000 0000), das heißt dezimal der Zahl 256 und die Daten ändern sich von (0 0000 0000) bis zu (1 1111 1111), das heißt dezimal zwischen 0 und 512. Der betriebsmäßige Bezugs- oder Mittenpunkt der Drehzahlregelschaltung 100 verschiebt sich also um ±256/24 704, das heißt um etwa 1% entsprechend der Änderung der Voreinstelldaten. Tritt also ein Phasenfehler, d. h. eine Verschiebung der Voreinstelldaten von mehr als ± 128/24 704 kurzzeitig auf, so läuft die Drehzahlregelschaltung aus dem linearen Regelbereich heraus. Dies führt jedoch nicht zu den üblichen Übergangs- oder Überschwingphänomenen aufgrund eines zu großen Fehlers, wie dies bei den bekannten Servosystemen nach den F i g. 1 und 2 der Fall ist.

Wie oben erwähnt, wird der Betriebsbereich für Beschleunigung oder Verzögerung bis auf ±1% erweitert, da sich die Lage des oben erläuterten »Fensters« um ±1% verschieben kann. Der Arbeitsbereich kann damit breiter sein als der der Drehzahlregelschleife ohne aus dem durch die Regelung festgehaltenen Bereich herauszulaufen.

Zurück zur Schaltung nach F i g. 4: Ein zur Phasenabtastung dienender 9-Bit-Zähler besteht aus zwei voreinstellbaren 4-Bit-Zählern 142 und 144 sowie einem Z>-Flip-Flop 146. Dieser Zählschaltung wird an den Takteingangsklemmen CK ein Taktsignal zugeführt, das aus der Unterteilung des Taktimpulses von 14,31818 MHz vom Oszillator 104 um den Faktor 1/40 über einen Frequenzteiler 148 erhalten wird.

Ein Bezugs-Bildsignal V. das aus dem Video-Signal abgetrennt oder durch einen Synchronsignalgenerator geliefert wird, speist an einer Klemme 150 eine Verzögerungsschaltung 152. Diese Verzögerungsschaltung 152 verzögert das Bildsignal Vum 1/2-Bildzeit und gäbt das Ausgangssigna! an ein O-Flip-Flop 15S ab, das an einer Klemme 154 durch ein Bezugs-Bildsignal F synchronisiert wird. Ein Bezugs-Oberwachungsimpuls (CTL-Impuls) mit halber Bildfrequenz tritt an der Ausgangsklemme Qdes Flip-Flops 156 auf.

Bei der Wiedergabe betätigt der (Bezugs-)CTL-Impuls einen CTL-Impulsgenerator 160, so daß über einen CTL-Magnetkopf 162 entsprechend einem an einer Klemme 158 zugeführten Aufzeichnungsbefehl (REC-Befehlssignal) ein Aufzeichnungsstrom fließt. Das REC-Befehlssignal von der Klemme 158 gelangt auf eine 9-Bit-Halteschaltung, die aus 4-Bit-Speichergliedern 163 und 164 sowie einem D-Flip-Flop 166 besteht.

ίο Das REC-Befehlssignal hält die Ausgänge der Speicherglieder 163 und 164 auf Niedrigpegel »0« und den Ausgang des Flip-Flops 166 auf Hochpegel »1«. Als Folge davon wird der Wert der über die Leitung 126 der Drehzahlregelschaltung zuzuführenden Voreinstelldaten auf (10000 0000) gehalten, so daß während des Aufzeichnungsbetriebs die Mitte des Fensters auf einem festen Wert verbleibt.

Bei Wiedergabebetrieb wird das vom CTL-Magnetkopf 162 abgegriffene CTL-Signal durch einen CTL-Impulsverstärker 168 angehoben, dessen Ausgang durch einen monostabilen Multivibrator 170 abgefragt wird. Der Ausgang des Multivibrators 170 speist als Phasensignal die Takteingangsklemme der 9-Bit-Halteschaltung mit den Speichergliedern 163 und 164 sowie dem Flip-Flop 166.

Das (Bezugs-)CTL-Signal vom Flip-Flop 156 gelangt auf die Ladeklemmen LO der Zähler 142 und 144 sowie auf den Rücksetzeingang des Flip-Flops 146. Dementsprechend werden die Inhalte aller Zähler im Augen-

blick des der halben Bildfrequenz entsprechenden Tastpunkts des Ausgangssignals des Flip-Flops 156 im Zustand »0« gehalten. Die Zählschaltung beginnt von der Taktflanke des (Bezugs-)CTL-Signals aus zu zählen. Diese Zählschaltung enthält ein UND-Glied 17Z dessen Ausgang auf »hoch« umschaltet, wenn die Ausgänge der oberen fünf Bits innerhalb des 9-Bit-Ausgangs der Zählschaltung auf Hochpegel umschalten. Der Ausgang des UND-Glieds 172 beaufschlagt die Aktivierungsklemme ENA des Zählers 142, so daß die Zählbereit- Schaftsbedingung des Zählers aufgehoben ist. Die Zählschaltung kann also nicht überlaufen.

Andererseits triggert das vom Multivibrator 170 gelieferte wiedergegebene CTL-Signal die 9-Bit-Halteschaltung, so daß die Ausgänge der Zählschaltung

festgehalten werden. Das Zählergebnis des 9-Bit-Zählers 142 bis 146 gelangt also von der Halteschaltung 163, 164,166 über die Leitungen 126 als Voreinstellwert Jt auf die Zählerkette 106, 108, 110 der Drehzahlregelschaltung 100.

Hierzu 4 Blatt Zeichnungen

Claims (1)

Patentansprüche:

1. Digitale Servoschaltung zum Regeln der Drehzahl und der Phasenlage eines durch einen Elektromotor angetriebenen Glieds mit

- einem Taktgenerator, der ein Bezugstaktsignal abgibt,

- einem ersten Impulsgeber, der eine erste Impulsfolge erzeugt, deren Impulslänge von der Drehzahl des angetriebenen Glieds abhängt,

- einem ersten, voreinstellbaren n-stelligen Zähler, der während eines der Impulspausen der ersten Impulsfolge entsprechenden Intervalls das Bezugstaktsignal zählt,

- einem zweiten Impulsgeber, der eine zweite Impulsfolge abgibt, welche der motnentanen Phasenlage des angetriebenen Glieds entspricht,

- einem zweiten, y-stelligen Zähler, der das Bezugstaktsignal während eines Intervalls zählt, das der Phasendifferenz zwischen dem zweiten Impulssignal und einem Bezugsphasensignal entspricht, und

- einem im Leistungssteuerkreis des Motors angeordneten Digitalanalogwandler,