[go: up one dir, main page]

DE2846624C2 - Binärer Signaldetektor für Zeichenerkennungseinrichtungen - Google Patents

Binärer Signaldetektor für Zeichenerkennungseinrichtungen

Info

Publication number
DE2846624C2
DE2846624C2 DE2846624A DE2846624A DE2846624C2 DE 2846624 C2 DE2846624 C2 DE 2846624C2 DE 2846624 A DE2846624 A DE 2846624A DE 2846624 A DE2846624 A DE 2846624A DE 2846624 C2 DE2846624 C2 DE 2846624C2
Authority
DE
Germany
Prior art keywords
signal path
signal
transfer device
charge transfer
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2846624A
Other languages
English (en)
Other versions
DE2846624A1 (de
Inventor
Michael Joseph Burke
Michael McHugh Rochester Minn. Siverling
Raymond John La Grangeville N.Y. Wilfinger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2846624A1 publication Critical patent/DE2846624A1/de
Application granted granted Critical
Publication of DE2846624C2 publication Critical patent/DE2846624C2/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06VIMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00Arrangements for image or video recognition or understanding
    • G06V10/20Image preprocessing
    • G06V10/28Quantising the image, e.g. histogram thresholding for discrimination between background and foreground patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Character Input (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Image Input (AREA)

Description

  • Die Erfindung betrifft einen binären Signaldetektor für von einer Zeichenerkennungseinrichtung abgefühlte, analoge Eingangssignale, bei dem automatisch ein Schwellwert nachgeregelt wird, der für die Unterscheidung zwischen einem echten Zeichensignal (Schwarzpegel) und Hintergrundsignalen ( Weißpegel) ausschlaggebend ist.
  • Bekannte optische Zeichenerkennungseinrichtungen sind mit Mitteln zur automatischen Veränderung eines Schwellwertes ausgestattet, den Videoimpulse übersteigen müssen, um als Zeichensignal (Schwarzpegel) von einem Hintergrundsignal (Weißpegel) unterschieden zu werden.
  • Beispielsweise ist ein Einkanalsystem bekannt, bei dem die Flächen eines bewegten Dokumentes über eine rotierende, geschlitzte Scheibe, durch die Licht auf eine Photo-Vervielfacherröhre fällt, zeitlich abgetastet wird. Der genannte Schwellwert wird für jeden Videoimpuls dadurch automatisch eingestellt, daß der Restpegel einer Kontraströhre entsprechend der größten, bei der Abfühlung vorhergehender Videoimpulse aufgetretenen Amplitude verändert wird.
  • Bei einem anderen bekannten Ausführungsbeispiel wird jeder Videoimpuls, der einem von einer zweidimensionalen Anordnung von Photozellen abgetasteten Bildfeld entspricht, verglichen mit dem Mittelwert der Videoimpulse, die von den das abgetastete Bildfeld umgebenden Bereichen stammen. Ein Zeichensignal, also ein Schwarzpegel, wird nur dann geliefert, wenn der von dem abgetasteten Bildfeld erhaltene Videoimpuls diesen Mittelwert übersteigt.
  • Die bekannten Anordnungen sind insbesondere hinsichtlich ihres relativ großen Raumbedarfes nicht für handgeführte optische Zeichenerkennungseinrichtungen brauchbar.
  • Es ist die der Erfindung zugrundliegende Aufgabe, einen binären Signaldetektor für von einer Zeichenerkennungseinrichtung abgefühlte, analoge Eingangssignale mit automatischer Schwellwerteinstellung anzugeben, bei dem unter Einsatz einer Ladungsverschiebeeinrichtung und der MOSFET-Technologie die Vorteile binärer logischer Schaltungen ausgenutzt, das abgetastete analoge Eingangssignal selbst aber nicht in digitale Form umgewandelt werden muß.
  • Die Lösung dieser Aufgabe ist in den Ansprüchen niedergelegt.
  • Die Erfindung wird im folgenden anhand eines in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert. Es zeigt
  • Fig. 1 das Schaltbild einer erfindungsgemäßen Einrichtung und
  • Fig. 2 die Signalverläufe in den einzelnen Signalwegen der erfindungsgemäßen Einrichtung gemäß Fig. 1.
  • Das durch die Erfindung gelöste Problem besteht in der Bereitstellung analoger Spannungspegel, die vom Hintergrund und Kontrast eines abgetasteten Dokumentes abhängen. Diese analogen Spannungspegel werden dann dazu benutzt, einen Schwellwert für eine binäre Entscheidung (Schwarz-Weiß) zu treffen. Eine solche Schaltung kann beispielsweise als Schwarz-Weiß-Spitzenfolger verwendet werden, wie er für eine in der deutschen Patentanmeldung P 28 23 679, vorgeschlagenen Schaltungsanordnung zum optischen Lesen von auf Zeichenträger aufgebrachten Zeichen benötigt wird.
  • In der optischen Zeichenerkennung ist es notwendig, sowohl die Minimal- oder Weißpegel als auch die Maximal- oder Schwarzpegel in einem analogen Signalverlauf festzustellen und zu speichern. Dies geschieht im allgemeinen durch den Einsatz komplexer analoger, bipolarer Schaltungen, die in Abhängigkeit von der geforderten Genauigkeit mit konkreten Bauelementen oder in integrierter Form verwirklicht sind. Erfindungsgmäß werden die entsprechenden Operationen unter Verwendung von Ladungsverschiebeeinrichtungen durchgeführt, so daß die Schaltung in integrierter FET-Technologie aufgebaut werden kann. Als Vorteil ergeben sich durch einen derartigen Aufbau neben einer reduzierten Größe auch ein geringerer Leistungsbedarf und geringere Kosten.
  • Fig. 1 zeigt die Erfindung in ihrer schaltungsmäßigen Ausführung. Als Ladungsverschiebeeinrichtung kann eine sogenannte Eimerketten- Schaltung (BBD) oder eine ladungsgekoppelte Schaltung (CCD) eingesetzt werden. Die Transistoren T 1 und T 2 bilden die Fortsetzung einer Eimerketten-Schaltung, auf der das getastete Analogsignal vorhanden ist. Über eine Auskoppelstufe in Form eines Source-Folgers T 9 und T 10 wird die Information im Knoten 1 abgegriffen und an einem Knoten N 1 zur Verfügung gestellt. Sobald die analogen Signale die Ladungsverschiebeeinrichtung über T 2 verlassen, können sie einem von drei Signalwegen folgen. Diese Signalwege entsprechen den drei Pegeln, nämlich dem Minimal- oder Weißpegel, dem Maximal- oder Schwarzpegel und einem Zwischen- oder Graupegel. Die Entscheidung, welcher Signalweg jeweils eingeschlagen wird, wird von dem Gate der Transistoren T3, T 5 oder T 7 zugeführten Signal bestimmt. Diese Gatesignale sind für den Signalweg für den Maximal- oder Schwarzpegel mit Φ 1 B, für den Signalweg für den Zwischen- oder Graupegel mit Φ 1 G und für den Signalweg für den Minimal- oder Weißpegel mit Φ 1 W bezeichnet. Abhängig davon, welcher Signalweg gerade aktiv ist, wirken Transistoren T 4, T 6 oder T 8 als Abschluß- oder Aufladeelement für die Ladungsverschiebeeinrichtung. Es ist darauf hinzuweisen, daß bei der betrachteten Schaltung während eines Taktzyklus jeweils nur einer der drei Signalwege aktiviert ist.
  • Über eine aus einem Source-Folger T 11, T 12 bestehende Auskoppelstufe wird das auf dem von den Transistoren T 3 und T 4 gebildeten Teil der Ladungsverschiebeeinrichtung vorhandenes Signal abgefühlt. Über einen weiteren Source-Folger T 13, T 14 wird das auf dem von den Transistoren T 7 und T 8 gebildeten Teil der Ladungsverschiebeeinrichtung vorhandene Signal abgefühlt. Diese Source-Folger sind im wesentlichen identisch mit den an den Knoten 1 angeschlossenen Source-Folger T 9, T 10. Aufgrund der aus Tansistoren T 15 und T 16 gebildeten Übertragungstore lassen sich die von den Auskopplungsstufen T 11, T 12; T 13, T 14 abgenommenen Signale in Knoten NB und NW bzw. in den dort angeschlossenen Kondensatoren CB und CW speichern.
  • Zunächst sei der Signalweg für den Maximal- oder Schwarzpegel betrachtet. Das Analogsignal VB wird im Vergleicher ACB mit dem Signal im Knoten NI, also der Spannung VI verglichen. Ist die Spannung im Knoten NB geringer als die Spannung im Knoten NI, so erscheint am Vergleicherausgang ein Signal, das die Übertragungstore T 3 und T 15 durchschaltet und somit den Knoten NB auf den neuen Pegel VB auflädt. Ist die Spannung im Knoten NI geringer als die Spannung im Knoten NB, so übernimmt entweder der Signalweg für den Minimal- oder Weißpegel oder der Signalweg für den Zwischen- oder Graupegel die weitere Steuerung. Ist die Spannung im Knoten NI geringer als die Spannung im Knoten NW, so liefert der analoge Vergleicher ACW ein einer logischen "1" entsprechendes Signal Φ 1 W, durch das die Übertragungstore T 7 und T 16 durchgeschaltet werden und das ankommende Signal zum Knoten NW weiterleiten. Sollte das am Knoten 1 ankommende Signal weder höher als die Spannung im Knoten NB noch geringer als die Spannung im Knoten NW sein, so liefern die beiden Vergleicher ACB und ACW über ein NOR-Glied ein Signal Φ 1 G, durch das das ankommende Signal in den Signalweg für den Zwischen- oder Graupegel geleitet und dort ausgelöscht wird. In die Schaltung nach Fig. 1 können zusätzliche logische Kreise eingefügt werden, um sicherzustellen, daß keine eine Verriegelung der Schaltung bewirkende Zustände eintreten können.
  • Die Schaltung gemäß Fig. 1 liefert von einem analogen Signal einen neuen Maximalwert und einen neuen Minimalwert und speichert ihn. Die Dauer der Speicherung dieser Informationen hängt von den Zeitkonstanten in den Knoten NB und NW ab. Beim Aufbau der Schaltung werden die Vorteile binärer logischer Schaltungen ausgenutzt, die analogen Signale selbst werden aber nicht in digitale Form umgewandelt. Dadurch es es möglich, die angestrebte Funktion mit einer Schaltung in MOSFET-Technologie in höchster Dichte zu verwirklichen, da sie sich in einfacher Form und mit geringer Verlustleistung aufbauen läßt.
  • Eine Ausgestaltung der Schaltung gemäß Fig. 1 kann darin bestehen, daß die Eingänge für V B und V W durch getrennte Spannungsquellen ersetzt werden, deren Spannungen vom ankommenden Signal abhängig sein können oder auch nicht. Auf diese Weise erhält man am Ausgang des Signalweges für den Schwarzpegel ein Signal, das nur den über einem ersten vorbestimmten Schwellwert liegenden Teil des Eingangssignals enthält. Entsprechendes gilt für den Signalweg für den Weißpegel. Das hier gelieferte Signal würde nur den unter einem zweiten, vorbestimmten Schwellwert liegenden Teil des Eingangssignals enthalten. Der Signalweg für den Graupegel umfaßt dann sämtliche Werte zwischen den beiden Schwellwerten. Mit einer derartigen Anordnung kann man unter Verwendung von Ladungsverschiebeeinrichtungen eine Maximal- bzw. Minimalpegelbegrenzung erzielen.
  • Fig. 2 zeigt die Ausgangssignale der genannten drei Signalwege für ein repräsentatives Eingangssignal, wenn das zuletzt beschriebene Ausführungsbeispiel verwendet wird.

Claims (3)

1. Binärer Signaldetektor für von einer Zeichenerkennungseinrichtung abgefühlte, analoge Eingangssignale, bei dem automatisch ein Schwellwert nachgeregelt wird, der für die Unterscheidung zwischen einem echten Zeichensignal (Schwarzpegel) und Hintergrundsignalen (Weißpegel) ausschlaggebend ist, dadurch gekennzeichnet, daß die Eingangssignale zeitlich gequantelt in Form von Ladungspaketen über eine Ladungsverschiebeeinrichtung übertragen werden, daß an die letzte Stufe (T 1, T 2) der Ladungsverschiebeeinrichtung ein erster, ein zweiter und ein dritter durchschaltbarer einzelner Signalweg angeschlossen ist, daß an den ersten Signalweg ein Haltekreis mit Kondensator (CB) angeschlossen ist, dessen Spannung der über diesen Signalweg übertragenen, akkumulierten Ladung entspricht, daß ein Vergleicher (ACB) vorgesehen ist, über den der erste Signalweg durchgeschaltet wird, sobald die Spannung an der letzten Stufe (T 1, T 2 ) der Ladungsverschiebeeinrichtung höher ist als die Spannung am Kondensator (CB) des Haltekreises, daß an den dritten Signalweg ein Haltekreis mit Kondensator (CW) angeschlossen ist und daß ein weiterer Vergleicher (ACW) vorgesehen ist, über den der dritte Signalweg durchgeschaltet wird, sobald die Spannung an der letzten Stufe der Ladungsverschiebeeinrichtung niedriger ist als die Spannung am Kondensator (CW) des Haltekreises.
2. Binärer Signaldetektor nach Anspruch 1, dadurch gekennzeichnet, daß der zur Quantisierung und Übertragung des Eingangssignals verwendete Takt zur Vermeidung von Leckströmen in der Ladungsverschiebeeinrichtung nicht überlappende Signale erzeugt und daß die verwendeten Vergleicher taktgesteuert sind.
3. Binärer Signaldetektor nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß an einem ersten Knoten (1) der Ladungsverschiebeeinrichtung eine eine dort jeweils vorhandenden Ladung entsprechende Spannung liefernde Auskoppelstufe (T 9, T 10) angeschlossen ist, daß ein erster Signalweg für den Maximal- oder Schwarzpegel (V B ), ein zweiter Signalweg für einen Zwischen- oder Graupegel (V G ) und ein dritter Signalweg für den Minimal- und Weißpegel (V W ) jeweils über ein Übertragungstor an einen auf den ersten folgenden zweiten Knoten (NB, NW) der Ladungsverschiebeeinrichtung angeschlossen ist, daß den Übertragungstoren (T 3, T 15; T 7, T 16) des ersten und dritten Signalweges jeweils ein Haltekreis (CB, RB; CW, RW) nachgeschaltet ist, daß der Ausgang des Haltekreises (CB, RB) des ersten Signalweges mit einem ersten Eingang eines ersten (ACB) und der Ausgang des Haltekreises (CW, RW) des dritten Signalweges mit einem ersten Eingang eines zweiten Vergleichers (ACW) verbunden ist und daß die zweiten Eingänge dieser Vergleicher mit dem Ausgang (N 1) der Auskoppelstufe (T 9, T 10) verbunden sind.
DE2846624A 1977-11-30 1978-10-26 Binärer Signaldetektor für Zeichenerkennungseinrichtungen Expired DE2846624C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/855,870 US4159432A (en) 1977-11-30 1977-11-30 Analog signal manipulation using charge transfer techniques

Publications (2)

Publication Number Publication Date
DE2846624A1 DE2846624A1 (de) 1979-05-31
DE2846624C2 true DE2846624C2 (de) 1987-04-02

Family

ID=25322308

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2846624A Expired DE2846624C2 (de) 1977-11-30 1978-10-26 Binärer Signaldetektor für Zeichenerkennungseinrichtungen

Country Status (5)

Country Link
US (1) US4159432A (de)
JP (1) JPS598860B2 (de)
DE (1) DE2846624C2 (de)
FR (1) FR2410850A1 (de)
GB (1) GB1601069A (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2837139C3 (de) * 1978-08-25 1982-02-25 Dr.-Ing. Rudolf Hell Gmbh, 2300 Kiel Verfahren und Schaltungsanordnung zur Impulsaufsteilung
FR2435871A1 (fr) * 1978-09-08 1980-04-04 Thomson Csf Dispositif a seuil permettant de distinguer le blanc du noir sur un document, et emetteur de telecopie comportant un tel dispositif
US4287441A (en) * 1979-03-30 1981-09-01 The United States Of America As Represented By The Secretary Of The Army Correlated double sampling CCD video preprocessor-amplifier
JPS57160221A (en) * 1981-03-28 1982-10-02 Olympus Optical Co Ltd Analog to digital conversion system
US4442544A (en) * 1981-07-09 1984-04-10 Xerox Corporation Adaptive thresholder
JPS6059253A (ja) * 1983-09-07 1985-04-05 東城 巧 釣金具用穴付きコンクリ−ト2次製品
JPH01223057A (ja) * 1988-03-03 1989-09-06 Mk Seiko Co Ltd 自動車下部洗浄装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001501A (en) * 1973-05-02 1977-01-04 Rca Corporation Signal processing circuits for charge-transfer, image-sensing arrays
US3869698A (en) * 1973-11-29 1975-03-04 Mohawk Data Sciences Corp Optical character recognition video amplifier and digitizer
US3891977A (en) * 1974-07-15 1975-06-24 Fairchild Camera Instr Co Charge coupled memory device
US4021682A (en) * 1975-06-30 1977-05-03 Honeywell Information Systems, Inc. Charge detectors for CCD registers

Also Published As

Publication number Publication date
FR2410850B1 (de) 1984-05-04
DE2846624A1 (de) 1979-05-31
JPS5477032A (en) 1979-06-20
US4159432A (en) 1979-06-26
GB1601069A (en) 1981-10-21
JPS598860B2 (ja) 1984-02-28
FR2410850A1 (fr) 1979-06-29

Similar Documents

Publication Publication Date Title
DE3887831T2 (de) Datenerfassungssystem.
DE3003992C2 (de) Festkörper-Abbildungsvorrichtung
DE2938499C2 (de) Festkörper-Bildaufnahmevorrichtung
DE69315029T2 (de) Anzeigevorrichtungen mit aktiver Matrix und Verfahren zu ihrer Ansteuerung
DE2713714B2 (de)
DE68926734T2 (de) Mit schrittweiser Annäherung arbeitendes Analog-Digitalwandlungsgerät
DE3039264C2 (de) Verfahren und Vorrichtung zur Ladungsübertragung bei einer Festkörper-Bildabtastvorrichtung
DE3308195A1 (de) Bilddaten-maskierungsvorrichtung
DE3144219C2 (de) Photoelektrischer Wandler
DE2719208A1 (de) Festkoerper-fernsehkamera
DE2838299B2 (de) Verfahren und Vorrichtung zur sendeseitigen Aufbereitung eines elektrischen Digitalsignals für die optische Faserleitungsübertragung
DE69015946T2 (de) Analog-Digitalwandler von hoher Umwandlungsfrequenz.
DE3311917A1 (de) Optische bildaufnahmeeinrichtung
DE3006267A1 (de) Festkoerper-abbildungsanordnung
DE2846624C2 (de) Binärer Signaldetektor für Zeichenerkennungseinrichtungen
DE2053116B2 (de) Schaltungsanordnung zur kompensation von amplitudenfehlern in bildsignalen
DE69101433T2 (de) Abtastschaltung für analoge signale.
DE3407665A1 (de) Fotoelektrischer wandler
DE2847992A1 (de) Festkoerper-bildaufnahmevorrichtung
DE2625840A1 (de) Radaranzeigesystem
EP0204376B1 (de) Schaltungsanordnung zur Abtastung eines ternären Signales
DE3880562T2 (de) Bildaufnahmeanordnung mit einem Festkörpersensor und einem elektronischen Verschluss.
DE2918710C2 (de) Bildsignalempfänger/Aufzeichner
DE4134123C2 (de) Breitband-Abtast- und Halteschaltkreis
DE2823679A1 (de) Schaltungsanordnung zum optischen lesen von zeichen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee