DE2818704C2

DE2818704C2 - Transmission system for the transmission of analogue image and synchronisation signals and mixed synchronous digital data signals via analogue lines

Info

Publication number: DE2818704C2
Application number: DE2818704A
Authority: DE
Inventors: Marcel Le Mesnil-Saint-Denis Briand; Georges Paris Pannetier
Original assignee: Individual
Current assignee: Individual
Priority date: 1977-04-29
Filing date: 1978-04-28
Publication date: 1987-02-05
Also published as: ES467786A1; FR2389290A1; SE7804770L; SE428624B; CA1127752A; DE2818704A1; FR2389290B1; JPS53135509A; GB1562381A; NL7803789A; US4191969A; JPS6311838B2

Description

BeschreibungDescription

Die Erfindung betrifft ein Übertragungssystem für die Übertragung analoger Bild- und Synchronisiersignale und zugemischter synchroner digitaler Datensignale über Analogseiten gemäß Oberbegriff des Anspruches 1. Die Digitalsignale, die nachfolgend "numerische Signale" genannt werden, sind bei derartigen Obertragungssystemen im allgemeinen entsprechend verschachtelte Tonsignale.The invention relates to a transmission system for the transmission of analogue picture and synchronisation signals and mixed synchronous digital data signals via analogue sides according to the preamble of claim 1. The digital signals, which are referred to below as "numerical signals", are generally correspondingly interleaved audio signals in such transmission systems.

l);is Arbeitsprinzip eines derartigen Übertragungssysiems ist in einem Aufsatz von E. Adler, H. Häberle und C;. Sieudci in F.I.ECTRICALCOMMUNICATION, Vol. 49, No. i, S. 332/335 beschrieben. Hiernach erfolgt die Verdichtung der numerischen Signale durch Umkodierung in einen Tcrnärkode, was die in jedem Zeilenunterdriickungsinlervall übertragene Informationsmenge begrenzt. The working principle of such a transmission system is described in an article by E. Adler, H. Häberle and C;. Sieudci in F.I.ECTRICALCOMMUNICATION, Vol. 49, No. i, pp. 332/335. According to this, the numerical signals are compressed by recoding them into a radio code, which limits the amount of information transmitted in each line suppression interval.

Itekiiiini sind außerdem Übertragungssysteme, bei denen die numerischen Signale entweder in jedem Zeileriiinterdrückungsintervall oder in einem Teil des Vorlüufintervalles jeder normalerweise vom analogen Bildsignal besetzten Zeile verdichtet werden.Itekiiiini are also transmission systems in which the numerical signals are compressed either in each line suppression interval or in a part of the pre-run interval of each line normally occupied by the analogue picture signal.

Kin derartiges System, bei dem das Bildsignal in seiner Gesamtheit in "analoger" Form übertragen wird, ist beispielsweise in der NL-OS 70 16 628 beschrieben. Hiernach werden die Synchronisiersignale nach einem bestimmten Kode digitalisiert, dessen Zeilen- und Teilbildsynchronisicrinformation nicht nur in die Unterdrükkungsintervalle aller Zeilen eingefügt wird, sondern ebenso in die Vorlaufintervalle der Zeilen, die der Unlurdrückungszeitdauer oder Rückkehrzeit der Teilbilder zugeordnet sind.Such a system, in which the picture signal is transmitted in its entirety in "analog" form, is described, for example, in NL-OS 70 16 628. According to this, the synchronization signals are digitized according to a specific code, the line and field synchronization information of which is inserted not only into the suppression intervals of all lines, but also into the lead intervals of the lines that are assigned to the suppression period or return time of the fields.

Andere Systeme, bei denen das Signal "stückweise" in analoger Form übertragen wird, sind z. B. in der FR-PS 22 16 741 und in der DE-OS 24 53 441 beschrieben. Bei derartigen System wird das Bildsignal entweder analog übertragen in einem Zeilenteil, während der andere Teil des Vorlaufintcrvalles jeder Zeile von den numerischen Datcnsignalcn besetzt ist, oder das Bildsignal wird in Form eines 2^M-Pegel-Kodes übertragen, wobei dann die Synchronisiersignale und die numerischen Signale, die einen Teil der Zeilenunterdrückungsintervalle besetzen, ebenfalls in diesen Kode übertragen werden.Other systems in which the signal is transmitted "piece by piece" in analog form are described, for example, in FR-PS 22 16 741 and in DE-OS 24 53 441. In such systems, the picture signal is either transmitted analog in part of the line, while the other part of the pre-run interval of each line is occupied by the numerical data signals, or the picture signal is transmitted in the form of a 2 ^M level code, in which case the synchronizing signals and the numerical signals which occupy part of the line suppression intervals are also transmitted in this code.

In allen aufgeführten Beispielen von Übertragungssystcnicii ist offensichtlich die Informationsmenge, d. h. die Übertragungsgeschwindigkeit der numerischen Daten je Teilbild begrenzt. Die Begrenzung resultiert aus der Wahl der Kodierung der numerischen Signale zu ihrer Übertragung oder aus der kennzeichnenden Stellung der numerischen Signale, die dazu führt, daß das liiklsignal nur noch teilweise übertragen wird, was auf der Kmpfangsseite zu einer Ungenauigkeit des übertragenen Bildes führt.In all the examples of transmission systems given, the amount of information, i.e. the transmission speed of the numerical data, is obviously limited per field. The limitation results from the choice of coding of the numerical signals for their transmission or from the characteristic position of the numerical signals, which leads to the fact that the signal is only partially transmitted, which leads to an inaccuracy of the transmitted image on the receiving side.

Im Fall eines Bildlelefon-Übertragungssystemes, das in) Folgenden behandelt wird, ist es notwendig, häufig zusätzliche numerische Signale zu übertragen, die sich von den üblicherweise übertragenen Signalen, nämlich Tonsignalun, unterscheiden. Bei diesen anderen Signalen liiindelt es sich zum Beispiel umIn the case of a video telephone transmission system, which is discussed below, it is often necessary to transmit additional numerical signals that are different from the signals usually transmitted, namely audio signals. These other signals are, for example,

— Bildübertragungssignale mit einer Übertragungsgeschwindigkeit von 64 kBit/s;—Image transmission signals with a transmission speed of 64 kbit/s;

— schnelle Bildüberiragungssignale mit einer Übertragungsgeschwindigkeit von 128 kBit/s:— fast image transmission signals with a transmission speed of 128 kBit/s:

— Signalübertragung mit einer Übertragungsgeschwindigkeit von 64 kBit/s;—signal transmission with a transmission speed of 64 kbit/s;

— in allgemeiner Form um numerische Datensignale mit einer Übertragungsgeschwindigkeit von 64 und/oder 128 kBit/s; oder— in general terms, numerical data signals with a transmission speed of 64 and/or 128 kbit/s; or

&iacgr;&ogr; — um jede andere Kombination numerischer Signale mit 64 und/oder 128 kBit/s.
Hautpziel der Erfindung ist ein Übertragungssystem für die Übertragung von Bildsignalen und Synchronisiersignalen mit zugemischten numerischen Datensignalen in entsprechender Kodierung, wobei die numerischen Datensignale ausser dem Tonsignal mit den anderen Signalen so übertragen und gemischt werden, das das integral in analoger Form übertragene Bildsignal nicht reduziert wird und die Synchronisierimpulse nur so reduziert werden, daß auf der Empfangsseite keine Gefahr eines Synchronisierungsverlustes entsteht.&iacgr;&ogr; — any other combination of numerical signals at 64 and/or 128 kbit/s.
The main aim of the invention is a transmission system for the transmission of image signals and synchronization signals with mixed numerical data signals in appropriate coding, whereby the numerical data signals, apart from the audio signal, are transmitted and mixed with the other signals in such a way that the image signal transmitted integrally in analog form is not reduced and the synchronization pulses are only reduced in such a way that there is no risk of synchronization loss on the receiving side.

Außerdem setzt sich die Erfindung ein Übertragungssystem zum Ziel, bei dem die numerischen Datensignale in die Vorlaufintervalle der verfügbaren, der Teilbildunterdrückung zugeordneten schwarzen Zeilen eingefügt werden.Furthermore, the invention aims at a transmission system in which the numerical data signals are inserted into the lead intervals of the available black lines assigned to the field suppression.

Schließlich ist ein weiteres Ziel der Erfindung ein Übertragungssystem, bei dem alle numerischen Signale in der Form eines 2^A'-Pegel-Kodes übertragen werden und die Synchronisiersignale reduziert werden, aber in analoger Weise übertragen werden, damit die Synchronisierung auf der Empfangsseite leicht durchführbar ist, ohne auf komplexe Kodewandlersysteme zurückgreifen zu müssen.Finally, another object of the invention is a transmission system in which all numerical signals are transmitted in the form of a 2 ^A '-level code and the synchronizing signals are reduced but transmitted in an analog manner so that synchronization can be easily carried out on the receiving side without having to resort to complex code converter systems.

Hierzu schafft die Erfindung ein Übertragungssystem, das im Anspruch 1 angegeben ist.For this purpose, the invention provides a transmission system as defined in claim 1.

Weitere Ausgestaltungsformen der Erfindung sind in den Unteransprüchen angegeben.Further embodiments of the invention are specified in the subclaims.

Die besonderen Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung. Diese erfolgt anhand der Zeichnungen. In diesen zeigtThe particular advantages of the invention will become apparent from the following description. This is based on the drawings. These show

Fig. 1 ein analoges Bildtelefonsignal bekannter Art, wie es von einem Bildtelefon in einem Zeilenintervall ausgesandt wird;Fig. 1 shows an analog videophone signal of a known type, as transmitted by a videophone in a line interval;

Fig. 2 ein analoges Bildtelefonsignal, wie es von einem erfindungsgemäßen System in einem Zeilenintervall ausgesandt wird;Fig. 2 shows an analog videophone signal as transmitted by a system according to the invention in a line interval;

Fig. 3 ein analoges Bildtelefonsignal bekannter Art während der Zeitdauer eines Bildes;
Fig. 4 ein analoges Bildtelefonsignal nach der Erfindung, das aus numerischen Datensignalen, die in die Zeilen- und Teilbildunterdrückungssignaie eingefügt sind, gemischt und durch ein erfindungsgemäßes System übertragen wird;Fig. 3 shows an analog videophone signal of known type during the duration of an image;
Fig. 4 shows an analog videophone signal according to the invention, mixed from numerical data signals inserted into the line and field suppression signals and transmitted by a system according to the invention;

Fig. 5 in einem Blockschaltbild eine über das erfindungsgemäße Übertragungssystem mit numerischen Daten terminals verbundene Bildtelefonanlage;Fig. 5 is a block diagram of a video telephone system connected to numerical data terminals via the transmission system according to the invention;

Fig. 6 in einem Blockschaltbild die Sendeseiie eines erfindungsgemäßen Übertragungssystems;
Fig. 7 in einem Blockschaltbild die Empfangsseite eines erfindungsgemäßen Übertragungssystems; undFig. 6 shows a block diagram of the transmitting element of a transmission system according to the invention;
Fig. 7 shows a block diagram of the receiving side of a transmission system according to the invention; and

Fig. 8 die Schreib- und Lesesteuersignale der Sende- und Empfangsseite des erfindungsgemäßen Übertragungssystems. Fig. 8 shows the write and read control signals of the transmit and receive side of the transmission system according to the invention.

Im folgenden wird ein Ausführungsbeispiel eines erfindungsgemäßen Übertragungssystemes beschrieben, mit dem sich drei mit 64 kBit/s verschachtelte erste numerische Signale oder Impulsfolgen (oder Datenkanäle)In the following, an embodiment of a transmission system according to the invention is described, with which three first numerical signals or pulse sequences (or data channels) interleaved at 64 kbit/s

/Vi. &Lgr;/2 und Ni in das Zeilensynchronisiersignal einfügen lassen und zweite numerische Signale oder Impulsfolge /V₄ mit 64 kBit/s in das Teilbildsynchronisiersignal. Das System ist Bestandteil einer Bildtelefonanlage, die von der Administration Francaise des Postes et Tolecommunications zugelassen ist und die folgende Funktionsmerkmale besitzt:/Vi. &Lgr;/2 and Ni can be inserted into the line synchronization signal and second numeric signals or pulse sequence /V ₄ at 64 kbit/s into the field synchronization signal. The system is part of a videophone system approved by the Administration Francaise des Postes et Tolecommunications and has the following functional features:

— Bilddefinition: 267 Zeilen mit 250 Punkten, wobei 16 schwarze Zeilen (8 + 7 + 2 &khgr; 0,5) verfügbarsind; —Image definition: 267 lines of 250 dots, with 16 black lines (8 + 7 + 2 x 0.5) available;

— Frequenz des Zeilensynchronisiersignales: 8 kHz:— Frequency of the line synchronization signal: 8 kHz:

— Frequenz des Teilbildsynchronisiersignales: 60 Hz; d. h. 30 Bilder pro Sekunde mit einer Verschachtelung der Ordnung 2;—Frequency of the field synchronization signal: 60 Hz; i.e. 30 frames per second with an interleaving of order 2;

— Definition eines ungeraden Teilbildes oder Halbbildes: 134 Zeilen, von denen 8 schwarze Zeilen im Teilbildunterdrückungssignal verfügbar sind;—Definition of an odd field or field: 134 lines, of which 8 black lines are available in the field suppression signal;

— Definition eines geraden Teilbildes oder Halbbildes: 133 Zeilen, von denen 7,5 schwarze Zeilen im Teilbildunterdrückungssignal verfügbar sind.—Definition of an even field or field: 133 lines, of which 7.5 black lines are available in the field suppression signal.

Das Übertragungssystem überträgt und empfängt das Bildsignal mit den zugemischten numerischen Impulsfolgen mit Hilfe eines Paares zweiadriger Bildtelefonkabel mit einem Bandpaß von genau 1 MHz. Derartige Kabel sind für analoge Bildtelefonübertragungen über eine Bildtelefonvermittlungsanlage üblich.The transmission system transmits and receives the image signal with the mixed numerical pulse sequences using a pair of two-wire videophone cables with a bandpass of exactly 1 MHz. Such cables are common for analog videophone transmissions via a videophone switching system.

Vor der ins einzelne gehenden Beschreibung des Aufbaus und der Organisation des Übertragungssystems wird zunächst die Form der Zeilen- und Teilbildsynchronisier- und -Unterdrückungssignale beschrieben, was ein besseres Verständnis des Aufbaus und der Arbeitsweise der Sendeseite und der Empfangsseite des Übertragungssystems ermöglicht.Before describing the structure and organization of the transmission system in detail, the form of the line and field synchronization and suppression signals is first described, which enables a better understanding of the structure and operation of the transmitting side and the receiving side of the transmission system.

Rg. 1 zeigt ein analoges Bildsignal bekannter Art, das entsprechend der voll ausgezogenen Linie mit einem Zeilensynchronisier- und -Unterdrückungssignal SL gemischt ist, dessen Dauer 19,53 &mgr;5 beträgt Das Bildsignal liegt zwischen dem Spannungspegel 0,3 V entsprechend einer schwarzen Zeile und dem Spannungspegel 1 V entsprechend einer weißen Zeile und besetzt Zeilenvorlaufintervalle von einer Zeitdauer von 105,47 &mgr;&bgr;. Die eigentliche Unterdrückungszeit einer Zeile besteht aus einem Impuls oder Synchronisiersignal von 0 V mit einer Dauer von 8,79 &mgr;5. Ihm geht eine "Schwarztreppe", d. h. ein Gleichspannungsimpuls von 0,3 V während 2,93 &mgr;5 voraus, der die Feststellung des Zeilenbeginns ermöglicht, und ihm folgt eine weitere hintere Schwarztreppe von 03 V während 7,81 &mgr;&egr;, die die Einstellung der Gleichspannungskomponente des analogen Bildsignals auf den Schwarzpegel ermöglicht.Fig. 1 shows an analogue picture signal of known type, mixed, according to the solid line, with a line synchronisation and suppression signal SL , the duration of which is 19.53 μs. The picture signal lies between the voltage level 0.3 V corresponding to a black line and the voltage level 1 V corresponding to a white line, and occupies line advance intervals of a time duration of 105.47 μs. The actual suppression time of a line consists of a pulse or synchronisation signal of 0 V with a duration of 8.79 μs. It is preceded by a "black staircase", ie a DC pulse of 0.3 V for 2.93 μs, which enables the start of the line to be detected, and it is followed by another trailing black staircase of 03 V for 7.81 μs, which enables the DC component of the analogue picture signal to be adjusted to the black level.

Die drei numerischen Impulsfolgen Ni, N₂ und N₃ wurden gemäß der Erfindung in das Zeilenunterdrükkungsintervall eingefügt (Fig. 2). Die Zeilenfrequenz entspricht 8 kHz, es müssen daher 8 Bits einer numerischen Bildfolge während der Zeilenunterdrückungsoder Wiederkehrzeit eingefügt werden, wobei der Bandpaß der Übertragungsleitung von 1 MHz zu beachten ist Folglich muß ein numerisches Informationsbit innerhalb höchstens 1 us übertragen werden, und die drei numerischen Impulsfolgen Nu N₂ und M müssen derart eingefügt werden, daß ein hinreichend breiter 0-V-Impuls existier!, um die Zeilensynchronisierung festzustellen oder wiederaufzufinden. Ferner muß die Einfügung der drei numerischen Impulsfolgen so erfol-The three numerical pulse sequences Ni, N ₂ and N ₃ were inserted in the line suppression interval according to the invention (Fig. 2). The line frequency corresponds to 8 kHz, so 8 bits of a numerical image sequence must be inserted during the line suppression or return time, taking into account the bandpass of the transmission line of 1 MHz. Consequently, a numerical information bit must be transmitted within a maximum of 1 us, and the three numerical pulse sequences Nu N ₂ and M must be inserted in such a way that a sufficiently wide 0-V pulse exists to determine or recover the line synchronization. Furthermore, the insertion of the three numerical pulse sequences must be carried out in such a way that

gen, daß die hintere 0,3-V-Schwarzireppc eine hinreichende Dauer hat, daß die Gleichspannungskomponente des analogen Bildsignals wieder abgestimmt werden kann. In Abstimmung mit diesen Kriterien wurde im vorliegenden Beispiel ein 0-V-Synchronisierimpuls mil einer verminderten Breite von 1,5 \is gewählt. Rs verbleiben folglich höchstens 15,1 &mgr;&sfgr;, um die 24 Bits der numerischen Impulsfolgen einzufügen, d. h. weniger als 24 &mgr;5, wie es nötig wäre, um die numerische Information verträglich mit den analogen Übertragungs/.eilcn zu gestalten. Zur Lösung dieses Problems werden die acht aufeinanderfolgenden Bits einer Impulsfolge -/or der Aussendung paarweise gruppiert und im gewählten Beispiel in einen 4-Pegel-Kode (M = 4) gewandelt, wobei die vier Pegel zwischen 0,3 und 1 V gleich verteill sind. Folglich besetzt ein 8-Bit-Wort oder Okteit einer numerischen Impulsfolge N im Zeilenunterdrückungssignal 4 &mgr;&bgr; und hat eine Übertragungsgeschwindigkeit von 2,048 MBit/s. Wie in Fig. 2 gezeigt, besetzt die gesamte numerische Information der Impulsfolgen Nu N^ und &Lgr;&Lgr; ein Intervall von 12 &mgr;5, dem eine schmale Schwarztreppe von 0,50 &mgr;&bgr; bei 0,3 V vorangeht, die auf einen 0-V-Impuls von einer Dauer von 1,50 &mgr;&bgr; folgt, welche das neue Zeilensynchronisiersignal SL' kennzeichnet. Auf das numerische Informationsintervall von 12 &mgr;* folgt eine Schwarztreppe mit einer Zeitdauer von 2,60 &mgr;·>. ensure that the rear 0.3 V black beam has a sufficient duration to enable the DC component of the analogue picture signal to be re-tuned. In accordance with these criteria, a 0 V synchronising pulse with a reduced width of 1.5 μs was chosen in the present example. Rs therefore remains at most 15.1 μs to insert the 24 bits of the numerical pulse trains, ie less than the 24 μs required to make the numerical information compatible with the analogue transmission parts. To solve this problem, the eight consecutive bits of a pulse train are grouped in pairs before transmission and, in the example chosen, converted into a 4-level code (M = 4), the four levels being equally distributed between 0.3 and 1 V. Consequently, an 8-bit word or octet of a numerical pulse train N in the line suppression signal occupies 4 μβ and has a transmission speed of 2.048 Mbit/s. As shown in Fig. 2, the entire numerical information of the pulse trains Nu N^ and ΛΛ occupies an interval of 12 μ5, preceded by a narrow black step of 0.50 μβ at 0.3 V, followed by a 0 V pulse of duration 1.50 μβ characterizing the new line synchronization signal SL' . The numerical information interval of 12 μ* is followed by a black step of duration 2.60 μ·>.

Die drei numerischen Impulsfolgen werden in alle Zeilenunterdrückungszeiten eingefügt, d. h. auch in diejenigen, die sich auf Zeilen beziehen, die für die Tcilbild-Wiederkehr oder -unterdrückung verfügbar sind, wie weiter unten präzisiert wird.The three numerical pulse sequences are inserted in all line suppression times, i.e. also in those related to lines available for screen repetition or suppression, as specified below.

In Flg. 3 ist ein Bildtelefonsignal bekannten Typs dargestellt, das aus einem analogen Bildsignal V besteht, das mit Zeilen- und Teilbildsynchronisier- und -unterdrückungssignalen SM (SM = SL + ST\ + ST.) eines Bildes gemischt ist. Wie schon erläutert, besteht ein Bild aus zwei Halbbildern oder Teilbildern, deren Zeilen paarweise ineinander verschachtelt sind. Die Zeilen eines Bildes sind von 1 bis 267 numeriert, wobei mit dem ungeraden Teilbild T₁ (134 von 1 bis 134 numerierte Zeilen) begonnen wird und mit dem geraden Tcilbild T, (134 von 135 bis 267 numerierte Zeilen) geendet wird. Jede Zeile ist definiert durch die abfallende Front ihres O-V-Synchronisierimpu'ses. Fig. 3 shows a videophone signal of a known type, which consists of an analogue picture signal V mixed with line and field synchronization and suppression signals SM (SM = SL + ST\ + ST.) of a picture. As already explained, a picture consists of two fields or fields whose lines are interleaved in pairs. The lines of a picture are numbered from 1 to 267, beginning with the odd field T ₁ (134 lines numbered from 1 to 134) and ending with the even field T , (134 lines numbered from 135 to 267). Each line is defined by the falling front of its OV synchronization pulse.

Das Unterdrückungssignal eines ungeraden Teilbildes STi umfaßt die acht ersten Zeilen, von denen die erste (Zeile Nr. 1) einen kennzeichnenden 0-V-lmpuls einer Zeitdauer von 96,68 &mgr;$ darstellt während das Unterdrückungssignal eines geraden Teilbildes ST₂ die acht von 135 bis 142 numerierten Zeilen umfaßt, von denen die 135. Zeile einen kennzeichnenden 0-V-lmpuls von einer Zeitdauer gleich 34,18 &mgr;$ darstellt wie gestrichen in Rg. 1 dargestellt Es ist zu bemerken, daß die Zeile Nr. 134 und 142 am Anfang und am Ende ihrer zur Hälfte das analoge Bildsignal V übertragen und genau zur Hälfte den Schwarzpegel von 03 V. Die anderen Zeilen Nr. 2 bis 8 und Nr. 136 bis 141 entsprechen denen zuvor unter Bezug auf Rg. 1 beschriebenen Zeilen, bei denen das Zeilenvorlaufintervall von 105,47 &mgr;-s aus cinem 03-V-GIeichspannungssignal besteht.The suppression signal of an odd field STi comprises the first eight lines, the first of which (line no. 1) represents a characteristic 0-V pulse of a duration of 96.68 µs, while the suppression signal of an even field ST ₂ comprises the eight lines numbered 135 to 142, the 135th line of which represents a characteristic 0-V pulse of a duration equal to 34.18 µs as shown in phantom in Fig. 1. It should be noted that lines no. 134 and 142 transmit half of the analogue picture signal V at the beginning and at the end of their length and exactly half of the black level of 03 V. The other lines no. 2 to 8 and no. 136 to 141 correspond to the lines previously described with reference to Fig. 1, in which the line advance interval of 105.47 µs consists of a 03 V DC signal.

Bei diesem Ausführungsbeispiel wird erfindungsgemäß nur eine numerische Impulsfolge N₄ mit 64 kBit/s ausschließlich in die Teilbildunterdrückungssignale eingefügt Wie schon angegeben, müssen acht Bits einerIn this embodiment, only one numerical pulse sequence N ₄ with 64 kbit/s is inserted exclusively into the field suppression signals. As already stated, eight bits of a

b5 derartigen Impulsfolge in eine Zeile eingefügt werden. Folglich sind 1072 Bits (134x8) und 1064BiIs (133 &khgr; 8) den ungeraden Teilbildern T, und den geraden Teilbildern T₂ zuzuordnen. Um ausreichende OV-b5 such a pulse sequence can be inserted into a line. Consequently, 1072 bits (134x8) and 1064BiIs (133 x 8) are to be assigned to the odd fields T, and the even fields T _2. In order to achieve sufficient OV-

Syiiehronisierimpulse in den Zeilen Nr. 1 und 135 zur .Synchronisierung und unterscheidbaren Feststellung der Teilbilder zu erhalten, wurden die Bits der numerischen Impulsfolge N.\ in die Vorlaufintervalle der folgenden Zeilen eingefügt, nämlich 170 Bits in die Zeilen Nr. 2 bis 7 und 52 Bits in die Zeile Nr. 8 eines ungeraden Teilbildcs Ti und 170 Bits in die Zeilen 136 bis 141 und 44 Bits in die erste Hälfte der Zeile Nr. 142 eines geraden Teilbildcs T₂. Zwei aufeinanderfolgende Bits der Impulsfolge N₁ sind wie schon angegeben paarweise in einem analogen 4-Pegel-Kode gruppiert mit einer Laufzeit von 1 us, eine Gruppe von 170 Bits nimmt beispielsweise ein Intervall von 85 &mgr;5 ein.In order to obtain synchronizing pulses in lines 1 and 135 for synchronizing and distinguishing the fields, the bits of the numerical pulse sequence N1 were inserted into the lead intervals of the following lines, namely 170 bits in lines 2 to 7 and 52 bits in line 8 of an odd field T1 and 170 bits in lines 136 to 141 and 44 bits in the first half of line 142 of an even field _T2 . Two consecutive bits of the pulse sequence _N1 are, as already stated, grouped in pairs in a 4-level analog code with a propagation time of 1 us, a group of 170 bits occupies, for example, an interval of 85 μs.

Wie in den beiden letzten Zeilen in Fig. 8 dargestellt, geht diesen Bitgruppen beispielsweise ein Intervall von 18 [is (32 - (12 + 0,5 + 1,5) \is) und Bits der numerischen Impulsfolgen N_u Ni und Nj im Unterdrückungssignal der entsprechenden Zeilen voraus, während in den eigentlichen Synchronisierzeilen der ungeraden und geraden Teilbilder, nämlich den Zeilen Nr. 1 und 135 kennzeichnende Impulse der Breite 82,68 &mgr;5 und 20,18 &mgr;5, wie sie gestrichelt in Fig. 2 dargestellt sind, die Feststellung und Synchronisierung der ungeraden Teilbilder Ti und der geraden Teilbilder T2 beim Empfang erlauben. Das neue Bildtclefon-Verbundsignal V + SM' + (N₁ bis N₄) besitzt das neue gemischte Synchronisiersignal .VM' = SL' + ST, + ST'₂, das in Fig. 4 dargestellt ist.For example, as shown in the last two lines of Fig. 8, these groups of bits are preceded by an interval of 18 [is (32 - (12 + 0.5 + 1.5) \is) and bits of the numerical pulse trains N _u Ni and Nj in the suppression signal of the corresponding lines, while in the actual synchronizing lines of the odd and even fields, namely lines Nos. 1 and 135, pulses of width 82.68 μ5 and 20.18 μ5, as shown in dashed lines in Fig. 2, enable the odd fields Ti and the even fields T2 to be detected and synchronized on reception. The new composite picture telephone signal V + SM' + (N ₁ to N ₄ ) has the new mixed synchronizing signal .VM' = SL' + ST, + ST' ₂ , which is shown in Fig. 4.

In Fig. 5 ist ein Übertragungssystem nach der Erfindung mit einer Sendeseite 1 und einer Empfangsseite 2 dargestellt, das in einer Anlage zur simultanen Analogübertragung von numerischen Leitungen und von BiIdtelcfonleitungen eingefügt ist. Fig. 5 shows a transmission system according to the invention with a transmitting side 1 and a receiving side 2, which is incorporated in a system for the simultaneous analog transmission of numeric lines and of video telephone lines.

Die Sendeseite 1 des Systems empfängt von dem eine Kamera enthaltenden Sendeteil 3n eines Teilnehmer-Bildtelefones 3 das Bildsignal V, das mit dem Zeilen- und Teilbildsynchronisier- und Unterdrückungssignal SM gemischt ist, sowie ein 8,192 MHz-Taktsignal. Dieses Taktsignal steuert einen Taktgeber 10 (siehe auch Fig. 6), der eine Synchronisierung aller Operationen gestattet, die durchzuführen sind, um die numerischen Impulsfolgen einzufügen und das neue gemischte Synchronisiersignal SM'aufzubauen. Erfindungsgemäß Übertragern alle Datenterminals 4i bis 4₄ im gewählten Ausführungsbeispiei impuisfoigen N\ bis N₄ mit 64 kBits/s, und zwar über Sendeleitungen £1 bis £4, die durch ein 64 kHz-Taktsignal synchronisiert sind, das von der Sendcscitc 1 übertragen wird und ausgehend von dem 8,192 MHz-Taktsignal erarbeitet wird. Das Bildsignal V, das neue gemischte Synchronisiersignal SM', die drei in alle Zeilenunterdrückungszeitdauern hineinverschachlclten Impulsfolgen N, bis N₃ und die lediglich in das Tcilbildunterdrückungssignal eingefügte Impulsfolge /V₄ werden unter einer Übertragung der numerischen Impulsfolgen in einem 4-PegeI-Kode analog gemischt und über eine Leitung Ln mit symmetrischem Aderpaar zu einer Bildtelefonvermittlungsanlage 5 übertragen. Diese Vermitllungsanlage überträgt die numerischen und Bildinformationen zu einem anderen Teilnehmer, der ebenfalls an ein erfindungsgemäßes Übertragungssystem angeschlossen istThe transmitting side 1 of the system receives from the transmitting part 3n of a subscriber videophone 3 , which contains a camera, the image signal V mixed with the line and field synchronization and suppression signal SM , as well as an 8.192 MHz clock signal. This clock signal controls a clock generator 10 (see also Fig. 6) which allows synchronization of all the operations to be carried out in order to insert the numerical pulse trains and to build up the new mixed synchronization signal SM'. According to the invention, all data terminals 4i to ₄₄ in the selected embodiment transmit pulse trains N\ to _N4 at 64 kbits/s, via transmitting lines £1 to £4 which are synchronized by a 64 kHz clock signal which is transmitted by the transmitting circuit 1 and is developed from the 8.192 MHz clock signal. The image signal V, the new mixed synchronization signal SM', the three pulse sequences N1 to N3 interleaved in all line suppression _periods and the pulse sequence / _V4 inserted only in the partial image suppression signal are mixed analogously with a transmission of the numerical pulse sequences in a 4-level code and transmitted via a line Ln with a symmetrical wire pair to a video telephone switching system 5. This switching system transmits the numerical and image information to another subscriber who is also connected to a transmission system according to the invention.

Die Empfangsseite 2 dieses Übertragungssystems führt die zu den Operationen der Sendeseite inversen Operationen aus.The receiving side 2 of this transmission system carries out the inverse operations to those of the transmitting side.

Die Empfangsseite empfängt das Verbundsignal V + SM' + (N] bis Na) über eine weitere Analogseite Ln mit symmetrischem Aderpaar und mit einem Bandpaß von größer oder gleich 1 MHz entsprechend der Scndelcitung Li.. Die Empfangsseite 2 bildet mit Hilfe eines Taktgebers 20, der eine Phasenschleife enthält (siehe auch Fig. 7), die Taktfrequenzen zurück, die für die Impulsrückbildung des gemischten Synchronisiersignales und für die Dekodierung der analog übertragenen Impulsfolgen N\ bis /V₄ erforderlich sind. Die numerischen Impulsfolgen werden extrahiert und synchron in einem Rhythmus von 64 kHz wieder gebildet, der vom Taktgeber 20 nachgebildet wird. Sodann werden die numerischen Impulsfolgen zu den Terminals 4i bis 4₄ des empfangenden Teilnehmers über die Empfangsleitungen R\ bis Ra übertragen. Das Bildsignal Vund das rückgebildete Synchronisiersignal SM werden zum Empfangsteil 3« mit dem Bildschirm 3 übertragen.The receiving side receives the composite signal V + SM' + (N] to Na) via a further analog side Ln with a symmetrical wire pair and with a bandpass of greater than or equal to 1 MHz corresponding to the switching frequency Li. The receiving side 2 uses a clock generator 20 which contains a phase loop (see also Fig. 7) to recreate the clock frequencies which are required for the pulse regeneration of the mixed synchronization signal and for the decoding of the analog transmitted pulse sequences N\ to /V _4. The numerical pulse sequences are extracted and recreated synchronously in a rhythm of 64 kHz which is reproduced by the clock generator 20. The numerical pulse sequences are then transmitted to the terminals 4i to 4 ₄ of the receiving subscriber via the receiving lines R\ to Ra . The image signal V and the recreated synchronization signal SM are transmitted to the receiving section 3« with the screen 3.

Im folgenden wird die Sendeseite 1 eines erfindungsgemäßen Systems näher beschrieben, das die in Fig. 1 und 3 angegebenen Bildtelefonsignale erhält.In the following, the transmitting side 1 of a system according to the invention is described in more detail, which receives the videophone signals indicated in Fig. 1 and 3.

Der Sendeteil (Fig. 6) enthält im wesentlichen einen Taktgeber 10, der das 8,192 MHz-Taktsignal des Sendeteiles 3e des Bildtelefones 3 empfängt, einen Extrahierkreis 11 für die Taktsignale zur Zeilensynchronisierung SL und zur Teilbildsynchronisierung der ungeraden und geraden Teilbüder 5Ti und ST2 und zur Bildung des neuen Mischsynchronisiersignales SM, das gleichzeitig mit dem Bildsignal V empfangen wird. Ferner besitzt die Sendeseite 1 drei Speicher- und Impulsbildungskreise 12|, 122, 123 zur Bit-paarweisen Speicherung und zum Bit-paarweisen Aufbau der numerischen Impulsfolgen Ni, N₂, M, die synchron über die numerischen Sendeleitungen £1, £2, £3 übertragen werden, weiterhin Einfügungseinrichtungen 13 in Form eines Speicher- und Impulsbildungskreises für die Bitpaare der numerischen Impulsfolge M, die von der numerischen Sendeleitung £₄ übertragen wird, weiterhin einen Multiplexer 14 für die Bitpaare der Impulsfolgen Ni, N2, N3, einen Mischkreis 15, der die numerischen Impulsfolgen Ni bis N₄ nach ihrer Wandlung in einen 4-Analog-Pegel-Kode mit dem Bildsignal Kund dem neuen gemischten Synchronisiersignal SM' mischt und das Analogsignal V + SM' + (Ni bis Na) zur Bildtelefonvermittlungsanlage 5 über die Analogleitung Le überträgt.The transmitting part (Fig. 6) essentially contains a clock generator 10 which receives the 8.192 MHz clock signal from the transmitting part 3e of the video telephone 3, an extraction circuit 11 for the clock signals for line synchronization SL and for field synchronization of the odd and even sub-images 5Ti and ST2 and for forming the new mixed synchronization signal SM which is received simultaneously with the image signal V. Furthermore, the transmission side 1 has three storage and pulse formation circuits 12|, 122, 123 for the bit-pair-wise storage and for the bit-pair-wise construction of the numerical pulse sequences Ni, N ₂ , M, which are transmitted synchronously via the numerical transmission lines £1, £2, £3, furthermore insertion devices 13 in the form of a storage and pulse formation circuit for the bit pairs of the numerical pulse sequence M, which is transmitted by the numerical transmission line £ ₄ , furthermore a multiplexer 14 for the bit pairs of the pulse sequences Ni, N2, N3, a mixing circuit 15, which mixes the numerical pulse sequences Ni to N ₄ after their conversion into a 4-analog level code with the image signal K and the new mixed synchronization signal SM' and transmits the analog signal V + SM' + (Ni to Na) to the video telephone switching system 5 via the analog line Le .

Im Extrahierkreis 11 isoliert ein erster Pfad das Bildsignal V mit Hilfe eines Analogdetektors 110, der eine Verzögerungsleitung mit einer Verzögerung gleich der Dauer einer Extrahierung und der Bildung des Synchronisiersignales besitzt, während ein zweiter Pfad an erster Stelle das gemischte Synchronisiergrund- und Anfangssignal SM mittels eines Detektors 111 extrahiert und an zweiter Stelle die Grundsignale der Zeilenunterdrückungs SL, welche die Impulse der Breite 8,79 &mgr;5 besitzen, und die Grundsignale der Teilbildunterdrükkung der ungeraden Teilbilder 5Ti und der geraden Teilbilder ST₂, welche die Impulse der Breite 96,68 &mgr;&bgr; und 34,18 &mgr;3 besitzen, und zwar mit Hilfe zweier Detektoren 112 und 113. Die Grundsignale SL, ST\ und ST₁ werden einerseits zum Taktgeber 10 übertragen, um die Steuersignale zu erzeugen, die für die verschiedenen Verschachtelungs- und Impulsbildungsoperationen der numerischen Impulsfolgen M bis N₄ erforderlich sind, und andererseits zu einem Kreis 114 zur Bildung des gemischten Synchronisiersignals. Dieser Kreis bildet das neue gemischte Synchronisiergrundsignal SM', das aus den neuen Zeilenunterdrückungssignalen SL' und Teilbildunterdrückungssignalen 5Ti' und ST₂' besteht, wie unter Bezug auf Fig. 2 und 4 beschrieben worden ist.In the extraction circuit 11, a first path isolates the picture signal V by means of an analog detector 110 having a delay line with a delay equal to the duration of extraction and formation of the synchronizing signal, while a second path extracts in the first place the mixed synchronizing basic and initial signals SM by means of a detector 111 and in the second place the basic signals of the line suppression SL having the pulses of width 8.79 μs and the basic signals of the field suppression of the odd fields 5Ti and the even fields ST ₂ having the pulses of width 96.68 μβ. and 34.18 µ3 by means of two detectors 112 and 113. The basic signals SL, ST\ and ST ₁ are transmitted on the one hand to the clock generator 10 in order to generate the control signals required for the various interleaving and pulse formation operations of the numerical pulse trains M to N ₄ , and on the other hand to a circuit 114 for forming the mixed synchronizing signal. This circuit forms the new mixed basic synchronizing signal SM' which consists of the new line suppression signals SL' and field suppression signals 5Ti' and ST ₂ ' , as described with reference to Figs. 2 and 4.

Ausgehend von dem vom Bildtelefon 3 übertragenen 8,192 MHz-Taktsignal bildet der Taktgeber 10 die 2,048 MHz- und 64 kHz-Taktsignale mit Hilfe der durch 4 und durch 32 teilenden Frequenzteiler 100 und 101 Starting from the 8.192 MHz clock signal transmitted by the videophone 3, the clock generator 10 generates the 2.048 MHz and 64 kHz clock signals using the frequency dividers 100 and 101 which divide by 4 and by 32.

wieder. Diese beiden Taktsignale werden zu einem logischen Kreis 102 übertragen, der die verschiedenen Schreib- und Leseoperationen der Pufferspeicher und Register der Kreise 12,, 12₂, 12₃ und 13 steuert. Der Aufbau des logischen Kreises wird weiter unten näher geschildert.These two clock signals are transmitted to a logic circuit 102 which controls the various write and read operations of the buffer memories and registers of the circuits 12, 12 ₂ , 12 ₃ and 13. The structure of the logic circuit is described in more detail below.

Die Signalbildung in Form von Bit-Paaren eines in das Zeilenunterdrückungssignal eingefügten numerischen Signals wird lediglich anhand der Organisation des in Fig. 6 dargestellten Kreises 12i beschrieben. Die beiden anderen Kreise 12₂ und 12j sind entsprechend aufgebaut. The signal formation in the form of bit pairs of a numerical signal inserted into the line suppression signal is described only on the basis of the organization of the circuit 12i shown in Fig. 6. The other two circuits 12 ₂ and 12j are constructed accordingly.

Ein Speicher- und Impulsbildungskreis 12 eines numerischen Datensignales N besitzt zwei dritte Pufferspeicher i20i und 12Ö2, die abwechselnd jeweils acht Bits parallel während der Zeitdauern der im Abstand von 125 &mgr;5 aufeinanderfolgenden Zeilenunterdrückungssignale übertragen, d. h. wenn einer dieser Pufferspeicher im Lesebetrieb arbeitet, arbeitet der andere im Schreibbetrieb. A storage and pulse generation circuit 12 of a numerical data signal N has two third buffer memories i20i and 12Ö2, which alternately transmit eight bits in parallel during the time periods of the line suppression signals which are spaced apart by 125 μs, i.e. when one of these buffer memories is operating in the read mode, the other is operating in the write mode.

Hierzu besitzt der logische Kreis 102 einen Adressierkreis 1020, der die Aufgäbe hat, gleichzeitig während 125 &mgr;&bgr; das Einschreiben im Rhythmus von 64 kHz von 8 seriellen Bits in den Speicher 12Oi mit Hilfe eines UND-Tores 12I₁ und eines Schreibsteuerkreises 122i zu steuern sowie das im Rhythmus von 248 MHz erfolgende Lesen von vier Gruppen von zwei parallelen Bits, die vom Speicher I2O2 ausgehen, und zwar mit Hilfe eines UND-Tores 123₂und eines Lesesteuerkreises 124₂.For this purpose, the logic circuit 102 has an addressing circuit 1020 which has the task of controlling simultaneously, for 125 μβ, the writing of 8 serial bits at a rate of 64 kHz into the memory 12Oi by means of an AND gate 12I ₁ and a write control circuit 122i and the reading of four groups of two parallel bits from the memory 12O2 at a rate of 248 MHz by means of an AND gate 123 ₂ and a read control circuit 124 ₂ .

Entsprechend steuert der Adressierkreis 1020 gleichzeitig während der anschließenden 125 us das Einschreiben von 8 seriellen Bits im Rhythmus von 64 kHz in den Speicher 120?, und zwar mit Hilfe eines UND-Tores I2I2 und eines Schreibsteuerkreises 1222, und das Lesen im Rhythmus von 2,048 MHz von vier Gruppen von zwei zuvor im Speicher 120, gespeicherten parallelen Bits, und zwar mit Hilfe eines UND-Tores 123] und eines Lesesteuerkreises 124,. Die Schreibbefehle werden indessen zu einem Wandler 126 übertragen, der abwechselnd die 8 parallelen Bits der beiden Pufferspeieher 120, und 12O₂ empfängt und die parallelen aufeinanderfolgenden Bitpaare im Rhythmus von 2,048 MHz zum Multiplexer 14 überträgt.Accordingly, the addressing circuit 1020 simultaneously controls, during the subsequent 125 us, the writing of 8 serial bits at a rate of 64 kHz into the memory 120?, by means of an AND gate 1212 and a write control circuit 1222, and the reading at a rate of 2.048 MHz of four groups of two parallel bits previously stored in the memory 120, by means of an AND gate 123] and a read control circuit 124,. The write commands are meanwhile transmitted to a converter 126 which alternately receives the 8 parallel bits from the two buffer memories 120, and ₁₂₀₂ and transmits the parallel successive bit pairs at a rate of 2.048 MHz to the multiplexer 14.

Die Eingänge der Pufferspeicher 120 der Kreise 12 und, wie weiter unten gezeigt wird, der Pufferspeicher 130 des Kreises 13 sind außerdem mit Taktübertragungs- und Impulsrückbildungskreisen 125 und 135 verbunden, die den 64 kHz-Takt zu den Datenterminals 4 übertragen und die aus den numerischen Daten Binärsignale bilden, wobei z. B. ein Kodewandler benutzt wird, der die numerischen Daten entsprechend einem bestimmten Leitungskode empfängtThe inputs of the buffer memories 120 of the circuits 12 and, as will be shown below, the buffer memory 130 of the circuit 13 are also connected to clock transmission and pulse recovery circuits 125 and 135, which transmit the 64 kHz clock to the data terminals 4 and which form binary signals from the numerical data, using, for example, a code converter which receives the numerical data according to a specific line code

Der Speicher- und Impulsbildungskreis 13 der numerischen 64 kBit/s-Daten N₄, die in das Teilbildunterdrükkungssignal einzufügen sind, d. h. in die Vorlaufinterval-Ie der schwarzen Zeilen der Teilbildunterdrückung, enthält in analoger Weise wie die Kreise 12 zwei erste Pufferspeicher 13Oi und 13O₂, die ebenfalls in gegenläufigem Schreib- und Lesebetrieb arbeiten. Der Pufferspeicher 13Oi ist dem ungeraden Teilbild zugeordnet und enthält 1072 Binärstellen, während der Pufferspeicher 13O₂ dem geraden Teilbild zugeordnet ist und 1064 Binärstellen enthältThe storage and pulse generation circuit 13 of the numerical 64 kbit/s data N ₄ which are to be inserted into the field suppression signal, ie into the lead intervals of the black lines of the field suppression, contains, in a manner analogous to the circuits 12, two first buffer memories 13Oi and 13O ₂ which also operate in opposite write and read mode. The buffer memory 13Oi is assigned to the odd field and contains 1072 binary digits, while the buffer memory 13O ₂ is assigned to the even field and contains 1064 binary digits.

Ein Adressierkreis 1021 des logischen Kreises 102 für die Adressierung eines Teilbildes von zweien erzeugt ausgehend von den Grundsignalen für Zeilen- und Teilbildunterdrükkung, die von den Detektoren 112 und 113 übertragen werden, zwei komplementäre logische Signale ET\ und £T₂, die zur Schreibsteuerung der Pufferspeicher 13Oi und 13O₂ in analoger Weise bestimmt sind wie die von dem Zeilenadressierkreis 1020 erzeugten Signale. Die Signale ET\ und ET₂ sind in den beiden ersten Zeilen der Fig. 8 dargestellt. Da jedoch die Biteinfügungen in die geraden und ungeraden Teilbildunterdrückungssignale unterschiedlich sind (44 und 52 Bits in die Zeilen Nr. 8 und Nr. 142), ist zur entsprechenden Einfügung der Bit des numerischen Signals N₄ ein Bitzähler 1022 erforderlich, der zum Lesen der SpeicherAn addressing circuit 1021 of the logic circuit 102 for addressing one field out of two generates, from the basic signals for line and field suppression transmitted by the detectors 112 and 113, two complementary logic signals ET\ and £T ₂ intended for controlling the writing of the buffer memories 13Oi and 13O ₂ in a manner analogous to the signals generated by the line addressing circuit 1020. The signals ET\ and ET ₂ are shown in the first two lines of Fig. 8. However, since the bit insertions in the even and odd field suppression signals are different (44 and 52 bits in lines No. 8 and No. 142), a bit counter 1022 is required to insert the bits of the numerical signal N ₄ accordingly, which is used to read the memories

1301 und I3O2 zwei Lesesteuersignale LT, und LTj erzeugt, die aus sechs Impulsen zu 85 \is und je einem Impuls zu 26 &mgr;&dgr; und zu 22 &mgr;5 besteht Die Signale LT, und LTi sind in den beiden letzten Zeilen in Fig. 8 dargestellt. 1301 and I3O2 generate two read control signals LT, and LTj , which consist of six pulses of 85 \is and one pulse each of 26 μδ and 22 με. The signals LT, and LTi are shown in the last two lines in Fig. 8.

Wenn der Adressierkreis 1021 einen Synchronisicrimpuls für gerades Teilbild mit der Dauer von 34,18 &mgr;s entdeckt, liefert dieser Kreis das Signal ET, ab der Erkennung des Synchronisierimpulses der folgenden Zeile Nr. 136. Das Signal ETi erregt ein UND-Tor 1311 und einen Schreibsteuerkreis 132₂ des Speichers 13Oi für die 1072 seriellen Bits der numerischen Impulsfolge N₄, die im Rhythmus von 64 kHz geschrieben wird. Gleichzeitig löst das Signal ET\ den Zähler 1022 aus, der das Lcsesignal LT2 für die 1064 seriellen Bits im Rhythmus von 2,048 MHz zum Speicher 13O₂ über ein UND-Tor 133; und einen Lesesteuerkreis 134₂ überträgt. Ergänzend liefert bei der Feststellung des 96,68 &mgr;s-Impulses des nächstfolgenden ungeraden Teilbildes der Kreis 1021 das Signal £T₂ ab der Erkennung des Synehronisicrimpulses der nächstfolgenden Zeile Nr. 2. Das Signal ETi erregt ein UND-Tor 13I₂ und einen Lesesteuerkreis 132₂ für die 1064 seriellen Bits der numerischen Impulsfolge N₄, die im Rhythmus von 64 kHz in den SpeicherWhen the addressing circuit 1021 detects a synchronizing pulse for an even field with a duration of 34.18 μs, this circuit delivers the signal ET, starting from the detection of the synchronizing pulse of the following line No. 136. The signal ETi excites an AND gate 1311 and a write control circuit 132 ₂ of the memory 13Oi for the 1072 serial bits of the numerical pulse train N ₄ written at a rate of 64 kHz. At the same time, the signal ET\ triggers the counter 1022 which transmits the read signal LT2 for the 1064 serial bits at a rate of 2.048 MHz to the memory 13O ₂ via an AND gate 133; and a read control circuit 134 ₂ . In addition, when the 96.68 μs pulse of the next odd field is detected, the circuit 1021 supplies the signal £T ₂ from the detection of the synchronization pulse of the next line No. 2. The signal ETi excites an AND gate 13I ₂ and a read control circuit 132 ₂ for the 1064 serial bits of the numerical pulse sequence N ₄ , which are written into the memory at a rhythm of 64 kHz.

130₂ geschrieben wird. Gleichzeitig überträgt der Zähler 1022 das Lesesignal LT, im Rhythmus von 2,048 MIIz für die 1072 seriellen Bits, die zuvor in den Speicher 13Oi übertragen worden waren, und über ein UND-Tor 133i und einen Lesesteuerkreis 134| gelesen werden.130 ₂ is written. At the same time, the counter 1022 transmits the read signal LT, at a rate of 2.048 MIIz for the 1072 serial bits which had previously been transferred to the memory 130i and are read via an AND gate 133i and a read control circuit 134|.

Die Bits der Gruppen der numerischen Impulsfolge, die seriell im Rhythmus von 2,048 MHz über die Pufferspeicher 13Oi und 13O₂ übertragen wird, werden über zwei parallele Pfade durch ein ODER-Tor 136 und einen Serien-Parallel-Wandler 137 verteilt. Der Multiplexer 14 und der Wandler 137 übertragen die Bitpaare der verschachtelten numerischen Signale Ni, N₂, N₁ und die Bitpaare des numerischen Signals N₄ zu Mischeinrichtungen 150 in Form eines digitalen Mischers des Mischkreises 15.The bits of the groups of the numerical pulse train, which is transmitted serially at a rate of 2.048 MHz through the buffer memories 13Oi and 13O ₂ , are distributed over two parallel paths through an OR gate 136 and a serial-parallel converter 137. The multiplexer 14 and the converter 137 transmit the bit pairs of the interleaved numerical signals Ni, N ₂ , N ₁ and the bit pairs of the numerical signal N ₄ to mixers 150 in the form of a digital mixer of the mixer circuit 15.

Im Mischkreis 15 wandeln Umsetzeinrichtungen 151 in Form eines Digital-Analog-Wandlers jedes Hitpaar einer numerischen Impulsfolge in einen von vier Amilogpegeln (M — 4 im gewählten Beispiel) um, und zwar nach einem Verschachtelungskode, der von einem Kodiersteuerkreis 1023 geliefert wird, der in den logischen Kreis 102 eingefügt ist Das analoge 1,024 MHz-Signal der entsprechenden Pegel wird sodann in weiteren Mischeinrichtungen 152 in Form eines Analogmischers mit dem neuen gemischten Synchronisiersignal SW und mit dem vom Kreis 114 und dem Detektor 110 übertragenen Bildsignal V gemischt Das Analogsignal V + SM' + (Ni bis N₄) am Ausgang des Mischers 152 wird sodann symmetrisch abgeglichen durch einen Symmetrieabgleichkreis 153, der das Bildsignal mit seinen zugemischten numerischen Informationen zur Bildlelefonvermittlungsanlage 5 über die Sendeleitung Lr: weiterleitet In the mixing circuit 15, conversion devices 151 in the form of a digital-analog converter convert each hit pair of a numerical pulse sequence into one of four analog levels (M - 4 in the example chosen) according to an interleaving code supplied by a coding control circuit 1023 which is inserted into the logic circuit 102. The analog 1.024 MHz signal of the corresponding levels is then mixed in further mixing devices 152 in the form of an analog mixer with the new mixed synchronization signal SW and with the image signal V transmitted by the circuit 114 and the detector 110. The analog signal V + SM' + (Ni to N ₄ ) at the output of the mixer 152 is then symmetrically balanced by a symmetry balancing circuit 153 which sends the image signal with its mixed numerical information to the video telephone switching system 5 via the transmission line Lr: forwards

Im folgenden wird die Empfangsseite 2 eines Obertra-In the following, the receiving side 2 of a transmitter

gungssystcms nach der Erfindung anhand ihrer Darstellung in Fig. 7 betrachet.supply system according to the invention based on its representation in Fig. 7.

Die F.mpfangsseite 2 enthält im wesentlichen einen Trennkreis 21 zur Trennung der Analogkomponenlen des Signals V + SM' + (&Lgr;/, bis N₄), das von der Bildtelcfonvcrmittlungsanlage 5 über die Leitung mit symmetrischem Aderpaar Lr übertragen wird, ferner einen Extrahier- und Signalrückbildungskreis 22 für das Anfangssynchronisiersignal, einen Demultiplexer 23 für die Bi'paare der drei numerischen Datensignale N\, N₂, N₃, drei identische Speicher- und Impulsrückbildungskreise 24t. 24;., 24) für die 64 kBit/s-Signale Nu N₂, N₃, einen Speicher- und Impulsrückbildungskreis 25 für das numerische Datensignal N₄ und den schon erwähnten Taktgeber 20, der zur Rückbildung der Taktsignale und der Synchronsteuersignale in Abstimmung mit dem Zeilensynchronisiersignal SZ/bestimmt ist.The receiving side 2 essentially contains a separation circuit 21 for separating the analog components of the signal V + SM' + (Λ/, to N ₄ ) which is transmitted from the video telephone exchange 5 via the line with a symmetrical wire pair Lr , furthermore an extraction and signal recovery circuit 22 for the initial synchronization signal, a demultiplexer 23 for the bipairs of the three numerical data signals N\, N ₂ , N ₃ , three identical storage and pulse recovery circuits 24t. 24;., 24) for the 64 kbit/s signals Nu N ₂ , N ₃ , a storage and pulse recovery circuit 25 for the numerical data signal N ₄ and the already mentioned clock generator 20, which is intended for recovery of the clock signals and the synchronous control signals in coordination with the line synchronization signal SZ/.

Im Trennkreis 21 überträgt ein Symmetrieverschiebungskreis 210 das von der Bildtelefonvermittlungsanlagc empfangene Verbundsignal (N\ bis N₄) + SM' + V zu einem Verschiebungs- oder Regelabgleichkreis 211, der das analoge Verbundsignal auf den Schwarzpegel von 0,3 V als Bezugspegel einstellt Das analoge Verbundsignal, das den oder die Vermittlungsanlagen und die Symmetrieabgleich- und Verschiebungskreise durchlaufen hai, hat nämlich Verstärkungen erfahren, und infolgedessen ist seine Amplitude nicht mehr proportional zu der Amplitude des von der Sendeseite 1 ausgehenden Analogsignale. Sodann wird das analoge Verbundsignal über einen Analogtrennkreis 212 auf zwei Pfade verteilt. Der eine Pfad umfaßt den Extrahierkreis 22 und der andere Pfad besitzt an seinem Eingang den Analog-Digital-Wandler 213.In the separation circuit 21, a symmetry shift circuit 210 transmits the composite signal (N\ to N ₄ ) + SM' + V received from the video telephone exchange to a shift or adjustment circuit 211 which adjusts the analog composite signal to the black level of 0.3 V as a reference level. The analog composite signal which has passed through the exchange(s) and the symmetry adjustment and shift circuits has in fact been amplified and as a result its amplitude is no longer proportional to the amplitude of the analog signal emanating from the transmitting side 1. The analog composite signal is then distributed over two paths via an analog separation circuit 212. One path comprises the extraction circuit 22 and the other path has the analog-digital converter 213 at its input.

Der Extrahierkreis 22 ermittelt das Bildsignal V mit Hilfe des Detektors 220, der eine Eigenverzögerungsleitung besitzt zur Verzögerung des analogen Bildsignals Vum die Zeitdauer, die zur Rückbildung des Synchronisiergrundsignales erforderlich ist Ferner ermittelt der Extrahierkreis 22 das gemischte Synchronisiersignal SWmit Hilfe eines Detektors 221. Die Zeilensynchronisiergrundsignale SL' und teilbildsynchronisiersignale .STi' und ST₂' für das ungerade und das gerade Teilbild (siehe auch Fig. 2) werden mit Hilfe von Detektoren 223 und 224 getrennt und werden zum Taktgeber 20 und zu einem Rückbildungskreis 222 übertragen, der das gemischte Anfangssynchronisiersignal SM wieder bildet, das analog zu dem in Fig. 1 dargestellten Signal ist Anschließend stellt ein Mischer 225 das Bildtelefonsignal V + SM wieder her, das zum Empfangsteil 3« des Teilnehmer-Bildtelefones 3 übertragen wird.The extraction circuit 22 determines the picture signal V with the aid of the detector 220, which has an inherent delay line for delaying the analog picture signal V by the time period required to recover the basic synchronization signal. The extraction circuit 22 also determines the mixed synchronization signal SW with the aid of a detector 221. The line synchronization basic signals SL' and field synchronization signals .STi' and ST ₂ ' for the odd and even fields (see also Fig. 2) are separated with the aid of detectors 223 and 224 and are transmitted to the clock generator 20 and to a recovery circuit 222, which recreates the mixed initial synchronization signal SM , which is analogous to the signal shown in Fig. 1. A mixer 225 then recreates the videophone signal V + SM , which is transmitted to the receiving section 3« of the subscriber videophone 3.

Der Taktgeber 20 der Empfangsseite erzeugt synchron zu den reduzierten Synchronisierimpulsen von 1,5 us des ermittelten Teilsynchronisiergrundsignales SL' ein Taktsignal von 4,096 MHz mit Hilfe einer Phasenschleife 201, die von einem auf 4,096 MHz abgestimmten Quarz gesteuert wird. Zwei durch 2 und 32 teilende Frequenzteiler 202 und 203, die in Serie an den Ausgang der Phasenschleife 201 angeschlossen sind, erarbeiten die beiden Taktsignale mit 2,048 MHz und 64 kHz, die erforderlich sind, um die Pufferspeicher der Speicher- und Informationsrückbildungskreise 24 und 25 mit den Lese- und Schreibsteuerbefehlen zu versorgen, und die ferner zur Erarbeitung von einem logischen Stcucrkreis 204 erzeugten Signale notwendig sind, der weiter unten beschrieben wird.The clock generator 20 on the receiving side generates a clock signal of 4.096 MHz synchronously with the reduced synchronization pulses of 1.5 us of the determined partial synchronization basic signal SL' by means of a phase loop 201 which is controlled by a quartz tuned to 4.096 MHz. Two frequency dividers 202 and 203 dividing by 2 and 32, which are connected in series to the output of the phase loop 201, generate the two clock signals of 2.048 MHz and 64 kHz which are required to supply the buffer memories of the storage and information recovery circuits 24 and 25 with the read and write control commands and which are also required to generate signals generated by a logic control circuit 204 which is described further below.

Im Trennkreis 21 wird jeder Pegel des analogen numerischen Datensignals (Nt bis N₄) im Analog-Digital-Wandler 213 in eines von vier Bitpaaren gewandelt Die Wandlung erfolgt entsprechend dem 4-Pegel-Kode (M = 4), der von einem Dekodiersteuerkreis 2040 des logischen Kreises 204 übertragen wird. Die numerische Impulsfolge mit zwei parallelen Bits mit der Übertragungsgeschwindigkeit von 2,048 MBit/s, die von dem Analog-Digital-Wandler 213 ausgeht, wird mit Hilfe eines digitalen Trennkreises 214 in zwei Impulsfolgen zweier paralleler Bits gewandelt. Eine erste Impulsfolge wird zum Kreis 25 übertragen und entspricht der numerischeri Impulsfolge N₄. Dies erfolgt während der Zeitdauern von kleiner oder gleich 93 \is (- 125 — 32 &mgr;&egr;) des Zeilenvorlaufes des Teilbildunterdrückungssignales S7V und ST₂'. Eine zweite Impulsfolge wird zum Demultiplexer 23 übertragen und entspricht den verschachtelten numerischen Impulsfolgen N\, N₂ und Nj. Dieses erfolgt während der Zeitdauern von weniger als 32 &mgr;&bgr; entsprechend den Zeitdauern der Zeilenunterdrückung SL'(sieheFig.4).In the separating circuit 21, each level of the analog numerical data signal (Nt to N ₄ ) is converted in the analog-digital converter 213 into one of four bit pairs. The conversion takes place according to the 4-level code (M = 4) which is transmitted by a decoding control circuit 2040 of the logic circuit 204. The numerical pulse train with two parallel bits with the transmission speed of 2.048 Mbit/s which emanates from the analog-digital converter 213 is converted by means of a digital separating circuit 214 into two pulse trains of two parallel bits. A first pulse train is transmitted to the circuit 25 and corresponds to the numerical pulse train N ₄ . This occurs during the time periods of less than or equal to 93 \is (- 125 - 32 µ&egr;) of the line advance of the field suppression signals S7V and ST ₂ '. A second pulse train is transmitted to the demultiplexer 23 and corresponds to the interleaved numerical pulse trains N\, N ₂ and Nj. This occurs during the time periods of less than 32 µ&bgr; corresponding to the time periods of the line suppression SL' (see Fig. 4).

Der Demultiplexer 23 überträgt nacheinander und über 3x2 parallele Pfade die Bitpaare der Impulsfolgen Ni, N₂ und N₃ mit der Frequenz von 2,048 MHz zu den Pufferspeichern der Speicher- und Impulsrückbildungskreise 24|, 24₂ und 24₃. Da diese drei Kreise identisch sind, wird lediglich der im einzelnen in Fig. 7 gezeigte Kreis 24| im folgenden näher beschrieben. Im Gegensatz zu den Kreisen 12 der Sendeseite 1 erfolgt die Schreib- und Lesesteuerung der Pufferspeicher der Kreise 24 mit den Folgen von 2,048 MHz und 64 kHz derart, daß die übertragenen numerischen Daten wieder zurückgebildet werden. Ein Kreis 24 weist zwei parallele Pfade auf, die nacheinander jeweils mit der Frequenz von 2,048 MHz die vier Bitpaare speichern, die zwei aufeinanderfolgenden Zeilen zugeordnet sind, die vom Demultiplexer 23 übertragen werden.The demultiplexer 23 transmits the bit pairs of the pulse sequences Ni, N ₂ and N ₃ with the frequency of 2.048 MHz to the buffer memories of the storage and pulse recovery circuits 24|, 24 ₂ and 24 ₃ , one after the other and via 3x2 parallel paths. Since these three circuits are identical, only the circuit 24| shown in detail in Fig. 7 is described in more detail below. In contrast to the circuits 12 of the transmission side 1, the write and read control of the buffer memories of the circuits 24 with the sequences of 2.048 MHz and 64 kHz takes place in such a way that the transmitted numerical data is recovered again. A circuit 24 has two parallel paths which store the four bit pairs assigned to two consecutive lines transmitted by the demultiplexer 23, one after the other, each at the frequency of 2.048 MHz.

Hierzu besitzt ein Kreis 24 zwei Pufferspeicher 24Oi und 24&Ogr;2, die die zwei aufeinanderfolgenden Zeilen zugeordneten beiden 8-Bit-Gruppen oder Oktette zu zwei Serien-Parallel-Wandlern 2411 und 2412 übertragen, und der logische Kreis 204 besitzt einen Adressierkreis 2041 für eine Zeile zu zweien. Während der 125 &mgr;5 einer Zeile steuert der Adressierkreis 2041 gleichzeitig über ein UND-Tor 2422 und einen Schreibsteuerkreis 243i das Einschreiben von vier Bitpaaren, die seriell vom Demultiplexer 23 in den Pufferspeicher 240) übertragen werden, und über ein UND-Tor 244₂ und einen Lesesteuerkreis 245₂ das Lesen von acht seriell aus dem Wandler 24I₂ ausgehenden Bits. Entsprechend werden während der 125 &mgr;&egr; der folgenden Zeile die Steuersignale des Adressierkreises 2041 umgekehrt Gleichzeitig werden die vier folgenden Bitpaare, die dem numerischen Signal Ni zugeordnet sind, in den Pufferspeicher 24O₂ eingeschrieben, und zwar mit Hilfe eines UND-Tores 242₂ und eines Schreibsteuerkreises 243₂, und die vier zuvor im Speicher 24Oi gespeicherten Bitpaare werden seriell am Ausgang des Wandlers 2411 mit Hilfe eines UND-Tores 244] und eines Lesesteuerkreises 245i gelesen. Das Lesen und Schreiben erfolgt im Rhythmus der Taktsignale mit 64 kHz ud 2,048 MHz, die von den Frequenzteilern 203 und 202 zu den UND-Toren 244i, 244₂ und 242i und 242₂ übertragen werden.For this purpose, a circuit 24 has two buffer memories 240i and 2402 which transfer the two 8-bit groups or octets associated with two consecutive lines to two serial-parallel converters 2411 and 2412, and the logic circuit 204 has an addressing circuit 2041 for one line by two. During the 125 μs of a line, the addressing circuit 2041 simultaneously controls, via an AND gate 2422 and a write control circuit 243i, the writing of four pairs of bits transferred serially from the demultiplexer 23 to the buffer memory 240), and, via an AND gate 244 ₂ and a read control circuit 245 2, the reading of eight bits serially output from the converter 24I 2. Accordingly, during the 125 μs of a line, the addressing circuit 2041 controls, via an AND gate 2422 and a write control circuit 243i, the writing of four pairs of bits transferred serially from the demultiplexer 23 to the buffer memory 240), and the reading of eight bits serially output from the converter 24I ₂ via an AND gate 244 ₂ and a read control circuit 245 2 . the following line, the control signals of the addressing circuit 2041 are reversed. At the same time, the four following bit pairs associated with the numerical signal Ni are written into the buffer memory 24O ₂ by means of an AND gate 242 ₂ and a write control circuit 243 ₂ , and the four bit pairs previously stored in the memory 24Oi are read serially at the output of the converter 2411 by means of an AND gate 244] and a read control circuit 245i. Reading and writing are carried out in rhythm with the clock signals of 64 kHz and 2.048 MHz transmitted by the frequency dividers 203 and 202 to the AND gates 244i, 244 ₂ and 242i and 242 ₂ .

Das entsprechende numerische Signal N wird so am Ausgang eines ODER-Tores 246 zurückgebildet, das mit den Ausgängen der Wandler 2411 und 24I₂ verbunden ist, dieses Signal wird sodann zu einem Impulsbildungs- oder Formerkreis 247 übertragen, der das numerische Signal sowie das 64 kHz-Taktsignal über die Empfangsleitung R zum zugehörigen Datenterminal 4 überträgt Der Speicher- und Impulsrückbildungskreis 25, derThe corresponding numerical signal N is thus reconstructed at the output of an OR gate 246 which is connected to the outputs of the converters 2411 and _24I2 , this signal is then transmitted to a pulse forming or shaping circuit 247 which transmits the numerical signal as well as the 64 kHz clock signal via the receiving line R to the associated data terminal 4. The storage and pulse reconstructing circuit 25, which

dem numerischen Datensignal Na zugeordnet ist, besitzt zwei zweite Pufferspeicher 250] und 25O₂, mit 1072 und 1064 Binärstellen, die seriell mit einer Bitrate von 2,048 MHz die Bits ünpiangen, cie parallel vom numerischen Trennkreis 214 Ober einen Parallel-Serien-Wandler 255 übertragen werden. Der Speicherteil ist analog dem des Kreises 13 der Sendeseite 1 aufgebautassigned to the numerical data signal Na , has two second buffer memories 250] and 250 ₂ , with 1072 and 1064 binary positions, which transmit the bits serially at a bit rate of 2.048 MHz, which are transmitted in parallel from the numerical separator circuit 214 via a parallel-serial converter 255. The memory part is constructed analogously to that of the circuit 13 of the transmitting side 1.

Hierzu besitzt der logische Kreis 204 einen Teilbildadressierkreis 2042 für ein Teilbild von zweien, der Lesesteuersignale LT\ und LT₂ erzeugt, die analog zu den Signalen ET\ und ET₂ sind. Ferner besitzt der logische Kreis 204 einen Bitzähler 2043 , der Schreibsignale £T,' und ET₂ erzeugt, die analog zu den Signalen LTt und LT₂ sind, welche in Fig. 8 dargestellt sind. Bei der Feststellung des Unterdrückungssignales S77 eines ungeraden Teilbüdes steuert das Signal ET\ mit einer Folge von 2,048 MHz das Einschreiben von 1072 Bits des numerischen Signals M in den Speicher 25Oi über ein UND-Tor 25Ii und einen Schreibsteuerkreis 252i. Gleichzeitig steuert das Signal LT₂ mit der Frequenz von 64 kHz das Lesen von 1064 vorausgehenden Bits des numerischen Signals &Lgr;&Iacgr; in den Speicher 2502 über ein UND-Tor 253₂ und einen Lesesteuerkreis 254₂. Entsprechend steuert bei der Feststellung des Unterdrükkungssignals ST₂ des geraden Teilbildes das Signal ET₂ mit der Frequenz von 2,048 MHz das Einschreiben von 1064 Bits in den Speicher 25O₂, und zwar über ein UND-Tor 25I₂ und einen Schreibsteuerkreis 252₂, und gleichzeitig steuert das Signal LT\ das Lesen von 1072 zuvor gespeicherten Bits mit der Folge von 64 kHz in den Speicher 250i, und zwar über ein UND-Tor 253i und einen Schreibsteuerkreis 254i.For this purpose, the logic circuit 204 has a field addressing circuit 2042 for one field out of two, which generates read control signals LT\ and LT ₂ which are analogous to the signals ET\ and ET _2. The logic circuit 204 also has a bit counter 2043 which generates write signals £T,' and ET ₂ which are analogous to the signals LTt and LT ₂ shown in Fig. 8. When the suppression signal S77 of an odd field is detected, the signal ET\ with a sequence of 2.048 MHz controls the writing of 1072 bits of the numerical signal M into the memory 25Oi via an AND gate 25Ii and a write control circuit 252i. At the same time, the signal LT ₂ with the frequency of 64 kHz controls the reading of 1064 previous bits of the numerical signal Λλ into the memory 2502 via an AND gate 253 ₂ and a read control circuit 254 ₂ . Similarly, when the suppression signal ST ₂ of the even field is detected, the signal ET ₂ with the frequency of 2.048 MHz controls the writing of 1064 bits into the memory 250 ₂ via an AND gate 251 ₂ and a write control circuit 252 ₂ , and at the same time the signal LT\ controls the reading of 1072 previously stored bits with the sequence of 64 kHz into the memory 250i via an AND gate 253i and a write control circuit 254i.

Ein Impulsformerkreis 257 überträgt ähnlich wie bei den Kreisen 24 und ein ODER-Tor 256 das zurückgebildete numerische Datensignal Na und das 64 kHz-Taktsignal über die Empfangsleitung Ra zum Datenterminal 4₄.A pulse forming circuit 257 transmits, similar to the circuits 24 and an OR gate 256, the converted numerical data signal Na and the 64 kHz clock signal via the receiving line Ra to the data terminal 4 ₄ .

Obwohl die Erfindung anhand eines Ausführungsbeispieles beschrieben wurde, das die Einfügung von vier numerischen 64 kBit/s-Datensignalen in die Zeilen- und Teilbildunterdrückungssignale eines Bildtelefonsignales betrifft, können nach dem Erfindungsprinzip auch andere analoge Bildübertragungssysteme gestaltet werden, bei denen synchrone numerische Daten unterschiedlicher Bitraten in das Bildsignal einzufügen sind. Zum Beispiel entsprechen zwei verschachtelte numerische 64 kBit/s-Impuisfolgen einer numerischen 128 kBit/s-Impulsfolge und eine numerische 64 kBit/s-Impulsfolge entspricht 8 verschachtelten numerischen Impulsfolgen zu je 8 kBit/s.Although the invention has been described using an embodiment that relates to the insertion of four numerical 64 kbit/s data signals into the line and field suppression signals of a video telephone signal, other analog image transmission systems can also be designed according to the principle of the invention, in which synchronous numerical data of different bit rates are to be inserted into the image signal. For example, two interleaved numerical 64 kbit/s pulse sequences correspond to a numerical 128 kbit/s pulse sequence and a numerical 64 kbit/s pulse sequence corresponds to 8 interleaved numerical pulse sequences of 8 kbit/s each.

In allgemeiner Form werden die numerischen Signale in zwei Gruppen eingeteilt je nachdem, ob sie in die Zeilenunterdrückungssignale oder in die Teilbildunterdrückungssignale eingefügt werden. Jede Gruppe von Speicher- und Signalrückbildungskreisen enthält Paare von Pufferspeichern, die jeweils numerischen Gruppen-Signalen zugeordnet sind und einem Multiplexer auf der Sende- oder einem Demultiplexer auf der Empfangsseite zugeordnet sind.In general terms, the numeric signals are divided into two groups according to whether they are inserted into the line suppression signals or into the field suppression signals. Each group of storage and signal recovery circuits contains pairs of buffer memories, each associated with numeric group signals, and associated with a multiplexer on the transmit side or a demultiplexer on the receive side.

Es ist ferner festzuhalten, daß die beschriebene Ausführungsform der Erfindung nicht die insgesamt verfügbare Übertragungskapazität der verfügbaren schwarzen Zeilen des Teilbildunterdrückungssignales ausnutzt und daß eine größere numerische Informationsmenge, als einer 64 kBit/s-lmpulsfolge entspricht, in gleicher Weise übertragen werden könnte. Andererseits kann je nach Anforderung die Informationsübertragungsgeschwindigkeit gegenüber der im vorliegenden Beispiel gewählten auch dadurch erhöht werden, daß ein Übertragungskode gewählt wird, der eine höhere Anzahl von Pegeln als vier besitztIt should also be noted that the described embodiment of the invention does not utilize the total available transmission capacity of the available black lines of the field suppression signal and that a larger numerical amount of information than corresponds to a 64 kbit/s pulse sequence could be transmitted in the same way. On the other hand, depending on requirements, the information transmission speed can also be increased compared to that selected in the present example by selecting a transmission code that has a higher number of levels than four.

Es ist ebenso festzuhalten, daß eine der numerischen 64 kBit/s-Impulsfolgen das Tonsignal eines Bildtelefons sein kann. Bei einer derartigen Ausführungsform der Erfindung werden ein Analog-Digital-Wandler und ein Digital-Analog-Wandler in den Ausgang der Tonsendeleitung und in den Eingang der Tonempfangsleitung des Teilnehmerbildtelefones eingefügt Auf diese Weise wird ein Bildtelefonsystem möglich, das lediglich zwei symmetrische Anschlußaderpaare für die Sende- und Empfangsleitungen benötigtIt should also be noted that one of the numerical 64 kbit/s pulse sequences can be the audio signal of a video telephone. In such an embodiment of the invention, an analog-digital converter and a digital-analog converter are inserted into the output of the audio transmission line and into the input of the audio reception line of the subscriber video telephone. In this way, a video telephone system is possible that only requires two symmetrical connecting wire pairs for the transmission and reception lines.

Hierzu 5 Blatt Zeichnungen5 sheets of drawings

Claims

Patent claims

1. Transmission system for the transmission of analogue picture and synchronisation signals and mixed synchronous digital data signals via analogue lines, in which on the transmitting side first digital signals are inserted into all periodic lines of the picture signal only during the suppression period of the line, the inserted first digital signals are interleaved at a certain transmission speed and, starting from initial synchronisation signals, new analogue synchronisation signals are generated, the pulse width of which is reduced in such a way that they can be reliably determined and allow the insertion of the interleaved first digital signals, and in which on the receiving side the interleaved first digital signals are broken down, the respective first digital signal inserted during the suppression period of the line is extracted from each periodic line of the picture signal and the initial synchronisation signals are reconstructed starting from the new analogue synchronisation signals, characterized in that on the transmitting side (1) first introduction devices (13) which insert second digital signals (TV ₄ ) into all periodic partial images (Tu T ₂ ) of the image signal at most during the delay times (105.47 μέ) of the available (No. 2-8, 136-142) black lines of the vertical synchronization signal, as well as multiplexing devices which interleave the inserted second digital signals at the specific transmission speed for at most the lead times (105.47 μ5), furthermore mixing devices (150) which digitally mix the interleaved first digital signals (TV,, N ₂ , N ₃ ) contained in the suppression times of the line (19.53 μβ) with the interleaved second digital signals (N*) contained in the lead times of the black lines to form a digital composite signal, furthermore conversion devices (151) which convert the digital composite signal into an analog composite signal in a 2 ^M level code, where M is an integer greater than or equal to 2, as well as further mixing devices (152) are provided which interleave the analog composite signal (Ni, /V ₂ , /V3 and Ni), mix the entire analogue picture signal (V) and the new analogue synchronisation signals (SM') , and that on the receiving side (2) there are separating devices (212, 220, 221) which separate the analogue composite signal (Nu N ₂ , Ni and Na), the entire analogue picture signal (V) and the new analogue synchronisation signals (SM') , furthermore conversion devices (213) which convert the analogue composite signal in the 2 ^M level code into the digital composite signal, further separating devices (214) which, starting from the digital composite signal, digitally separate the interleaved first (N\, N2, N ₃ ) and second (TV ₄ ) digital signals, furthermore Zerle ariinocf»inrir»htiincrpn Hip Hip Tu/pitpn nicitsilcicrnil!! ³ fn net, that the means (13) for inserting the second digital signals (Na) have two first buffer memories (130i, 1302) into which the second digital signals are written during the periods of the odd (J)) and the even (T ₂ ) fields of the image signal and from which groups of M parallel, previously stored bits are read out at the determined transmission speed only during the lead times (105.47 μ;&eeacgr; of the available black lines (No. 2-8, 136-142) of the vertical synchronization signal of the even and odd fields, and that the means (25) for extracting the second digital signals have two first buffer memories (250i, 25&Ogr;2) which are associated with the odd and the even fields and which are read at the transmission speeds and in the Zcii intervals are read and written with which and in which the first buffer memories (130|, 1302) of the insertion devices of the second digital signals are written and read.

3. System according to claim 1 or 2, characterized in that the means for inserting (I2i, 12·, H ₃ ) of the first digital signals (N ₁ , Ni, N _t ) have two buffer memories (12O ₁ . 12O ₂ ) into which the first digital signals are written during the time periods (125 as) of the first and second lines of the image signal which are interleaved in pairs and from which groups of M parallel, previously stored bits are read out at the determined transmission speed only during the suppression time (19.53 μκ) of the second and first lines, and in that the means for extracting (24i, 24 ₂ , 24 ,) of the first digital signals have two fourth buffer memories (240 , 24Ω 2 ) which are associated with the first and second lines and which are provided with the transmission speeds and in the Time intervals are read and written with which and in which the third buffer memories (120 ₁ . 120..) of the addition devices of the first digital signals are written and read.

4. System according to one of claims 1 to 3, in which one of the groups of the first and second digital signals comprises digital signals which have different transmission speeds or are associated with different digital information, characterized in that for each digital signal (N], /V2, N ₁ , Na) of the signal group with different transmission speeds, two memory pairs (120i, 12O.> and 240i, 24O ₂ ; 130,, 13O ₂ and 24O ₁ , 24O ₂ ) are provided on the transmitting and receiving side, which are contained in the two buffer memory pairs which are associated with the signal group with different transmission speeds and which are written and read in an analog manner.

5. System according to one of the preceding claims, in which one of the groups of the first and second

and finally extraction devices (25) are provided which extract the respective second digital signal (TV ₄ ) from each periodic field (T\, T ₂ ) of the picture signal only during the lead times of the available black lines b5 (No. 2-8, 136-142) of the vertical synchronization signal.

2. System according to claim 1, characterized in that the insertion and extraction devices of the group with the single digital signal (Na) additionally have a series-parallel converter (137) which converts the bits serially transmitted by the first buffer memories (13Ou 13O ₂ ) of the insertion devices (13) for the single digital signal into M parallel to the digital mixers.

devices (150) are converted, and a parallel-serial converter (255) which converts the M-bits transmitted in parallel by the digital isolating devices (2!4) into serial bits, which are transmitted to the second buffer memories (250i, 250S) of the f-xlarating devices (25) for the single digital system.