DE2807074C2

DE2807074C2 - Radio relay system for time division multiplex transmission of digital signals

Info

Publication number: DE2807074C2
Application number: DE19782807074
Authority: DE
Inventors: Hans-Christian Dipl.- Ing. 7000 Stuttgart Dinglinger; Alois Ing. Neth (Grad.), 7140 Ludwigsburg
Original assignee: Standard Elektrik Lorenz AG
Current assignee: Alcatel Lucent Deutschland AG
Priority date: 1978-02-18
Filing date: 1978-02-18
Publication date: 1980-01-31
Also published as: DE2807074B1; CH646024A5

Description

Beschreibungdescription

Öie Erfindung wird nun anhand der Zeichnungen beispielsweise näher erläutert Es zeigtThe invention will now be explained with reference to the drawings for example explained in more detail It shows

Fig. I ein erstes Ausführüngsbeispiel einer Schal·¹ lüngsatiordnung zur sendeseitigen Erzeugung einer eitl Richtfunksignal kennzeichnenden Biffolge, Fig, 2 Impulsdiagramme zu Fig. 1, ¹ shows a first exemplary embodiment of a switching system for generating, on the transmission side, a bi-sequence characterizing a directional radio signal, FIG. 2 pulse diagrams for FIG.

Fig.3 ein zweites Ausführungsbeispiel einer Schaltungsanordnung zur sendeseitigen Erzeugung einer ein Richtfunksignal kennzeichnenden Bitfolge,3 shows a second exemplary embodiment of a circuit arrangement for the generation of a bit sequence characterizing a directional radio signal on the transmission side,

Fig.4 eine Schaltungsanordnung zur empfangsseitigen Überwachung der übertragenen Bitfolgen hinsiehtlieh einer jeweils vorgegebenen Anzahl gleicher aufeinanderfolgender Bits,4 shows a circuit arrangement for the receiving side Monitoring of the transmitted bit sequences takes into account a predetermined number of the same consecutive bits,

F i g. 5 Impulsdiagramme zu F i g. 4.F i g. 5 timing diagrams for F i g. 4th

Bei dem neuen Richtfunksystem wird jedes vor. einem Sender abgestrahlte Richtfunksignal, das ein digitales to Zeitmultiplexsignal ist, auf die folgende Weise digital gekennzeichnet: Es wird in regelmäßigen Zeitabständen eine Bitfoige mit einer bestimmten Anzahl von gleichen Bits ausgesendet. Die Bits dieser Folge sind einzeln über aufeinanderfolgende Zeitmultiplexrahmen verteilt, derart, daß in jedem Rahmen genau ein Bit an einer bestimmten Stelle dazu verwendet istWith the new radio relay system, every. one Transmitter radiated radio link signal, which is a digital to time division multiplexed signal, digitally in the following way marked: A bit sequence with a certain number of the same is displayed at regular time intervals Bits sent out. The bits of this sequence are individually distributed over successive time division multiplex frames in such a way that that in each frame exactly one bit is used at a certain point

Soll zum Beispiel ein Richtfunksignal als »Signal Nr. 5« gekennzeichnet werden, so werden aufeinanderfolgend fünf Bits mit dem Binärwert »1« über 5 Rahmen verteilt übertragen. Darauf wird eine beliebige Anzahl von Bits mit dem Binärwert »0« übertrager bevor erneut die fünf »1-Bits« ausgesendet werden. Die Aussendung von fünf »1-Bits« wiederholt sich in bestimmten Zeitabständen, deren Länge keine Information beinhaltet. Wählt man beispielsweise eine Dauer von 8 Zeitmultiplexrahmen als Periode für die Aussendung von fünf »1-Bits«, so ist das Richtfunksignal Nr. 5 durch die BitfolgeIf, for example, a directional radio signal is to be used as »Signal No. 5 «, then five bits with the binary value» 1 «are successively generated over 5 frames distributed distributed. Any number of bits with the binary value "0" are then transmitted the five "1-bits" are sent out again. The transmission of five "1-bits" is repeated in certain time intervals, the length of which does not contain any information. For example, if you choose a duration of 8 time division multiplex frames as the period for the transmission of five "1-bits", this is the directional radio signal No. 5 by the bit sequence

... 1 1 1 1 1 0 0 0 1 1 1 1 1... 1 1 1 1 1 0 0 0 1 1 1 1 1

3030th

0 0 0 1 1 1 1 1 0 0 0 ...0 0 0 1 1 1 1 1 0 0 0 ...

gekennzeichnet Diese Bits sind einzeln an der n-ten Stelle jedes von aufeinanderfolgenden Zeitmultiplexrahmen eingefügt, wobei η für den Zweck der Kennzeichnung ohne Belang ist.marked These bits are inserted individually at the nth position of each of successive time division multiplex frames, where η is of no importance for the purpose of marking.

Ein Richtfunksignal »Nr. 7« wäre in entsprechender Weise durch sieben aufeinanderfolgende »1-Bits« zu kennzeichnen. Dazu wäre die BitfolgeA directional radio signal »No. 7 "would be closed by seven consecutive" 1 bits "in the same way mark. To do this would be the bit sequence

... 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0... 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0

I 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 ...I 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 ...

bitweise über aufeinanderfolgende Zeitmultiplexrahmen verteilt zu übertragen.to be transmitted bit by bit over successive time division multiplex frames.

Sieht man wie in diesem Beispiel 8 Rahmen zur Übertragung einer vollständigen Kennzeichnung vor, so lassen sich dadurch 7 Richtfunksignale voneinander unterscheiden.If, as in this example, 8 frames are provided for the transmission of a complete identification, so 7 radio signals can thus be distinguished from one another.

Eine solche Schaltungsanordnung zur sendeseitigen Kennzeichnung eines Rich'funksignals zeigt die Fig. 1, die anhand der Fig. 2 erläutert wird. Ein zyklischer Zähler 1, der in 8 Zählschritcn in einem Zyklus jeweils von 0 bis 7 zählt, wird im Takt der zu erzeugenden Bitfolge fortgeschaltet. Dieser Takt hat die Frequenz des Rahmentaktes und gegenüber diesem eine Phasenverzögerung um n-Perioden des Bittaktes des zu übertragenden digitalen Zeitmultiplexsignals, da jeweils ein Bit der kennzeichnenden Bitfolgt; die n-te Bitstelle jedes Zeitmultiplexrahmens ausfüllen soll. Der Zählerstand des Zählers 1 erscheint in binärer Form an drei Ausgängen, die mit den Eingängen einer UND-Schaltung U\ verbunden sind, deren Ausgangssignal am Setz^Eingang .Seines RS^FÜpflops FFl liegt. Jedesmal, Wenn alle Ausgängeden logischen Pegel »1« annehmen, d. h. jeweils beim dezimalen Zählerstand »7«, erscheint im Ausgang der UND-Schaltung für die Dauer einer Täktpenöde eifi logisches »!-Signal« S (Fig.2) und setzt mit seiner positiven Flanke das Flipflop in den Zustand, bei dem sein Ausgangssignal Q gleich 1 ist. Das mit Sbezeichnete Ausgangssignal der UND-Schaltung UX gelangt außer zum Flipflop FFI noch zu einem Schieberegister SR 1, das genau so viele Stufen wie der Zähler 1, nämlich 8 Stufen im vorliegenden Beispiel, hatSuch a circuit arrangement for the identification of a rich radio signal on the transmitter side is shown in FIG. 1, which is explained with reference to FIG. A cyclic counter 1, which counts from 0 to 7 in 8 counting steps in one cycle, is incremented in time with the bit sequence to be generated. This clock has the frequency of the frame clock and, compared to this, a phase delay by n periods of the bit clock of the digital time-division multiplex signal to be transmitted, since one bit follows the characterizing bit in each case; the nth bit position of each time division multiplex frame is to fill out. The count of counter 1 appears in binary form at three outputs that are connected to the inputs of an AND circuit U \ , the output signal of which is at the set ^ input .Seines RS ^ FÜpflops FFl. Whenever all outputs assume logic level "1", ie each time the decimal counter reading is "7", a logic "! Signal" S (Fig. 2) appears in the output of the AND circuit for the duration of a Täktpenöde and sets with its positive edge, the flip-flop into the state in which its output signal Q is equal to 1. The output signal of the AND circuit UX , denoted by S , arrives not only at the flip-flop FFI but also at a shift register SR 1, which has exactly as many stages as the counter 1, namely 8 stages in the present example

Am Takteingang dieses Schieberegisters liegt derselbe Takt, der den Zähler 1 steuert Einer der Parallelausgänge des Schieberegisters SR 1 ist über eine Lötbrücke mit dem Rücksetzeingang R des Flipflops FFI verbunden. Im vorliegenden Beispiel ist dies der fünfte Parallelausgang. Dies bedeutet, daß der Rücksetzeingang R sein Rücksetzsignal (R) mit einer Verzögerung gegenüber dem Setzsignal S von fünf Taktperioden erhält Der Zustand Q = 1 bleibt also genau für die Dauer von fünf Taktperioden bestehen. Darauf wird das Ausgangssignal Q wieder gleich 0, bis das Flipflop um drei Taktperioden später beim Zählerstand »7« wieder mit dem nächsten Setzsignal gesetzt wird. Dies wiederholt sich in der in Fig. 2 gezeigten Weise fortlaufend. Das jew.· 'ige Ausgangssignal Q des Schieberegisters wird mit j;de.T! Taktim puls, der den Zähler 1 und das Schieberegister SR 1 steuert, von einem nicht gezeigten Multiplexer abgetastet und bitweise an der /Men Bitstelle in jeiien Zeitmultiplexrahmen eingefügt Dieses Zeitmuitiplexsignal ist aiso dadurch gekennzeichnet daß aufeinanderfolgend fünf »1-Bits«, drei »O-Bits«, fünf »1-Bits« usw. bitweise an der jeweils /j-ten Bitstelle jedes Zeitmultiplexrahmens übertragen werden. Nach de^r Modulation des Radiofrequenzträgers ist somit auch das entstandene Richtfunksignal eindeutig gekennzeichnet. Die Einstellung der Kennzeichnung erfolgt bei dieser Anordnung mittels einer einzigen Lot brücke. Befände sich diese beispielsweise am zweiten Parallelausgang des Schieberegisters SR 1, statt am fünften, so würde das Richtfunksignal durch zwei »1-Bits« denen jeweils sechs »O-Bits« folgen, als »Richtfunksignal Nr. 2« gekennzeichnet werden.The same clock that controls the counter 1 is present at the clock input of this shift register. One of the parallel outputs of the shift register SR 1 is connected to the reset input R of the flip-flop FFI via a solder bridge. In the present example this is the fifth parallel output. This means that the reset input R receives its reset signal (R) with a delay compared to the set signal S of five clock periods. The state Q = 1 therefore remains exactly for the duration of five clock periods. The output signal Q then becomes 0 again, until the flip-flop is set again with the next set signal three clock periods later when the count is "7". This is repeated continuously in the manner shown in FIG. The respective output signal Q of the shift register is denoted by j; de.T! The clock pulse, which controls the counter 1 and the shift register SR 1, is sampled by a multiplexer (not shown) and inserted bit by bit at the / Men bit position in each time division multiplex frame. Bits «, five» 1-Bits «etc. are transmitted bit by bit at the respective / jth bit position of each time division multiplex frame. After the modulation of the radio frequency carrier, the resulting radio ^{link signal is clearly identified.} With this arrangement, the marking is set using a single solder bridge. If this were, for example, at the second parallel output of the shift register SR 1 instead of the fifth, the directional radio signal would be identified by two "1-bits" followed by six "O-bits" as "directional radio signal no. 2".

Selbstverständlich können auch »O-Bits« statt »I-Bits« erzeugt werden und umgekehrt. Entscheidend für dip Kennzeichnung ist lediglich, daß es sich um eine bestimmte Anzahl von gleichen Bits handelt, die in regelmäßigen Zeitabständen, hier beispielsweise 8 Rahmenperioden, aufeinanderfolgend ausgesenuet werden. Of course, »O-Bits« can also be generated instead of »I-Bits« and vice versa. Decisive for dip marking is merely that it is a certain number of identical bits that are in regular time intervals, here for example 8 frame periods, are used one after the other.

Eine zu F i g. I alternative Schaltungsanordnung zur Erzeugung einer solchen Bitfolge zeigt die F i g. 3. Der Zähler 2, der dem Zähler 1 in Fig I genau gleich ist. steuert hier einen Multiplexer Mux mit genau so vielen Eingängen, wie der Zähler 2 Zählstufen hat. Eine bestimmte Anzahl aufeinanderfolgend durchgeschalteter Eingänge ist über Lötbrücken an ein Potential gelegt, das den logischen Pegel »0« bedeutet. Der Rest der Hinhänge bleibt frei, was jeweils den logischen Pegel »1« bedeutet. Im gezeigten Beispiel schaltet de.· Multiplexer abwechslungsweise für die Dauer von drei Taktperioden den logischen Pegel »0« und für die Dauer von 5 Taktperioden den logischen Pegel »1« zu seinem Ausgang durch. Dieses Ausgangssignal wird, wie oben beschrieben, von einem nicht gezeigten Multiplexer in den dafür Vorgesehenen Zeitmultiplexer-Übertragungskanal, nämlich das n-te Bit jedes Rahmens, eingefügt Im Gegensatz züf Schaltungsanordnung nach FMg. 1 sind bei der Schaltungsanordnung nach Fig.3 mehrere Lötbrücken zur Einste'lung und Änderung der Kennzeichnung erforderlich.One to F i g. An alternative circuit arrangement for generating such a bit sequence is shown in FIG. 3. Counter 2, which is exactly the same as counter 1 in FIG. controls a multiplexer Mux with exactly as many inputs as the counter has 2 counting levels. A certain number of consecutively switched inputs is connected to a potential via solder bridges, which means the logic level "0". The rest of the tags remain free, which means the logical level "1" in each case. In the example shown, the multiplexer switches the logic level "0" through alternately for the duration of three clock periods and the logic level "1" for the duration of 5 clock periods to its output. As described above, this output signal is inserted by a multiplexer (not shown) into the time-division multiplexer transmission channel provided for this purpose, namely the n-th bit of each frame. In contrast to the circuit arrangement according to FMg. 1, several solder bridges are required for setting and changing the marking in the circuit arrangement according to FIG.

_ Eine empfangsseitige Schaltungsanordnung zur Überwachung eines Richtfunksignals hinsichtlich einer_ A receiving-side circuit arrangement for Monitoring of a radio relay signal with regard to a

vorgegebenen Kennzeichnung zeigt die Fig.4, die anhand der in Fig.5 gezeigten Impulsdiagramme erläutert wird. Ein nicht gezeigter Demultiplexer schaltet die in dem zur Kennzeichnung eines Richtfuhksigtials vorgesehenen Zeitmultiplex-ÜbertragUngskanal übertragenen Signale als Eingangssignal a auf den D-Eingang eines D-Flipflops FFl. Dieses D-Flipflop wird mit der positiven Flanke des Taktes des oben bezeichneten Übertragungskahals gesteuert. Dieser Takt (Fig,5), der dem sendeseitigen Takt (Fig.2) entspricht, wird vom empfangsseitig regenerierten Bitünd Rahmentakt abgeleitet. Beim Übergang des Eingangssignals a von 0 auf 1 wird der D-Eingang des D-Flipflops vorbereitet, so daß dieses mit der positiven Flanke des nächsten Taktimpulses in den Zustand Q = 1 kippt. Entsprechend wird der 1-0-Übergang erst mit der Vorderflanke des nächsten Taktimpulses zum Ausgang Qdes D-Flipflops FF2 durchgeschallt, so daß uof i ein Signal b erscheint, das gegenüber dem Signal a verzögert ist. Eine UND-Schaltung L/2 bildet aus dem Eingangssignal a und dem am (^-Ausgang erscheinenden Signal Sein Signal c = a ■ b, dessen positive Anteile mit der maximalen Dauer von einer Taktperiode einen 0-1-Übergang des Eingangssignals a angeben. Aus dem in einer Invertierschaltung /invertierten Eingangssignal a und dem am (^-Ausgang erscheinenden Signal b bildet eine UND-Schaltung U3 ein Signal d = ä · b, dessen positive Anteile mit der maximalen Dauer von einer Taktperiode einen 1-0-Übergangdes Eingangssignals a angeben. Das Signal c wird in ein Schieberegister SR 2 eingegeben, das vom gleichen Takt wie das Flipflop FF2 gesteuert wird. Entsprechend der im zugehörigen Sender eingestellten Kennzeichnung ist ein bestimmter Parallelausgang des Schieberegisters über eine Lötbrükke mit dem einen Eingang einer UND-Schaltung C 1 verbunden. Im vorliegenden Beispiel kennzeichnet der zugehörige Sender das Richtfunksignal durch fünf aufeinanderfolgende 1-Bits (Fig.2, Fig.3), so daß es der fünfte Schieberegisterausgang 55 ist, der mit dem Eingang der UND-Schaltung Gi verbunden ist. Wenn die empfangene 1-Bitfolge die richtige Länge, nämlich fünfTaktDerioden hat. so muß dnc um fünf Tni/tp_ei-iQrj_er. verzögerte Signal c. das als Signal 55 am Schieberegisterausgang 55 auftritt, zeitlich mit dem Signal d zusammenfallen, welches das Ende einer empfangenen 1-Bitfolge angibt. Um dies festzustellen, liegt dieses Signal dam anderen Eingang der UND-Schaltung G 1, so daß an dessen Ausgang, wie in Fig.5 gezeigt, positive Koinztdenzimpulse e = 55 · c/, erscheinen, deren Impulsfolgeperiode gleich der Fotgepefiode der zur Kennzeichnung übertragenen 1-Bitfolgen ist, die im vorliegenden Beispiel gleich der Dauer von 8 Zeitmültiplexfahmen ist. Würde das empfangene Richtfunksignal4, which is explained with the aid of the pulse diagrams shown in FIG. 5, is shown in FIG. A demultiplexer, not shown, switches the signals transmitted in the time-division multiplex transmission channel provided for identifying a directional function as input signal a to the D input of a D flip-flop FF1. This D-flip-flop is controlled with the positive edge of the clock of the transmission line referred to above. This clock (FIG. 5), which corresponds to the transmit-side clock (FIG. 2), is derived from the bit and frame clock regenerated at the receiving end. When the input signal a changes from 0 to 1, the D input of the D flip-flop is prepared so that it switches to the state Q = 1 with the positive edge of the next clock pulse. Correspondingly, the 1-0 transition is only passed through with the leading edge of the next clock pulse to the output Q of the D flip-flop FF2 , so that uof i a signal b appears which is delayed with respect to the signal a. An AND circuit L / 2 forms from the input signal a and the signal appearing at the (^ -output His signal c = a ■ b, whose positive components with the maximum duration of one clock period indicate a 0-1 transition of the input signal a. From the input signal a , which is inverted in an inverter circuit, and the signal b appearing at the (^ output, an AND circuit U3 forms a signal d = ä · b, the positive components of which have a 1-0 transition of the input signal with a maximum duration of one clock period The signal c is input into a shift register SR 2 , which is controlled by the same clock as the flip-flop FF2 . According to the identifier set in the associated transmitter, a certain parallel output of the shift register is connected to one input of an AND circuit C via a solder bridge 1. In the present example, the associated transmitter identifies the directional radio signal by five consecutive 1-bits (Fig.2, Fig.3), so that it is the fifth shift is register output 55, which is connected to the input of the AND circuit Gi . If the received 1-bit sequence has the correct length, namely five clock periods. so must dnc by five Tni / tp _e i-iQrj _er . delayed signal c. which occurs as a signal 55 at the shift register output 55 coincide in time with the signal d , which indicates the end of a received 1-bit sequence. In order to determine this, this signal is applied to the other input of the AND circuit G 1, so that at its output, as shown in FIG 1-bit sequences, which in the present example is equal to the duration of 8 time-division multiplex frames. Would the radio signal received

ίο nicht Von dem Empfänger zugeordneten Sender stammen, so würden die positiven Impulse des Signals d nicht gleichzeitig mit den positiven Impulsen 55 auftreten. Um solche Zustände anzuzeigen, ist eine UND-Schaltung G 2 vorhanden, an deren einem Eingang das Signal d und an deren anderem Eingang, der ein invertierender Eingang ist, das Signal 55 liegt. Falls also Richtfunksignale mit einer anderen als der am Schieberegister SR 2 eingestellten Kennzeichnung empfangen werden, erscheinen am Ausgang in regelmäßigen Zeitabständen positive Impulse f ίο do not originate from the transmitter assigned to the receiver, the positive pulses of the signal d would not occur at the same time as the positive pulses 55. In order to indicate such states, an AND circuit G 2 is provided, at one input of which the signal d and at the other input, which is an inverting input, the signal 55 is applied. If, therefore, directional radio signals with a different identifier than the one set on the shift register SR 2 are received, positive pulses f appear at the output at regular time intervals

Zur Überwachung des Empfängers dient schließlich ein Vorwärls-Rückwärts-Zähler Z, dessen Vorwärts-Zähleingang VZ von positiven Impulsen e und dessen Rückwärtszähleingang RZ von positiven impulsen f angesteuert wird. In einem Zählbereich von einer vorgegebenen positiven Zählschwelle bis zu seinem Höchststand gibt dieser Zähler ein positives Ausgangssignal A ab. das einen korrekten Betriebszustand anzeigt. Falls das empfangene Signal das für diesen Empfänger bestimmte Richtfunksignal ist, so steuern die positiven Impulse cden Zähler Zin diesen Zustand. Falls das empfangene Richtfunksignaf nicht für diesen Empfänger bestimmt ist, so lassen die dann auftretenden positiven Impulse /"den Zähler Z rückwärts zählen, so daß die vorgegebene Zählschwelle unterschritten wird und das Ausgangssignal A negativ wird. Dieses negative Ausgangssignal A sperrt dann den Empfänger, um eine Auswertung eines falschen Signals zu verhindern.Finally, a forward-backward counter Z is used to monitor the receiver, whose forward counting input VZ is controlled by positive pulses e and whose counting down input RZ is controlled by positive pulses f. This counter emits a positive output signal A in a counting range from a predetermined positive counting threshold up to its maximum level. that indicates a correct operating status. If the received signal is the directional radio signal intended for this receiver, the positive pulses in the counter Zin control this state. If the received radio signal is not intended for this receiver, the then occurring positive pulses / "make the counter Z count down so that the predetermined counting threshold is fallen below and the output signal A becomes negative. This negative output signal A then blocks the receiver to prevent an evaluation of an incorrect signal.

Statt des Vorwärts-Rückwärtszählers Z kann auchInstead of the up-down counter Z can also

AO eine Einrichtung vorgesehen sein, die die positiven Impulse e integriert und oberhalb einer vorgegebenen AO a device can be provided which integrates the positive pulses e and above a predetermined one

korrekten Empfangszustand anzeigt.indicates correct reception status.

Λ "K-Ih' Η"·; r-r.rr. Λ "K-Ih 'Η"·; rr.rr.

Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings

Claims

Claims: integrated voltage exceeds the specified threshold value.

1. Directional radio system for time division multiplex transmission of digital signals, in which two mutually perpendicular polarized radio signals are transmitted on each radio frequency channel, which are characterized differently in a digital manner, characterized in that each transmitter (Fig. 1) at equal time intervals sequences of the same bits with the same number of bits sends out, the bits are inserted individually in successive time division multiplex frames and their number identifies the radio signal and that each receiver (Fig. 4) determines the number of bits in each sequence (a) , compares it with a predetermined value and, if a certain time If there is no match, the evaluation of the received radio relay signal is blocked.

2. Directional radio system according to claim 1, characterized in that a cyclic counter (i) is present on the transmitting side, which is controlled by the clock of the bits to be sent to identify the radio relay signal and whose counting cycle determines the regular time intervals that further logic switching means (Ui, SR 1 FFl [Fig. 1], Mux [Fig. 3]) are present, which, controlled by the counter (1), a signal with one binary state during a certain number of successive clock periods of the counting cycle and the remaining one during the jo For the duration of each counting cycle, provide a signal with the other ^ binary state (Q = 0) for transfer to the time-division multiplex transmission channel provided for identifying the directional radio signal.

3. Directional radio system according to claim I. characterized in that on the receiving side logic switching means (FFl. SR 2. U2, Uh 1, Eq. G 2) are present, each of the beginning (c) of a received sequence (a, Fig. 5) of the same bits and their end (d) , compare their / urgent distance with the specified value (SR 1.G 1) and, if they match or do not match, emit signals (e or /), their frequency in a monitoring device (Z) is used as a criterion for evaluating the received radio signal (Fig. 4, F 1 g. 5).

4. Directional radio system according to claim 3, characterized in that the logic switching means (FF2. .SV? 2. UZ (7 3. /. G 1. G2) in the event of matches and non-matches (G 2) emit signals that the monitoring device is on Up-down counter ('/.) Is whose up-counting input (VZ) the signals indicating the matches (e) and whose down -counting input the signals (f) showing the inconsistencies are fed, and that the counter receives a signal below a certain counting threshold (Λ) emits, which blocks the evaluation of the received radio signal.

5. Directional radio system according to claim 3, characterized in that the logical sound means emit signals (e) only if they match (ö 1), that the monitoring device is an Inlegriefeinrich * device with a downstream threshold circuit that emits a signal as long as the evaluation of the received Ricfll ^f unksignals blocks until the prior art

The invention relates to a RichtfunksysteTi for Time division multiplex transmission of digital signals in which two perpendicular to each other on each radio frequency channel polarized radio relay signals are transmitted, which are digitally marked differently.

Such a radio relay system is known from DE-OS 26 10 599.

The identification of two mutually perpendicular polarized radio signals that are on a single Radio frequency channel is required for the following reason: If the transmitter drops one of the two mutually perpendicular directional radio signals, the associated receiver considers the Component of the other signal weakened by the polarization attenuation with the polarization direction of the failed signal as its input signal, regulates its polarization attenuation and processes it in place of the failed signal. In order to avoid that a receiver adjusts itself in this way to a wrong radio signal, takes place with the known system a marking, called coding, characterized in that the digital signal in several split parallel signals and v / ground them in different ways delayed and / or inverted.

This means a considerable effort on the sender and recipient side, due to the number depends on the radio signals to be distinguished. Taking into account overreaches and the Radiation via side lobes shows that more than two radio relay signals of the same frequency are different must be marked. This number depends on the configuration of the radio link network. A number of at least six to be set, is quite realistic.

task

It is therefore the object of the invention to specify a radio relay system of the type mentioned above, in which the effort to identify the radio signals is reduced and not the number depends on the radio signals to be distinguished.

solution

The task is with the in claim 1 specified means resolved. Advantageous Ausgestaltun conditions result from the subclaims.

advantage

The identification of the respective directional radio signal can easily be passed through on the transmit and receive side Set solder bridges and change if necessary.