[go: up one dir, main page]

DE2805940C2 - Elektronisches Steuersystem für Analogschaltungen - Google Patents

Elektronisches Steuersystem für Analogschaltungen

Info

Publication number
DE2805940C2
DE2805940C2 DE2805940A DE2805940A DE2805940C2 DE 2805940 C2 DE2805940 C2 DE 2805940C2 DE 2805940 A DE2805940 A DE 2805940A DE 2805940 A DE2805940 A DE 2805940A DE 2805940 C2 DE2805940 C2 DE 2805940C2
Authority
DE
Germany
Prior art keywords
analog
memory
switching
clock
analog circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2805940A
Other languages
English (en)
Other versions
DE2805940A1 (de
Inventor
Karl Dr. 8000 München Goser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2805940A priority Critical patent/DE2805940C2/de
Priority to US06/010,121 priority patent/US4250556A/en
Priority to GB7904697A priority patent/GB2016767B/en
Priority to FR7903468A priority patent/FR2417132A1/fr
Priority to JP1540279A priority patent/JPS54121639A/ja
Publication of DE2805940A1 publication Critical patent/DE2805940A1/de
Application granted granted Critical
Publication of DE2805940C2 publication Critical patent/DE2805940C2/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06GANALOGUE COMPUTERS
    • G06G7/00Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/06Programming arrangements, e.g. plugboard for interconnecting functional units of the computer; Digital programming

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Networks Using Active Elements (AREA)
  • Feedback Control In General (AREA)
  • Control By Computers (AREA)

Description

3 4
Der Schaltungszustand des Koppelfeldes KF ist in hergestellten BBD- beziehungsweise CCD-Anlage als einem Speicher, dem Koppelfeldspeicher KS, festgelegt Verzögerungsleitung geeignet macht Diese Anlagen
Der Speicherinhalt wird von außen in Form des Pro- werden ebenfalls durch den zentralen Taktgeber TA
gramms Px eingelesen. Damit ist es möglicJi, durch ver- gesteuert Die vorgesehenen CTD-Verzögerungsleitun-
schiedene Speicherinhalte verschiedene Verschaltun- 5 gen / Vsind im Beispielsfalle zwischen je zwei verschie-
gen der Analogschaltungen Si, S2... untereinander vor- denen Leitungen des Koppelfeldes KF, zum Beispiel
zunehmen. einer zeilenparallelen und einer spaltenparallelen Lei-
Ein zweiter Speicher, der Parameterspeicher PS, tung, gelegt
dient zur Speicherung der im Laufe des Betriebes der Der Analogmikroprozessor kann noch um einen
Anordnung anzuwendenden Schaltungsparameter für io Schritt erweitert werden. Dies ist in Fig.3 dargestellt
die Analogschaltungen Si, S2 .. - Diese Werte werden Dort ist am Eingang zum Koppelfeld KF bereits eine
wiederum in Form eines Programms Pz von außen in Verzögerungsleitung EVL vorgesehen, die die paralle-
den Speicher PS eingegeben. Solche Parameter können len Eingänge Ex, E2... En aufweist Dadurch können die
zum Beispiel die Verstärkung, die obere und die untere Abtastwerte mehrerer verschiedener Eingangssignale
Frequenzgrenze, Zeitkonstanten usw. sein. Dieser Spei- is hintereinander aufgenommen werden,
eher PS wird zum Beispiel über programmierbare Wi- Die Funktionsweise der Schaltung ist folgende:
derstände oder Kapazitäten an den Analogschaltungen Es wird zunächst der Abtastwert Ex des ersten Ana-
SuS2... dieselben steuern. logsignals eingegeben. Dieser Wert wird entsprechend
Eine Synchronisierung sorgt dafür, da£ die beiden der im ersten Feld der Speicher KS und PS eingeschrie-
Speicher ACS'und PSdie in ihnen gespeicherten Daten in 20 benen Informationen in den Analogschaltungen SuS2...
der richtigen Reihenfolge an das Koppelfeld KF und verarbeitet und einer Verzögerungsleitung A VL am
nach dessen Ein- beziehungsweise Umstellung an die Ausgang zugeführt Es wird anschließend der Abtast-
jeweils beabsichtigten Analogschaltungen weitergeben. wert E2 des zweiten Analogsignals eingegeben. In der
Bei dem in Fig. 1 dargestellten Analogmikroprozes- Zwischenzeit wurden die Analogschaltungen Si, S2...
sor ist das Verschalten der Analogschaltungen Si, S2... 25 entsprechend der im zweiten Feld der Speicher einge-
sowie die Einstellung der Parameter dieser Analog- schriebenen Informationen programmiert Nach der
schaltungen programmierbar. Falls nun beabsichtigt ist, Verarbeitung wird das Signal wiederum der Verzöge-
daß die steuernden Signale mehrmals die Analogschal- rungsleitung am Ausgang zugeführt. Dieser Vorgang
tungen Si, S2 durchlaufen können, wird man zweckmä- wiederholt sich mit dem dritten, dem vierten und
Big dafür sorgen, daß die Verbindungen zwischen den 30 schließlich mit dem n-ten Analogsignal, wobei jeweils
einzelnen Durchläufen neu programmiert werden, und zwischen den Abtastwerten die Analogschaltungen ent-
daß das Signal in der Zwischenzeit in einer Verzöge- sprechend dem dritten, vierten usw. und schließlich dem
rungsleitung zwischengespeichert wird. Das ist bei der n-ten Speicherfeld der beiden Speicher programmiert
in Fig.2 dargestellten Anordnung eines Analogmikro- werden. Somit ist es möglich, mit derselben Schaltung
Prozessors der Fall. 35 verschiedene Analogsignale zu verarbeiten. Am Aus-
Der in F i g. 2 dargestellte Analogmikroprozessor un- gang werden die verarbeiteten Signale an einer Verzö-
terscheidet sich von einer Vorrichtung gemäß Fig. 1 gerungsleitung über Anzapfungen Ai, A2... An heraus-
durch die Anwendung einer Verzögerungsleitung, ins- geführt
besondere in Form einer CTD-Anordnung, die zum Bei- Bei der Realisierung der in F i g. 2 und 3 dargestellten
spiel bipolar in Form einer BBD-Anlage (Eimerketten- 40 Anordnungen in integrierter Halbleitertechnik emp-
schaltung) oder in MOS-Technik (CCD-Anlagen) darge- fiehlt sich der Aufbau der Verzögerungsleitungen in ei-
stellt werden kann. ner der beiden folgenden Formen:
Dabei ist beabsichtigt, daß im ersten Takt Signale von
den Eingängen Ex, E2... die Analogschaltungen SuS2... a) Bei Realisierung in bipolarer IC-Technik sind für durchlaufen, aber dann nicht gleich den Ausgängen Ax, 45 die Verzögerungsleitungen insbesondere Eimer- A2... zugeführt werden, sondern zunächst in der Verzö- kettenschaltungen (BBDs) in Oxyd-Isolationstechgerungsleitung VL verbleiben. Während dieser Zeit nik geeignet Sie sind zum Beispiel in »Philips Techkönnen die Analogschaltungen Su S2... neu program- nische Rundschau« 31 (1970/71), Nr. 4, Seiten 97 bis miert werden, indem man zum zweiten Programm- 111 beschrieben.
schritt übergeht Die Analogsignale in der beziehungs- 50 b) Bei Realisierung in MOS-Technik sind für die Verweise den Verzögerungsleitungen werden in den neu zögerungsleitungen sogenannte Ladungsverschieprogrammierten Analogschaltungen weiterverarbeitet. bungsschaltungen (CCDs) und für die Verstärker-Diese Schritte können so oft wiederholt werden, bis das schaltungen sogenannte Floating-Gate-Verstärker Analogsignal den Verarbeitungsgrad erreicht hat, der besonders günstig,
jeweils gefordert wird. Bei dem in F i g. 2 dargestellten 55
Analogmikroprozessor ist ebenso wie bei einer Anord- Aus der Literatur sind zur Zeit CCD-Anlagen be-
nung gemäß F i g. 1 eine Taktsteuerung vorzusehen, die kannt, die mit einer Speicherzeit von 160 t bei 50%
hier zusätzlich die Takte für die Verzögerungsleitung Ladungsverlust und mit einer Gleichmäßigkeit von we-
beziehungsweise Verzögerungsleitungen und außerdem niger als ± 1 % von Element zu Element charakterisiert
wie auch bei einer Anordnung gemäß Fig. 1 die Takte 60 sind, so daß sie sich ohne weiteres für Analog-Speicher
für die Wechsel im Kuppcifciuspciuher KFund im rara- anwenden lassen.
meterspeicher PS zu den Speicherfeldern der einzelnen
Schritte und für die Abtastschaltungen SAx, SA2 ... am Hierzu 2 Blatt Zeichnungen
Eingang liefert.
Die Abtastschaltungen an den Eingängen Ex, E2 ... 65
haben die Aufgabe, die zugeführten Analogsignale abzutasten und in einen Zustand zu bringen, der sie für den
TransDort in einer in monolithischer Halbleitertechnik

Claims (4)

1 2 des Anspruchs 1. Patentansprüche: Ein solches elektronisches Steuersystem ist aus der DE-OS 14 99 305 bekannt Dort ist ein Analogrechner
1. Elektronisches Steuersystem für Analogschal- mit Rechenelementen beschrieben, deren für eine Rechtungen, die Ober ein mit Signalausgängen (Ai, A 2 5 nung wichtigen Anschlüsse auf einem Steckbrett zusaro-...) versehenes Raumvielfach-Koppelfeld (KF) korn- mengefaßt sind. Dieses Steckbrett ist gemäß einer gebinierbar sind und über Mittel zur Einstellung von wünschten Rechnung jeweils neu zu verdrahten. Ferner Betriebsparametern verfügen, dadurch ge- besteht der Analog-Rechner aus Integrator Verstärkennzeichnet, daß kern, deren Steuereingängen eine Gruppierschaltung die Digitalzustände der einzelnen Koppelpunkte des 10 vorgeschaltet ist Damit sind die Verstärker bezüglich Koppelfeldes (KF) über einen gemeinsamen Kop- ihrer Steuereingänge in Gruppen gleicher Betriebszupelfeldspeicher (KS) durch ein erstes Programm (P%) stände einteilbar. Ist die Gruppierschaltung als Schaltprogrammierbar sind, daß die Einstellung der Be- matrix ausgebildet, so kann sie so ausgebildet sein, daß triebsparameter durch die in einem Parameterspei- sie von einem Digitalrechner ansteuerbar ist
eher (PS) nach einem zweiten Programm (P2)festge- 15 Weiterhin ist aus der Technischen Rundschau vom
legten Werte erfolgt, 06.12.1977, S. 33, Bild 4 bekannt, ein Zeitvielfach-Kop-
daß ferner eine Synchronisierung der Steuerung für pelfeld einer Fernsprechvermittlung über einen Mikro-
die Analogschaltungen nach den in den beiden ge- prozessor anzusteuern.
nannten Speichern (KS, PS) vorliegenden Program- In der letztgenannten Literaturstelle, wird der Einsatz men gegeben ist, und daß schließlich wenigstens eine 20 von elektronischen Raum vielfach-Koppelfeldern aus in integrierter Halbleitertechnik ausgeführte, durch technologischen Gründen für nicht praktikabel gehaleinen Taktgeber (TA) gesteuerte Ladungstransport- ten.
Verzögerungsleitung (VL) zur mechanischen Benut- Aufgabe der Erfindung ist es, ein elektronisches Steu-
zung der Analogschaltungen innerhalb der Verar- ersystem für Analogschaltungen der eingangs genann-
beitung der Eingangssignale zu Ausgangssignalen, 2s ten Art derart zu verbessern, daß es ähnlich den Mikro-
mit einer Eingangsleitung und einer Ausgangslei- Prozessoren in der Digitaltechnik, weitgehend monoli-
tung des Koppelfeldes verbunden ist, und daß thisch integrierbar ist, um auch in der Analogtechnik zu
schließlich der für die Taktversorgung der Ladungs- großintegrierten Standardschaltungen übergehen zu
transport-Verzögerungsleitung (VL) vorgesehene können.
Taktgeber zugleich für die Taktversorgung der bei- 30 Diese Aufgabe wird durch die kennzeichnenden
den genannten Speicher (KS, PS) zuständig ist Merkmale des Anspruchs 1 gelöst
2. Vorrichtung nach Anspruch 1, gekennzeichnet Die wesentlichen Funktionseinheiten eines Analogdurch mehrere parallele Signaleingänge (E\, Ei..) in mikroprozessors bestehen somit aus einem Koppelfeld, eine gemeinsame, in integrierter Halbleitertechnik also einer Matrix von elektronischen Koppelpunkten, ausgeführten, taktgesteuerten Eingangs-Verzöge- 35 mit der die verschiedenen Analogschaltungen miteinanrungsleitung (EVL) mit einem Ausgang ins Innere der verbunden werden können. Der Schaltzustand des des Koppelfeldes (KF) und zwar derart daß die Ein- Koppelfeldes wird über den Inhalt des Koppelfeldspeigangssignale zeitlich hintereinander dem Koppelfeld chers festgelegt Der Speicherinhalt kann schrittweise zugeführt werden, durch mehrere parallele Signal- verändert werden und somit die Gesamt-Analogschalausgänge (A\, A2...) aus einer gemeinsamen, in inte- 40 tung den jeweiligen Erfordernissen der Anwendung angrierter Halbleitertechnik ausgeführten, taktgesteu- gepaßt werden. Neben dem Speicher für das Koppelfeld erten Ausgangsverzögerungsleitung (A VL), deren ist der Parameterspeicher vorgesehen, in welchem die Eingang an eine aus dem Inneren des Koppelfeldes Werte für die Parameter der einzelnen Analogschaltun- (KF) kommenden und nicht mit der Eingangs-Verzö- gen gespeichert werden.
gerungsleitung (EVL) in Verbindung stehenden Lei- 45 Die Einstellparameter bestimmen beispielsweise die
tung angeschlossen ist und durch einen gemeinsa- Verstärkung, die obere Frequenzgrenze, die Zeitkon-
men Taktgeber, der für die Taktsteuerung der bei- stanten, die Einstellung von Kapazitäten usw.
den Verzögerungsleitungen (EVL, AVL), des Kop- Vorteilhafte Ausgestaltungen der Erfindung sind in
pelfeldspeichers (KS) und des Parameterspeichers den Unteransprüchen gekennzeichnet
(PS) zuständig ist 50 Die Erfindung wird nun an Hand der Fig. 1 bis 3
3. Vorrichtung nach einem der Ansprüche 1 oder näher beschrieben.
2, dadurch gekennzeichnet, daß die Signaleingänge Zunächst wird auf F i g. 1 Bezug genommen. Der dort (E\, £2 · ■ ■) mit je einer Abtastvorrichtung für das an dargestellte Analogmikroprozessor besteht aus einem den betreffenden Signaleingang anzulegende Ana- Koppelfeld KF, einem Koppelfeldspeicher KS, aus Analogsignal versehen sind. 55 logschaltungen Si, S2 ..-, deren Betriebszustand über
4. Vorrichtung nach den Ansprüchen 1 bis 3, da- entsprechende Parameter festgelegt werden kann und durch gekennzeichnet, daß der zur Steuerung der aus einem Parameterspeicher FS. Über das Koppelfeld Ladungstransport-Verz3gerungsleitung(en) zustän- KF werden Eingangssignale von den Eingängen E\, £2 dige Taktgeber (TA) zur Steuerung eines Digitalzäh- ... zu den entsprechenden Analogschaltungen SuSi... lers (Z) und letzterer zur Steuerung des Koppelfeld- 60 geführt die verschiedenen Analogschaltungen Si. &... Speichers (KS) und des Parameterspeichers (PS) vor- miteinander verbunden und die Ausgangssignale an die gesehen ist. Ausgänge A\, A2... herangeführt. Ein solches Koppelfeld kann mit bekannten elektronischen Koppelpunk-
ten, zum Beispiel Thyristoren, in integrierter Halbleiter-
65 technik aufgebaut werden. Wichtig dabei ist, daß die Kopplung zwischen den einzelnen Schaltungswegen
Die Erfindung betrifft ein elektronisches Steuersy- hinreichend niedrig, zum Beispiel 10OdB, eingestellt stern für Analogschaltungen gemäß dem Oberbegriff wird.
DE2805940A 1978-02-13 1978-02-13 Elektronisches Steuersystem für Analogschaltungen Expired DE2805940C2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE2805940A DE2805940C2 (de) 1978-02-13 1978-02-13 Elektronisches Steuersystem für Analogschaltungen
US06/010,121 US4250556A (en) 1978-02-13 1979-02-06 Electronic control system for analog circuits
GB7904697A GB2016767B (en) 1978-02-13 1979-02-09 Electric analogue processor
FR7903468A FR2417132A1 (fr) 1978-02-13 1979-02-12 Systeme electronique de commande pour des circuits analogiques
JP1540279A JPS54121639A (en) 1978-02-13 1979-02-13 Analog circuit electronic controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2805940A DE2805940C2 (de) 1978-02-13 1978-02-13 Elektronisches Steuersystem für Analogschaltungen

Publications (2)

Publication Number Publication Date
DE2805940A1 DE2805940A1 (de) 1979-08-23
DE2805940C2 true DE2805940C2 (de) 1986-12-11

Family

ID=6031790

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2805940A Expired DE2805940C2 (de) 1978-02-13 1978-02-13 Elektronisches Steuersystem für Analogschaltungen

Country Status (5)

Country Link
US (1) US4250556A (de)
JP (1) JPS54121639A (de)
DE (1) DE2805940C2 (de)
FR (1) FR2417132A1 (de)
GB (1) GB2016767B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4947432B1 (en) * 1986-02-03 1993-03-09 Programmable hearing aid
US4719459A (en) * 1986-03-06 1988-01-12 Grumman Aerospace Corporation Signal distribution system switching module
DE3900588A1 (de) * 1989-01-11 1990-07-19 Toepholm & Westermann Fernsteuerbares, programmierbares hoergeraetesystem
GB9007492D0 (en) * 1990-04-03 1990-05-30 Pilkington Micro Electronics Semiconductor integrated circuit
US5191242A (en) * 1991-05-17 1993-03-02 Advanced Micro Devices, Inc. Programmable logic device incorporating digital-to-analog converter
US6701340B1 (en) 1999-09-22 2004-03-02 Lattice Semiconductor Corp. Double differential comparator and programmable analog block architecture using same
US6362684B1 (en) 2000-02-17 2002-03-26 Lattice Semiconductor Corporation Amplifier having an adjust resistor network
US6424209B1 (en) 2000-02-18 2002-07-23 Lattice Semiconductor Corporation Integrated programmable continuous time filter with programmable capacitor arrays
US6806771B1 (en) 2001-06-01 2004-10-19 Lattice Semiconductor Corp. Multimode output stage converting differential to single-ended signals using current-mode input signals
US6717451B1 (en) 2001-06-01 2004-04-06 Lattice Semiconductor Corporation Precision analog level shifter with programmable options
US6583652B1 (en) 2001-06-01 2003-06-24 Lattice Semiconductor Corporation Highly linear programmable transconductor with large input-signal range

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3243582A (en) * 1962-08-06 1966-03-29 Holst Per Asbjorn Computation unit for analog computers
GB1119574A (en) * 1964-09-14 1968-07-10 Euratom Programmable control device for analog computers
US3470362A (en) * 1965-04-20 1969-09-30 Milgo Electronic Corp Computer with logic controlled analog computing components which automatically change mathematical states in response to a control means
JPS5148021B1 (de) * 1971-02-05 1976-12-18
FR2135044B1 (de) * 1971-05-03 1974-03-22 Inst Francais Du Petrole
JPS5332666B2 (de) * 1971-10-22 1978-09-09
US4057711A (en) * 1976-03-17 1977-11-08 Electronic Associates, Inc. Analog switching system with fan-out

Also Published As

Publication number Publication date
FR2417132B1 (de) 1985-03-01
GB2016767B (en) 1982-10-13
FR2417132A1 (fr) 1979-09-07
GB2016767A (en) 1979-09-26
DE2805940A1 (de) 1979-08-23
JPS54121639A (en) 1979-09-20
US4250556A (en) 1981-02-10

Similar Documents

Publication Publication Date Title
DE2311034C2 (de) Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips
DE3902313C2 (de) Analog /Digitalwandler
DE3215671C2 (de) Programmierbare Logikanordnung
DE69126848T2 (de) Integrierte Halbleiterschaltung
DE3130714A1 (de) "testsystem fuer integrierte halbleiterschaltungselemente mit integration grossen massstabs"
DE2805940C2 (de) Elektronisches Steuersystem für Analogschaltungen
DE2145120A1 (de) Digitales Datenverarbeitungsgerat
DE3706104A1 (de) Verfahren und schaltungsanordnung zum multiplexen eines digital programmierbaren kapazitiven elements
DE3120669C2 (de) A/D - und D/A - Umsetzer
DE2938318A1 (de) Messeinrichtung
DE3205247C2 (de)
DE1909657C3 (de) Digitales Filter
DE2848096C3 (de) Digitale Addieranordnung
DE3817143C2 (de)
DE19531036C2 (de) Analog/Digital-Wandler
DE3901399A1 (de) Anordnung zur umsetzung analoger signale in digitale
DE3422287C2 (de)
DE4221287A1 (de) Gleichspannungspegelgenerator
DE19637369C2 (de) Digitaler Signalprozessor mit Multipliziereinrichtung und -Verfahren
DE3039306A1 (de) System zum empfang von seriellen daten
AT265708B (de) Sich an digitale Speichersysteme anschließende digitale Verzögerungsanordnung
DE69702206T2 (de) Parallele dezimationsvorrichtung
DE69713349T2 (de) Benutzerprogrammierbarer analogprozessor
DE2812241C2 (de) Einrichtung zur Dateneingabe und Datenausgabe in bzw. aus einem Mikroprozessor
DE102005061947B4 (de) Synchronisationsverfahren sowie entsprechende Vorrichtung und Digitalschaltung und ein Automat zur Synchronisation einer Digitalschaltung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee