[go: up one dir, main page]

DE2707693A1 - Verfahren zum herstellen von dotierten zonen mittels ionenimplantation - Google Patents

Verfahren zum herstellen von dotierten zonen mittels ionenimplantation

Info

Publication number
DE2707693A1
DE2707693A1 DE19772707693 DE2707693A DE2707693A1 DE 2707693 A1 DE2707693 A1 DE 2707693A1 DE 19772707693 DE19772707693 DE 19772707693 DE 2707693 A DE2707693 A DE 2707693A DE 2707693 A1 DE2707693 A1 DE 2707693A1
Authority
DE
Germany
Prior art keywords
openings
mask
ion implantation
layer
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772707693
Other languages
English (en)
Other versions
DE2707693C3 (de
DE2707693B2 (de
Inventor
Conrad Albert Barile
Robert Mark Brill
John Lawrence Forneris
Joseph Regh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2707693A1 publication Critical patent/DE2707693A1/de
Publication of DE2707693B2 publication Critical patent/DE2707693B2/de
Application granted granted Critical
Publication of DE2707693C3 publication Critical patent/DE2707693C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/131—Reactive ion etching rie
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/143—Shadow masking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/965—Shaped junction formation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Bipolar Transistors (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

Anmelderin:
Amtliches Aktenzeichen:
Böblingen, den 22. Febr. 1977 sa-rs/som
International Business Machines Corporation, Armonk, N.Y. 10504
NEUANMELDUNG
Aktenzeichen der Anmelderin:
FI 975 034
Vertreter:
Patentassessor Dipl.-Phys. Hermann Schmandt 7030 Böblingen
Bezeichnung:
VERFAHREN ZUM HERSTELLEN VON DOTIERTEN ZONEN MITTELS IONENIMPLANTATION
709840/0857
FI 975 034
'4.
Mit der fortschreitenden Entwicklung in der Herstellung von monolithischen, integrierten Halbleiterschaltungen wird in zunehmendem Maße das Verfahren der Ionenimplantation verwendet, um Dotierungsstoffe, welche die Leitungsart des Halbleitermaterials bestimmen, in ein Halbleitersubstrat einzubringen. In vielen Fällen hat die Ionenimplantation das ältere, bereits konventionelle Diffusionsverfahren zum Einbringen von Dotierungsstoffen ersetzt.
Einer der Hauptvorteile des Verfahrens der Ionenimplantation bei der Bildung aktiver und passiver Bereiche in dem Halbleitersubstrat besteht darin, daß es eine erhöhte Genauigkeit der Steuerung der seitlichen Abmessungen und der vertikalen Konzentrationsprofile der eingebrachten Dotierungsstoffe ermöglicht. Das Konzentrationsprofil wird bestimmt durch die Art der implantierten Ionen, die Dosierung und die Energie, mit der die Ionen in der Implant!erungsanlage beaufschlagt werden. Die seitlichen Abmessungen eines Ionen-implantierten Bereichs in einem Substrat werden im allgemeinen durch die Abmessungen der öffnungen der Ionenimplantationsmaske bestimmt. Diese für die Ionen undurchlässige Masken bestehen gewöhnlich aus Schichten aus Isoliermaterial, in denen öffnungen vorhanden sind. Im Gegensatz zum Diffusionsverfahren, bei welchem sich die seitlichen Grenzen der durch Diffusion entstandenen Dotierungszonen über den Rand der öffnungen in der Maske hinaus erstrecken, entsprechen bei der Ionenimplantation die seitlichen Grenzen der eingebrachten Bereiche genau den öffnungen der Maske und ragen seitlich nicht darüberhinaus. !
Bei integrierten Schaltungen hoher Dichte ermöglicht diese Eigenschaft des Ionenimplantationsverfahrens zwar eine genaue I Steuerung der seitlichen Abmessungen der dotierten Bereiche, |
sie birgt jedoch ein Problem in sich, das dadurch entsteht, daß die aus mehreren Schichten gebildeten Masken in ihrer
709840/0657
FI 975 034
• ir·
unteren Schicht eine größere öffnung aufweisen als in der oberen Schicht. In diesen Fällen erstreckt sich eine öffnung in der unteren Schicht der Ilaske seitlich über die durch die öffnung in der oberen Schicht bestimmte Grenze einer durch Ionenimplantation in das Substrat eingebrachten dotierten Zone, da, v/ie gesagt, bei der Ionenimplantation die seitlichen Grenzen der implantierten Zone genau mit den Rändern der Maske zusammenfallen. Das hat zur Folge, daß der durch die Implantation gebildete ΡϊΙ-übergang an seiner Austritts stelle an der Substratoberfläche bloßliegt. Dies wird besonders dann kritisch, wenn die für die Implantation verwendete Ilaske als Passivierungsschicht auf der Halbleiteroberfl£che verbleibt. Wenn nämlich die dotierte Zone mit einer durch dieselbe Maskenöffnung aufgebrachten, metallischen Schicht kontaktiert werden soll, kann ein solcher exponierter PN-Übergang durch den Metallkontakt kurzgeschlossen werden. Dadurch kann das ganze Bauelement unbrauchbar werden. Aber auch wenn kein Kurzschluß auftritt, ist die bloßliegende Übergangsstelle ungeschützt und Veränderungen ausgesetzt, die eine Verschlechterung der Verstärkereigenschaften (ß) des Transistors bewirken, j
Aufgabe der Erfindung ist es, ein Verfahren zur Bildung einer I dotierten Zone mittels Ionenimplantation durch eine als Passivierungsschicht auf dem Substrat verbleibende Maske anzugeben, bei welchem die Austrittsstelle des PN-Uberganges an der Substratoberfläche durch die Passivierungsschicht geschützt ist. Das Verfahren soll besonders in den Fällen wirkungsvoll sein, in denen eine doppelschichtige Passivierungsschicht als Maske benutzt wird, in der die Offnungen in der oberen Schicht einen kleineren Durchmesser haben als in der unteren Schicht. Beispielsweise haben sich Masken aus einer Siliciumdioxydschicht und einer darüberliegenden Silicium-
709840/0657
FI 975 034
' 6.
nitridschicht bei der Herstellung von integrierten Schaltungen bereits als Passivierungsschicht bewährt. Bei diesen Masken haben die öffnungen in der Siliciumdioxydschicht einen größeren Durchmesser als der darüberliegenden Siliciumnitridschicht.
Gemäß der Erfindung wird diese Aufgabe bei einem Verfahren der eingangs genannten Art dadurch gelöst» daß zur Erzielung einer Unterschneidung der Ränder der Maskenöffnungen durch die dotierten Zonen nach der Ionenimplantation ein dieselbe Leitungsart erzeugender Dotierungsstoff durch die öffnungen der Maske eindiffundiert wird.
Dabei ist es vorteilhaft, daß das Eindiffundieren des Dotierungsstoffs gleichzeitig mit dem Eintreiben der implantierten Zone erfolgt. Vorteilhaft ist es auch, daß das Eindiffundieren
des Dotierungsstoffs in einer inerten Atmosphäre durchgeführt wird, da späterhin zur Kontaktierung eine metallische Schicht auf die dotierte Zone aufgebracht wird und deshalb die Oxidbildung verhindert werden soll. Die besten Ergebnisse zeigten sich, wenn das Eindiffundieren des Dotierungsstoffs mit dem gleichzeitigen Eintreiben der implantierten Zone bei einer Temperatur von mindestens 1OOO° C durchgeführt wurde.
Vorteilhaft im Hinblick auf die Verwendung des Verfahrens zur Herstellung von integrierten Transistoren ist es, daß eine Maske aus einer unmittelbar auf der Substratoberfläche aufgebrachten, für Diffusion undurchlässigen Schicht aus Siliciumdioxyd und einer darüber aufgebrachten, für Ionenimplantation undurchlässigen Schicht aus Siliciumnitrid verwendet wird, bei welcher die öffnungen der unteren Siliciumdioxydschicht größer sind als die darüberliegenden öffnungen der Siliciumnitridschicht. In vorteilhafter Weise wird ein N-Leitung erzeugender Dotierungsstoff durch Ionenimplantation und durch die nachfolgende Diffusion eingebracht. Das Ver-
709840/0657
FI 975 034
fahren 1st für seine Verwendung zum Herstellen der Emitter von Integrierten Transistoren deshalb besonders vorteilhaft/ well durch die öffnungen der Maske auf die Oberfläche der gebildeten Zone metallische Kontakte aufgebracht werden.
Die Erfindung wird anhand eines In den Zeichnungen erläuterten Ausführungsbeispieles beschrieben. Die Figuren stellen im Querschnitt einen Ausschnitt aus einer integrierten Schaltung mit einer Transistorstruktur in verschiedenen Verfahrensschritten dar.
Es zeigen:
Fig. 1 die Struktur mit der als Maske dienenden
Passivierungsschicht und einer öffnung in der oberen Schicht der Maske,
Fign. 1A, 1B zwei Beispiele der Struktur der Fig. 1 in
weiteren Verfahrenszuständen zur Erläuterung der Ionenimplantation,
Fig. 2 die Struktur der Fig. 1 nach der Ionenimplantation,
Fign. 3A, 4A die sich nach den Verfahren des Standes der
Technik ergebenden Strukturen beim Eintreiben der Dotierungszone und der Metallisierung und
Fign. 3B, 4B die entsprechenden Strukturen, die sich bei
Anwendung des in den Ansprüchen gekennzeichneten Verfahrens ergeben.
709840/0657
FI 975 034
Bei dem im folgenden beschriebenen Ausführungsbeispiel wird ausgegangen von einer integrierten Halbleiterstruktür, bei der das Halbleitersubstrat mit einer doppelschichtigen Maske aus Siliciumdioxyd und Siliciumnitrid bedeckt ist, die sowohl als Passivierungsschicht auf der Oberfläche der integrierten Schaltung dient als auch als Maske für die Ionenimplantation und für die Diffusion. Bei dieser Maske sind die öffnungen in der unteren Schicht größer als die darüber ausgerichteten öffnungen in der oberen Schicht.
In der Darstellung der Fig. 1 ist mit 11 ein P-leitender Basisbereich bezeichnet, dessen Oberflächenkonzentration ungefähr
18 3
10 Atome pro cm eines üblichen P-Leitung erzeugenden Dotierungsstoffes beträgt und der in einer N-leitenden Epitaxieschicht 10 mit einer maximalen Dotierungsstoffkonzentration von ungefähr 10 Atomen pro cm eingebettet ist. Die Passivierungsschicht auf der Oberfläche der Struktur besteht aus einer Schicht 12 aus Siliciumdioxyd, die in bekannter Weise !durch thermische Oxydation oder durch Aufdampfen oder durch pyrolytische Ablagerung hergestellt sein kann. Die Siliciumdioxydschicht 12 hat eine Dicke in der Größenordnung von 800 8. Auf der Siliciumdioxydschicht ist eine Siliciumnitridschicht 13 mit einer Dicke in der Größenordnung von 1600 A* aufgebracht.; Die Siliciumnitridschicht kann in bekannter Weise, beispiels- j weise durch eine Aufdampfreaktion von Silanen und Ammoniak
erfolgen. Diese Reaktion wird normalerweise bei einer Tempera- i tür von ungefähr 1000° C durchgeführt. Die Siliciumnitrid- , schicht 13 kann andererseits auch durch Kathodenzerstäubung | aufgebracht werden. Zur Bildung eines N-leitenden Emitters ; innerhalb des Basisbereichs 11 werden mit Hilfe von üblichen photolithographischen Ätzverfahren öffnungen 14 in die Siliciumnitridschicht 13 eingebracht. Ein bekanntes Verfahren zum Ätzen der öffnung 14 durch die Siliciumnitridschicht besteht darin, daß durch übliche Photolackverfahren eine (nicht darge-j
709840/0667
FI 975 034
stellte) Maske aus Siliciumdioxyd auf der Siliciumnitridschicht aufgebracht wird, daß durch öffnungen in der Maske die öffnungen 14 definiert werden, die dann mit einem geeigneten iitzmittel für Siliciumnitrid, beispielsweise heiße Phosphorsäure oder heißes Phosphorsalz herausgeätzt werden. Die (nicht dargestellte) Siliciumdioxyd-Maske wird dann entfernt, so daß die in Fig. 1 dargestellte Struktur übrig bleibt.
Daraufhin werden Dotierungsstoffe, die N-Leitung erzeugen, durch die Siliciuiadioxydschicht 12 eingebracht zur Bildung der ionenimplantierten, N-leitenden, Emitterzone 15, die in Fig. 1B dargestellt ist. Die Dotierungsstoffkonzentration in dieser
21 3
Zone beträgt etwa 10 Atome pro cm . Der unter der öffnung 14 liegende Bereich der Siliciumdioxydschicht 12 kann auch zur Bildung einer öffnung 16 v/eggeätzt werden, wie dies in Fig. 1A dargestellt ist, und die Zone 15 kann dann durch direkte Ionenimplantation in das Substrat 11 erfolgen. Die resultierende j Struktur ist in Fig. 2 dargestellt. I
Wenn die öffnungen 16 vor der Ionenimplantation gebildet werden, wie dies in Fig. 1A dargestellt ist, werden die üblichen Photolackverfahren zur Bildung dieser öffnungen verwendet. Ein geeignetes Ätzmittel für Siliciumdioxyd ist eine übliche gepufferte Fluorwasserstoffsäure. Bei den bekannten Herstellungsverfahren wird dieses Ätzen solange fortgesetzt, daß die seitlichen Abmessungen der öffnung 16 ausgedehnt werden, so daß sie die Siliciumnitridschicht 14 in den Bereichen 17 unterschneidet.
V7enn z. B. die öffnungen 14 in der Siliciumnitridschicht 13 Durchmesser von ungefähr zwei Mikron haben, beträgt die seitliche Ausdehnung der Unterschneidung im Bereich 17 ungefähr 2500 & bis 3000 R vom Rand der öffnung 14. Die Unterschneidung !ist in Fig. 1A dargestellt.
709840/0657
FI 975 034
Danach wird der Bereich 15 gebildet durch direkte Ionenimplantation in die Oberfläche des Substrats 11. Dieser Bereich wird gebildet durch das Einbringen von Arsenionen As . Der auf das Substrat gerichtete Ionenstrahl hat genügend Energie, um in das Substrat bis zu einer Tiefe von ungefähr O#O8 Mikron einzudringen. Er hat jedoch nicht genügend Energie, um die Siliciumnitridschicht 13 der Maske zu durchdringen. Um dieses zu erreichen, sollte die Dosierung in der Größenordnung von
1 *5 2
7 χ 10 Ionen pro cm und die Beschleunigungsenergie der Anlage in der Größenordnung von 40 KeV liegen. Als Alternative kann das Verfahren der Fig. 1B angewendet werden und der N-leitende Bereich durch die Siliciumdioxydschicht 12 mittels Ionenimplantation eingebracht werden. Wenn die Ionenimplantation durch die Schicht 12 hindurch erfolgt, sollte diese eine Dicke von ungefährt 100 8 haben. In diesem Falle ist es günstig, diesen dünnen Teil der Schicht 12 in einem separaten !Verfahrensschritt herzustellen. Wenn die Schicht 12 eine Dicke von 800 8 hat, kann sie auch durch übliche Tauchätzverfahren 'bis auf 100 8 Dicke dünner gemacht werden.
Auch in diesem Falle muß nach der Bildung der implantierten Zone 15 eine öffnung in die Siliciumdioxydschicht 12 geätzt werden, da schließlich die Emitterzone 15 durch eine Metallisierung kontaktiert werden muß. Die entstandene Struktur ist in Fig. 2 dargestellt. Bei dem Verfahren entsprechend der Fig. 1B kann die öffnung 16 mit jedem bekannten Verfahren hergestellt werden.
In jedem Falle liegt daher der übergang 18 exponiert in der öffnung 16, da einerseits die Begrenzungen der öffnung 14 durct die Siliciumnitridschicht 13 die seitliche Lage des PN-Emitter· Überganges 18 bestimmen und andererseits die Unterschneidung im Bereich 17 vorhanden ist. Unter diesen Umständen bleibt.
709840/0657
FI 975 034
- te -
wie in Fig. 3A dargestellt ist, selbst wenn die Struktur anschließend bei dem bekannten Eintreiben des Emitters erhitzt wird, ein wesentliches Risiko, daß der übergang 18 nicht so weit seitlich hinaus getrieben wird, daß er unter der Silicium-* idioxydschicht 12 liegt, sondern, wie aus Fig. 3A zu ersehen, exponiert in der öffnung 16 verbleibt. Selbst das bekannte Eintreiben des Emitters bei Temperaturen in der Größenordnung von 1000° C während einer Zeitdauer von 100 Minuten stellt nicht sicher, daß der Übergang 18 nicht in einer exponierten Lage verbleibt.
Wenn nun eine übliche metallische Kontaktschicht 19, z. B. aus Aluminium oder Platin, in der bei der Herstellung von integrierten Schaltungen üblichen Technik aufgebracht wird, so besteht, wie in Fig. 4A dargestellt, die Wahrscheinlichkeit, : !daß sich die Kontaktschicht seitlich ausdehnt und den Basis- ! Emitterübergang 18 kurzschließt. Auch wenn dies nicht der Fall' ist, bleibt der übergang in unerwünschter Weise unpassiviert.
Die Gefahr eines kurzgeschlossenen oder nicht passivierten Überganges wird, wie in Fig. 3B dargestellt, dadurch vermieden, daß während des Eintreibens der Emitterzone der umgebenden Atmosphäre ein N-Leitung erzeugender Dotierungsstoff zugefügt wird. Wenn beispielsweise das Eintreiben bei einer Temperatur in der Größenordnung von 1000° C und einer Zeitdauer von 100 Minuten durchgeführt wird, wird ein üblicher N-leitender Dotierungsstoff, beispielsweise entweder AsH- oder PH3 der umgebenden Atmosphäre zugefügt mit den beim Dotieren aus der Gasphase üblichen Konzentrationen. Da in der öffnung ein Metallkontakt gebildet wird, muß dieser Schritt in einer inerten Atmosphäre ausgeführt werden, beispielsweise in einer Argonoder Stickstoffatmosphäre, um zu erreichen, daß sich in der öffnung kein thermisches Oxid bildet.
709840/0857
FI 975 034
Wenn, wie in Fig. 3B dargestellt/ während des Eintreibens N-leitende Dotierungsstoffe zugefügt werden, findet eine Diffusion statt, die vom Rand der öffnungen 16 ausgeht und den !übergang 18 in seitlicher Richtung nach außen treibt über den Rand der öffnung 16 hinaus, so daß der Übergang 18 durch j die Siliciumdioxydschicht 12 bedeckt ist. Wenn nun der raejtallische Emitterkontakt 19 auf diese Struktur aufgebracht wird, so bedeckt, wie in Fig. 4B dargestellt ist, der Kontakt nur den Emitterbereich 15 und schließt den übergang nicht kurz. Ebenfalls ist die Passivierung des Überganges sichergestellt.
709840/0657

Claims (1)

  1. FI 975 034
    PATENTANSPRÜCHE
    1.) Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation durch öffnungen einer gleichzeitig als Passivierungsschicht für die Substratoberfläche dienenden Maske, dadurch gekennzeichnet, daß zur Erzielung einer Unterschneidung der Ränder der Maskenöffnungen durch die dotierten Zonen nach der Ionenimplantation ein dieselbe Leitungsart erzeugender Dotierungsstoff durch die öffnungen der Maske eindiffundiert wird.
    Verfaliren nach Anspruch 1, dadurch gekennzeichnet, daß das Eindiffundieren des Dotierungsstoffs gleichzeitig mit dem Eintreiben der implantierten Zone erfolgt.
    Verfahren nach den Ansprüchen 1 und 2, dadurch gekenn- ! zeichnet, daß das Eindiffundieren des Dotierungsstoffs .
    i in einer inerten Atmosphäre durchgeführt wird. j
    Verfahren nach den Ansprüchen 1 bis 3, dadurch gekenn- j zeichnet, daß das Eindiffundieren des Dotierungsstoffs j mit dem gleichzeitigen Eintreiben der implantierten Zone bei eine;
    geführt wird.
    Zone bei einer Temperatur von mindestens 1000° C durch-
    Verfahren nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß eine Maske aus einer unmittelbar auf der Substratoberfläche aufgebrachten, für Diffusion undurchlässigen Schicht aus Siliciumdioxyd und einer darüber aufgebrachten, für Ionenimplantation undurchlässigen Schicht aus Siliciumnitrid verwendet wird.
    709840/0657
    ORIGINAL INSPECTED
    FI 975 034
    6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß eine Maske verwendet wird, bei welcher die Öffnungen der unteren Siliciumdioxydschicht größer sind als die darüberliegenden Öffnungen der Siliciumnitrids chi ch t.
    7. Verfahren nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß ein N-Leitung erzeugender Dotierungsstoff durch Ionenimplantation und durch die nachfolgende Diffusion eingebracht wird.
    8. Verfahren nach einem oder mehreren der Ansprüche 1 bis 7, gekennzeichnet durch seine Verwendung zum Herstellen der Emitter von integrierten Transistoren, wobei durch die Öffnungen der Maske auf die Oberfläche der gebildeten Zone metallische Kontakte aufgebracht werden.
    709840/0657
DE2707693A 1976-04-05 1977-02-23 Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation Expired DE2707693C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/673,314 US4060427A (en) 1976-04-05 1976-04-05 Method of forming an integrated circuit region through the combination of ion implantation and diffusion steps

Publications (3)

Publication Number Publication Date
DE2707693A1 true DE2707693A1 (de) 1977-10-06
DE2707693B2 DE2707693B2 (de) 1978-12-07
DE2707693C3 DE2707693C3 (de) 1979-08-16

Family

ID=24702144

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2707693A Expired DE2707693C3 (de) 1976-04-05 1977-02-23 Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation

Country Status (12)

Country Link
US (1) US4060427A (de)
JP (1) JPS6025894B2 (de)
AU (1) AU504131B2 (de)
BE (1) BE851929A (de)
CA (1) CA1082373A (de)
DE (1) DE2707693C3 (de)
FR (1) FR2347778A1 (de)
GB (1) GB1516292A (de)
IT (1) IT1118012B (de)
NL (1) NL7703632A (de)
SE (1) SE7702443L (de)
ZA (1) ZA771835B (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4131497A (en) * 1977-07-12 1978-12-26 International Business Machines Corporation Method of manufacturing self-aligned semiconductor devices
US4119446A (en) * 1977-08-11 1978-10-10 Motorola Inc. Method for forming a guarded Schottky barrier diode by ion-implantation
US4149904A (en) * 1977-10-21 1979-04-17 Ncr Corporation Method for forming ion-implanted self-aligned gate structure by controlled ion scattering
FR2417909A1 (fr) * 1978-02-17 1979-09-14 Thaille Jean Louis Regulateur de pression (ou charge) acoustique
US4263603A (en) * 1978-03-02 1981-04-21 Sperry Corporation Subminiature bore and conductor formation
US4176029A (en) * 1978-03-02 1979-11-27 Sperry Rand Corporation Subminiature bore and conductor formation
US4157269A (en) * 1978-06-06 1979-06-05 International Business Machines Corporation Utilizing polysilicon diffusion sources and special masking techniques
US4262399A (en) * 1978-11-08 1981-04-21 General Electric Co. Ultrasonic transducer fabricated as an integral park of a monolithic integrated circuit
US4199380A (en) * 1978-11-13 1980-04-22 Motorola, Inc. Integrated circuit method
US4198250A (en) * 1979-02-05 1980-04-15 Intel Corporation Shadow masking process for forming source and drain regions for field-effect transistors and like regions
DE2917455A1 (de) * 1979-04-30 1980-11-13 Ibm Deutschland Verfahren zur vollstaendigen ausheilung von gitterdefekten in durch ionenimplantation von phosphor erzeugten n-leitenden zonen einer siliciumhalbleitervorrichtung und zugehoerige siliciumhalbleitervorrichtung
US4371423A (en) * 1979-09-04 1983-02-01 Vlsi Technology Research Association Method of manufacturing semiconductor device utilizing a lift-off technique
US4309812A (en) * 1980-03-03 1982-01-12 International Business Machines Corporation Process for fabricating improved bipolar transistor utilizing selective etching
US4318751A (en) * 1980-03-13 1982-03-09 International Business Machines Corporation Self-aligned process for providing an improved high performance bipolar transistor
US4334348A (en) * 1980-07-21 1982-06-15 Data General Corporation Retro-etch process for forming gate electrodes of MOS integrated circuits
JPS5870570A (ja) * 1981-09-28 1983-04-27 Fujitsu Ltd 半導体装置の製造方法
JPH0654778B2 (ja) * 1985-04-23 1994-07-20 株式会社東芝 半導体装置及びその製造方法
JPS6393153A (ja) * 1986-10-07 1988-04-23 Toshiba Corp 半導体装置の製造方法
US5098851A (en) * 1989-02-10 1992-03-24 Hitachi, Ltd. Fabricating a semiconductor photodetector by annealing to smooth the PN junction
US5244821A (en) * 1991-06-07 1993-09-14 At&T Bell Laboratories Bipolar fabrication method
US5766695A (en) * 1996-11-27 1998-06-16 Hughes Electronics Corporation Method for reducing surface layer defects in semiconductor materials having a volatile species
US6331468B1 (en) * 1998-05-11 2001-12-18 Lsi Logic Corporation Formation of integrated circuit structure using one or more silicon layers for implantation and out-diffusion in formation of defect-free source/drain regions and also for subsequent formation of silicon nitride spacers
JP2000040691A (ja) * 1998-07-21 2000-02-08 Oki Electric Ind Co Ltd 半導体装置製造方法
US8791546B2 (en) * 2010-10-21 2014-07-29 Freescale Semiconductor, Inc. Bipolar transistors having emitter-base junctions of varying depths and/or doping concentrations
CN112053952B (zh) * 2019-06-05 2022-02-11 上海先进半导体制造有限公司 高耐压大电流增益的衬底pnp晶体管及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE756040A (fr) * 1969-09-15 1971-02-15 Western Electric Co Procede pour former, par implantation d'ions, une zone localisee dans un corps de semi-conducteur
DE1952632A1 (de) * 1969-10-18 1971-04-22 Licentia Gmbh Verfahren zum Herstellen einer Diffusionszone
US3717790A (en) * 1971-06-24 1973-02-20 Bell Telephone Labor Inc Ion implanted silicon diode array targets for electron beam camera tubes
US3764423A (en) * 1972-03-15 1973-10-09 Bell Telephone Labor Inc Removal of dielectric ledges on semiconductors
JPS5242842B2 (de) * 1972-09-05 1977-10-27
US3947866A (en) * 1973-06-25 1976-03-30 Signetics Corporation Ion implanted resistor having controlled temperature coefficient and method
DE2341154C2 (de) * 1973-08-14 1975-06-26 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einer Zweiphasen-Ladungsverschiebeanordnung
JPS50120257A (de) * 1974-03-05 1975-09-20

Also Published As

Publication number Publication date
SE7702443L (sv) 1977-10-06
FR2347778B1 (de) 1978-10-20
US4060427A (en) 1977-11-29
BE851929A (fr) 1977-06-16
JPS6025894B2 (ja) 1985-06-20
DE2707693C3 (de) 1979-08-16
CA1082373A (en) 1980-07-22
AU504131B2 (en) 1979-10-04
ZA771835B (en) 1978-11-29
DE2707693B2 (de) 1978-12-07
JPS52122470A (en) 1977-10-14
GB1516292A (en) 1978-07-05
FR2347778A1 (fr) 1977-11-04
NL7703632A (nl) 1977-10-07
IT1118012B (it) 1986-02-24
AU2365277A (en) 1978-09-28

Similar Documents

Publication Publication Date Title
DE2707693A1 (de) Verfahren zum herstellen von dotierten zonen mittels ionenimplantation
DE2745857C2 (de)
DE2654482C2 (de)
DE3034078C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3205022A1 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung
DE2133978B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
EP0020998B1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
DE2750209A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE19704996A1 (de) Verfahren zur Herstellung von IGBT-Bauteilen
EP0032550A1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE2615754C2 (de)
DE19605633A1 (de) Verfahren zur Herstellung von Dioden mit verbesserter Durchbruchspannungscharakteristik
DE2517690B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2639465C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterstruktur
EP0006510A1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2124764A1 (de) Verfahren zur Herstellung einer Halb leiteranordnung
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE2617293C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2133979C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2058442C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
EP0028786B1 (de) Ionenimplantationsverfahren
DE2758283A1 (de) Integrierte halbleiterstrukturen sowie verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee