DE2659512B1

DE2659512B1 - Verfahren und Schaltungsanordnung zum Erzeugen eines Digitalsignals zum Pruefen einer PCM-Endstelle

Info

Publication number: DE2659512B1
Application number: DE2659512A
Authority: DE
Inventors: Bertram Dipl-Ing Amann
Original assignee: Wandel and Golterman GmbH and Co
Current assignee: Wandel and Golterman GmbH and Co
Priority date: 1976-12-30
Filing date: 1976-12-30
Publication date: 1978-05-24
Also published as: US4161627A; FR2376563A1

Description

ÖO

Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zum Erzeugen eines Digitalsignals zum Prüfen bzw. Justieren einer Endstelle (Dekodierer und Demultiplexer) eines PCM-Übertragungssystems mittels einer Folge von PCM-Codewör- ^h5 tern, die den Abtastwerten von Sinusspannungen mit vorgegebenen Amplituden und Frequenzen zugeordnet sind, wobei die PCM-Codewörter in einem Festwertspeicher abgespeichert sind und nacheinander ausgelesen werden.

Digitalgeneratoren die zur Prüfung von PCM-Empfangsstellen vorgesehen sind, verwenden derartige aus PCM-Codewörtern bestehende Digitalsignale. Diese Signale ermöglichen, ohne Zuhilfenahme einer PCM-Sendestelle, die Messung von Restdämpfung, Frequenzgang, Pegelabhängigkeit und Übersprechdämpfung.

Aus der DT-OS 23 20 847 ist ein Digitalsignalgeneratör bekannt, bei dem die einzelnen PCM-Codewörter in einem Festwertspeicher enthalten sind und nacheinander mit einer einstellbaren Adressenfolge ausgelesen werden, wodurch sich eine Folge von PCM-Codewörtern ergibt, die einer eingestellten Sinusspannung entspricht.

Diese bekannte Anordnung hat den Nachteil, daß der Speicherplatzbedarf mit der gewünschten Anzahl von zugeordneten Amplitudenwerten steigt.

Der Erfindung liegt die Aufgabe zugrunde, Sinussignale mit feinstufig einstellbaren Pegeln und Frequenzen sowie quasistochastische Rauschsignale mit feinstufig einstellbaren Pegeln mit dem Speicherbedarf für nur einen Pegel je Signalart zu simulieren.

Die Erfindung löst diese Aufgabe dadurch, daß die abgespeicherten Codewörter den Abtastwerten einer einzigen logarithmierten Spannung zugeordnet sind und daß ein gewünschter Amplitudenwert in logarithmischem Pegel vorgegeben und in ein entsprechendes Pegel-Codewort umgewandelt wird, so daß durch einfache Addition oder Subtraktion mit den nacheinander ausgelesenen den Abtastwerten zugeordneten Codewörtern eine Folge von Codewörtern entsteht, die einer Spannung mit diesem vorgegebenen Pegel zugeordnet ist, und die danach in die an das Übertragungssystem angepaßten PCM-Codewörter umgewandelt wird.

Auf diese Weise kann mit einer einfachen Addierschaltung eine schnelle Umrechung der ausgelesenen Codewörter auf eine Folge von PCM-Codewörtern erfolgen, die einem eingestellten Pegel zugeordnet sind. Auch die weitere Umdrehung der sich so ergebenen PCM-Codewörter in den sogenannten »A-Code« (beschrieben von Cattermole: »Principles of Pulse Code Modulation«, London ILIFFE Books Ltd. S. 270 and S. 375), oder andere quasilogarithmische Codes mit dem der PCM-Empfänger zu speisen ist, kann mit einfachen Mitteln erfolgen.

Die Erfindung ist anhand zweier Figuren näher erläutert. Es zeigt

F i g. 1 eine mittels Funktionsblöcken schematisch dargestellte erfindungsgemäße Anordnung,

Fig.2 die an einzelnen Stellen auftretenden Codewöi ter bis zur Umwandlung in den PCM-Code,

Fig.3 die für eine Grobunterteilung verwendeten Codewortanteile.

In dem in F i g. 1 dargestellten Festwertspeicher 1 sind die zu einer logarithmierten Sinusspannung der Frequenz /0 gehörenden Abtastwerte codiert abgespeichert. Die mit dem Speicher verbundene Auwahlschaltung 2 wählt nun entsprechend der eingestellten Frequenz / den zugehörigen Codewörter aus. Sollen zum Beispiel die zu einer Sinusspannung mit doppelter Frequenz /gehörenden Codewörter ausgelesen werden (/=2/₀), so bewirkt die Auswahlschaltung 2, daß immer ein Speicherplatz übersprungen wird. Dabei bleibt die Taktfrequenz fo konstant. Ausgangsseitig speist der Festwertspeicher 1 eine Additionsschaltung 3, an deren anderem Eingang ein zu einem eingestellten Pegel a

gehörendes Codewort anliegt. In der Codierschaltung 4 wird der Pegel a an dieses Pegel-Codewort umgewandelt.

Bekanntlich kann die Multiplikation zweier Zahlen auf eine Addition zurückgeführt werden, indem man diese Zahlen zuvor Iogarithmiert. Deshalb genügt zur Berechnung der PCM-Codewörter ein einfacher Binär-Addierer (Additionsschaltung 3), der die aus dem ROM gelieferten Code-Wörter durch Addition oder Subtraktion aus Pegel-Codeworts in die PCM-Wörter, die dem eingestellten Pegel entsprechen, umrechnet. In einem Codewandler 5, der mit dem Ausgang der Additionsschaltung 3 verbunden ist, wird die Umwandlung der ankommenden logarithmischen PCM-Codewörter in den für PCM-Systeme üblichen »Α-Code« vorgenommen. Im nachfolgenden Zuordner 6 werden die Codewörter einzelnen Zeitkanälen zugeordnet, so daß ausgangseitig eine zu prüfende PCM-Empfangsstelle 7 beaufschlagt werden kann.

Um eine Messung der PCM-Empfangsstelle mittels quasistochastischer Rauschsignale zu ermöglichen, ist ein weiterer Festwertspeicher 8 vorgesehen, dessen Speicher die einem logarithmierten quasistochastischen Rauschsignal mit festem Pegel zugeordneten Codewörter enthält. Mittels des Schalters 9 kann entweder der Festwertspeicher 1 oder 9 eingeschaltet werden.

Die an verschiedenen Stellen (10, 11, 12, 13, 14) auftretenden PCM-Codewörter sind in Fig.2 dargestellt. Das Vorzeichen Wird von dem im Festwertspeicher 1 abgespeicherten Code-Wort 10 direkt dem PCM-Codewort 14 zugeführt. Um Rundungsfehler gering zu halten, müssen für die Rechnung in der Additionsschaltung 3 Codewörter 11, 12, 13 mit größerer Binärstellenzahl verwendet werden.

Der Aufbau der Codewörter 10 berücksichtigt die Tatsache, daß die Logarithmusfunktion sich nach einer Veränderung um 6.92 dB (Faktor 2), um diesen Wert in der Steigung geändert, wiederholt. Damit die Codewörter 10 auf einfache Weise in den »Α-Code« umgewandelt werden können, sind die Codewörter 10 in einen ersten Teil (z. B. 4 Bit), der die Anzahl der Vielfachen von 6.02 dB darstellt, und einen zweiten Teil (7 Bit), der den quantisierten Feinwert innerhalb eines 6.02 dB-Abschnitts darstellt, aufgeteilt.

it) Der Codewandler 5 ordnet den Wörtern 13 7stellige PCM-Codewörter 14 zu. Dabei wird mittels der UND-Schaltungen 15 der erste Teil (4 Bit) des Codeworts 13 und die Bits ABC des Codeworts 14 umgewandelt (Fig.3). Um eine Linearisierung bei niedrigen Pegeln (< —42.14 dB) zu erreichen, werden die Nullzustände der AßC-Bits von einer NOR-Schaltung 17 festgestellt, die ausgangsseitig einen Binär-Dezimal-Wandler 18 einschaltet. Der eingeschaltete B-D-Wandler 18 stellt entsprechend der an seinen Eingang anliegenden 4-Bit-Wörter im Teiler 9 die Teilungsverhältnisse 2,4,8,16,32 ein.

Der zweite Teil (7 Bit) des Codeworts 13 ist mittels eines Festwertspeicher 16 in den 4-Bit-Wortanteil (WXYZ) des PCM-Codeworts 14 umgewandelt. Im linearen Bereich werden die aus dem Festwertspeicher 16 ausgelesenen Wörter im Teiler 19 entsprechend des jeweils eingestellten Teilungsverhältnisses geteilt.

Ohne die Logarithmierung der Codewörter 10 müßte die Additionsschaltung 3 durch eine Multiplikationsschaltung ersetzt werden. Da die Rechnung jedoch innerhalb der Abtast-Periodendauer des PCM-Systems (125 μ$) durchgeführt werden muß, läßt sich die wesentlich schneller ausführbare Addition auch bei Verwendung von langsamen Mikroprozessoren in der

¥> zur Verfügung stehenden Zeit durchführen.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

1. Verfahren zum Erzeugen eines Digitalsignals zum Prüfen bzw. Justieren einer Endstelle (Dekodierer und Demultiplexer) eines PCM-Übertragungssystems mittels einer Folge von PCM-Codewörtern, die den Abtastwerten von Sinusspannungen mit vorgegebenen Amplituden und Frequenzen zugeordnet sind, wobei die PCM-Codewörter in einem Festwertspeicher abgespeichert sind und nach- ι ο einander ausgelesen werden, dadurch gekennzeichnet, daß abgespeicherte Codewörter (10) den Abtastwerten einer einzigen logarithmierten Spannung zugeordnet sind und daß ein gewünschter Amplitudenwert (»a«) in logarithmischem Pegel '5 vorgegeben und in ein entsprechendes Pegel-Codewort (12) umgewandelt wird, so daß durch einfache Addition oder Subtraktion mit den nacheinander ausgelesenen den Abtastwerten zugeordneten Codewörtern (11) eine Folge von Codewörtern (13) entsteht, die einer Spannung mit diesem Pegel zugeordnet sind, und die danach in die an das Übertragungssystem angepaßten PCM-Codewörter (14) umgewandelt wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die abgespeicherten Codewörter (10) einer logarithmierten Sinusspannung und/oder einer logarithmierten quasistochastischen Rauschspannung zugeordnet sind.

3. Verfahren nach Anspruch 1 oder 2, dadurch w gekennzeichnet, daß die Binärstellen der abgespeicherten Codewörter (10) in einen ersten und einen zweiten Teil unterteilt sind, wobei der erste Teil (4 Bit) der Grobunterteilung und der zweite Teil (7 Bit) der Feinunterteilung der zugeordneten *"> Pegelwerte dient.

4. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß zur Frequenzvariation beim Auslesen jeweils eine der gewünschten Frequenz zugeordnete Zahl von Codewörtern (10) übersprungen wird.

5. Schaltungsanordnung zur Durchführung des Verfahrens nach einem der vorigen Ansprüche, dadurch gekennzeichnet, daß eine mit Festwertspeichern (1, 8) verbundene Auswahlschaltung (2) das Auslesen der Codewörter (10) bewirkt, die eine Additionsschaltung (3) an ihrem einen Eingang beaufschlagen, an deren anderem Eingang das zu einem logarithmischen Amplitudenwert gehörende Pegel-Codewort (12) anliegt, welches eine einstellba- so re Codierschaltung (4) erzeugt, wobei die Additionsschaltung (3) ausgangsseitig mit einem Codewandler (5) verbunden ist.

6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß ein Mikrocomputer die einzelnen Baugruppen (1,2,3,4,5 und 8) ersetzt.