DE2639249A1

DE2639249A1 - Digitaler phasenschieber

Info

Publication number: DE2639249A1
Application number: DE19762639249
Authority: DE
Inventors: Ronald Eldon Crochiere; Lawrence Richard Rabiner; Richard Robert Shively
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1975-09-05
Filing date: 1976-09-01
Publication date: 1977-04-07
Also published as: ES451213A1; JPS5232652A; NL7609783A; FR2323267B1; IL50409A; AU497884B2; CA1059587A; BE845840A; US3997772A; SE7609337L; ES451204A1; AU1731976A; SE410928B; CH614079A5; FR2323267A1; GB1546454A

Description

BLUMBACH · WESER · BERGEN · KRAMER ZWIRNER · HIRSCH

PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN

sr

Postadresse München: Palentconsull 8 München 60 Radeckestraße 43 Telefon (089) 883603/883604 Telex 05-212313 Postadresse Wiesbaden: Patentconsull 62 Wiesbaden Sonnenberger Straße 43 Telefon (06121)562943/561998 Telex D<i-186237

V/ESTERN ELECTRIC COMPANY,

INCORPORATED

NEVi YORK (N.Y.) 10007 USA Crochiere 1-6-4

Digitaler Phasenschieber

Die Erfindung betrifft einen digitalen Phasenschieber zur Verzögerung eines zugeführten, abgetasteten Signals um pT/D Sekunden, wobei T das Abtastintervall des zugeführten Signals und ρ und D vorbestimmte ganze Zahlen sind, unter Verwendung eines auf das zugeführte Signal ansprechenden Filters mit endlichem Impulsansprecher.

Der erfindungsgemäße digitale Phasenschieber, der das Konzept der Interpolierung und Dezimierung beinhaltet, kann eine Verzögerung oder lineare Phasenverschiebung liefern, die ein nicht ganzzahliges Vielfaches der Abtastperiode des zugeführten Signals ist.

In digitalen Signalverarbeitungsanlagen ist häufig eine lineare Phasenverschiebung oder Verzögerung einer Signalform erforderlich. In

709814/0910

München: Krdrner · Dr. Weser · Hirsch — Wiesbaden: Blumbach · Dr. Bergen · Zwirner

Anwendungsfällen, bei denen die gewünschte Verzögerung ein ganzzahliges Vielfaches der Abtastperiode des Systems ist, wurden bei bekannten digitalen Phasenschiebern im allgemeinen Reihenschaltungen von Verzögerungsnetzwerken mit der Verzögerung eins benutzt. Bei bestimmten Anwendungen, beispielsweise der Schnittstellenbildung zwischen einer digitalen Verarbeitungsanlage mit einer analogen Anlage ist es häufig nötig, Verzögerungen vorzusehen, die nicht ganzzahlige Vielfache der digitalen Abtastrate sind. Beispielsweise werden bei der Auslöschung von Echos oft digitale Systeme benutzt, um mit Hilfe einer Simulation eines Echos künstliche Echos zu erzeugen. Diese künstlichen Echos werden dann von dem ursprünglichen Analogsignal zur Erzielung einer Echoauslöschung subtrahiert. Zur Erzielung eines möglichst günstigen Ergebnisses muß das simulierte, digitale Echo gegebenenfalls um nicht ganzzahlige Vielfache der Abtastperiode verzögert werden. Ein zweiter Fall, bei dem eine nicht ganzzahlige Verzögerung erforderlich ist, tritt dann ein, wenn eine Vielzahl von Signalen gleichzeitig verarbeitet werden muß, beispielsweise in einer phasengesteuerten Anordnung einer Antennenanlage.

Vor kurzem haben das Konzept der Dezimierung und Interpolierung, das von R.W. Schafer und L. R. Rabiner in einem Aufsatz "A Digital Signal

709814/0910

Processing Approach to Interpolation" in der Zeitschrift Proceedings of the IEEE, Band 6, Nr. 6, Juni 1973, Seiten 672 - 707, beschrieben worden ist, digitale Signalverarbeitungsverfahren ermöglicht, die zur Realisierung eines digitalen Phasenschiebers verwendet werden können, der eine nicht ganzzalilige Verzögerung liefern kann. Die Begriffe Interpolierung und Dezimierung beschreiben die Vergrößerung bzw. Verkleinerung der Abtastrate um ganzzahlige Faktoren. Bei einem digitalen Phasenverschieber unter Verwendung einer Interpolierung und Dezimierung wird die Abtastrate um einen Faktor D vergrößert, in dem D-I Null-Abtastwerte zwischen benachbarte Abtastwerte des ursprünglichen Signals eingefügt werden. Das sich ergebende Signal durchläuft dann einen Tiefpaßfilter, um die periodischen Frequenzanteile zu beseitigen, die um ganzzalilige Vielfache der ursprünglichen Abtastfrequenz zentriert sind. Das interpolierte Signal wird dann um eine ganze Zahl ρ von Abtastwerten bei der höheren Abtastrate verzögert und dann auf die ursprüngliche Abtastrate durch eine Dezimier schaltung zurückgebracht, die im Ergebnis jeden D-ten Abtastwert des verzögerten interpolierten Signals zur Erzielung einer nicht ganzzahligen Verzögerung ~ T auswählt, wobei T die Abtastperiode des ursprünglichen Signals, D der Dezimierungs- und Interpolierungsfaktor und ρ die ganzzahlige Verzögerung bei der höheren Abtastrate sind. Ein solches System

7098H/0910

2839249

befriedigt zwar im allgemeinen, die Verwendung von zwei unterschiedlichen Abtastraten führt jedoch zu einem ziemlich komplizierten Aufbau.

Die Erfindung hat sich demgemäß die Aufgabe gestellt, einen digitalen Phasenschieber zu realisieren, der mit der gleichen .Abtastrate arbeitet, wie das System, in welchem er verwendet wird, und der eine nicht ganzzahlige Verzögerung liefern kann.

Die Lösung dieser Aufgabe ist im Patentanspruch 1 angegeben.

Erfindungsgemäß wird also eine Phasenverschiebung oder Verzögerung eines abgetasteten Datensignals in einer Schaltung erreicht, die mit der Abtastrate des zugeführten Signals betrieben wird. Ihrem Aufbau nach ähnelt die Erfindung der direkten Realisierung eines Digitalfilters mit endlichem Impuls ansprechen (FIR) und einer vorbestimmten Filterlänge, die von den Parametern abhängen, welche die gewünschte Phasenverschiebung oder Verzögerung in einem äquivalenten Interpolier-Dezimier-Phasenschieber beschreiben. Die Filterkoeffizienten umfassen eine vorbestimmte Untergruppe von Werten, bei der jeder Koeffizient außerdem eine Funktion der Interpolier-Dezimier-Verzögerungsparameter ist. Die Koeffizienten und eine geeignete Gruppe von Abtastwerten des Eingangssignals werden miteinander multipliziert und akkumuliert, um jeden

7098H/0910

Abtastwert des phasenverschobenen Ausgangsignals bereit zu stellen. Bei einem Ausführungsbeispiel der Erfindung wird ein variabler Phasenschieber dadurch realisiert, daß eine Vielzahl von Koeffizienten Untergruppen gespeichert und diejenige Untergruppe ausgewählt wird, die der speziellen, zu erzeugenden Verzögerung entspricht.

Nachfolgend wird die Erfindung anhand der Zeichnung näher beschrieben. Es zeigen:

FIG. 1 das Blockschaltbild eines Interpolier-Dezimier-Phasenschiebers zur Erläuterung der Grundgedanken der Erfindung;

FIG. 2 ein Ausführungsbeispiel eines digitalen Phasenschiebers nach der Erfindung.

In FIG. 1 ist ein Interpolier-Dezimier-Phasenschieber dargestellt, der das Verständnis der Erfindung erleichtern soll. Zur Verwirklichung einer Verzögerung von ^ Abtastwerten, wobei ρ und D beliebige ganze Zahlen sind, wird ein Eingangssignal x(n) mit einer Abtastrate f an den Eingangs ans chluß 10 angelegt und die Abtastrate zunächst um einen ganzzahligen Faktor D durch eine Interpolierschaltung 12 vergrößert, die D-I Null-Abtast werte zwischen jedes Paar von Abtastwerten im Signal x(n) einfügt. Das sich ergebende Signal v(n) mit der Abtastrate Df

7098U/0910

durchläuft dann ein Tiefpaßfilter 14. Wegen seiner linearen Phasenkennlinie und seiner Stabilität wird im allgemeinen für das Filter 14 ein Filter mit endlichem Impuls ansprechen (FIR) benutzt. Jedenfalls beseitigt das Filter 14 periodische Frequenzkomponenten, die mit Bezug auf ganzzahlige Vielfache der ursprünglichen Abtastfrequenz zentriert sind. Das mit u(n) in FIG. 1 bezeichnete Aus gangs signal des Filters 14 ist ein interpoliertes Abbild des Eingangsignals x(n). Das Signal u(n) wird dann bei der hohen Abtastrate um ρ Äbtastwerte durch die Verzögerungseiri^ heit 16 verzögert, die irgendeine digitale Verzögerungsschaltung üblicher Art sein kann. Wenn die durch die Verzogerungseinheit 16 bewirkte Verzögerung ρ eine ganze Zahl Οέ ρ ^. D-I ist, dann stellt das sich ergebende Signal einfach nur eine verzögerte Version des Signals u(n) dar, die auf übliche Weise ausgedrückt wird als w(n) = u(n-p).

Die Dezimier schaltung 18 bringt das Signal auf die ursprüngliche Abtastrate dadurch zurück, daß jeder D-te Abtastwert des Signals w(n) ausgewählt wird. Insgesamt wird dadurch das ursprüngliche Signal x(n) um

P 1

eine nicht ganzzahlige Verzögerung von — T verzögert, wobei T=-

r die Abtastperiode bei der niedrigeren oder System-Abtastrate ist. Wie sich zeigen wird, führt das Tiefpaßfilter 14 im allgemeinen eine zusatzliehe feste ganzzahlige Verzögerung ein.

709814/0910

■*- ΛΑ

Die Arbeitsweise des digitalen Phasenschiebers nach FIG. 1 läßt sich durch Überprüfung der Signalbeziehungen verstehen. Das Ausgangssignal der Interpolier schaltung 12 kann ausgedrückt werden als

(1)

und das Ausgangs signal der Verzögerungseinheit 16 zu

wobei X(e*¹" ), "Vie"¹" ), Wie^ ) und Hie³ ) die Fourier-Transformationen von x(n), v(n), w(n) bzw. des Filteransprechens h(n) sind. Es läßt sich zeigen, daß das Ausgangssignal, welches dem Ausgangsanschluß 20 zugeführt wird, annähernd ist

w(e) (3)

Unter Verv/endung der Gleichungen (1) und (2) kann Gleichung (3) wie folgt ausgedrückt werden:

_H(e _)e X(e ) (4)

Diese Gleichung kann so aufgefaßt werden, daß sie die Summe der

709814/0910

beiden Phasenverschiebungen wiedergibt.

Zur Erzielung einer richtigen Verzögerung muß das Filter 14 einen genau linearen Phasengang haben. Für ein Filter 14 mit einer Einheitsabtastwert-Ansprechdauer von N Abtastwerten und symmetrischen Koeffizienten (d.h. h(i) = h(N-l-i) ) beträgt seine Verzögerung -^- Abtastwerte bei der hohen Abtastrate. Wenn diese Verzögerung eine ganzzah lige Verzögerung bei der niedrigeren oder System-Abtastrate sein soll,

N-I
dann läßt sich N so wählen, daß -^- ein ganzzahliges Vielfaches von

N-I
D ist, d.h. , —— = ID, wobei I eine positive ganze Zahl ist. Unter diesen Bedingungen ergibt sich, daß die Länge oder Dauer des Filteransprechens für das FIR-Filter 14 beträgt N = 2ID + 1. Wenn außerdem der Gewinn des Filters 14 = D ist, so läßt sich zeigen, daß das Verhältnis des Ausgangs signals zum Eingangssignal ausgedrückt werden kann als

oder in Form von ζ-Transformationen:

Y(g) - _z -I "P/D

7098H/0910

A X

-y-

Man kann demnach feststellen, daß die Anordnung gemäß FIG. 1 im wesentlichen ein Allpaß-Filternetzwerk mit einer festen ganzzahligen Verzögerung von I Abtastwerten auf Grund der Verarbeitungsverzögerung des Tiefpaßfilters 14 sowie einer -variablen oder wählbaren nicht ganzzahligen Verzögerung von ψ· Abtastwerten ist. Natürlich wird, wenn die Filterlänge N nicht gleich 2ID + 1 gemacht wird, die Verzögerung durch das Filter 14 keine ganze Zahl sein. In jedem Fall ist das Ausgangssignal y(n) der Schaltung nach FIG. 1 eine Annäherung von x(n-p/D-I).

Da die Dauer der Filterfunktion des Filters 14 N Abtastwerte beträgt und D-I Abtastwerte von jeweils D Abtastwerten des Signals v(n) den

N Wert Null haben, umfaßt das Filterausgangs signal h(n) etwa — von Null abweichende Abtastwerte des Signals v(n). Genauer gesagt umfaßt in demjenigen Fall, in welchem N = 2ID + 1 ist, das Signal (h(n) 21+1 von Null abweichende Abtastwerte des Signals v(n) bei der Berechnung einiger Ausgangspunkte und 21 von Null abweichende Abtastwerte des Signals v(n) für die Berechnung anderer Ausgangspunkte.

Die Schwierigkeit bei der mathematischen Behandlung der Schwankungen für die Anzahl von Abtastwerten läßt sich ausschalten durch Definition

7098U/0910

eines neuen hypothetischen Filters h' (n), dessen Länge N' gleich (21 + I)D ist, wobei h' (n) eine Filterfunktion beschreibt, die durch Verlängern von h(n) mit nullwertigen Koeffizienten h(N), h(N + 1), h(N + 2) .. . h(N* - 1) definiert ist. Es läßt sich feststellen, daß das hypothetische Filter h' (n) genau das gleiche Frequenzansprechen und die gleiche Verzögerung wie h(n) hat, aber genau Q = 21 + 1 von Null abweichende Abtastwerte des Signals v(n) umfaßt.

Das das hypothetische Filter genau Q von Null abweichende Abtastwerte des Signals v(n) umfaßt, läßt sich zeigen, daß sein Ausgangs signal y(n) gleich

Q-I

k = 0

ist, wobei das Symbol £0 der Modulo-Operation entspricht. Wenn beispielsweise t = 2 und D = 9 ist, so ergibt sich für -2 modulo 9 der Wert +7. Definiert man eine Untergruppe von Koeffizienten

g_p(k) = h' (kD + (-p) Q D) (7)

wobei k = 0, 1, ..., Q-I ist, so wird die Gleichung (6)

Q- 1
k~M) ^P

709814/0910

für die sich zeigen läßt, daß sie die Form einer Q-Punki-Faltung von x(n) mit g (n) hat, wobei g (n) eine vorbestimnrte geeignete Untergruppe der Koeffizienten von h* (n) ist. Zur Erzielung um Null zunehmenden Phasenverschiebung werden also die Q Eingangsabtastwerte mit der Gruppe von Koeffizienten [g_o(O) =h'(0), g_o(l) =h'(D), ..., g₀(Q-I) = h' ( (Q-I) D)J multipliziert. Auf entsprechende Weise werden zur Erzielung einer Verzögerung von γ- Abtastperioden die Q Eingangsabtast werte multipliziert mit den Koeffizienten g (0) = h' ( (-ρ) (ί) D),

^u P j

FIG. 2 zeigt ein Ausführungsbeispiel der Erfindung unter Einbeziehung der .oben erläuterten Grundgedanken. Bei der Anordnung nach FIG. 2 wird der zuletzt entnommene Abtastwert x(n) in einem Pufferspeicher 49, und die vorhergehenden Q-I Eingangs abtastwerte werden in einem Schieberegister 31 gespeichert. Eine geeignete Gruppe von Koeffizienten g (n) befindet sich in einer Speichereinheit 32. Entsprechend der Darstellung in FIG. 2 kann die Speichereinheit 32 jede der möglichen D Unterg ruppen von Koeffizienten enthalten, wobei dann die Phasenschieber schaltung eine Einrichtung zur Auswahl der gewünschten Untergruppe von Koeffizienten beinhaltet. Eine solche Anordnung kann eine wählbare Phasenverschiebung erzeugen. Alternativ kann irgendeine Anzahl von

70981 4/0310

-Mf--

Koeffizienten-Untergruppen zwischen 0 und D-I in der Speichereinheit 32 für solche Anweiidungsfälle gespeichert sein, bei denen entweder eine einzige vorbestimmte Phasenverschiebung oder eine kleinere Anzahl von wählbaren Phasenverschiebungen benötigt wird.

In allen Fällen ist der A.usgang des Schieberegisters 31 und der Ausgang der Speichereinheit 32 mit den Eingangs anschluss en eines Multiplizierers 33 verbunden, der irgendein üblicher digitaler Multiplizierer sein kann, welcher das bei dem jeweiligen Ausführungsbeispiel benutzte Digitalformat verarbeiten kann. Eine Speichersteuereinheit 34 weist einen Phasenwähler 38 und eine Adressenhinweisschaltung 36 auf. Der Phasenwähler 38 ist nur bei Ausführungsbeispielen erforderlich, die wählbare Phasenverschiebungen ermöglichen. Er wählt die Koeffizienten-Untergruppe aus, die zur Erzielung der gewählten PhasenverSchiebung erforderlich ist. Wenn beispielsweise bei dem Ausführungsbeispiel nach FIG. 2 eine um Null zunehmende Phasenverschiebung gewählt wird, so bringt der Phasenwähler 38 die Adressenhinweisschaltung 36 auf denjenigen Block von Speicherplätzen, der die Koeffizienten-Untergruppe £n(0)> Sn(^)> ·>'> S_n (Q-I) enthält. Der Phasenwähler 38 kann irgendeine Ausführung bekannter Wählanordnungen sein, anfangend von einem einfachen handbetätigten Wählschalter bis zu elektronischen Schaltungsanordnungen, die auf irgendeinen Eingangsanreiz ansprechen. In jedem

7098U/0910

Fall hängt die Auslegung des Phasenwählers 38 in erster Linie von der Auslegung der Speicher einheit 32 und der Art und Weise ab, in welcher die gewünschte Phasenverschiebung gewählt werden soll. Wenn beispielsweise die Speichereinheit 32 ein Festwertspeicher (ROM) ist und die gewünschte Phasenverschiebung durch einen elektronisch oder manuell betätigten Schalter gewählt werden soll, so wird der Phasenwähler 38 zweckmäßig in Form einer einfachen logischen Schaltung verwirklicht, die auf die Schalter einstellung anspricht und die Adressenhinweisschaltung 36 auf denjenigen Teil des Festwertspeichers bringt, der die Koeffizienten der gewählten Phasenverschiebung enthält. D. h. der Phasenwähler 38 kann eine einfache Dekodierschaltung sein.

Bei einem anderen Ausführungsbeispiel, bei dem beispielsweise die Koe ffizienten-Untergruppen jeweils in getrennten Umlauf-Schieberegistern enthalten sind (d. h., der Speicher 32 weist eine Vielzahl solcher Register a\xf), kann der Phasenwähler 38 in typischer Weise ein einfacher manueller oder elektronischer Wählschalter sein, der den Multiplizierer 33 mit dem Ausgangsanschluß des jeweils richtigen Koeffizienten-Schieberegisters verbindet. Auf jeden Fall ergibt sich, daß sowohl die Speichereinheit 32 als auch der Phasenwähler 38 auf unterschiedliche Weise ausgebildet werden können.

7098U/0910

- j»i -

Wenn die gewünschte Phasenverschiebung durch den Phasenwähler 38 eingestellt ist, wählt die Adressenhinweisschaltung 36 denjenigen Koeffizienten innerhalb der Koeffizienten-Untergruppe, welcher dem jeweiligen, vom Schieberegister 31 zum Multiplizierer 33 übertragenen Eingangssignal-Abtastwert entspricht. Die Adressenhinweisschaltung 36 in FIG. 2 wird durch einen Ausgangssignal-Taktgeber 42 der Folgesteuereinheit 41 gesteuert. Während der normalen Berechnungsfolge schaltet jeder Taktimpuls die Adressenliinweisschaltung um eine Einheit weiter, wodurch der Koeffizient g (k) zum Multiplizierer 33 gegeben wird, während der Taktgeber 42 gleichzeitig das Eingangssignal x(n - k) vom Schieberegister 31 zum zweiten Eingangsanschluß des Multiplizierers 33 weitergibt. Es läßt sich demgemäß erkennen, daß bei der praktischen Verwirklichung der Erfindung der Taktgeber 42 im allgemeinen Q Ausgangs impulse während der Abtastperiode des zugeführten Signals χ erzeugt, so daß die Berechnungen eines bestimmten Ausgangsabtastwertes beendet sind, wenn der nächste Eingangssignal-Abtastwert am Eingangsanschluß 52 ankommt. Ein Detektor 43 für den Zählwert Q erhält Taktimpulse vom Taktgeber 42, um den Wähler 37 und die Adressenhinweisschaltung 36 zu steuern und den Akkumulator 47 nach der Berechnung des Koeffizienten für jedes Ausgangs signal y(n) zurückzustellen. Der Detektor 43 für den Zählwert Q kann irgendeine

7098U/0910

bekannte Zählerschaltung mit zugeordneter Logikschaltung sein, 'die auf die nachfolgend beschriebene Weise arbeiten. Die Arbeitsweise des Phasenschiebers nach FIG. 2 läßt sich bei Betrachtung der Arbeitsfolge für einen einzelnen plTasenverschobenen Ausgangspunkt y(n) verstehen. Zn Beginn der Berechnungsfolge enthält das Speicherregister 49 den Signalabtastwert x(n) und das Schieberegister 31 die vorhergehenden Signalabtastwerte x(n - 1), x(n -2), .... x(n - (Q-I) ). Beim letzten Taktimpuls der vorhergehenden Berechnungsfolge hat der Detektor 43 für den Zählwert Q diesen Zählwert erreicht, wodurch die Schaltung für den Beginn der neuen Berechnungsfolge zurückgestellt wird. Diese Rückstellfunktion besteht aus (I) Löschen des Akkumulators 47 durch Übertragen des Ausgangssignals des Akkumulators zum Phasenschieber-Ausgangsanschluß 51; (2) Unterbrechen des Umlaufweges 35 für das Schieberegister 31 *ind Anschalten des Schieberegister eingangs an den Ausgang des Speicherregisters 49 durch Aktivierung des Wählers 37; (3) Einstellen der Adressenhin weiss chaltung 36 auf die Speicherstelle des Koeffizienten g (Q - 1) in der Speichereinheit 32; (4) Rückstellen des Detektors 43 für den Zählwert Q auf einen Anfangs zählwert Null. Wenn die Schaltung auf diese Weise auf den Anfangs zustand gebracht ist, so schaltet der Taktgeber, der durch ein Systemdaten-Bereitsignal am Anschluß 53, welches das Eintreffen des Signals x(n) angibt, aktiviert

7098U/0910

worden ist, das Schieberegister 31 weiter, bringt den Datenpunkt x(n-Q) in den Multiplizierer 33 und den Signalabtastwert x(n) in diejenige Schieberegisterstelle, die vorher durch den Signalabtastwert x(n-l) belegt worden ist. Gleichzeitig wird der Koeffizient g (Q-I) zum zweiten Eingangsanschluß des Multiplizierers 33 übertragen und die Adressenhinweisschaltung 36 auf die Speicherstelle des Koeffizienten g (Q-2) weitergeschaltet. Bei der Übertragung der Signalabtabtwerte x(n) und x(n-(Q-l) ) wird der Wähler 37 durch den Detektor 33 für den Zählwert Q betätigt und schließt den Umlaufweg 39, um das Schieberegister in eine Umlaufbetriebsweise zu bringen. Der Wähler 37 kann irgendeine übliche Datenwähler-Multiplexers chaltung sein, die das verwendete Digitalformat verarbeiten kann. Das Schieberegister 31 bleibt in einer Umlaufbetriebsweise während des restlichen Teils der Berechnungsfolge. Während des ganzen restlichen Teils der Berechnungsfolge, die die nächsten Q-I Zählwerte des Zählers 42 umfaßt, werden die Signalabtastwerte x(n-k), k = (Q-2), (Q-3), . .., 0 ) sequentiell in den Multiplizierer geschoben und laufen im Schieberegister 31 um. Gleichzeitig wird mit der Übertragung eines Signalabtastwertes x(n-k) der Koeffizient g (k) an den zweiten Eingangsanschluß des Multiplizier er s 33 angelegt. Der Akkumulator 47 stellt eine herkömmliche Akkumulator schaltung dar, die im allgemeinen eine Addier schaltung und ein Speicherregister beinhaltet.

70981 4/0910

- vr - ■

In bekannter Weise wird jedes Akkumulatoreingangs signal zu dem im Akkumulatorregister gespeicherten Wert addiert. Demgemäß stellt der im Akkumulatorregister enthaltene Wert im mathematischen Sinn eine Summierung der Eingangs signale dar. Demgemäß beinhaltet der Akkumulator 47 in FIG. 2 die Summe jedes der Produkte x(n-k) g (k). Wenn die Q-te Multiplikation erreicht wird und das Produkt x(n) g (0) an den Akkumulator 47 gegeben wird, ist die Berechnung des Ausgangsabtastwertes y(n) beendet. Zu diesem-Zeitpunkt enthält das Schieberegister 31 die geordnete Folge der Signalabtast werte x(n), x(n-l), ..., x(n-(Q-I) ), und die Schaltungsanordnung ist, wie oben beschrieben, auf den Anfangs zustand zurückgebracht und demgemäß für den Beginn der Berechnung des Ausgangsabtastwertes y(n+l) vorbereitet, wenn der nächste Signalabt a st wert am Anschluß 52 des Phasenschiebers ankommt und das Datenbereitsignal an den Anschluß 53 angelegt wird.

7098U/0910

Leerseite

Claims

BLUME3ÄCH . WESER · BERGEN · KRAEMER
ZWiRNER · HiRSCH

PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN

Postadresse München: Polentconsull 8 München 60 RadecfcestraSe 43 Telefon (089) 883603/88360'! Teiex 05-212313
Postadresse Wiesbaden: Patentconsult 62 Wiesbaden Sonnenberger Straße 43 Telefon (06121) 562943/561998 Telex 04-186237

Patentansprüche

ι 1. Digitaler Phasenschieber ztir Verzögerung eines zugeführten abgetasteten Signals um pT/D Sekunden, wobei T das Abtastinterva.il des zugeführten Signals und ρ und D vorbestimmte ganze Zahlen sind, unter Verwendung eines auf das zugeführte Signal ansprechenden Filters mit endlichem Impulsansprechen,
dadurch gekennzeichnet, daß

das Filter mit endlichem Impuls ansprechen Q-ter Ordnung ist, wobei Q = 21 + 1 und I eine vorgewählte ganze Zahl ist,

und daß die Koeffizienten g (k) k=0, 1, 2, ... Q-I des Filters gleich h(kD + (-p) © D) sind, wobei jeweils h(i) = h(2I-i) für i = 0, 1, 2,... ID und h(ID+l) = h(ID+2) = ... h(QD-l) = 0 und 0 eine modulo Operation bezeichnet.
2. Digitaler Phasenschieber nach Anspruch 1,
gekennzeichnet durch.

7098U/Ö910

München: Kramer · Dr. Weser · H.'rsch ^.Wiesbaden; Blumbach ■ Dr. Bergen · Zwirner

eine Einrichtung zur Speicherung des zugeführten abgetasteten Signals x(n) und (Q-I) vergangener Abtastwerte x(n-l), x(n-2), . . . x(n~(Q-l) ) des zugeführten Signals x(n),

eine Koeffizientenspeichereinrichtung zur Speicherung wenigstens einer Untergruppe der Koeffizienten, wobei die Koeffizienten aus einer Gruppe von Filterkoeffizienten h' (n) für ein Tiefpaßfilter N* -ter Ordnung gewählt sind und N' = QD ist,
eine Einrichtung zur Mtiltiplizierung des Signalabtast wertes x(n-k) mit dem Koeffizienten g (k) zur Bildung des Produkts x(n-k) g (k) und

P P

eine Einrichtung zur Akkumulierung der Produkte x(n-k) g (k) über den Bereich k= 0 bis k= Q-I.
3. Digitaler Phasenschieber nach Anspruch 2, dadurch gekennzeichnet,

daß mehr als eine Gruppe von Koeffizienten g (k) innerhalb der Speichereinrichtung gespeichert ist und daß der Phasenschieber ferner eine Einrichtung zur Auswahl einer bestimmten Gruppe der Koeffizienten aufweist, um damit die Verzögerung zu wählen.
4. Digitaler Phasenschieber nach Anspruch 2 oder 3, bei dem ρ zwischen 0 und D-I liegt,

dadurch gekennzeichnet,

7098U/0910

daß die Koeffizienten-Speichereuirichtung D-I Gruppen von Koeffizienten speichert.
5. Digitaler Phasenschieber nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet,

daß die Einrichtung zur Speicherung der zugeführten Abtastwerte ein Schieberegister beinhaltet,

daß eine Einrichtung zur Adressierung der Koeffizienten-Speichereinrichtung vorgesehen ist, um einen bestimmten der Koeffizienten aus der Speichereinrichtung zu der Multipliziereinriehtung zu übertragen, ferner eine Folgesteuereinrichtung zur periodischen Weiterschaltung des Schieberegisters zwecks Lieferung des Eingangs abtastwert es x(n-k) an die Multipliziereinrichtung, wobei die Folgesteuereinrichtung gleichzeitig die Adressiereinrichtung veranlaßt, den Koeffizienten g (k) an den zweiten Eingangsanschluß der Multipliziereinrichtung zu übertragen, daß die Folge steuereinrichtung eine Einrichtung zur Übertragung des Signals x(n) an das Schieberegister enthält, wenn der Signalabtastwert x(n-(Q-I) ) zu der Multipliziereinrichtung gegeben wird, sowie eine Einrichtung zur Umschaltung des Schieberegisters auf eine Umlaufbetriebsweise während der Übertragung aller Signalabtastwerte mit Ausnahme der Übertragung des Signalabtastwertes x(n-(Q-l) ),

7 0 9 8 14/0910

-fr-

und daß eine Akkumulatoreinrichtung vorgesehen ist, die auf das Produktsignal der Multipliziereinrichtung anspricht und das Produkt-Ausgangssignal über den Bereich k = 0 bis k = Q-I akkumuliert.
6. Digitaler Phasenschieber nach Anspruch 5, dadurch gekennzeichnet,

daß die Folge steuereinrichtung eine Taktschaltung enthält, die Q periodische Impuls signale während der Äbtastperiode des Eingangssignals liefert, und daß die Folgesteuereinrichtung außerdem eine Einrichtung enthält, die die Beendigung der Q-periodischen Impuls signale feststellt, um den Akkumulator durch Übertragung des aldcumulierten Signals an den Ausgangsanschluß des Phasenschiebers zu löschen.

7098U/0910