DE2617482A1

DE2617482A1 - Verfahren zur dielektrischen isolation integrierter halbleiteranordnungen

Info

Publication number: DE2617482A1
Application number: DE19762617482
Authority: DE
Inventors: Jacob Riseman
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1975-05-30
Filing date: 1976-04-22
Publication date: 1976-12-16
Also published as: US3972754A; JPS51147189A; FR2312857B1; GB1516264A; CA1048658A; FR2312857A1; IT1063602B

Description

BöDlingen, 21. April 1976
gg-pi

Anmelderin: International Business Machines

Corporation, Armonk, N.Y. 10504

Amtliches Aktenzeichen: Neuanmeldung
Aktenzeichen der Anmelderin: FI 974 032

Verfahren zur dielektrischen Isolation integrierter Halbleiteranordnungen

Die Erfindung betrifft ein Verfahren zur Herstellung von seitlich durch dielektrische Isolationszonen gegeneinander abgegrenzten
Halbleiterbereichen in integrierten Halbleiteranordnungen, wobei in die Oberfläche eines Halbleitersubstrats ein den zu bildenden Isolationszonen entsprechendes Muster von Vertiefungen eingeätzt wird, das dann durch thermische Oxydation mit die Isolationszonen ergebendem Oxyd aufgefüllt wird.

Im Zuge steigender Mikrominiaturisierung in der integrierten Halbleitertechnik ist man in den letzten Jahren vielfach dazu übergegangen, die seitliche Isolation der einzelnen integrierten Halbleiteranordnungen gegeneinander durch dielektrische Isolationszonen zu verwirklichen.

Eine immer häufiger angewandte Methode zur Herstellung der seitlichen Isolationszonen besteht darin, daß in die üblicher Weise
für die eigentlichen Halbleiteranordnungen vorgesehene Epitaxieschicht auf einem Halbleitersubstrat Zonen aus Siliciumdioxyd
eingebracht werden. Man ätzt dabei zunächst ein entsprechendes
Muster von Vertiefungen in die Siliciumoberfläche und oxydiert
dann das Silicium in den Vertiefungen unter Anwendung entsprechender die restlichen Bereiche der Siliciumoberfläche schützender
Blockierungsmasken, beispielsweise auf Siliciumnitrid. Eine entsprechende Methode ist beispielsweise in dem U.S.-Patent 3 648

609851/0691

beschrieben. Diese Isolationsmezhode liefert im allgemeinen gute Ergebnisse, sie weist jedoch auch Nachteile auf. Die eingeätzten Vertiefungen sind an der Oberfläche am weitesten und verjüngen sich mit zunehmender Tiefe. Das bedeutet aber, daß die dielektrische Isolation in Bezug auf die erreichbare Tiefe gewissen Beschränkungen unterliegt. Je tiefer sich die Isolationszonen in das Halbleitermaterial erstrecken sollen, desto breiter müssen die Vertiefungen an der Oberfläche sein. Daraus ist zu ersehen, daß der Platz dafür die dielektrische Isolation unter Umständen unvertretbar groß sein kann. Bei relativ tiefen Isolationszonen können damit die der dielektrischen Isolation gegenüber der Isolation durch gesperrte PN-überge.nge hinsichtlich der erreichbaren lateralen Ausdehnung und damit äer Integrationsdichte zugesprochenen Vorteile aufgehoben werden.

Durch Kombination einer dielektrischen Isolationszone im Oberflächenbereich und einer daran anschließenden Sperrschichtisolation im darunterliegenden Bereich kann die Tiefe der einzubringenden dielektrischen Isolationszonen auf ein zulässiges Maß reduziert werden. Ein entsprechender Vorschlag ist bereits aus dem U.S.-Patent 3 358 231 bekannt. Die P -Isolationszone unterhalb der dielektrischen Isolationszone kann entweder durch Ausdiffusion einer vergrabenen P -Zone aus dem Siliciumsubstrat in die Epitaxieschicht oder durch Eindiffusion einer P⁺-Zone in die für die dielektrische Isolation vorgesehenen Vertiefungen in der Epitaxieschicht erfolgen« Eine entsprechende Struktur ist in Fig. 1 dargestellt. Auf einem P~-dotiertem Substrat 11 befindet sich eine N~-dotierte Epitaxieschicht 10. Die für die Aufnahme der Halbleiteranordnungen vorgesehenen Halbleiterbereiche sind durch aus Siliciumdioxyd bestehende dielektrische Isolationszo.ien 13 und daran anschließende P -dotierte Isolationszonen 14 elektrisch isoliert. In den isolierten Halbleiterbereichen 12 sind beispielsweise ein Emitter 15, eine Basis 16, ein vergrabener Subkollektor 17, Kontakte 18, 19 und 20 und eine Passivierungsschicht 21 vorhanden.

Fi 974 032 609851/0691

Eine in der Zeitschrift "R.C.A. Review" Juni 1970, Seiten 271 bis 275, unter dem Titel "The Etching Cf Deep Vertical-Walled Patterns In Silicon" von A. I. Stoller veröffentlichte neue Ätzmethode gestatten die Herstellung von dielektrischen Isolationszonen, deren lateralen Abmessungen wesentlich reduziert sind. Mit der Verringerung der lateralen Abmessungen der gebildeten Isolationszonen sind aber gleichzeitig Probleme dort entstanden, wo insbesondere dielektrische Isolation in Verbindung mit dipolaren Schaltungen verwendet werden.

Anhand der bekannten Struktur nach Fig. 2 werden die bei der Anwendung relativ tiefer dielektrischer Isolationszonen innerhalb einer Epitaxieschicht auftretenden Probleme erläutert. Die Grenzfläche zwischen dem P -dotierten Substrat 22 und der Epitaxieschicht 23 ist durch eine gestrichelte Linie 24 angedeutet. Die aus Siliciumdioxyd bestehenden Isolationszonen 25 erstrecken sich durch diese Grenzfläche hindurch. Infolge der extrem geringen lateralen Abmessungen der dargestellten Transistorstruktur muß der vergrabene Subkollektor 26 an d:Le unteren Bereiche der Isolationszone 25 anstoßen. Dies ist notwendig, da die Emitterzone 27 ebenfalls an die Isolationszone 25 anstößt und der Subkollektor 26 unter der Emitterzone 27 angeordnet sein muß, um die Transistorfunktion zu gewährleisten. Da der Subkollektor 26 während der zur Herstellung der dielektrischen Isolationszonen 25 erforderlichen thermischen Oxydation sowohl in vertikaler als auch in lateraler Richtung ausdiffundiert ur.d diese Ausdiffusion auch bei allen weiteren zur Herstellung eier Transistorstruktur erforderlichen Hochtemperaturprozessen auftritt, besteht durchaus die Möglichkeit, daß sich die Subkollektoren 26 benachbarter Transistorstrukturen unterhalb der Isolationszonen 25, also im Bereich 28 treffen und einen Kurzschluß bilden. Dieses Problem läßt sich nur schwer vermeiden, da der Subkollektor 26 von Anfang an ausreichend nahe in den Teil des Substrats ausgedient werden muß, indem die Isolationszonen 25 anzuordnen sind. Anderenfalls bestünde die Gefahr, daß sich der Subkollektor nicht unter die

Fi 974 032 609851/0691

Bereiche des Emitters 27 erstrecken, die an die Isolationszonen 25 angrenzen. Es ist darauf hinzuweisen/ daß die Gefahr eines Kurzschlusses zwischen benachbarten Subkollektoren auch dann besteht, wenn die entsprechende vergrabene Zone relativ flach ausgebildet wird und die Isolationszonen so tief wie möglich in das Substrat 22 eingebracht werden. Es wurde nämlich bereits festgestellt, daß die Störstellen aus dem Subkollektor 26 aufgrund des sogenannten "snow-plough"-Effektes in den Bereich unterhalb der Isolationszonen 25 gelangen können. Der genannte Effekt ist beispielsweise in "Philips Research Report 26", 1971, auf den Seiten 166 bis 180, insbesondere auf Seite 167, in dem Artikel "Locus Devices" von E. Kooi et al beschrieben. Dieser Effekt tritt insbesondere dann auf, wenn ein P~-dotii
tierter Subkollektor verwendet wird.

besondere dann auf, wenn ein P~-dotiertes Substrat und ein N -do-

Wie aus der Struktur gemäß Fig. 3 zu ersehen ist, tritt ein entsprechendes Problem auch dann auf, wenn eine kombinierte Isolationsstruktur ähnlich der der Fig. 1 verwendet wird. Auch hier muß der vergrabene Subkollektor 32 über die gesamte Emitterzone 33 ausgedehnt werden. Dabei entstehen dann hochdotierte P /N übergänge 33, die die Durchbruchsspannung der Sperrschicht-Isolation unerwünscht stark reduzieren.

Es ist die der Erfindung zugrunde liegende Aufgabe, ein Verfahren zur Herstellung von seitlich durch dielektrische Isolationszonen gegeneinander abgegrenzten Halbleiterbereichen in integrierten Halbleiteranordnungen derart anzugeben, daß sich die laterale Abmessung reduzieren und damit die Integrationsdichte beträchtlich erhöhen läßt, ohne daß die Gefahr von Kurzschlüssen zwischen vergrabenen hochdotierten Zonen ergeben könnte oder die Isolationsfestigkeit beeinträchtigt würde.

Die erfindungsgemäße Lösung dieser Aufgabe ist in den Ansprüchen niedergelegt.

Ein wesentliches Merkmal besteht insbesondere darin, daß die Her-Fi 974 032 6098 5 1/069 1

stellung der beispielsweise aus Siliciumdioxyd bestehenden dielektrischen Isolationszonen in der Grenzfläche zwischen Halbleitersubstrat und der die integrierten Halbleiteranordnungen aufnehmenden Epitaxieschicht ihren Ausgang nimmt und nicht, wie bei den bekannten Verfahren, an der Oberfläche der Epitaxieschicht.

Die Erfindung wird im folgenden anhand der Zeichnung näher erläutert. Es zeigen:

Fign. 1 bis 3 Schnittansichten von integrierten Strukturen,

bei denen zum Stande der Technik gehörende Isolationsmethoden vorgesehen sind und

Fign. 4A bis 4H¹ Schnittansichten von integrierten Halbleiteranordnungen, bei denen das erfindungsgemäße Isolationsverfahren durchgeführt ist.

Bei dem in den Fign. 4A bis 4H¹ dargestellten erfindungsgemäßen Ausführungsbeispiel wird von einem geeigneten, P -dotierten Halbleitersubstrat 40 aus Silicium ausgegangen. Der spezifische Widerstand beträgt etwa 10 ßcm. Auf das Substrat wird in konventioneller Weise eine Doppelschicht als Maske aufgebracht. Die Doppelschicht setzt sich aus einer direkt auf die Oberfläche des Substrats aufgebrachten Siliciumdioxydschicht 41 und einer darüber aufgebrachten Siliciumnitridschicht 42 zusammen. Unter Verwendung dieser Maske werden die Vertiefungen in das Halbleitersubstrat eingeätzt, in denen die abgesenkten Isolationszonen aus Siliciumdioxyd hergestellt werden. Die einzelnen, dafür erforderlichen Verfahrensschritte sind bekannt und sind beispielsweise im U.S.-Patent 3 858 231 beschrieben. Die Siliciumdioxydschicht 41 wird thermisch aufgebracht und erhält eine Dicke von etwa 1000 R. Die Siliciumnitridschicht 42 wird beispielsweise durch chemisches Aufdampfen von Selan und Amonium hergestellt. Diese Schicht kann auch durch Kathodenzerstäubung aufgebracht werden. Unter Anwendung der bekannten Fotolithographie werden Maskenfenster 43 durch beide

FI 974 032

609851/0691

Schichten geätzt. Wie aus Fig. 4B zu ersehen, werden im nachfolgenden Verfahrensschritt die Vertiefungen 44 unter Verwendung der beschriebenen Maske als Ätzmaske in das Halbleitersubstrat 40 eingeätzt. Als Ätzmittel können konventionelle Siliciumätzmittel verwendet werden, wie eine Zusammensetzung aus Salpetersäure und wässriger Flußsäure, wobei sich nach unten verjüngende Vertiefungen ergeben. Es kann jedoch auch das in dem vorher erwähnten Artikel in "R.C.A. Review" bekannte Ätzverfahren angewandt werden, bei dem sich parallel verlaufende Wände der Vertiefungen ergeben. Dabei sollte das Substrat 40 in der (110)-Fläche orientiert sein und als Ätzmittel sollte eine kochende Mischung aus 100 g KOH in 100 cm Wasser verwendet werden. Man erhält dann die in Fig. 4B dargestellte Struktur der Vertiefungen. Diese Vertiefungen erreichen eine Tiefe von etwa 1,5 Mikron. Diese Struktur wird dann einem Oxydationszyklus unterworfen, wobei sie bei einer Temperatur im Bereich von 973 bis 1100° C in eine oxydierende Atmosphäre unter Zusatz von Wasser gebracht wird. Der Oxydationsprozeß wird solange fortgesetzt, bis sich im Bereich der Vertiefungen die später als Isolationszonen dienenden abgesenkten Bereiche 45 aus Siliciumdioxyd gebildet haben, die bis an die Oberfläche des Halbleitersubstrats 40 reichen und eine Tiefe von etwa 3 Mikron auf- i weisen.

Anschließend wird die doppelschichtige Maske 41, 42 entfernt. Durch Einbringen von Störstellen in die Oberfläche der Struktur wird eine N -dotierte Zone 46 erzeugt, die später als vergrabener Subkollekror dient (Fig. 4D). Die Herstellung der N -dotierten Zone 46 kann durch thermische Diffusion von beispielsweise Phosphor, Arsen oder Antimon mit einer Oberflächen-Störstellenkonzentration

21 3 +

von 10 Atome/cm erfolgen. Die N -Zone 46 kann auch durch Ionenimplantation erzeugt werden. ;

Es sei darauf hingewiesen, daß die in der Zeichnung dargestellte Struktur nur einen Teil einer integrierten Gesamtstruktur zeigt, in dem Isolationszonen zu bilden sind. >

Fi 974 032 609851/0691

Beim Einbringen der hochdotierten N -Zone 46 können die in den Vertiefungen abgesenkten Bereiche aus Siliciumdioxid die Oberflächenbereiche definieren, in denen Subkollektoren erwünscht sind. Die Störstellenkonzentration in den Zonen 46 und die Tiefe dieser Zonen sollte so gewählt werden, daß während der nachfolgenden
Hochtemperaturprozesse diese Zone nicht weiter in das Substrat 40 ausdiffundiert als die Isolationszonen 45 reichen.

Fig. 4E zeigt die Struktur, nachdem auf das Substrat 40 eine N dotierte Epitaxieschicht 47 aufgebracht ist, die eine maximale

X8 3
Störstellenkonzentration von 10 Atome/cm aufweist. Während des Epitaxieprozesses, der beispielweise bei einer Temperatur von
950 bis 1150° C durchgeführt wird, diffundiert der vergrabene
N -dotierte Subkollektor 46 sowohl in die gebildete Epitaxieschicht als auch in das Substrat 40 aus. Es ist festzuhalten, daß bei dem Epitaxieprozeß direkt über der Isolationszone 45 eine polykristalline Siliciumschicht 47' und über den restlichen Bereichen die monokristalline Siliciumschicht 47 gebildet wird. Die Epitaxieschicht 47 weist eine Dicke von vorzugsweise 1 bis 4 Mikron auf. Die Dicke hängt von den Gesamtspezifikationen der integrierten Schaltung ab.

Aus Fig. 4F ist zu ersehen, daß nunmehr die in den Fig. 4A und 4B gezeigten Prozeßschritte wiederholt werden. Es wird also wiederum eine aus einer Siliciumdioxydschicht 48 und einer Siliciumnitridschicht 49 zusammengesetzte Maske auf der Oberfläche der Epitaxieschicht 47 gebildet. In die Epitaxieschicht werden Vertiefungen 50 eingeätzt, die direkt über den bereits gebildeten Isolationszonen 45 liegen. Vorzugsweise wird man bei dem Fotolithographischen Prozeß die gleichen Masken verwenden wie beim |

Ätzen der Maskenfenster 44.

Es schließt sich der gleiche thermische Oxydationsprozeß an, wie er bereits in Zusammenhang mit der Fig. 4C beschrieben wurde. Dabei werden die in Fig. 4G dargestellten Isolationszonen 51 in der Epitaxieschicht 47 im Bereich der Vertiefungen 50 erzeugt. Der

^FI974032 609851/0691

Oxydationsprozeß wird dabei so gesteuert, daß die im Substrat bereits vorhandenen Isolationszonen 45 und die neugebildeten Isolationszonen 50 in der Epitaxieschicht ineinanderübergehen und eine durchgehende Isolationszone bilden, die sich von der Oberfläche der Epitaxieschicht 47 bis zu einer Tiefe in das Substrat 40 erstreckt, die größer ist als die Tiefe, bis zu der sich der vergrabene Subkollektor 46 ausdehnt. Auf diese Weise erhält man eine vollkommene seitliche, dielektrische Isolation des Subkollektors 46.

Die Vervollständigung einer in dem isolierten Bereich liegenden integrierten Anordnung erfolgt in konventioneller Weise und ist in Fig. 4H am Beispiel einer Transistorstruktur gezeigt. Es wird eine Basiszone 52 eingebracht, die direkt an den Subkollektor anstößt. Innerhalb der Basiszone 52 wird ein N -dotierter Emitter 53 angeordnet, über eine Kollektorkontaktzone 54 und metallische Kontakte 55, 56 und 57 an der Emitter-Basis- und Kollektorzone vervollständigen die Struktur.

Durch die beschriebenen Maßnahmen ist sichergestellt, daß zwischen benachbarten Subkollektoren keine Kurzschlüsse auftreten können, da die Isolationszonen 45 weiter in das Substrat 40 hineinreichen als die Subkollektoren.

Es könnte jedoch bei nur sehr schwach p-dotierten Substraten vorkommen, daß unterhalb der Isolationszonen 45 ein Inversionseffekt auftritt, der dann wiederum zu einer leitenden Verbindung zwischen benachbarten Subkollektoren führen könnte. Um auch diese Möglichkeit auszuschließen, kann zusätzlich ein P -dotierter Schutzring vorgesehen werden. Nach dem Einätzen der Vertiefungen 44 in das Substrat 40, wie in Fig. 4B gezeigt, werden in den Grund der Vertiefungen entsprechende P -Zonen 60 eingebracht. Diese Maßnahme ergibt sich aus der Fig. 4B¹. Der weitere Verfahrensablauf entspricht dann dem anhand der Fig. 4C bis 4H gezeigten Beispiel. Dadurch erhält man eine in Fig. 4H¹ dargestellte Struktur, die im

Fi 974 032 609851/0691

wesentlichen identisch ist mit der Struktur gemäß Fig. 4H_f die jedoch zusätzlich die als Schutzringe ausgebildeten P -dotierten Zonen 60 unterhalb der Isolationszonen 45 aufweist. Diese Schutzringe 60 verhindern den genannten Inversionseffekt.

FI 974 032

609851/0691

Claims

PATENTANSPRÜCHE

' 1.) Verfahren zur Herstellung von seitlich durch dielektrische Isolationszonen gegeneinander abgegrenzten Halbleiterbereichen in integrierten Halbleiteranordnungen, wobei in die Halbleiteroberfläche ein den zu bildenden Isolationszonen entsprechendes Muster von Vertiefungen eingeätzt wird, das dann durch thermische Oxydation mit die isolations Zonen ergebendem Oxyd aufgefüllt wird, dadurch gekennzeichnet ,

daß entsprechende erste Isolationszonen zunächst in die Oberfläche eines Halbleitersubstrats eingebracht werden, daß anschließend auf die Oberfläche des Halbleitersubstrats eine Epitaxieschicht aufgebracht wird und daß schließlich in die Epitaxieschicht deckungsgleich mit den ersten Isolationszonen ein entsprechendes Muster von Vertiefungen eingeätzt und durch thermische Oxydation mit die zweiten Isolationszonen ergebendem Oxyd aufgefüllt wird, so daß die ersten und zweiten Isolationszonen eine durchgehende Isolationszone bilden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf die Oberfläche des Halbleitersubstrats aus Silicium eines ersten Leitfähigkeitstyps eine erste Maske mit Maskenfenstern im Bereich der zu bildenden ersten Isolationszonen aufgebracht wird, daß Vertiefungen in das Halbleiter-* substrat eingeätzt werden, daß in den Vertiefungen durch thermische Oxydation abgesenkte Bereiche aus Siliciumdioxyd erzeugt werden, daß nach Entfernung der ersten Maske in die nicht oxydierten Bereiche des Halbleitersubstrats hochdotierte Zonen des zweiten Leitfähigkeitstyps eingebracht werden, daß anschließend die Epitaxieschicht des ersten Leitfähigkeitstyps aufgebracht wird, daß auf die Epitaxieschicht eine zweite Maske mit Maskenfenstern im Bereich der zu bildenden zweiten Isolationszonen aufge-

FI 974 032

609851/0691

bracht wird, daß die Vertiefungen in die Epitaxieschicht eingeätzt werden und daß schließlich in diesen Vertiefungen durch thermische Oxydation abgesenkte Bereiche aus Siliciumdioxyd erzeugt werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet,

daß die in die nicht oxydierten Bereiche des Halbleitersubstrats eingebrachten, hochdotierten Zonen nicht die Tiefe der ersten Isolationszonen erreichen.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß in den Grund der Vertiefungen im Halbleitersubstrat hochdotierte Zonen des ersten Leitfähigkeitstyps eingebracht werden.
5. Verfahren nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet,

daß erste und zweite Maske aus einer Siliciumdioxydschicht und einer darüber -angeordneten Siliciumnitridschicht gebildet werden.

FI 974 032

609851 /0691