DE2552472A1 - Rueckgekoppelte phasen-entzerrung - Google Patents

Description

Amtliches Aktenzeichen:

Neuanmeldung

Aktenzeichen der Anmelderin; FR 974 003

Rückgekoppelte Phasen-Entzerrung

JDie Erfindung betrifft ein Verfahren zur rückgekoppelten Phasen-Entzerrung digitaler Empfangssignale entsprechend dem Oberbegriff ! !des Patentanspruchs 1 sowie Schaltungsanordnungen zur Durchführungj

:Das beschriebene Verfahren dient zur Kompensierung linearer Ver- ;Zerrungen auf Übertragungskanälen. Es befaßt sich insbesondere

;mit der rückgekoppelten Entzerrung digitaler Datenübertragungssysteme, die mit Phasenmodulation arbeiten.

In solchen übertragungssystemen werden die zu übermittelnden Bitfolgen häufig in Folgen von Symbolen umgewandelt, deren jedes einzelne diskrete Werte annehmen kann, deren Gesamtzahl gleich einer Potenz von 2 ist. Diese Symbole werden dann mit gegebener Folgefrequenz über einen Übertragungskanal in Form von Impulsen übertragen, die moduliert werden können oder nicht; je nachdem, ob das in Aussicht genommene übertragungssystem eine Trägermodu- | lation verwendet oder nicht. Die Aufgabe des Kanals ist dabei die ! Abgabe eines Ausgangssignals, das hinreichend mit dem entsprechenden Eingangssignal übereinstimmt. Praktisch tragen jedoch die

benutzten Kanäle Amplituden- und Phasenverzerrungen bei, die den Verlauf der übertragenen Signale modifizieren und eine zuverlässig Auswertung der verzerrten empfangenen Signale im Empfänger behindern öder verunmöglichen.

Die Verzerrungen rühren im allgemeinen von den unzulänglichen Eigenschaften der Übertragungskanäle her und werden durch seitens äußerer Quellen dazu noch eingestreutes Rauschen erschwert, das sich nur mehr oder weniger beherrschen läßt. Die Amplituden- und Phasenverzerrungen können zu Wechselwirkungen zwischen aufeinanderfolgenden Symbolen führen, wenn deren Folgeabstand einen kritischen Wert unterschreitet. Diese Wechselwirkungen sind auch I als Zeichenüberlappungen bekannt. Wenn ein Impuls dem Eingang !eines Übertragungskanals zugeführt wird, erscheint er am empfangs- ;seitigen Ausgang als ein Hauptimpuls, dem mehrere Sekundärimpulse ;voraneilen und/oder nachlaufen; die dabei auftretenden Sekundär-I impulse haben in der Regel kleinere Amplituden als der Hauptimpuls 1 Man spricht bei solchen Sekundärimpulsen auch von Echos, Wenn

lDaten darstellende Impulse dem Eingang eines Übertragungskanals ι aller T Sekunden zugeführt werden und die Dauer solcher voranj und nachlaufenden Echos die Zeit von T Sekunden überschreitet, j kombinieren sich die Echos mit anderen Hauptimpulsen, so daß :die Daten im Empfänger inkorrekt ausgewertet werden können.

Eine Möglichkeit, dieser Schwierigkeit beizukommen, ist dadurch gegeben, daß zwischen aufeinanderfolgenden Symbolen genügend lange Intervalle vorgesehen werden, die Zwischensymbolbeeinflussungen der seitens des Kanals verzerrten Impulse ausschließen. Dabei ergibt sich natürlich eine Einschränkung bezüglich der möglichen Datenübertragungs-Polgefrequenz.

In Hochleistungsdatenübertragungsnetzen werden verschiedene Techniken zur Kompensierung der unvermeidlichen Effekte der Zeichenüberlappung angewandt.

PR 974 003

60 9 83S/0635

Eine dieser Techniken besteht darin, die zu Übermittelnden Datensignale bereits auf der Sendeseite so vorzuverzerren, daß aufgrund der Verzerrungen des Übertragungskanals die am Empfänger ankommenden vorverzerrten Signale den erwünschten Verlauf aufweisen. Die Anwendung dieser Technik ist natürlich auf jene Fälle begrenzt, bei denen die Eigenschaften des Kanals bekannt und konstant sind.

Eine andere Technik, die dann anwendbar ist, wenn die Kanaleigenschaften unbekannt sind, ist die Anordnung einer Einrichtung auf der Empfangsseite, mit deren Hilfe die Auswirkungen der Zeichen Überlappung vor der eigentlichen Datenauswertung minimisiert werden können. Solche Einrichtungen nennt man Entzerrer. Eine erste Äusführungsart solcher Entzerrer sind die sogenannten Pufferentzerrer, die frequenzabhängig arbeiten und z.B. in der Arbeit "Equalizing and Main Station Repeaters" von Kelcourse und anderen im BellySPecnnical Journal, Band 48, Nr. 4, April 1969 beschrieben wurden. Ein Pufferentzerrer enthält im allgemeinen eine Anzahl von Korrekturgliedern, die hintereinandergesehaltet und einzeln einstellbar sind. Der Frequenzgang jedes dieser Glieder ist im Idealfalle konstant innerhalb der gesamten Betriebsbandbreite des Systems, ausgenommen jedoch in einem relativ schmalen Frequenzband, dem Nutzband, in dem die Amplitude des Übertragungsganges einstellbar ist. Die Anwendung verschiedener Glieder, deren Nutzbääder über die gesamte Bandbreite des Systems verteilt sind, erlaubt die Korrektur aller durch den Übertragungskanal zugefügten Verzerrungen mittels geeigneter Einstellmöglichkeiten für eines oder mehrere der vorgesehenen Glieder, Die Pufferentzerrer, deren Einstellung eine mühevolle und zeitraubende Arbeit ist, werden hauptsächlich in Verbindung mit fest geschalteten Übertragungskanälen verwendet, deren Eigenschaftsabwanderungen hauptsächlich von Temperaturechwankungen und Komponentenalterung herrühren. Solche Entzerrer werden im wesentlichen in Verstärkern von Übertragungssystemen verwendet, bei denen als Kanäle Koaxialkabel verwendet werden.

FR 974 003

609835/0636

Eine zweite Ausführungsart der Entzerrer umfaßt automatisch einstellbare Entzerrer, die zeitabhängig arbeiten. Solche Einrichtungen sind in vielen Veröffentlichungen beschrieben worden wie z.B. in "Principles of Data Communication" von Lucky, Salz and Waldon, Kapitel 6, McGraw-Hill, New York, 1968 und in den darin zitierten Bezugsangaben. Solche Entzerrer bestehen im allgemeinen aus einem Netz, dessen veränderbarer übertragungsgang als Funktion eines Fehlersignals eingestellt wird, welches sich durch Vergleich des Entzerrerausgangssignals mit einem Bezugssignal ergibt.

Diese zweite Ausführungsart umfaßt des weiteren transversale Entzerrer und rekursive Entzerrer, die so bezeichnet werden, je nachdem, ob sie ein transversales Filter oder ein rekursi^-ves Filter enthalten. Am häufigsten wird der automatische Transversalentzerrer verwendet, der z.B. im bereits genannten Buch von Lucky und anderen beschrieben ist. Diese Einrichtung besteht im wesentlichen aus einem Transversalfilter, dessen Eingang das empfangene Signal zugeführt wird. Wie allgemein bekannt ist, besteht ein Transversalfilter aus einer Verzögerungsleitung mit Abgriffen in Intervallen von T Sekunden, wobei l/T die Syiribolübertragungsfolgefreguenz ist. Jeder Abgriff der Verzögerungsleitung ist über einen abwägenden Schaltkreis mit einem der Eingänge eines Summierers verbunden, dessen Ausgang den Ausgang des Entzerrers bildet. Um die Entzerrung zu optimieren, werden die abwägenden Koeffizienten so eingestellt, daß ein vorgegebenes Fehlerkriterium entsprechend einem gegebenen Algorithmus optimal erfüllt wird. Der Transversalentzerrer hat sich als sehr wirkungsvoll erwiesen bei der Kompensierung von Auswirkungen dem verzerrten Signal voranlaufender Sekundärimpulse. Andererseits reduziert dieser Entzerrer sehr wesentlich das Verhältnis Signal zu Rauschen, das sich kaum schwierig auswirken kann, wenn der Übertragungskanal wenig oder kein Rauschen beiträgt, dagegen aber zu einer markanten Zunahme von Datenwiedererkennungsfehlern dann führt,

FR 974 003

6Q9835/QS35

SSW»¹"

wenn Telefonleitungen als Kanäle verwendet werden, die ein beträch^: liches Quantum Rauschen beitragen. Um diese Schwierigkeiten zu umgehen, wurden zwei Lösungen vorgeschlagen. Deren erste ist die Verlängerung der Verzögerungsleitung des Transversalentzerrers. Der Nachteil dieser Lösung ist, daß die Zahl von Komponenten und Funktionen und auch die Zeit zur Einstellung der abwägenden Koeffizienten außerordentlich hoch ist. Rekursive Entzerrer anstelle der transversalen Ausführung bieten sich als Abhilfe an.

Der rekursive Entzerrer ist im besonderen in der Arbeit "ADEM, An Automatically Data Equalized Modem for High Speed Transmission" von Northrup, Motley and Morgan, in IEEE Computers and Communications Conference Record, Rome, New York, September 1969, Seiten 44 ois 55 und in einer Arbeit "Recursive Equalization in Data Transmission - A Design Procedure and Performance Evalution" von Fitch und Kurz in Sixth Asilomar Conference on Circuits jand Systems, Pacific Grove, Calif._f Nov. 1972, Seiten 386 bis beschrieben. Diese Entzerrerart umfaßt einen Transversalteil wie ein Transversalentzerrer, mit dessen Ausgang ein rein rekursiver 'Teil verbunden ist. Dieser letztere Teil umfaßt eine angezapfte Verzögerungsleitung, deren einzelne Abgriffe über je einen abwägenden Schaltkreis mit dem Eingang eines Summierers verbunden sind. Der Ausgang des Summierers ist mit einem Subtrahierer

verbunden, der das vom Summierer abgegebene Signal vom Signal am Ausgang des Transversalteils subtrahiert. Das Ausgangsisignal des Subtrahierers wird dem Eingang der Verzögerungsleitung des rekursiven Teils zugeführt und ergibt schließlich das Ausgangssignal des rekursiven Entzerrers. Die Entzerrung wird durch Einstellung der abwägenden Koeffizienten optimiert. Gar nicht wie erwartet ist der Aufbau eines solchen Entzerrers nicht etwa komplexer als der eines Transversalentzerrers. Wie in der vorerwähnten Arbeit von Fitch u.a. erwähnt wurde, ist die Wirkungsweise eines rekursiven Entzerrers mit insgesamt fünf Abgriffen, je am Transversalteil und am Rekursivteil, besser als

FR 974 003

603835^0635

die eines Transversalentzerrers mit 17 Abgriffen bei einem Signal/Rauschverhältnis von weniger als 17 dB. Die Wirkungsweise des rekursiven Entzerrers ist verbessert worden durch Einfügung einer Entscheidungslogik zwischen dem Ausgang des Subtrahierers und dem Eingang der Verzögerungsleitung des Rekursivteils. Die Funktion dieser Entscheidungslogik ist der Vergleich des durch den Subtrahierer abgegebenen Signals mit Bezugssignalen und die Auswahl eines Signals unter den Bezugssignalen, das als wiedergewonnenes Nutzsignal zu betrachten ist. Solche Entzerrer sind bekannt als Entscheidungsentzerrer mit Rückkopplung und in zahlreichen Veröffentlichungen beschrieben. Dazu wird hingewiesen insbesondere auf die folgenden Arbeiten:

|"A New Approach to Time-Domain Equalization with Simplified procedures" von Gorog, "IBM Journal of Research and Development", Band 9, JuIi 1965, Seiten 228 bis 232; !"An Adaptive Decision Feedback Equalizer" von Bower, George jund Storey, in "International Conference on Communications", Juni 1970, Seiten 16-18 bis 16-24;

"Equalization for Digital Communication" von Wendland, in IEEE Eurocom Lausanne, August 1971, Seiten 1 bis 24; !"Non Linearly Feedback-Equalized PAM vs Capacity for Noisy

Filter Channels" von Price, in "1972 International Conference pn Communications", Juni 1972, S.22-12 bis 22-17 und !"Theory for Minimum Mean-Square-Error QAM Systems Employing Decision Feedback Equalization" von Falconer und Foschini, jin "The Bell System Technical Journal", Dezember 1973, Seiten 1821 bis 1849.

53usammengefaßt betrachtet: Ein Transversalfilter sollte vorzugsweise dann verwendet werden, wenn das verzerrte Signal die porm eines Hauptimpulses hat mit voranlaufenden Schattenimpulsen. jEin rückgekoppelter Entscheidungsentzerrer mit einem Transversalteil und einem rein rekursiven Teil sollte verwendet werden, wenn das verzerrte Signal aus einem Hauptimpuls und voranlau-

FR 974 003

609835/0635

fenden und nachlaufenden Schattenimpulsen bzw. Echos besteht. Ein rückgekoppelter Entscheidungsentzerrer, der nur einen Rekursivteil enthält, sollte verwendet werden, wenn das verzerrte Signal aus einem Hauptimpuls und nur nachlaufenden Echos besteht.

Die automatischen einstellbaren Entzerrer mit Zeitabhängigkeit führen die Entzerrung des Übertragungskanals durch Korrektur der Form des empfangenen Signals durch; ganz gleich, ob es sich dabei um ein transversales oder ein rekursives Filter handelt. Alle bekannten, auf Zeitbasis arbeitenden Entzerrer benutzen das empfangene Signal oder dessen Inphasen- und Quadratur-Komponenten als Eingangssignal,

In Digital-Datenübertragungssystemen, die digitale Phasenmodulationstechnik durchführen, die auch als Phasentastmodulation PSK bezeichnet wird, steht nur die jeweilige Phase des empfangenen Signals für die übermittelten Daten. Gegenwärtig werden zwei Hauptarten von Empfängern in solchen Systemen verwendet. In den Empfängern der ersten Bauart wird das über den Übertragungskanal aufgenommene Signal zuerst dem Eingang einer automatischen Pegelanpassung zugeführt, dann demoduliert und abgetastet und schließlich dem Eingang eines Analog/Digitalkonverters zugeführt, der in digitaler Form das abgetastete Signal wiedergibt. Diese Digitalform wird einem Digitalentzerrer zugeführt, dessen Ausgangssignal wiederum zum Eingang des Datendetektors geführt wird, der seinerseits die ursprünglichen Daten aus der Phase des entzerrten Signals ableitet. Diese Art von Empfängern mit einem Entzerrer wird insbesondere in Hochleistungsdatenübertragungssystemen mit rauschbehafteten Kanälen verwendet. - In Empfängern der zweiten Bauart wird das über den Kanal empfangene Signal frequenztransponiert und dann in der Amplitude beschnitten. Die Phase des empfangenen Signals wird durch Vergleich der Null-Durchgänge des beschnittenen Signals mit BezugsZeitpunkten bestimmt. Die Daten werden dann durch Vergleich der Phase des

603835^0635

empfangenen Signals mit Bezugsphasenwerten wiedergewonnen. Es ist zu bemerken, daß bei dieser Empfängerbauart die Auswirkung der Amplitudenbeschneidung das Abschneiden aller in der Amplitude des empfangenen Signals enthaltenen Informationen ist, so daß nur die in der Phase des Signals enthaltenen Informationen zum Tragen kommen. Die zweite Empfängerbauart ist einfacher als die erste, da keine automatische Amplitudenregelung und keine Analog/ Digitalkonvertierung erforderlich ist, die beide relativ aufwendige Einrichtungen erfordern. Trotzdem ist ihre Anwendung auf Datenübertragungssysteme mit niedriger Arbeitsgeschwindigkeit begrenzt , die Kanäle mit geringen Rauschpegeln verwenden. Diese Begrenzung rührt daher, daß bis jetzt keine automatisch einstellbaren Entzerrer, die als Eingangssignal nur die Phase des empfangenen Signals verwenden, bei dieser Empfängerart verfügbar waren.

Die Aufgabe der vorliegenden Erfindung ist es daher, einen rückgekoppelten Entzerrer mit Entscheidungsfunktionen anzugeben, dem als Eingangskriterium allein die Phase des empfangenen Signals zugeführt wird und der vorzugsweise in einem Empfänger der genannten zweiten Bauart in einem Datenübertragungssystem mit digitaler Phasenmodulationstechnik verwendbar ist.

Die Lösung dieser Aufgabe ist im Patentanspruch 1 gekennzeichnet. Vorteilhafte Ausgestaltungen sind in den Unteransprüchen beschriej ben.

j Im wesentlichen schlägt die vorliegende Erfindung einen rückgekoppelten Entzerrer mit Entscheidungsfunktionen vor, bei dem j der ungefähre Wert <*_Q der Phase des übertragenen Signals zu Bezugszeitpunkten t ermittelt wird durch Subtraktion eines Phasenfehlers (θ_ - α ) vom Wert Θ_Λ der Phase des zum Zeitpunkt t

I OO O^ ^O

empfangenen Signals. Der Wert α wird einer Entscheidungslogik I zugeführt, die einen geschätzten Wert S_Q der Phase des übermit- !telten Signals abgibt, wobei dieser Wert die wiedergewonnenen

FR 974 003

j - 9 -

Daten darstellt. Der Wert α wird einem Decodierer zugeführt, der die Komponenten dieses Wertes in kartesischen Koordinaten wiedergibt. Diese Komponenten werden den Eingängen eines komplexen, kreuzgekoppelten Entzerrers zugeführt, der in kartesischen Koordinaten die ungefähren Werte Au und Δν des verzerrenden Signals abgibt, die für alle seitens des übertragungskanals zugefügten Verzerrungen stellvertretend sind. Der Phasenfehler (Θ - α ) wird gewonnen nach der Beziehung:

r\j Ί» n,

sin (Θ - α ) = Au cos θ - Au sin θ

Der vorgeschlagene rückgekoppelte Entzerrer mit Entscheidungsfunktionen ist anpassungsfähig gestaltet worden, indem die

Koeffizientenwerte des Entzerrers so einstellbar sind, daß αϊ ο

^! so genau wie möglich an den Wert α des zur Abtastzeit t übermittelten Signals näherbar ist.

; Ein Ausführungsbeispiel der vorliegenden Erfindung ist in den j j Zeichnungen dargestellt und wird im folgenden näher beschrieben, j !

'. Es zeigen: j

Fig. 1 das vereinfachte Blockschaltbild eines herkömmlichen Digitaldatenübertragungssystems

mit Phasenmodulationstechnik,

^! Fig. 2 das Grundbandmodell eines Übertragungskanals ; für ein System mit Digitalphasenmodulation,

Fig. 3 ein Vektordiagramm zur Erleichterung des Verständnisses der Erfindung,

Fig. 4 einen herkömmlichen rückgekoppelten Entzerrer j mit Entscheidungsfunktionen,

FR 974 003

609335/0635

2b52472

Fig. 5 das Blockschaltbild eines Empfängers mit einem

Entzerrer nach der vorliegenden Erfindung,

Fig. 6 den rückgekoppelten Entzerrer mit Entscheidungsfunktionen entsprechend der vorliegenden Erfindung,

Fig. 7 die Einstellmittel zur Anpassung der abwägenden Koeffizienten des vorgeschlagenen Entzerrers und

Fig. 8 ein Ausführungsbeispiel der zur vorliegenden

Erfindung benutzbaren Entscheidungslogik.

·, Vor der Betrachtung der Einzelheiten der Erfindung sollten die j Probleme diskutiert werden, die mit der Erfindung lösbar sind. ι Es folgt zuerst die Beschreibung eines Übertragungssystems mit ! einem Empfänger der oben genannten ersten Bauart, der einen her-

ι kömmlichen rückgekoppelten Entzerrer mit Entscheidungsfunktionen ! verwendet, um damit den Aufbau und die Funktionen des vorgeschla- ; genen Entzerrers leicht verständlich zu machen. Die kurze Beschrei j bung eines Empfängers nach der zweiten Bauart mit dem vorge- J schlagenen Entzerrer wird dann gegeben. Schließlich soll der vor- { ¹ geschlagene Entzerrer selbst beschrieben werden.

In Fig. 1 ist in vereinfachter Form ein herkömmliches Digital-■ datenubertragungssystem mit Digitalphasenmudulation dargestellt. Als Ergänzung möge hingewiesen werden auf "Data Transmission" von Bennet und Davey, Kapitel 10, McGraw-Hill, New York, 1965, worin ; diese Technik beschrieben ist, und auf "Signal Theory" von Franks, Abschnitt 4-4, Seiten 79 bis 97, Prentice-Hall Inc., Englewood Cliffs, N.J., 1969 sowie auf die bereits genannte Arbeit von Falconer u.a. Das herkömmliche System gemäß Fig. 1 enthält einen Sender 1, einen tibertragungskanal 2 und einen Empfänger 3. Die Eingangsbitfolge wird dem Sender 1 über eine Leitung 4 zugeführt und durch einen Konverter 5 in zwei Symbolfolgen x. und y. umge-

FR 974 003

609835/0635

wandelt; ;} kann hierin sämtliche ganzen Zahlen annehmen. Jedes dieser Symbole kann einen einer vorgegebenen Zahl von Werten annehmen, deren Gesamtzahl normalerweise eine Potenz von 2 ist. Zu jeder Abtastzeit werden zwei Symbole χ und y , die zu den beiden genannten Folgen gehören, einem Paar von Amplitudenmodulatoren 6 bzw. 7 zugeführt, mittels derer die Amplitude zweier zueinander in Quadratur stehender Träger cos 2irf t und sin 2ir ft moduliert wird. Die Ausgänge der Modulatoren 6 und 7 werden in einem Addierer 8 summiert und das sich ergebende Ausgangssignal über eine Leitung 9 dem Eingang des übertragungskanals 2 zugeführt.

Das gebildete Signal weist die Form einer Sinuswelle der Frequenz f auf, dessen Phase diskrete Werte in Funktion der Symbole Xj und y. zu den Abtastzeitpunkten annimmt. Wenn z.B. die Symbole

x. und y. die Werte + 1 annehmen können, ist die Phase des sich

3 3 ~
ergebenden Signals eine der vier Möglichkeiten ιτ/4, 3π/4, 5ir/4, 7ΐ/4 zu den einzelnen Abtastzeiten. Bei dieser Lösung können die Symbole x. und y. grundsätzlich als Inphasenkomponente bzw, Quadraturkomponente des übermittelten Signals bezeichnet werden. Das Ausgangssignal des Kanals 2 wird über eine Leitung 10 dem Empfänger 3 zugeführt. Im System gemäß Fig. 1 ist der Empfänger 3 ein solcher der ersten bereits oben genannten Bauart. Im Empfänger gelangt das Ausgangssignal vom Kanal 2 über die Leitung 10 zu einer automatischen Pegeleinstellung, deren Ausgangssignal parallel zwei Demodulatoren 12 und 13 zugeführt wird, mit deren Hilfe die eingegebenen Signale mit den in Quadratur zueinander stehenden Trägern cos 2irf t und sin 2nf t demoduliert werden. Die Ausgangssignale der Demodulatoren 12 und 13 werden zwei Abtastern 14 und 15 zugeführt, die gleichzeitig eine Analog/Digitalkonvertierung durchführen und die Inphasenkomponente u. und die Quadraturkompoaente v. des empfangenen Signals abgeben. In Fig. 1 entsprechen äie Komponenten u und v_Q den übermittelten Symbolen x_Q und y . Die Ausgangssignale der konvertierenden Abtaster 14 und 15 werden über zwei Leitungen 16 bzw. 17 dem Eingang eines rückgekoppelten Entzerrers 18 mit Entscheidungsfunktion zugeführt, der die ge-

FR 974 003

609835/063S

! - 12 -

(schätzten Werte £ und y\ der Symbole χ und y über die Leiitungen 19 bzw. 20 einem Decodierer 21 zuführt, der die wiedergewonnenen Bits über seine Ausgangsleitung 22 abgibt.

Solange keine Zeichenüberlappungen stattfinden und kein Rauschen durch den Kanal eingeführt wird, wäre u gleich χ und ν gleich y ; der Entzerrer 18 wäre überflüssig. Es wurde jedoch bereits ausgeführt, daß dies für Kanäle mit Hochleistungsdatenübermittlung nie zutrifft, so daß ein Entzerrer im Empfänger vorge- ! sehen werden muß zur Kompensation des Einflusses der Zeichenüberjlappungen. Es soll angenommen werden, daß die durch den Kanal !beigetragenen Verzerrungen derart sind, daß bei einem eingege-'benen Impuls der Kanal einen Hauptimpuls und nachfolgende Echos !ausgibt. Zur Vereinfachung soll des weiteren angenommen werden/ daß kein Rauschen durch den Kanal beigetragen wird.

!In Fig. 2 ist ein vereinfachtes Grundbandmodell des Übertragungskanals zur klaren Darstellung der Zeichenüberlappungen in einem !System mit digitaler Phasenmodulation gezeigt. Solch ein Modell ist zur Analyse der Zeichenüberlappungen benutzbar und wurde bereits in der schon genannten Arbeit von Falconer u.a. beschrieben. Dieses Modell ist als Grundbandmodell bezeichnet worden, !da es der Modulation und Demodulation keine Rechnung trägt. Ein solches Modell ist natürlich rein gedanklicher Art und gestattet die Analyse der Verhältnisse der Werte u , v_Q zu χ , y und zu N Paaren voranlaufender Symbole x_w ^χ_ο' ···' ^x_n ^un^-^ν-ν» ^ν-2' •··t Y_n fti^r ^en Fall N nachlaufender Echos. Das dargestellte Modell umfaßt eine erste Verzögerungsleitung 23 mit N Grundgliedern, deren jedes eine Verzögerung von T Sekunden beiträgt; l/T ist die Abtastfolgefrequenz, mit der die Symbole χ dem Eingang zugeführt werden. Die Verzögerungsleitung 23 enthält (N+l) Abgriffe mit dem Zeitabstand T. Der erste Abgriff am Eingang der Verzögerungsleitung ist direkt mit einem der Eingänge eines Addierers 24 verbunden. Die übrigen Abgriffe sind mit den N weiteren Eingängen des Addierers 24 über N ab-

FR 974 003

603835/0635

— 1 ^l —

wägende Schaltkreise verbunden, deren einzelne Koeffizienten als Α., A_?f ..., A_n bezeichnet werden mögen. Zu den N Eingängen eines zweiten Addierers 25 führen ebenfalls N abwägende Schaltkreise, deren Koeffizienten als B., B₂, ..., B_n bezeichnet werden mögen.

Das Modell enthält des weiteren eine zweite Verzögerungsleitung 26 mit (N+l) Abgriffen, die der Verzögerungsleitung 23 identisch i aufgebaut ist und das Symbol y empfängt. Der erste Abgriff am Eingang der Verzögerungsleitung 26 ist direkt mit einem der j Eingänge eines Addierers 27 verbunden. Die übrigen Abgriffe der j I Verzögerungsleitung 26 sind mit den weiteren N Eingängen des | I Addierers 27 über N abwägende Schaltkreise verbunden, deren \ 'Koeffizienten im einzelnen den Koeffizienten A , K^, ·.·, ^ ^{; !}entsprechen, und sind mit den N Eingängen eines weiteren Addierers; 28 über N abwägende Schaltkreise verbunden sind, die wiederum ί ;B., B2, ..., B_n entsprechen. Die Ausgänge der Addierer 24 und 28 !führen zu den beiden +Eingängen eines Addierers 29. Die Ausgänge der Addierer 25 und 27 sind ähnlich mit dem - und dem +Eingang eines Subtrahierers 30 verbunden. Die Komponenten u und ν sind an den Ausgängen von 29 und 30 abnehmbar. Entsprechend dem Modell gemäß Fig. 2 können die Komponenten u und ν ausgedrückt werden als:

^Bi y-i ⁺ ··· ⁺ *n ^x-n

^vo - y_o ^{+ A}i^v-i - ^Bi ^x-i + ... + A_n y._N - B_n x__n (2)

o - y_o ^{+ A}i^v-i ^Bi ^x-i + ... + A_n y._N - B_n x__n

Das Modell gemäß Fig. 2 und die Ausdrücke (1) und (2) lassen erkennen, daß bei der Übertragung über den Kanal das Symbol χ nicht nur durch die nachlaufenden Echos der N voranlaufenden Symbole X_-1* ^x_2' ···' ^x-n' ²^⁵¹³⁷ abgeschwächt durch die Koeffizienten A₁ ... A_n, beeinflußt werden, sondern auch durch die nach laufenden Echos von N voranlaufenden Symbolen y_., Υ_ο* .·., y« mit den Koeffizienten B₁, ..., B_n. Ähnlich wird das Symbol y in

FR 974 OO3

609835/0635

Mitleidenschaft gezogen durch die nachlaufenden Echos der Symbole Y-!' Y_2' ···' Yn ^{und x}-l' ^x-2' ·*" ^X-N*

Die mithilfe des Modells gemäß Fig. 2 angestellten Überlegungen können veranschaulicht werden durch das Vektordiagramm gemäß Fig. 3. Das zur Abtastzeit t empfangene Signal kann dargestellt werden durch einen Vektor OR, dessen Komponenten u und ν ausgedrückt werden können als:

u_o = χ cos e_o (3)

v_o = χ sin θ_ο (4)

ι
i
I Darin sind \ und g die Amplitude und die Phase des jeweils empfangenen Signals. Entsprechend kann das z.Zt. t gesendete Signal ausgedrückt werden durch einen Vektor OS, dessen Komponenten !x und y sind. Wenn aus Vereinfachungsgründen gesagt wird, daß die Amplitude des übertragenen Signals den Wert 1 hat und wenn α für die Phase dieses Signals steht, kann gesagt werden:

x_o = cos a_o (5)

; y_o ^{= sin} «o ⁽⁶⁾

Der Vektor OR steht für das empfangene Signal und kann als Summe ι des Vektors OE" des gesendeten Signals und des Vektors ER betrach-Itet werden, wobei der letzte das Verzerrungssignal verkörpert, S das für sämtliche das gesendete Signal beeinflussenden Verzerrungen stellvertretend ist. Wenn die Komponenten des Vektors ER* als Au und Av bezeichnet werden, ergibt sich:

j ■ u_o - x_o + AU₀ (7)

V- = y^ + Δν^ (8)

FR 974 003

609835/0635

Bei der Verknüpfung der Ausdrücke (7) und (8) mit (1) und (2) ergibt sich:

^ÄUO ^{= A}l ^X-l ^{+ B}l ^y-l ⁺ ··· ⁺ *N ^X-N ^{+ B}N y-N

y-N - ^bn ^x-n

Der Vektor. OE des gesendeten Signals kann bestimmt werden durch Subtraktion des Vektors ER vom Vektor OR des empfangenen Signals, wobei der Vektor ER von den zu den N voranlaufenden Abtastzeitpunkten übertragenen Komponenten unter Berücksichtigung der Koeffizienten A, ..., A_n und B₁, ..., B_n herrührt, wie sie in den j Gleichungen (9) und (10) enthalten sind. j

Anhand der Fig. 4 soll nun beschrieben werden, wie ein rückgekoppelter Entzerrer mit Entscheidungsfunktionen entsprechend dem

j Stande der Technik zur Bestimmung der Komponenten χ und y_Q des j Vektors OE, der für das gesendete Signal steht, aus den Komponente^ u und ν des empfangenen Signals in Übereinstimmung mit den ; im voranstehenden Beschreibungsteil beschriebenen Grundsätzen '

bestimmt werden kann. Fig. 4 ist das Schaltbild eines solchen ! herkömmlichen rückgekoppelten Entzerrers mit Entscheidungsfunktio-

nen, wie er als Block 18 in Fig. 1 enthalten ist. Die Komponente j u_Q, die vom Block 14 in Fig. 1 über die Leitung 16 geliefert wird,! wird dem +Eingang eines Subtrahierers 31 zugeleitet, dessen Ausgang wiederum mit dem Eingang einer Entscheidungslogik 32 verbunden ist. Der Ausgang der Entscheidungslogik 32 führt über die Leitung 19 und des weiteren zum Eingang einer ersten Verzögerungsleitung 33, die N Grundglieder mit je einer Verzögerungszeit T aufweist. Die N Abgriffe sind mit N Eingängen eines Addierers 34 über N abwägende Schaltkreise verbunden, deren Koeffizienten C₁, ..., C_n sind, und mit den N Eingängen eines weiteren Addierers 35 über N abwägende Schaltkreise mit den Koeffizienten D., ..., ^D _N. Die Komponente ν , die vom Block 15 in Fig. 1 über die Leitung 17 kommt, wird dem +Eingang eines Subtrahierers 36 zugeführt, dessen Ausgang zu einer Entscheidungslogik 37 weiterläuft. FR 974 003

609835/0635

" ¹⁶ " 2 5 b 2 4 7 2

Der Ausgang dieser Entscheidungslogik 37 ist einerseits mit der Leitung 20 und parallel dazu mit dem Eingang einer zweiten Verzögerungsleitung 38 verbunden, die der Verzögerungsleitung 33 identisch aufgebaut ist. Die N Abgriffe der Verzögerungsleitung 38 sind wiederum mit N Eingängen eines Addierers 39 über N abwägende Schaltkreise mit den Koeffizienten C-, ...,C_n verbunden und mit den N Eingängen eines weiteren Addierers 40 über N abwägende Schaltkreise mit den Koeffizienten D₁, ..., D„. Die Ausgänge der Addierer 34 und 40 sind mit den +Eingängen eines Addierers 41 verbunden, dessen Ausgang zum -Eingang des bereits genannten Subtrahierers 31 führt. Die Ausgänge der Addierer 35 und 39 sind mit dem - bzw. +Eingang eines Subtrahierers 42 verbunden, dessen Ausgang wiederum mit dem -Eingang des Subtrahierers 36 verbunden ist. Der Block 43, der die Verzögerungsleitungen 33 und 38_f die damit verbundenen Schaltkreise und die Blöcke 41 und 42 enthält, bildet einen komplexen Entzerrer, der als kreuzgekoppelter Entzerrer bezeichnet wird; ein solcher Entzerrer wurde z.B. in der deutschen Patentanmeldung P 24 16 058.5 beschrieben.

Die Funktionsweise des Entzerrers gemäß Pig, 4 soll nun beschrieben werden. Die Entscheidungslogikblocke 32 und 37 sollen als !Ausgangspunkte dienen. Sie geben die Schätzwerte £ und # der Komponenten χ und y des übermittelten Signals ab. Wenn diese an den Ausgängen der Blöcke 32 und 37 austreten, sind bereits die geschätzten Werte Si_-1, x_₂, —, £__N und ^_-1, $_₂' *·*' $-n der Komponenten des zu den N vorangehenden Abtastzeiten übertrajgenen Signals an den N Abgriffen der Verzögerungsleitungen 33 und |38 verfügbar. Wenn als $u und Xv_ die durch den Addierer 41 und

ι OO

jSubtrahierer 42 abgegebenen Signale bezeichnet werden, läßt sich !schreiben:

*^Uo ^{= C}l *-l + ^Di $-1 + ··· + C_n S__n + D_n ?__n (11) = C₁ ^₁ - D₁ X_-1 + ... +C_n ?__n - D_n x__n (12)

FR 974 003

609835/0635

Die Signale Äu und Δν werden den -Eingängen der Subtrahierer 31 und 36 zugeführt. Wenn als χ und y die an den Ausgängen dieser Subtrahierer abgegebenen Signale bezeichnet werden, läßt sich schreiben:

OO O

y = ν - Δν (14)

-*ο ο ο

Beim Vergleich der Gleichungen (9) und (10) mit (11) und (12) wird erkennbar: Wenn die zu den N vorangehenden Zeitpunkten empfangenen Signale ordnungsmäßig ausgewertet worden sind, d.h., wenn

i ;i £_£ = Y_-1 mit i = 1, 2, .,,_f N

ι und wenn die abwägenden Koeffizienten so eingestellt werden, j daß

I C₁ = A₁ und D₁ = B₁ mit i = 1, 2, ..., N, gelten die folgenden Gleichungen:

AU₀ = AU₀ (15)

Xv₀ = Δν_ο (16)

In diesem Falle werden die Gleichungen (13) und (14):

^o ^{= u}o - ^Auo ^o - ^vo - ^Δνο

Mit (7) und (8) ergibt sich

^und y

FR 974 003

60383H/063S

Die Komponenten χ und y des gesendeten Signals werden direkt an den Ausgängen der Subtrahierer 31 und 36 abnehmbar.

In der Praxis sind nur wenig Auswertungsfehler festzustellen, aber die abwägenden Koeffizienten C. und D. sind nie ganz korrekt eingestellt, so daß Au und Δν nur Annäherungen an Au und Δν sind. Somit ergeben sich Signale χ und y an den Ausgängen der Subtrahierer 31 und 36,.die nur ungefähre Werte von x und y sind. Die ungefähren Werte χ und y werden den beic Entscheidungslogikblöcken 32 und 37 zugeführt, die ihrerseits Schätzwerte χ tu
Signals abgeben.

x und y sind. Die ungefähren Werte χ und y werden den beiden !ntscheidungslogikblöcken 32 und 37 zugeführt, Schätzwerte χ und y" der Komponenten χ und y des gesendeten

Es wurde genannt, daß dem herkömmlichen Entzerrer nach Fig. 4 [als Eingangssignale die Komponenten u und v_ des Empfangs Signa Is -_s zuführbar sind. Darin sind Informationen in der Phase und in !der Amplitude des Signals enthalten. Wie bereits ausgedrückt iwurde, ist die Aufgabe der Erfindung die Schaffung eines rück-Igekoppelten Entzerrers mit Entscheidungsfunktionen, der als

jEingangswert nur die Phase des empfangenen Signals auswertet.

Ein Empfänger der zweiten Bauart, der bereits im voranstehenden Teil der Beschreibung erwähnt wurde und für den der vorgeschlagene Entzerrer verwendet werden kann, wird nun anhand Fig. 5 beschrieben. In einem Digitaldatenübertragungssystem mit einem !solchen Empfänger sind der Sender und der tibertragungskanal !mit denen identisch, wie sie für einen Empfänger der ersten Bauart verwendet wurden. Siehe dazu wiederum die Fig. 1. Der Empfänger nach der zweiten Bauart gemäß Fig. 5 enthält im wesentlichen einen Phasendemodulator 44, den Entzerrer nach ,der vorliegenden Erfindung in Form des Blocks 45 und einen Decodierer 46, der wiederum dem Decodierer 21 von Fig. 1 entspricht. Der Phasendemodulator 44 ist herkömmlicher Bauart und kann z.B. dem entsprechen, der im französischen Patent 1 571 835 beschrieben ist. In Fig. 5 ist er in vereinfachter Form dargestellt. Das über den Kanal 2 gemäß Fig. 1 empfangene

FR 974 003

609835/0635

Signal wird über die Leitung 10 einem Modulator 47 zugeführt, der die Frequenz des empfangenen Signals in einen höheren Frequenzbereich transponiert und zwar mit Hilfe einer Hilfssinuswelle der Frequenz F, die von einem örtlichen Oszillator 48 abgegeben wird. Das Ausgangssignal des Modulators 47 wird dem Eingang eines Wellenformers 49 zugeführt, der das frequenztransponierte Signal beschneidet und damit eine Rechteckwelle abgibt, deren Pegelübergänge kennzeichnend sind für die Null-Durchgänge des empfangenen Signals. Das Ausgangssignal des Wellenformer^ 49 wird dem Eingang einer Taktwiedergewinnungseinrichtung 50 zugeführt, die Abtastimpulse mit der Abtastfolgefrequenz abgibt; die Breite jedes dabei abgegebenen Impulses gleicht ungefähr 1/F. Die Ausgangssignale des Wellenformers 49 und der Taktwiedergewinnungseinrichtung 50 und das Ausgangssignal eines Oszillators 51f der hochfrequente Zählimpulse abgibt und dessen Frequenz im wesentlichen gleich QF ist mit Q als Anzahl vorgegebener Phasenwerte, die der Träger zu den Abtastzeitpunkten einnehmen kann, werden den drei Eingängen eines UND-Glieds 52 zugeführt. Das Ausgangssignal vom Oszillator 51 wird des weiteren dem Eingang eines Binärzählers 53 zugeführt, der durch ein Steuersignal über eine Leitung 54 jeweils auf 0 gelöscht wird. Der Zählstand des Binärzählers 53 wird in ein Binärregister 55 übertragen und zwar über eine Anordnung 56 von UND-Gliedern, die unter Steuerung durch das Ausgangssignal des UND-Glieds 52 stehen. Der Inhalt des Registers 55, der die Phase θ des empfangenen Signals darstellt, ist über eine Leitung 56' abnehmbar. Beim Betrieb wird angenommen, daß der Zählstand des Binärzählers 53 durch das über die Leitung 54 geschickte Steuersignal auf O gelöscht wird, wenn der erste ins Positive führende Pegel-Übergang des frequenztransponierten Signals von dem Wellenformer 49 abgegeben wird. Das UND-Glied 52 gibt immer dann einen AusIeseimpuls ab, wenn ein Zählimpuls des Oszillators 51 mit dem ersten ins Negative führenden Pegelübergang des vom Block 49 abgegebenen frequenztransponierten Signals zusammenfällt und wenn der Abtastimpuls von der Taktgewinnungseinrichtung 50 ansteht. Der Ausleseimpuls öffnet die UND-Glieder in der Anordnung 56 und läßt FR 974 ÖO3

©09835/0635

damit den Zählstand des Zählers 53 ins Register 55 gelangen.Zu dieser Zeit hat der Zähler 53 die vom Oszillator 51 abgegebenen Zählimpulse aufgezählt und zwar eine Zeit lang, die zwischen dem ersten ins Positive führenden Pegelübergang und dem ersten ins Negative führenden Pegelübergang des frequenztransponierten Signals vom Block 49 verstrichen ist. Der Zählwert, der nun ins Register 55 überführt wird, ist kennzeichnend für die Phase θ_ο des empfangenen Signals. Für weitere Detailinformationen des Aufbaues und der Funktionen des Phasendemodulators 44, der nicht Gegenstand der vorliegenden Erfindung ist, soll auf das bereits vorerwähnte französische Patent 1 571 835 hingewiesen werden.

Der Wert θ der Phase des empfangenen Signals wird über die Leitung 56' dem Eingang des Entzerrers gemäß der vorliegenden !Erfindung zugeführt, der seinerseits die Schätzwerte & und § jder Komponenten des Signals über die Leitungen 57 und 58 abgibt. Diese Schätzwerte werden dann dem Decodierer 46 zugeführt, der über die Leitung 59 die Folge der wiedergewonnenen Bits abgibt. Der Decodierer 46 ist herkömmlicher Art und gibt Bitfolgen als Funktion der Werte & und $ ab. Die nachstehende Tabelle stellt 'einige Beispiele von Bitfolgen dar, die der Decodierer 46 als !Funktion der Schätzwerte £ und $ in einem Datenübertragungssystem mit Vierphasenmodulation abgibt. Damit soll jedoch keine Einschränkung fixiert sein. Es wäre z.B. sehr leicht möglich, Korrespondenztabellen zu benutzen, bei denen die Bitfolgen als Funktion von £ . und φ , zusätzlich zu δ und φ verfügbar gemacht werden.

£_Q #_o Ausgangssignal

des Decodierers 46

	+1	+1
	-1	+1
	-1	-1
	+1	-1
FR 974 003

11 0 1 0 0 10

-689835/063S

Der Entzerrer der vorliegenden Erfindung, wie er in Fig. 6 dargestellt ist, soll nun in Einzelheiten beschrieben werden. Dabei wird vorerst bezug genommen auf das Vektordiagramm gemäß Fig. 3_r um auch hier wiederum das Verständnis zu fördern.

ist das empfangene Signal, OE das gesendete Signal und ER das Verzerrungssignal, das für alle aufgetretenen Verzerrungen stellvertretend steht. Die Komponenten dieser Vektoren sind u und ν , χ und y und Au und Δν. Die Beziehungen zwischen diesen einzelnen Komponenten sind nach den Gleichungen (7) und (8) ge-j geben. Durch Ersatz von u , ν , x_Q und y_Q in den Gleichungen (7) und (8) durch die Werte in den Gleichungen (3), (4), (5) und (6) wird aus den Gleichungen (7) und (8);

Xcos θ_ο = cos a_Q + Au_Q (19) !

Xsin θ_ο = sin a_Q + Av_Q (20) j

!Durch Kombination der Gleichungen (19) und (20) ergibt sich:

i ;

!sin 9_Q cos α - cos θ sin α = Δν cos θ - Au sin θ (21) Dies kann geschrieben werden als:

sin (θ_ο - α_ο) = Δν_ο cos θ_ο - Au_Q sin θ_ο (22)

In der Gleichung (22) ist offenbar, daß der Phasenfehler (θ_ο - a_Q), der vom Wert θ der Phase des zur Abtastzeit t empfangenen Si-Ignals subtrahiert werden muß, um den Wert α der Phase des zur jAbtastzeit t_Q gesendeten Signals zu erzielen, allein aus den Werten θ_ο, Au_Q und hv_Q bestimmt werden kann. Der Weg, mittels dessen der Entzerrer gemäß Fig. 6 den Wert α aus dem Wert θ ι ³³O ο

Ües empfangenen Signals gewinnt, wird nun unter Verwendung jder Gleichung (22) beschrieben.

FR 974 003

Der Wert Q_Q, den der Phasendemodulator 44 gemäß Fig. 5 abgibt und der die Phase des zum Abtastzeitpunkt t empfangenen Signals angibt, wird über eine Leitung 56' einer Recheneinheit CU zugeführt. Im Beispiel gemäß Fig. 6 enthält diese Recheneinheit CU einen Konverter 60 zur Unwandlung von θ in sin θ und cos θ

ο ο ο

und eigentliche Rechenmittel 63. In einer Ausführungsform der Erfindung besteht der Konverter 60 aus einem binären Festwertspeicher, der eine UmwandlungstabeHe enthält. Die Verwendung von Speichern für solche Zwecke ist wohlbekannter Stand der Technik. Die binärcodierten Werte von cos 9_Q und sin Q_Q werden vom Konverter 60 abgegeben und über Ausgangsleitungen 61 und 62 den Rechenmitteln 63 zugeführt; parallel dazu sind die Vorzeichen der'. Funktionen, "Sign cos θ_ο" und "Sign sin 6_o"_süber Leitungen 64 und 65 für abwägende Koeffizienteneinstellungen gemäß Fig. 7 verfügbar. Die Rechenmittel 63 umfassen einen ersten BinärmultipIizierer 66, deren ein Eingang mit der Leitung 61 verbunden ist, und einen zweiten Binärmultiplizierer 67, deren ein Eingang mit der Leitung 62 verbunden ist, sowie einen Binärsubtrahierer 68, dessen + und -Eingänge von den Ausgängen der Multiplizierer 66 und 67 gespeist werden. Im Beispiel sind die Multiplizierer 66 und 67 konventionelle Serien-Parallel-Multiplizierer, deren Eingängen einerseits die binärcodierten Werte von cos θ und sin θ vom Konverter 60 parallel zugeführt werden. Der Subtrahierer 68 möge ein herkömmlicher Seriensubtrahierer sein.

Das Ausgangssignal der Recheneinheit CU, welches das Ausgangssignal des Subtrahierers 68 ist, gelangt über eine Leitung 69 zum Eingang eines Konverters 70, der den aresin des Eingangssignals abgibt. Dieser Konverter 70 kann ebenfalls aus einem j Festwertspeicher mit einer Umwandlungstabelle bestehen. Das j Ausgangssignal des Konverters 70 wird dem -Eingang eines Binärsubtrahierers 71 zugeführt, dessen +Eingang andererseits den Wert θ über die Leitungen 56'und 72 empfängt. Das Ausgangssignal ,dieses Subtrahierers 71 gelangt über eine Leitung 73 zum Eingang

FR 974 003

I98-35/063S

einer Entscheidungseinheit DM und über eine Leitung 75 zur Einstellung der abwägenden Koeffizienten gemäß Fig. 7. Entsprechend Fig. 6 enthält die Entscheidungseinheit eine Entscheidungslogik 74, deren Eingang mit der Leitung 73 verbunden ist, und einen Decodierer 77, der noch beschrieben wird und dessen Eingang über die Leitung 76 mit dem Ausgang der Entscheidungslogik 74 verbunden ist. Der Ausgang der Entscheidungslogik 74 führt parallel dazu, über eine Leitung 78 zu den Einstellkreisen gemäß Fig. 7. Die Entscheidungslogik 74 wird noch im Zusammenhang mit Fig. 8 näher erläutert. Die Ausgänge der Entscheidungseinheit DM, die gleich den Ausgängen des Decodierers 77 sind, sind über Leitungen 79 und

80 mit den Eingängen eines komplexen kreuzgekoppelten Entzerrers

81 verbunden. Im Entzerrer 81 führt die Leitung 79 zum Eingang der angezapften Verzögerungsleitung 82 mit N Grundgliedern mit je einer Verzögerung T. Eine Möglichkeit ist die, daß die Verzögerungsleitung 82 aus einem herkömmlichen digitalen Schieberegister besteht. Die N Abgriffe sind mit jeweils dem ersten Eingang von N. Binärmultiplizierern 83-1, ..., 83-N verbunden, deren zweiten Eingängen Koeffizienten C₁, ..., C_n zugeleitet werden. Die Ausgänge dieser Multiplizierer 83-1, ..., 83-N sind mit den N Eingängen eines digitalen Addierers 84 verbunden, der z.B. aus einem Digitaladdierer besteht, wie er in digitalen Filtern üblich ist. Zusätzlich dazu sind die N Abgriffe der Verzögerungsleitung 82 mit den ersten Eingängen von N Binärmultiplizierern 85-1, ..., 85-N verbunden, deren zweiten Eingängen abwägende Koeffizienten D₁, ...,D_n zugeführt werden. Die Ausgänge dieser Multiplizierer 85-1, ..., 85-N sind mit den N Eingängen eines Digitaladdierers 86, der dem Addierer 84 identisch angeordnet ist, verbunden.

Die Leitung 80 führt zum Eingang einer Verzögerungsleitung 87, die wiederum der Verzögerungsleitung 82 mit N Abgriffen identisch aufgebaut ist. Die Verzögerungsleitung 87 ist mit den ersten Eingängen von N Binärmultiplizierern 88-1, ..., 88-N verbunden, j deren Eingängen abwägende Koeffizienten C₁, ..., C„ zugeführt

FR 974 ÖÖ3

werden. Die Ausgänge dieser Multiplizierer 88-1 bis 88-N sind mit den N Eingängen eines Digitaladdierers 89 verbunden, der wiederum mit den Addierern 84 und 86 vergleichbar ist. Des weiteren sind die N Abgriffe der Verzögerungsleitung 87 mit den ersten Eingängen von N Binärmultiplizierern 90-1, ..., 90-N verbunden, deren zweiten Eingängen abwägende Koeffizienten D., ..., D_n zugeführt werden. Die Ausgänge der Multiplizierer 90-1, ..., 90-N führen zu N Eingängen eines Digitaladdierers 91, der im Aufbau den Addierern 84, 86 und 89 entspricht. Die Werte der abwägenden Koeffizienten C₁, ..., C_n und D., ..., D_n werden von Schaltkreisen abgegeben, die in Fig. 6 nicht dargestellt sind und die noch anhand der Fig. 7 beschrieben werden sollen. Die Ausgangssignale der Addierer 84 und 91 sind mit den beiden +Eingängen eines Binäraddierers 92 verbunden, dessen Ausgang wiederum über eine Leitung 93 mit dem zweiten Eingang des bereits genannten Multiplizierers 67 verbunden ist. Die Ausgänge der Addierer 86 und 89 sind entsprechend mit den - und +Eingängen eines Binärsubtrahierers 94 verbunden, dessen Ausgang über die Leitung 95 zum zweiten Eingang des ebenfalls bereits genannten Multiplizierers 66 führt.

!Die Funktionen dieses Entzerrers nach der vorliegenden Erfindung sollen nun bei der Entscheidungslogik 74 beginnend beschrieben werden. Die Entscheidungslogik 74, die im einzelnen noch anhand der Fig. 8 beschrieben werden soll, gibt über die Leitung 76 einen Schätzwert α der Phase des gesendeten Signals zu dem Zeitpunkt t ab. Dieser Schätzwert wird dem Decodierer 77 zugeführt, der die Komponenten £_Q und y\ in kartesischen Koordinanten über die Leitungen 79 und 80 abgibt. Der Decodierer 77 besteht aus konventionellen Schaltkreisen; die nachfolgende Tabelle zeigt die Zusammenhänge zwischen S_Q, £_Q und §_Q an. Die in der Tabelle angegebenen Werte gelten für ein übertragungssystem, bei dem die Phase des gesendeten Signals vier vorgegebene Werte zu den einzelnen Abtastzeiten annehmen kann.

FR 974 003

609835/8&3S

7Γ/4	+1	+1
3ir/4	mm Ί	+1
5tt/4	-1	-1
7TT/4	+1	-1

Die Werte der Komponenten ic und $ werden über die Leitungen 79 und 80 dem komplexen kreuzgekoppelten Entzerrer 81 zugeführt. Dieser ist der Anordnung nach identisch mit dem kreuzgekoppelten Entzerrer 43, der in Verbindung mit Fig. 4 beschrieben wurde. ι Die entsprechenden Signale werden hier ebenfalls eingegeben, | und die Näherungswerte Xu und Xv der Komponenten des Vektors ER" gemäß Fig. 4 werden am Ausgang des Entzerrers 81 abgegeben, j |Diese Äusgarigswerte werden über die Leitungen 93 und 95 den ; jEingängen der Rechenmittel 63 zugeführt, die ihrerseits abgeben: '

j ; ■

\ Xu cos θ ~ Xu sin θ (23)

!Da entsprechend Gleichung (22)

! Δν_ο cos θ_ο - Au₀ sin 0_Q = sin (θ_ο - a_Q) (24)

ist, kann Av_Q und Au_Q in Gleichung (24) durch die Näherungswerte Ä_Vq und A_Uq ersetzt werden; danach ist der Ausdruck (23) gleich sin (Θ - α ) aufzufassen, worin α ein Näherungswert von α ist: Daher ergibt sich:

sin (θ_ο - a_Q) = Xv₀ cos θ_ο - Xu_Q sin Q_Q (25)

Der mit Hilfe der Rechenmittel 63 ermittelte Wert sin (Θ - α ) wird über die Leitung 69 dem zweiten Konverter 70 zugeführt, der den Wert tö_Q - α ) abgibt. Dieser Wert wird vom Wert θ mittels des Substrahierers 71 abgezogen, der seinerseits den

FR 974 003

609835/Q63S

Wert α verfügbar macht. Der Näherungswert α des Wertes α der zu der Abtastzeit t übertragenen Signalphase wird über die Leitung 73 der Entscheidungslogik 74 zugeführt. Die Aufgabe dieser Logik ist die Abgabe eines Schätzwertes α der Signalphase des zu dem Abtastzeitpunkt t übertragenen Signals aus dem Näherungswert α . Generell kann dieser Schätzwert durch Vergleich von α mit sämtlichen möglichen α. bestimmt werden, wobei α. sämtliche möglichen Phasenlagen des gesendeten Signals zu den AbtastZeitpunkten darstellt; der dem Näherungswert cc' am nächsten kommende diskrete Wert α. ist festzustellen. Der so ausgewählte Wert & wird dann als festgestellter Schätzwert der Phase des übertragenen Signals betrachtet. Der Schätzwert S wird über die Leitung 76 dem Decodierer 77 zugeführt, der die Komponenten £_Q und f_Q j ] daraus ableitet und den Eingängen des kreuzgekoppelten Ent- | zerrers 81 zuführt. Die Komponenten & und φ werden parallel dazu über Leitungen 57 und 58 den Eingängen des Decodierers 146 gemäß Fig. 5 zugeführt, der die Folge zu empfangender j !Bits daraus ableitet. Es ist zu beachten, daß diese Bitfolge !ebenso direkt aus den Werten S abgeleitet werden könnte. Ent-

! O

!sprechend der dargestellten Ausführung wird auf bequeme Weise !die wiederzugebende Bitfolge aus den Werten £ und $ abgeleitet, wobei diese Werte am Ausgang des Decodierers 77 zur Verfügung stehen. Es ist ebenfalls darauf hinzuweisen, daß in gewissen Fällen die Entscheidungseinheit DM nicht mit der 'Entscheidungslogik ausgebildet sein muß, die jeweils den !Schätzwert von α abgibt, und mit einem Decodierer, der die iKomponenten £ und f zur Verfügung stellt. Wenn z.B. die Phase |des gesendeten Signals zu den einzelnen Abtastzeitpunkten einen der vier Werte π/4, 3ir/4, 5ττ/4, 7π/4, d.h. δ , # = + 1, annehmen kann, dann ließen sich die Werte £ und # direkt durch Bestimmung des Quadranten, in dem der Näherungswert α gerade liegt, ermitteln. Wenn ο < α < ττ/2, dann ist ^δο ⁼ $o ^{= lm Dies}es Ergebnis ließe sich durch einfache logische Schaltkreise bestimmen.

FR 974 003

609335/0636

Die Recheneinheit CU kann z.B. die Form einer sogenannten
CORDIC-Einrichtung annehmen, wie sie in der Arbeit "The CORDIC

Trigonometrie Computing Technique" von Voider in IRE Transactions
on Electronic Computers, September 1959, Seiten 330 bis 334
beschrieben wurde. Die CORDIC-Einrichtung ist eine spezielle
Recheneinheit, die für die eingegebenen Werte X, Y und λ die
folgende Größe errechnet:

Q = k (X cos λ - Y sin λ )
Darin ist k eine Konstante.

Wenn bei der vorliegenden Erfindung die Werte 2iu , Δν und θ
einer CORDIC-Einheit zugeführt würden, ergäbe sich an deren
Ausgang der Wert:

aV_q cos θ_ο - δ\ι_ο sin θ_ο !

Dies ist entsprechend Gleichung (22) gleich sin (6_Q - α ).

Anschließend an die Beschreibung des allgemeinen Aufbaues des

Entzerrers nach der vorliegenden Erfindung gemäß Fig, 6 wird i

nun das Verfahren beschrieben, nach dem die Werte der abwägenden ;

Koeffizienten C., ..., C_n und D₁, ..., D eingestellt werden j

können, um die Wirkungsweise des Entzerrers kontinuierlich zu j

optimieren. Mit anderen Worten: Der Wert von α soll so nah j

wie möglich dem Wert α der Phase des übertragenen Signals ge- j

nähert werden. ;

Angenommen, daß die Werte der abwägenden Koeffizienten unsauber ;

eingestellt wären. Zum Zwecke der Berechnung des entsprechenden j

Fehlers, der dem Koeffizienten D. mit i = 1, 2, ...,N anhaftet, j

ist es bequem, den Wert ·

(dx_Q sin θ_ο - dy_o cos Q_Q) (26) I

mit !

FR 974 003

6Q9835/0S35

(x__± cos θ_ο + ?__± sin θ_ο) (27)

zu korrelieren, wobei dx und dy die Differentiale der Komponen-

oo

ten χ und y des übermittelten Signals sind, welche die χ und y anhaftenden Fehler als Ergebnis unsauberer Einstellung der Koeffizienten sind.

Eine solche Korrelation wird üblicherweise geschrieben als:

(dx_Q sin 0_Q - dy cos Q_Q) (x_. cos Q_Q + f__± sin Q_Q) (28)

Der waagerechte Strich kennzeichnet den zeitlichen Durchschnitt des Produktes der beiden Klammerausdrücke.

Im Zusammenhang mit dem Vektordiagramm gemäß Fig, 3 wurden die Gleichungen (7) und (8) betrachtet, die hier noch einmal angegeben werden sollen:

^uo ^{= x}o ⁺ *^uo
^vo ^{= y}o ^{+ Δν}ο

Dafür kann geschrieben werden:

^xo ^{= u}o -

- ^Δνο

Wenn für die Ausdrücke in den Gleichungen (7¹) und (8¹) die Differentiale geschrieben werden, ergibt sich:

- d(Au_o) (29)

^dyo ^{β dv}o "

Wenn die Komponenten u und ν des empfangenen Signals unabhängig vom Wert der abwägenden Koeffizienten sind, sind du_Q = O und dv_Q =<j>

FR 974 003

609835/0835

Die Gleichlangen (29) und (30) reduzieren sich dann auf:

dx_o = -d(Au_o) dy_o = -d(Av_o)

(31)
(32)

Da die Differentiale d(Au_Q) und d(Av_Q) für die Fehler stehen, die die Komponenten des Vektors Ek beeinflussen, die durch den kreuzgekoppelten Entzerrer 77 abgegeben werden, kann geschrieben werden:

d(Au_o) = S_-1 ä(Av_Q)

dx_o = -

oder:

J₁

^dCN -

^dc

i ⁺ y-i ^dDi>

(33) (34)

(33¹) (34·)

(35)

J₁

^dD

i - U ^dci⁾

(36)

Wenn in (28) dx_Q und dy_Q durch ihre Größen in den Gleichungen (35) und (36) ersetzt werden, dann wird die Korrelation (28) zu

(dx_o sin θ_ο -dy_o cos θ ) (S_-1 cos 9_Q + $__± sin θ ) =

₁ dc_± +

do_±g -sin e_o -

cos e

cos

(37)

FR 974 003

603835/0635

Oa die Werte x__± und yV^ als Zufallswerte aufzufassen sind, sind nur die Ausdrücke x__± χ__± and $__± y__± im zweiten Teil der Gleichung (37) von Null verschieden. Wenn weiter angenommen wird, laß

£_i &_i = #_£ Y^₁ = K = positive Konstante, läßt sich die Gleichung (37) vereinfachen zu:

(dx„ sin Q_n - dy cos θ ) (x . cos θ + ν" . sin θ ) = - K dD. (38] ο ο ο ο "*i ο —i ο i

intsprechend ergibt sich:

(dx sin Q - dy cos θ ) (S . sin θ - φ. cos θ ) = - K dC. (39] ο ο -*ο ο -χ ο ^Λ'-χ ο χ

Entsprechend (5) und (6)läßt sich schreiben:

dx_o = - sin ct_o da_o (40)

dy_Q = cos a_o da_Q (41)

Wenn keine Auswertungsfehler vorliegen, das heißt, daß a_Q = S , dann können die Gleichungen (40) und (41) geschrieben werden als:

dx_Q = - sin a_Q da_Q

dy„ = cos 6L da„

O OO

Die Gleichungen (38) und (39) werden dann:

kdD_± = (χ__± cos θ₀ + $__± sin Q_Q) cos (0_Q - δ_ο) da_Q (42)

kdC_±

_± = (X_-1 sin θ_ο - ^__± cos Q_Q) cos (Q_Q - &_Q) da_Q (43)

FR 974 003

609835/083S

Die Größen dC. und dD., die die den Koeffizienten C. und D. anhaftenden Fehler darstellen, stehen ebenfalls stellvertretend für Werte, um die die Koeffizienten zu verändern sind, um eine einwandfreie Einstellung zu erzielen.

Die Gleichungen (42) und (43) bestimmen das Koeffizienteneinstellungsverfahren. Die Werte dC. und dD. können direkt entsprechend (43) und (42) gewonnen werden. Alles was dazu nötig ist, ist auf herkömmliche Weise die Vorkehrung einer Einrichtung zur Bereitstellung der Differenz (Θ - S), ein Konverter zur Gewinnung von cos (Θ -S), eine Einrichtung zur Bestimmung des Wertes von

da aus da = a - S, ein Satz von Multiplizierern und Addierern, ο ο ο ο

die so angeordnet sind, daß sie die Produkte der Ausdrücke unter den horizontalen Linien in den Gleichungen (42) und (43) abgeben, zwei Digitalintegratoren zur Bildung des zeitlichen Mittels aus diesen Produkten und Einrichtungen zur Variierung der Werte von C. und D. um die Werte dC. und dD..

Praktisch kann dazu eine sogenannte Null-Zwangseinstellung verwendet werden. Eine solche Lösung, die nur die Vorzeichen der Ausdrücke (42) und (43) beachtet, ist in folgenden Arbeiten beschrieben:

"Technique for Adaptive Equalization of Digital Communication Systems" von Lucky, im Bell System Technical Journal, Februar 1966 Abschnitt IV, Seiten 255 bis 286 und

¹¹A Simple Adaptive Equalizer for Efficient Data Transmission" von Hirsch und Wolf, in Wescon Technical Papers, Teil IV, 1969.

Diese Lösung benutzt die Variierung der Werte C. und D. als Funktion der Vorzeichen der Größen dC. und dD..

Aus den Gleichungen (42) und (43) ergeben sich:

FR 974 003

609835/0635

mm J^ "*·

sign (dD.) = (44)

sign (£ . cos θ + φ . sin θ ) sign I cos (Θ_Λ - α )j sign (da )

""X O ""X O -* w. Q O O

sign (dC_±) = (45)

sign (£_. sin θ_ - $ . cos θ_) sign Γ cos (θ - a )"[ sign (da )

™X O *""X O ·· O O *· O

Es läßt sich "sign Ld(D₁ + C)J" und "sign [ d(D. - C)J" anstelle von "sign (dD.)" und "sign (dC₁)" verwenden. Dann ergibt sich:

ign [^d(D₁ + C₁)] = (46)

sign^cos(e_o-a_o)*j sign [(S_-1-^_-1) cos θ + (S_-1+ #.)sin θ Ί sign (da_Q)

sign Td(D. - C₄)I = (47)

signfcos (e_Q-S_o)l signP(S_₁+^_.) cos θ +($_.-£_.) sine "j sign (da )

Praktisch	cos (θ	gilt: -tt/2 < (θ	+ Gi)] -	O " S	o>	< + π/2;	das Vorzeichen	dann reduzieren
von	ο - δο> ist in	~ ^_i) cos 0O	diesem	Bereich positiv.
Die	Gleichungen (46) und		(47)	lassen sich	+ f-±) sin θ! sign (daQ)
sign	[d(Dl	- C1)] -
sign	t<*-i	+ (Z-	i
und
sign	[d(Dl

jsign ^(δ__± + 5__±) cos θ_ο + (?__± - δ__±) sin 6_Q1 sign (da_Q) FR 974 003

609835/0835

Die Gleichungen (48) und (49) definieren das Einsteilverfahren für die abwägenden Koeffizienten auf der Grundlage der Null-Zwangseinstellung.

In Fig. 7 ist als Beispiel eine Ausführung der Koeffizienten-Einstellungseinrichtung dargestellt, die die nach (48) und (49) definierte Null-Zwangseinstellung verwendet. Um die nachfolgende Beschreibung dieses Ausführungsbeispiels zu vereinfachen, soll angenommen werden, daß die Phase des übertragenen Signals vier vorgegebene Werte annehmen kann und daß S_-^J_-. = + 1 ist. Ebenfalls zur Vereinfachung der Darstellung sind nur die Einstellkreise für ein Koeffizientenpaar wie z.B. C, und D. in Fig. 7 dargestellt. Die Bedingung S_-., J_-. = + 1 modifiziert die Gleichungen (48) und (49).

Wenn S_-1 - J_-1 = O ist, ergibt sich;

sign [ (S_-1 - J_-1) cos Q_Q + (S_-1 + J_-1) sin ensign (da_Q) =

sign (S_-1) sign (sin θ_ο) sign (da ) (50)

Sign Γ (t . + J .) cos Q_n + (J . - S .) sin θ ~| sign (da ) = I fc· ~x —χ ο —χ —χ oj ο

(f-±) sign (cos Q_Q) sign (da_Q) (51)

S_-1 + J_-1 = O ist, ergibt sich:
j

pign [ (S_-1 - J_-±) cos B_Q + (S_-1 + J_±) sin Θ_Ο1 sign (da_Q) =

i ·

feign (S_-1) sign (cos Q_Q) sign (da_Q) (52)

S__± + J_-1) cos Q_Q + (J_-1 - S_-1) sin θΐ sign (da_Q) = |iign (J_-1) sign (sin Q_Q) sign (da_Q) (53)

FR 974 003

609835/0635

Es sollen nun Einrichtungen zur Abgabe "sign Γ el (D. + C)I " und d(D. - C.)J" entsprechend Gleichungen (48) und (49) beschrieben werden unter Verwendung der Gleichungen (50) bis (53).

Die i-ten Abgriffe der Verzögerungsleitungen 82 und 87 sind mit

■i

den beiden Eingängen eines Antivalenz-ODER-Glieds 96 verbunden, dessen Ausgang direkt mit dem ersten Eingang zweier UND-Glieder 97 und 99 verbunden ist. Der Ausgang des Antivalenzgliedes 96 ist des weiteren über einen Inverter I mit dem ersten Eingang zweier weiterer UND-Glieder 98 und 100 verbunden. Die zweiten Eingänge der UND-Glieder 97 und Iqo sind mit der Leitung 65 aus Fig. 6 verbunden, die zweiten Eingänge der UND-Glieder 98 und 99 dagegen mit der Leitung 64 aus Fig. 6, Die Ausgänge der UND-Glieder 97 und 98 sind mit den Eingängen eines ODER-Glieds 101 verbunden. Die Ausgänge der UND-Glieder 99 und 100 sind mit iden Eingängen eines ODER-Glieds 102 verbunden. Der Ausgang des ODER-Glieds 101 führt zu einem Eingang eines Antivalenz-Inver-I ters 103, dessen anderer Eingang mit dem i-ten Abgriff der Ver- \ zögerungsleitung 87 verbunden ist. Der Ausgang des ODER-Glieds • 102 führt zu einem Eingang eines weiteren Antivalenz-Inverters 104, dessen anderer Eingang mit dem i-ten Abgriff der Verzöigerungsleitung 82 verbunden ist. Die Ausgänge der Antivalenz- : Inverter 103 und 104 sind jeweils mit dem ersten Eingang eines 'Paares von Antivalenz-ODER-Gliedern 105 oder 1Ο6 verbunden, deren zweite Eingänge mit dem Ausgang eines Binärsubtrahierers 107 verbunden sind, dessen + und -Eingänge über die Leitungen 75 und 78 von Fig. 6 gespeist werden. Die Ausgänge der Antivalenz-ODER-Glieder 105 und 106 sind mit dem Eingang je eines zweier Digitalintegratoren 108 und 109 verbunden, die im Ausführungsbeispiel aus zwei umkehrbaren Binärzählern bestehen. Die Ausgänge dieser Digitalintegratoren sind mit dem Eingang je eines zweier umkehrbarer Zähler 110 und 111 verbunden. Der Ausgang des Zählers 110 führt zu einem +Eingang eines Binäraddierers 112,- dessen anderer +Eingang mit dem Ausgang des Zählers 111 verbunden ist. Der Ausgang des Zählers 111 ist des weiteren zum -Eingang eines

FR 974 003

60 9835/0635

Binärsubtrahierers 113 geführt, dessen +Eingang mit dem Ausgang des Zählers 110 verbunden ist. Die Ausgänge der beiden Blöcke 112 und 113 führen zu je einem Durch-Zwei-Teiler 114 bzw. 115. Der Ausgang des Teilers 114 führt zum zweiten Eingang der beiden Multiplizierer 85-i und 90-i gemäß Fig. 6; der Ausgang des Teilers 115 ist dagegen mit dem zweiten Eingang der Multiplizierer 83-i und 88-i gemäß Fig. 6 verbunden. Praktisch können die Durch-Zwei-Teiler 114 und 115 einfach aus einem Binärregister bestehen. Die Teilung durch zwei wird durch bekannte Verschiebung des Registerinhalts um eine Position nach den niedrigstelligen Bits hin durchgeführt.

Nun sollen die Funktionen der Schaltkreise gemäß Fig. 7 erläutert werden. Die Schätzwerte St . und $. sind an den i-ten Abgriffen der Verzögerungsleitungen 82 und 87 verfügbar und werden mittels des Antivalenz-ODER-Glieds 96 verglichen. +1 oder -1 sollen als £ . und $_. für jeweils einen hohen oder einen abgesenkten Pegel an den Abgriffen stehen.

Wenn &_. - $ . = O ist, dann ist der Ausgang des Antivalenz-ODER-Glieds 96 auf dem abgesenkten Pegel, so daß die UND-Glieder 97 und 99 gesperrt sind, wohingegen die UND-Glieder 98 und 100 durchlässig sind. Die über die Leitung 64 ankommende Information "sign (cos θ )" gelangt zum Eingang des Antivalenz-ODER-Inverters 103 über das UND-Glied 98 und das ODER-Glied 101. Angenommen, daß "sign (cos θ )" auf dem abgesenkten oder auf dem angehobenen Pegel ist; je nachdem, ob sign (cos θ ) positiv oder negativ ist. Der Antivalenz-Inverter 103, dessen einem Eingang die Information "sign (?_<)" zugeführt wird, d.h., ein angehobener oder ein abgesenkter Pegel, je nachdem, ob f_^ - +1 oder -1 ist, gibt das Produkt "sign-(^_-1) sign (cos θ_ο)" ab· Das Vorzeichen "sign" dieses Produktes wird dargestellt durch einen abgesenkten Pegel oder einen angehobenen Pegel, je nachdem, ob das Produkt positiv oder negativ ist. Das "sign (d a_Q) " wird als Vorzeichenausgangssignal des Subtrahierers 107 gewonnen, dessen + und -Eingängen die Werte

FR 974 003

609835/0635

α und δ zugeführt werden. Der Subtrahierer 107 errechnet die Differenz (α - Ü_Q) , die als d a_Q angenommen wird. Der Vorzeichenausgangspegel des Subtrahierers 107 wird einen abgesenkten oder einen angehobenen Pegel annehmen; je nachdem, ob die Differenz negativ oder positiv ist. Das Produkt "sign (f_^) sign (cos Q_Q)" und die Information "sign (d α )" werden zusammen im Antivalenz-ODER-Glied 105 multipliziert, wobei das Produkt "sign (?__i) sign (cos θ ) sign (da )" gebildet wird.

Dieses letztgenannte Produkt wird dem Digitalintegrator 108 zugeführt, der die Information "sign £d(D. + C.)^J" entsprechend den Gleichungen (48) und (50) bildet. Diese Information wird zur jeweiligen Nachstellung des Wertes (D. + C.), der im umkehrbaren Zähler 110 gespeichert ist, benutzt. In ähnlicher Weise wird die Information "sign [ dCD. - Cj)]J" dem Integrator 109 zugeführt und dient zur Nachstellung des Wertes (D. - C.) im umkehrbaren Zähler 111.

Wenn &_^ + £__± = 0 ist, erscheinen "sign [^(D₁ + 0_±Γ| " und "sign Γα (D. - C. )Ί " an den Ausgängen der Digitalintegratoren 108 und 109. Diese Ergebnisse werden durch

Anwendung der Gleichungen (52) und (53) ermittelt« Die Werte (D. + C.) und (D. - C.), die in den Zählern 110 und 111 gespeichert stehen, werden den Eingängen des Addierers 112 zugeführt, der daraus den Wert 2D.bildet. Dieser Wert 2D. wird dem Eingang des Durch-Zwei-Teilers 114 zugeführt, der nach Division den abwägenden Koeffizienten D. zur Verfügung stellt, der seinerseits dem zweiten Eingang der Multiplizierer 85-i und 90-i zugeführt wird. Die Werte (O^ + C_±) und (D₁ - C_±) werden des weiteren dem + und -Eingang des Subtrahierers 113 zugeführt, der an seinem Ausgang den Wert 2C. abgibt. Dieser Wert wird dem Eingang des Durch-Zwei-Teilers 115 zugeführt, der daraus den abwägenden Koeffizienten C. bildet, der seinerseits dem zweiten Eingang der Multiplizierer 83-i und 88-i zugeführt wird.

FR 974 003

609835/0635

Wie erwähnt, enthält die Fig. 7 nur die Einstellkreise für ein einziges Koeffizientenpaar C. und D.. Praktisch werden die Werte sämtlicher Koeffizienten laufend auf den neusten Stand gebracht. Die Schaltkreise gemäß Fig. 7 müssen entsprechend oft wiederholt vorgesehen werden, so daß der Berechnung sämtlicher äquivalenten Paare Genüge getan werden kann. Andererseits könnten auch die Schaltkreise gemäß Fig. 7 zeitmultiplex verwendet werden, um die Koeffizientenpaare zeitlich aufeinanderfolgend zu korrigieren.

Ih Fig. 8 ist als Beispiel eine Digitalausführung der Entscheidungslogik dargestellt, die in Fig. 6 als Block 74 enthalten ist. Aus Vereinfachungsgründen soll im folgenden angenommen werden, daß die Phase des übermittelten Signals wiederum einen von vier Bezugswerten a^ mit j = 1, 2, 3, 4 annehmen kann. Wie bereits erläutert, ist die Grundaufgabe der Entscheidungslogik 74 der Vergleich des Näherungswertes α vom Subtrahierer 71 mit sämtlichen möglichen Werten a^ und das Auswählen des α nächsten α .ι -Wertes. Der ausgewählte Wert ergibt den Schätzwert oL des

! ³ λ,

Wertes « der Phase des übermittelten Signals, Der Wert <x_Q wird

iüber die Leitung 73 dem +Eingang eines Binärsubtrahierers 116 zugeführt, dessen -Eingang aufeinanderfolgend über eine Leitung 1117 die Werte α. mit j=l, 2, 3, 4 zugeführt werden, die im j -J

j Speicher 118 stehen. Der Subtrahierer 116 gibt aufeinanderfolgend die Werte δ. = j α - α.{ mit j = 1, .,., 4 ab, wobei die !beiden senkrechten Striche den absoluten Wert der Differenz

;(α_ο - α.) für δ. bezeichnen. Die Werte S₁, δ₂, δ₃ und δ₄ werden :aufeinanderfolgend dem Eingang einer Verzögerungsleitung 119 mit drei Grundzellen zugeführt, deren jede eine Verzögerung τ aufweist; τ ist das Zeitintervall zwischen dem Auftreten von ■ zwei aufeinanderfolgenden Werten δ. am Ausgang des Subtrahierers 116. Die Verzögerungsleitung 119 hat vier Abgriffe mit τ Abstand. Der erste Abgriff ist der am Ausgang der Verzögerungsleitung und ist mit den +Eingängen von drei Binärsubtrahierern 120, 121, 122 verbunden, deren -Eingänge mit dem zweiten, dritten und vierteil Abgriff der Verzögerungsleitung 119 verbunden sind. Der zweite

FR 974 003

€09835/0835

und dritte Abgriff führen des weiteren zu den + ,und -Eingängen eines Binärsubtrahierers 123. Die zweiten und vierten Abgriffe führen zum + und -Eingang eines Binärsubtrahierers 124, wohingegen der dritte und vierte Abgriff mit dem + und -Eingang eines Binärsubtrahierers 125 verbunden sind. Die Ausgänge der Subtrahierer 120, 121 und 122 sind mit drei Eingängen eines UND-Glieds 126 verbunden. Der Ausgang des Subtrahierers 120 ist des weiteren über einen Inverter I mit einem der Eingänge eines UND-Glieds 127 verbunden, dessen andere beiden Eingänge mit den Ausgängen der Subtrahierer 123 und 124 verbunden sind. Die Ausgänge des Subtrahierers 121 und 123 sind über ein Paar von Invertern I mit zwei der Eingänge eines UND-Glieds 128 verbunden, dessen dritter Eingang direkt mit dem Ausgang des Subtrahierers 125 verbunden ist. Die Ausgänge der Subtrahierer 122, 124 und 125 sind über drei Inverter I mit den drei Eingängen eines UND-Glieds 129 verbunden.

per Ausgang des Speichers 118 ist des weiteren über eine Leitung j 130 mit dem Eingang einer angezapften Verzögerungsleitung 131 !verbunden, die der Verzögerungsleitung 119 identisch aufgebaut ist. Der erste, zweite, dritte und vierte Abgriff der Verzögerungsleitung 131 sind jeweils mit dem ersten Eingang je eines von vier UND-Gliedern 132, 133,134 und 135 verbunden. Die Ausgänge der UND-Glieder 126 bis 129 sind jeweils mit je einem zweiten Eingang der UND-Glieder 132 bis 135 verbunden. Die Ausgänge der UND-Glieder 132 bis 135 führen zu den vier Eingängen | eines ODER-Glieds 136, dessen Ausgang den Ausgang der Entscheijdungslogik 74 bildet und über die Leitung 76 entsprechend Fig. weitergeführt ist. j

i ■ . ■ ■

jDie Funktionen der Entscheidungslogik 74 gemäß Fig. 8 sollen !nun beschrieben werden. Die vorerwähnten Größen δ., δ₂, δ- und ;δ* werden aufeinanderfolgend dem Subtrahierer 116 entnommen und jdem Eingang der Verzögerungsleitung 119 zugeführt. Die Ausgänge jder UND-Glieder 126 bis 129 werden durch herkömmliche, in der 'Figur nicht dargestellte Schaltmittel gesperrt, bis der erste

FR 9 7 4" 003

60983S/0S36

Wert δ. am Ausgang der Verzögerungsleitung 119 austritt, wobei die Größen δ₂, δ₃ und δ. am zweiten, dritten und vierten Abgriff anstehen. Aufgrund der voranstehend beschriebenen Verbindungen zwischen den Abgriffen der Verzögerungsleitung 119 und den Eingängen der Subtrahierer 120 bis 125 geben diese Subtrahierer die Differenzen δ₁-δ₂, O₁-^₃* O₁-O₄, δ₂~δ₃, δ₂~δ₄ und δ₃-δ₄ ab. Die Vorzeichen der Subtrahiererausgangssignale werden allein benutzt, wobei eine 1 oder eine 0 abgegeben wird; je nachdem, ob die Differenz negativ oder positiv ist. Wenn alle Differenzen δ.-δ-, δ -δ-, und δ,-δ. negativ sind, bedeutet dies, daß δ seinen kleinsten Wert hat und daß ct. als Bezugsgröße am nächsten dem Wert α kommt. Ein Bit 1 erscheint dann an den Ausgängen der Subtrahierer 120 bis 122 und des UND-Glieds 126. Ein 1-Bit, das am Ausgang von 126 erscheint, bedeutet, daß α, der am nächsten dem Phasenwert α kommende Bezugswert ist.

In ähnlicher Weise bedeutet ein Bit 1 vom Ausgang des UND-

lieds 127, 128 oder 129, daß a₂, ou oder a₄ als nächstkommender Bezugswert zu betrachten ist. Es läßt sich ebenfalls erkennen, daß jeweils nur eines der UND-Glieder 126 bis 129 ein Bit 1 abgeben kann. Die Bezugsphasenwerte α., α₂, ou und a₄ werden dem Eingang der Verzögerungsleitung 131 zugeführt und zwar gleichzeitig dann, wenn die Werte δ,, δ₂, δ₃ und δ₄ dem Eingang der Verzögerungsleitung 119 zugeführt werden. Die Ausgänge der UND-lieder 132 bis 135 werden ebenfalls dicht gehalten, bis ou am ersten Ausgang der Verzögerungsleitung 131 ansteht. Wenn cc, äort verfügbar ist, stehen ou, ou und a. am zweiten, dritten und vierten Abgriff an. - Angenommen, δο sei nun minimal, d.h. α, Lst der α am nächsten kommende Bezugswert; Ein Bit 1 erscheint am Ausgang des UND-Glieds 128 und bereitet das UND-Glied 134 vox, womit der Wert Ci₃ vom dritten Abgriff der Verzögerungs-Leitung 131 über das ODER-Glied 136 zur abgehenden Leitung 76 ibermittelt wird. Somit steht der Schätzwert 8 der phase des ampfangenen Signals zur Abtastzeit t_Q über die Leitung 76 an.

FR 974 003

609835/0S35

Es möge abschließend darau^hingewiesen werden, daß das vorbeschriebene Prinzip der Entscheidungslogik 74 gemäß Fig. 8 selbstverständlich auch für andere Bezugswertmengen als 4 verwendbar ist.

FR 974 003

S © S S 3 B ^ 0 6 3

Claims (1)

1. - 41 PATENTANSPRÜCHE

   Verfahren zur rückgekoppelten Phasen-Entzerrung digitaler

   ι Empfangssignale in einem phasenmodulierenden übertragungsi

   system,

   bei dem seitens des übertragungskanals Amplituden- und Phasenverzerrungen beigetragen werden und das jeweils empfangene Signal die Summe des gesendeten Signals und eines für die Amplituden- und Phasenverzerrungen stehenden verzerrenden Signals umfaßt, gekennzeichnet durch die folgenden Verfahrensschritte:

   — Vom Phasenwert θ des zur Abtastzeit t empfangenen Signals wird ein Phasenfehler (θ - α ) subtrahiert, mit dem Nähe-

   j rungswert α des Phasenwerts α des zur Zeit t gesendeten

   j η.

   Signals, wobei der Phasenfehler (θ -- α_) gegeben ist

   , O O ι

   ■ durch die Beziehung i

   !

   ! ι

   ■ i

   ^sin <^θο " "ο* ⁼ H) ^{cos 6}O " ²^o ^{sin 9}O !

   j mit den Näherungswerten Äu und Δν der Inphasen- und der Quadraturkomponente des verzerrenden Signals;

   — der Phasenwert des zur Zeit t gesendeten Signals wird aus dem vorgenannten Näherungswert α als Schätzwert α

   ; ermittelt. :

   ;2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Näherungswerte mi und Δν der Komponenten des verzerrenden Signals durch die folgenden Verfahrensschritte gewonnen werden:

   — Umwandlung des Schätzwerts α der Phase des zur Zeit t qe-

   o ο ³

   sendeten Signals in seine in Quadratur zueinander stehenden Komponenten & und y" ;

   -Eingabe dieser Komponenten χ und $ in den Eingang eines komplexen kreuzgekoppelten Entzerrers (18, 81),der die Näherungswerte 2?u_Q und ^v nach den folgenden Beziehungen abgibt:

   FR 974 003

   Xv- = $ ,C₁-X .D₁ + ... + y .C.-x .D. + ... + $ _MC -x ._D_- o ^-1 1 -1 1 ■*-x l-ii ^J-N N -N N

   rait x_ , ..., χ__Ν und $ ,, ..., $ „ als Komponenten der geschätzten Phasenwerte der zu den N vorangehenden Zeiten gesendeten Signale
   und den abwägenden Koeffizienten C. und D. mit i = 1, ...,N

   3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Werte der abwägenden Koeffizienten C. und D. des komplexen kreuzgekoppelten Entzerrers (18, 81) so eingestellt werden, daß der Näherungswert α sich so weit wie möglich dem Phasenwert α des gesendeten Signals nähert,

   4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die abwägenden Koeffizienten C. und D. mit i = 1, ..., N durch Veränderung um Werte dC. und dD. eingestellt werden, wobei diese Veränderungswerte durch die folgenden Beziehungen gegeben sind:

   KdD_± = (x__± cos θ_ο + f__± sin 0_Q) cos (0_Q - ot_Q) äa_Q

   KdC, = (χ . sin θ - Φ . cos θ ) cos (θ - δ ) da χ "~χ ο ~χ ο ο ο ο

   mit da , das für den Fehler des Phasenwerts ο des gesendeten Signals steht, K, einer positiven Konstante, und der waagerechten Linie, die markiert, daß es sich beim unter ihr stehenden Wert um dessen zeitlichen Mittelwert handelt.

   5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die abwägenden Koeffizienten C₁ und D₁ mit i = 1, ..., N durch Veränderung entsprechend den jeweiligen Vorzeichen der Veränderungswerte d(D_{1± c±}) eingestellt werden,

   FR 974 003

   6Q983S/Q53S

   ' - 43 -

   wobei, diese Vorzeichen durch die folgenden Beziehungen gegeben sind:

   sign [d (D₁-Ki₁)] =

   sign [(S_-1 - ^__±) cos θ_ο + (£__± + $__±) sin θΐ sign (da_Q) sign [d(D₁-C₁)] =

   sign [_(£__± + £__±) cos θ_ο + (£__± - £__±) sin θ_ο] sign (da_Q)

   mit da , das für den Fehler des Phasenwerts α des gesendeten Signals steht, und der waagerechten Linie, die markiert daß es sich beim unter ihr stehenden Wert um dessen zeitlichen Mittelwert handelt.

   Schaltungsanordnung zur Durchführung des Verfahrens nach einem der vorgenannten Ansprüche mit einem rückgekoppelten Entzerrer, der durch die folgenden Merkmale gekennzeichnet ist:

   - Einen Eingang (Leitung 56¹) , über den der Phasenwert θ des zur Zeit t empfangenen verzerrten Signals zuführbar ist,

   - eine Recheneinheit (CU), deren Eingängen die Werte θ , 2 ^

   und ^v₀ zuführbar sind und die die We'rte der Funktion (θ_ο - a_Q)
   nehmbar macht:

   _{Q 0}
   sin (θ_ο - a_Q) entsprechend der folgenden Beziehung absin (θ_ο - α_ο) = ϊν cos θ - Au sin θ ,

   - einen ersten Konverter. (70) zur umwandlung dieser Sinusfunktion in ihr Argument, den Phasenfehler (Θ - α ), I

   - einen Subtrahierer (71) zur Subtraktion des Phasenfehlers (Θ -Ot_n) am ersten Konverter aus gang vom Phasenwert θ am

   d zur Abgabe des Näherungswerts am Subtrahiererausgang,

   _Q
   Eingang (Leitung 56¹) und zur Abgabe des Näherungswerts α

   FR 974 003

   j - eine Entscheidungseinheit zur Abgabe der Quadratur-Komponenten £ und y des Schätzwertes 6t der Phase des zur Zeit t gesendeten Signals, wobei diesem Schätzwert der Näherungsfwert α zugrundegelegt ist, und

   - einen komplexen kreuzgekoppelten Entzerrer (81) , dem als Eingangssignale die Werte χ und y zuführbar sind und an dessen Ausgang die Näherungswerte Au und Δν als Komponenten des verzerrenden Signals abnehmbar sind.

   Schaltungsanordnung nach Anspruch 6, deren komplexer kreuzgekoppelter Entzerrer gekennzeichnet ist durch die folgenden Merkmale:

   - Eine erste Verzögerungsleitung (82) mit N Abgriffen, die einen zeitlichen Signalabstand T ±_m Abtastfolgetakt aufweisen, wobei dem Verzögerungsleitungseingang die Werte £ als Eingangssignale zugeführt werden,

   - eine erste Anordnung von N Multiplizierern (83-i) , deren erste Eingänge mit je einem der N Abgriffe der ersten Verzögerungsleitung (82) verbunden sind und deren zweiten Eingängen die Werte von N abwägenden Koeffizienten C., ..., C., ..., C„ zugeführt werden,

   - einen ersten Addierer (84), dessen N Eingänge mit den Ausgängen der N ersten Multiplizierer (83-i) verbunden sind,

   - eine zweite Anordnung von N Multiplizierern (85-i) , deren erste Eingänge ebenfalls mit den N Abgriffen der ersten Verzögerungsleitung (82) verbunden sind und deren zweiten Eingängen die Werte von N abwägenden Koeffizienten

   ι D₁, ..., D., ..., D_n zugeführt werden,

   - einen zweiten Addierer (86), dessen N Eingänge mit den

   i" Ausgängen der N zweiten Multiplizierer (85-i) verbunden j sind,

   - eine zweite Verzögerungsleitung (87) mit N Abgriffen, die einen zeitlichen Signalabstand T, im Abtastfolgetakt aufweisen, wobei der zweiten Verzögerungsleitung die Werte f als Eingangssignale zugeführt werden,

   FR 974 003

   6Q9835/063B

   - eine dritte Anordnung von N Multiplizierern (88-i), deren I erste Eingänge mit den N Abgriffen der zweiten Verzögerungs-i· leitung (87) verbunden sind und deren zweiten Eingängen die' Werte der N abwägenden Koeffizienten C , ..., C,, ..., C ; zugeführt werden, |

   - einen dritten Addierer (89), dessen N Eingänge mit den ! Ausgängen der N dritten Multiplizierer (88-i) verbunden sinc^,

   - eine vierte Anordnung von N Multiplizierern (90-i),
   deren erste Eingänge mit den N Abgriffen der zweiten Verzögerungsleitung (87) verbunden sind und deren zweiten
   Eingängen die Werte der N abwägenden Koeffizienten D ,

   j ..., D., ..., D„ zugeführt werden,

   - einen vierten Addierer (91), dessen N Eingänge mit den
   Ausgängen der N vierten Multiplizierer (90-i) verbunden

   ^! sind, !

   ' - einen zusammenfassenden Addierer (92) , dessen je ein Eingangj ; mit dem Ausgang des ersten und des vierten Addierers (84,
   : 91) verbunden ist und der an seinem Ausgang den Näherungs-

   ^! wert Xu verfügbar macht, und

   ; - einen gemeinsamen Subtrahierer (94), dessen Plus-Eingang

   \ mit dem Ausgang des dritten Addierers (89) und dessen Minusi i

   i Eingang mit dem Ausgang des zweiten Addierers (86) verbunden.

   ! ist und der an seinem Ausgang den Näherungswert Xv verfüg- ; ¹ bar macht.

   t ;

   ß. Schaltungsanordnung nach Anspruch 7 mit einer Entscheidungseinheit, die durch die folgenden Merkmale gekennzeichnet
   ist:

   - Eine Entscheidungslogik (74) zur Abgabe des Schätzwerts α
   der Phase des zur Zeit t gesendeten Signals unter Ableitung aus dem Näherungswert α und

   - einen Codekonverter (77) zur Umwandlung des Schätzwertes α
   in dessen orthogonale Quadraturkomponenten £ und y .

   PR 974 003

   9. Schaltungsanordnung nach einem der Ansprüche 7 oder 8, gekennzeichnet durch Einstellmittel zur Wahl der abwägenden Koeffizienten C. und D. unter Veränderung dieser Koeffizien ten mit Werten dC. und dD., die durch die folgenden Beziehungen gegeben sind:

   KdD

   . - (χ . cos θ + $ . sin θ ) cos (θ - ά" ) da χ —χ ο —χ ο ο ο ο

   KdC. = (χ . sin θ - f . cos θ ) cos (θ - fi) da„ χ —χ ο —χ ο ο ο ο

   mit da , das für den Fehler des Phasenwerts α des gesendeten Signals steht, K, einer positiven Konstante, und der waagerechten Linie, die markiert, daß es sich beim unter ihr stehenden Wert um dessen zeitlichen Mittelwert handelt,

   ι 10. Schaltungsanordnung nach einem der Ansprüche 7 oder 8,

   \ gekennzeichnet durch Einstellmittel zur Wahl der abwägenden

   ■ Koeffizienten C. und D. unter Veränderung entsprechend den : jeweiligen Vorzeichen der Veränderungswerte d (D₁HHC₁) ,

   wobei diese Vorzeichen durch die folgenden Beziehungen gegeben sind:

   sign

   ■ sign [_ (X_-1 - φ__±) cos θ_ο + (x__± + f__±y sin θ_ο"] sign (da_Q) sign

   sign L(X_-1 + £__±) cos 6_Q + (£__± - x__±) sin 9_Q] sign (da_Q) ;

   mit da , das für den Fehler des Phasenwerts a_ des gesendeten Signals steht, und der waagerechten Linie, die markiert _t daß es sich beim unter ihr stehenden Wert um dessen zeitlichen Mittelwert handelt.

   FR 974 003

   803835/0635

   11. Schaltungsanordnung mit einem Entzerrer nach Anspruch für Übertragungen mit Vierphasenmodulation, bei der das gesendete Signal einen der Phasenwerte π/4, 3π/4, 5ir/4 oder 7ir/4 zu jedem Abtastzeitpunkt annehmen kann, gekennzeichnet durch Einstellmittel für die abwägenden Koeffizienten C. und D. unter Variierung entsprechend den. Vorzeichen der Werte d(D.+C.) unter Verwendung der folgenden Beziehungen:

   Bei S_-1-JL₁ ~ °

   sign [φ__±-$_-±) ^{cos θ}ο ⁺ &-±⁺$-±) ^{sin 6}J] ^si^^{n {da}o^{) =} sign (£_·^) sign (sin θ_ο) sign (<äa_Q)

   sign C(S-i⁺£-i> cos 6_Q + (JL₁-S_-1) sin θ_ο] sign (da_Q) = sign ($*) sign (cos θ ) sign (da )

   und

   bei £_. + $_. =0

   sign Q(SL₁-^_-1) cos θ_ο + (ί__±+?__±) sin Θ_ΟΊ sign (da_Q) sign (S_-1) sign (cos θ_ο) sign (da_Q)

   sign Γ (S_-1^-L₁) cos Q_q + (L₁-S_-1) sin 6_Q1 sign (da_Q) = sign (Jp_-1) sign (sin θ ) sign (da )

   12. Schaltungsanordnung nach einem der Ansprüche 6 bis 11, dadurch gekennzeichnet, daß ein zweiter Konverter (60) zur Umwandlung von θ in | sin θ_ο und cos 6_Q und Rechenmittel (63) zur Bestimmung der j folgenden Werte vorgesehen sind: j

   sin (θ_ο - α_ο) = ^v_Q cos θ - Xu_Q sin 6_Q

   FR 974 OO3

   iff.

   Leerseite