[go: up one dir, main page]

DE2545892A1 - Kombiniertes verfahren zur herstellung oxyd-isolierter vertikaler bipolartransistoren und komplementaerer oxyd-isolierter lateraler bipolartransistoren - Google Patents

Kombiniertes verfahren zur herstellung oxyd-isolierter vertikaler bipolartransistoren und komplementaerer oxyd-isolierter lateraler bipolartransistoren

Info

Publication number
DE2545892A1
DE2545892A1 DE19752545892 DE2545892A DE2545892A1 DE 2545892 A1 DE2545892 A1 DE 2545892A1 DE 19752545892 DE19752545892 DE 19752545892 DE 2545892 A DE2545892 A DE 2545892A DE 2545892 A1 DE2545892 A1 DE 2545892A1
Authority
DE
Germany
Prior art keywords
bipolar transistor
base
semiconductor
emitter
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19752545892
Other languages
English (en)
Inventor
David O'brien
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Camera and Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Camera and Instrument Corp filed Critical Fairchild Camera and Instrument Corp
Publication of DE2545892A1 publication Critical patent/DE2545892A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/60—Lateral BJTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H01L21/76218—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers introducing both types of electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers, e.g. for isolation of complementary doped regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
    • H10D84/0116—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs the components including integrated injection logic [I2L]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/087—I2L integrated injection logic
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/096—Lateral transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Description

DR.-INO. FRIEDRICH B. FISCHER 5038 rcdcNiurchhn PATENTANWALT SAARSTRASSE 71
Fairchild Camera and Instrument F 7595
Corporation - - Dr.F/pr
464 Ellis Street
Mountain View, California Wo Uo
Kombiniertes Verfahren zur Herstellung oxyd-isolierter vertikaler Bipolartransistoren und komplementärer oxyd-isolierter lateraler Bipolartransistoren
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung oxyd-isolierter vertikaler Bipolartransistoren, komplementärer oxyd-isolierter lateraler Bipolartransistoren oder zusammengesetzter Bipolartransistoren, welche einen vertikalen und einen lateralen Bipolartransistor in sich vereinigen. Die Erfindung bezieht sich auch auf eine nach dem vorgenannten Verfahren ausgebildete Halbleiteranordnung. Das Verfahren und Halbleiteranordnungen gemäss der vorliegenden Erfindung beziehen sich insbesondere auf oxyd-isolierte vertikale Bipolartransistoren, komplementäre laterale Bipolartransistoren oder zusammengesetzte Bipolartransistoren, deren Betriebsdaten optimiert werden können.
Allgemein ist es erwünscht, die Herstellung vertikaler Bipolartransistoren und komplementärer lateraler Bipolartransistoren unter Anwendung der gleichen Verfahrensschritte zu ermöglichen. Vertikale Bipolartransistoren, insbesondere vertikale npn-Anordnungen, sind die in weitestem Umfang verwendeten Elemente bei Entwurf und Aufbau bipolarer, integrierter Schaltungen. Die Elektronenmobilität ist in
— 2. —
60982Ö/06S7
npn-Anordnungen grosser als die der Defektelektronen in pnp-Anordnungen. In solchen vertikalen Bipolartransistoren kann die Basisstärke genau gesteuert und überwacht werden, und sie kann bei Anwendung von Verfahren der thermischen Diffusion oder der Ionenimplantation sehr klein gehalten werden, beispielsweise in der Grössenordnung von 0,1 Mikrometer. Auf diese Weise kann eine hohe Verstärkung (ß) über einen weiten Bereich von Strömen in kleinen Gebieten erreicht werden, wobei kontrollierte Verfahrensweisen angewendet werden. Wenn vertikale Bipolartransistoren in der umgekehrten- Betriebsweise verwendet werden, sind sie vorteilhaft für Anordnungen mit gemeinsamem Emitter und Vielfachkollektor, wie sie häufig in logischen Funktionen verwendet werden. Solche Anordnungen können realisiert werden durch Verwendung einer gemeinsamen vergrabenen Schicht als Emitter, wobei separate Kollektoren in der Oberfläche der Epitaxialschicht ausgebildet, sind. Dieses Konzept ist in US-PS 3 244 950 (J.P. Ferguson) beschrieben. Laterale Bipolartransistoren, beispielsweise laterale pnp-Anordnungen, sind für verschiedene Anwendungen sehr nützlich und wertvoll, beispielsweise als Niveauverschieber, aktive Belastungen und Stromspiegel. In diesem Zusammenhang wird hingewiesen auf R. J. Widler, Journal of Solid-State Circuits, Bd. SC-4, Nr. 4, Aug. 1969. Es gehört zum Stande der Technik, vertikale Bipolartransistoren auf dem gleichen Chip herzustellen, und eine solche gemeinsame Herstellung erfordert, dass zusätzliche Folgen von Verfahrensschritten angewandt werden, um optimale Ausbildungen der beiden Arten von Elementen zu erhalten. Es wäre daher erwünscht, vertikale Bipolartransistoren, also vertikale npn-Anordnungen, und komplementäre laterale Bipolartransistoren, also laterale pnp-Anordnungen, unter Anwendung der gleichen Verfahrensschritte so herstellen zu
können, dass beide Typen von Elementen auf dem gleichen Chip angeordnet werden können, ohne dass zusätzliche Verfahrensschritte erforderlich sind, welche im Regelfall die Ausbringung herabsetzen und die Kosten erhöhen.
Es wurde eine neue Art von Logik vorgeschlagen, welche als "integrierte Injektionslogik (integrated injection logic)" oder "Verbundtransistor-Logik (merged transistor logic)" bezeichnet wird. Es ist eine grundlegend verschiedene, jedoch bemerkenswert einfache Form einer bipolaren Logik. Die integrierte Injektionslogik, welche auch abge-
ο
kürzt als I L bezeichnet wird, reduziert ein Gatter auf ein komplementäres Transistorpaar. Dieses komplementäre Transistorpaar kann in eine einzelne Anordnung integriert werden, wenn das laterale Element, beispielsweise eine laterale pnp-Anordnung, als Stromquelle für die Basis des vertikalen Elements, beispielsweise einer vertikalen npn-Anordnung, welche in umgekehrter Betriebsweise arbeitet, verwendet wird. In diesem Zusammenhang wird Bezug genommen auf Electronics, 21. 2O 1974, S. 92 - 95. Auch wird Bezug genommen auf Hart u. a., "Bipolar LSI Takes New Direction with IL", Electronics, 3. 10. 1974, S. 111. Der Ursprung dieses Konzepts findet sich in zwei Aufsätzen, welche der IEEE International Solid-State Circuits Conference im Februar 1972 übergeben worden sind. Es wird Bezug genommen auf H. H. Berger und S. K. Wiedman, "Merged Transistor Logic - a low-cost bipolar logic", Digest, 1972 ISSCC, S. 90 - 91, Journal of Solid-State Circuits, Bd. 7, Nr. 5, Okt. 1972, Seiten 340 - 346, und C. J. Hart und A. Slob, "Integrated Injection Logic - A New Approach to LSI", Digest, 1972 ISSCC, Seiten 92 - 93, Journal of Solid-State Circuits, Okt. 1972, Bd. 7, Nr. 5, Seiten 346 - 351. Wie in diesen Aufsätzen beschrieben ist, besitzt die inte-
grierte Injektionslogik den ihr eigenen Vorteil, dass sie die Abmessungen von Schaltungselementen herabzusetzen gestattet, da Gatter auf das Format eines einzelnen Bauelements reduziert werden, sie besitzt ein ihr eigenes niedriges Verteilungsverzögerung -Leistung-Produkt (propagation-delay power product) aufgrund einer niedrigen Betriebsspannung und Kapazität, und die Herstellung ist im Regelfall mit nur fünf Masken möglich. Bei Anwendung eines zusätzlichen Maskierungsschritts zur Ausbildung einer vergrabenen, mit jeder Siliziuminsel zusammenwirkenden Schicht
ρ können logische Familien, wie z. B. TL, ECL und DTL, auf dem gleichen Chip hergestellt werden. Da jedes Gatter, wie bereits erwähnt, ein komplementäres Transistorpaar enthält, ist es erwünscht, komplementäre Transistorpaare, z. Bo einen vertikalen bipolaren npn-Transistor und einen komplementären lateralen pnp-Transistor# unter Anwendung der gleichen Verfahrensschritte herstellen zu können, und da das komplementäre Transistorpaar in das gleiche Halbleiterelement integriert werden kann, ist es besonders erwünscht, eine zusammengesetzte Struktur herstellen zu können, welche einen vertikalen Bipolartransistor und einen komplementären lateralen Bipolartransistor enthält.
Es ist bekannt, dass oxyd-isolierte Bauelemente wesentliche Vorteile gegenüber Elementen mit Isolation durch Übergänge oder cut-and-fill-Isolation haben. Die Verwendung von Isoplanar-Oxyd-Isolation, wie sie in US-PS 3 648 125 (Peltzer) beschrieben ist, erfüllt insbesondere in dem Wandemitteraufbau (walled emitter format - vgl. W.D« Baker u.a., "Oxide Isolation Brings High Density to Production Bipolar Memories", Electronics, 29. 3. 1973, Seiten 67 ff.) das Erfordernis guter Isolation zwischen den Bauelementen, ermöglicht hohe Packungsdichten, setzt die Seitenwandkapazi-
täten herab und vermindert Gleichstromverluste bei vertikalen Bipolaranordnungen. Es würde daher erwünscht sein, das oben beschriebene zusammengefasste komplementäre Transistorpaar unter Verwendung von Oxydisolation herstellen zu können. Obwohl jedoch vertikale Bipolartransistoren, welche in der bevorzugten Wandemitterbauweise hergestellt sind, eine erheblich verbesserte Inversverstärkung aufweisen, wurde festgestellt, dass zwischen Emitter und Kollektor entlang der Oxydwand eine Inversion der Basis auftritt. Diese Inversion tritt auf, weil Ladungen in dem Oxyd Ladungen entgegengesetzter Polarität an der Siliziumoberfläche induzieren. Beispielsweise sind die Ladungen aufgrund von Q und Natriumionen positiv, und sie induzieren eine negative Ladung an der Siliziumoberfläche. Es wird Bezug genommen auf Bruce E. Deal "The Current Understanding of Charges in the Thermally Oxidized Silicon Structure", Journal of Electrochemical Society« Bd. 121, Nr. 6, Juni 1974, S. 198C ff. Bei einem p-Siliziumgebiet verarmt die Anwesenheit dieser Ladungen die p-Konzentration und kann die Oberfläche des Gebietes zum n-Leitfähigkeitstyp invertieren. Ausserdem ist das p-Silizium normalerweise mit Bor dotiert, welches während des Oxydationsvorgangs vorzugsweise in das Oxyd abscheidet, so dass sich an der Oberfläche eine niedrigere Borkonzentration als in dem übrigen Silizium ergibt. Um diese Inversion zu vermeiden, werden zusätzliche Störstoffe vom gleichen Leitfähigkeitstyp wie dem der Basis in die Oxydwand an der Grenze zur Basis eingeführt (vgl. US-PS 3 64S 125, Peltzer; W.J. Evans u.a., "Oxide-Isolated Monolithic Technology and Applications", Journal of Solid-State Circuits, Bd. SC-8 Nr. 5, Okt. 1973» Seiten 373 379); diese Störstoffe werden mitunter als Feldimplantate (field implants) bezeichnet, weil sie in die Feldoxydgebiete implantiert werden, und sie werden auch mitunter als
Schutzringe (guard rings) bezeichnet, weil sie die Peripherie aktiver Gebiete gegen Inversion schützen. Wenn man sich der Alternative eines stärker dotierten Basisgebietes bedient, wird der Wert Beta des vertikalen Bipolartransistors stark herabgesetzt, da der Wert Beta (Verhältnis des Kollektorstroms zum Basisstrom) umgekehrt abhängig von der Basis-Störstoffkonzentration ist; das Ergebnis ist, dass die Verwendung einer stark dotierten Basis den Wert Beta unter normalerweise annehmbare Werte herabsetzt. Die Verwendung eines p-Störstoffs in der Oxydwand an der Grenze zur Basis, wie oben beschrieben, kann die Lösung dieses Problems erleichtern, aber da die Basis des vertikalen Bipolartransistors auch der Kollektor des lateralen Bipolartransistors ist und den gleichen Leitfähigkeitstyp wie der Emitter des komplementären lateralen Bipolartransistors besitzt, hat der Schutzring in der Oxydwand die Tendenz, eine Leitung zwischen Emitter und Kollektor des lateralen Bipolartransistors zuzulassen; das bedeutet, dass die Lösung des Inversionsproblems bei dem vertikalen Bipolartransistor zu einem neuen Inversionsproblem bei dem lateralen Bipolartransistor führt, wenn man eine Struktur darstellen will, bei der ein lateraler Bipolartransistor und ein komplementärer vertikaler Bipolartransistor zu einem vereinigten Injektionslogik-Gatter zusammengefasst sind.
Zum besseren Verständnis des Verfahrens der vorliegenden Erfindung zur Herstellung oxyd-isolierter vertikaler Bipolartransistoren, oxyd-isolierter lateraler Bipolartransistoren und zusammengesetzter Injektionslogik-Strukturen und zum besseren Verständnis der gemäss der vorliegenden Erfindung vorgesehenen Bauarten wird bei der nachfolgenden Beschreibung auf die Zeichnungen Bezug genommen.
Fig. 1 ist eine Schnittansicht eines Halbleitersubstrats, in dessen Oberfläche vergrabene Schichtgebiete ausgebildet sind.
Fig. 2 zeigt eine Schnittansicht gemäss Fig„ 1 nach Aufwachsen einer dotierten Epitaxial-Halbleiterschicht.
Fig. 3 ist eine weitere Schnittansicht entsprechend Fig. 2, wobei die Epitaxialschicht geätzt worden ist, um Nuten herzustellen, in denen Oxydisoliergebiete ausgebildet werden.
Fig. 4 A ist eine weitere Schnittansicht entsprechend Fig. 3 nach Anbringen des selbstausgerichteten Basisisoliermaterials und Einführen der zusätzlichen Störstoffe zum Ausbilden des Schutzrings bzw. des Feldimplantats.
Fig0 4 B ist eine Draufsicht auf den Gegenstand der Schnittansicht gemäss Fig. 4 A.
Fig. 4 C ist eine Schnittansicht entsprechend Fig. 4 B (Linie 4 C - 4 C), und sie zeigt das Verhältnis des selbstausgerichteten Basisisoliermaterials zu der darunterliegenden Struktur.
Fig. 5 A ist eine weitere Ansicht des Gegenstandes der Schnittdarstellung der Fig. 4 A nach dem thermischen Aufwachsen der Oxydisoliergebiete in den geätzten Nuten und Auswärtswandern der zusätzlichen Störstoffe zur Ausbildung eines Schutzrings.
Fig. 5 B ist eine Draufsicht auf den Gegenstand der Schnittdarstellung gemäss Fig. 5 A.
Fig. 5 C ist eine Schnittdarstellung entsprechend 5C-5 C in Fig. 5 B.
609820/0687
Figo 5 D ist eine Schnittdarstellung entsprechend 5 D - 5 D in Fig. 5 B.
Fig. 6 ist eine weitere Ansicht des Gegenstandes der Schnittdarstellung gemäss Fig. 5 A nach Ausbildung der Basis des vertikalen Transistors/des Kollektors des lateralen Transistors und des Emitteis/lnjektors des lateralen Transistors.
Fig. 7 ist eine weitere Ansicht des Gegenstandes der Schnittdarstellung gemäss Fig. 6 nach Ausbildung der Emitter/Invers-Kollektoren des vertikalen Transistors und Ausbildung des Invers-Emitterkontakts des vertikalen Transistors.
Fig. 8 ist eine weitere Ansicht des Gegenstandes der Fig. 7 nach Ausbildung des Basiskontakts für den vertikalen Transistor und der resultierenden Zunahme der Konzentration des Störstoffs in dem Injektorgebiet„
Fig. 9 ist eine Schnittansicht des kombinierten Injektionslogik-Gatters, welches nach dem Verfahren gemäss der vorliegenden Erfindung hergestellt ist.
Fig. 10 zeigt ein logisches Diagramm des Injektionslogik-Gatters gemäss Fig. 9
Figo 11 zeigt im Diagramm die Abhängigkeit von Verteilungsverzögerung und Leistung bei Halbleiteranordnungen, welche bei Anwendung verschiedener Technologien hergestellt wurden, einschliesslich von Anordnungen der isoplanaren Injektionslogik.
Fig. 12 zeigt im Diagramm die qualitative gegenseitige Abhängigkeit des Wertes ß des vertikalen Transistors im In-
— 9 —
_ 9 —
versbetrieb (invers ß npn) und des Wertes ß des komplementären, lateralen Transistors (ß pnp) in der Gatterstruktur der oxyd-isolierten kombinierten Injektionslogik gemäss der vorliegenden Erfindung.
Fig. 13 ist eine Schnittansicht eines Zwischen-Verfahrensschritts für ein modifiziertes Standardverfahren, bei dem vorzugsweise von Fig. 4 A ausgegangen wird, nachdem die Siliziumnitridschicht selektiv geätzt worden ist und Injektor, Basis und Basiskontaktgebiete ausgebildet wurden.
Fig. 14 ist eine Schnittansicht des Gegenstandes der Fig. 13 nach selektivem Aufwachsen einer Siliziumdioxydschicht in dem nicht von Siliziumnitrid bedeckten Bereich und Implantierung leicht dotierter Gebiete zwischen Segmenten des Basisgebiets und des Basiskontaktgebiets.
Fig. 15 ist eine weitere Darstellung des Gegenstandes der Fig. 14 nach selektivem Entfernen der Siliziumnitridschicht zur Diffusion des Invers-Kollektor/Emitter-Gebiets und des Invers-Kollektorkontakts für die vertikale bipolare Anordnung.
Fig. 16 ist eine weitere Darstellung gemäss Fig. 15 nach Ausbildung der Invers-Kollektor/Emitter-Gebiete, des Invers-Kollektorkontakts und der Öffnung des Basiskontakts für die vertikale bipolare Anordnung.
Gemäss der Erfindung ist ein Verfahren zum Herstellen einer Familie oxyd-isolierter Halbleiterelemente in einem Halbleitersubstrat vorgesehen, welches im wesentlichen die folgenden Verfahrensschritte aufweist: Aufwachsen einer dotierten Epitaxialschicht auf dem Substrat, wobei der Leitfähigkeitstyp der Epitaxialschicht dem Leitfähigkeitstyp des
- 10 -
Substrats entgegengesetzt ist, Ausbilden einer Nut in der Epitaxialschicht, welche ein Gebiet des Elements umgibt und abgrenzt, selektives Einbringen eines Störstoffs in die Nut zur selektiven Ausbildung eines Schutzrings, wobei der Leitfähigkeitstyp des Störstoffs dem der Epitaxialschicht entgegengesetzt ist, Ausbilden oxyd-isolierter Gebiete in den Nuten und Ausbildung wenigstens eines Halbleitereiements in dem Halbleitergebiet. Bei einer bevorzugten Ausführungsform, in der vertikale Bipolartransistoren und komplementäre laterale Bipolartransistoren zu einem Injektionslogik-Gatter zusammengefasst bzw. kombiniert sind, erfolgt das Ausbilden einer Nut durch den Verfahrensschritt des Aufbringens eines ersten Isoliermaterials in einem gewählten Muster über der Epitaxialschicht zur Abgrenzung oxyd-isolierter Gebiete und Elementgebiete und durch Ätzen solcher Bereiche, in denen oxyd-isolierte Gebiete ausgebildet werden sollen, und der Verfahrensschritt des selektiven Einbringens eines Störstoffs in die Nuten erfolgt durch Anbringen eines selbstausgerichteten Basisisoliermaterials über solchen Teilen der Grenzschicht zwischen dem ersten Isoliermaterial und den Nuten, welche das Gebiet zwischen der Basis eines herzustellenden vertikalen Bipolartransistors festlegten, und dem Emitter eines auszubildenden lateralen Bipolartransistors, und durch Einführen des Störstoffs.
Die oxyd-isolierte Struktur gemäss der vorliegenden Erfindung enthält ein Halbleitersubstrat, eine Epitaxialschicht, welche über dem Halbleitersubstrat liegt und einen gegenüber dem des Substrats entgegengesetzten Leitfähigkeitstyp hat, ein Oxyd-Isoliergebiet, welches ein Elementgebiet umgibt und abgrenzt, wobei ein Schutzring des Elementgebiets selektiv an der Grenzschicht des Oxyd-Isoliergebiets und
- 11 -
βΟδδΑΟ/6687
des Elementgebiets ausgebildet ist, und wenigstens ein in dem Elementgebiet ausgebildetes Halbleiterelement. Das Halbleiterelement kann ein diskreter vertikaler Bipolartransistor sein, welcher sowohl im konventionellen als auch im inversen Betrieb arbeiten kann, ein diskreter lateraler Bipolartransistor, oder eine zusammengesetzte Struktur, in der ein vertikaler Bipolartransistor und ein lateraler Bipolartransistor auf der gleichen Siliziuminsel in einem Injektionslogik-Gatter zusammengefasst sind, wobei die Basis des vertikalen Bipolartransistors als Kollektor des lateralen Bipolartransistors dient und der vertikale Transistor im inversen Betrieb arbeitet.
Das Konzept der Injektionslogik bietet die Aussicht auf Herstellung leistungsstarker bipolarer Elemente, welche wettbewerbsfähig sind gegenüber Metall-Oxyd-Halbleiter-Elementen auf der Basis des Preises je Funktion, wobei der den bipolaren Anordnungen innewohnende Vorteil der schnellen Arbeitsweise erhalten bleibt. Das Erreichen der Vorteile hoher Dichte und eines wettbewerbsfähigen Preises je Funktion kann jedoch nur dann vollständig realisiert werden, wenn oxyd-isolierte Strukturen verwendet werden. Bei Injektionslogik führt im allgemeinen die kombinierte Natur der Bauelemente, z. B. die Kombination eines vertikalen Bipolartransistors und eines lateralen Bipolartransistors mit anteiligen Gebieten, zu ernstzunehmenden Abhängigkeiten zwischen den Betriebsparametern der Element-Bestandteile. Bei Verwendung der Emitterbauart mit oxydisolierten Wänden kann diese Schwierigkeit verbunden sein mit der Notwendigkeit, eine Emitter-zu-Kollektor-Inversion entlang der Wand des vertikalen Transistors, z. B. eines npn-Transistors, zu vermeiden.
- 12 -
Bei einer Injektionslogik-Zelle bestimmt der Wert Alpha (Verhältnis des Kollektorstroms zum Emitterstrom) des lateralen Injektor-Elements, z. B. der Wert Alpha des lateralen pnp-Elements, den Gesamtwirkungsgrad. Bei einem Wert Alpha von 0,5 erreicht ein Anteil von 50 % des Stroms die Basis der npn-Anordnung, und dies entspricht dem nützlichen Stromfluss. Bei Anwendung der Gruppenintegration (large scale integration), bei der mehrere tausend Injektoren verwendet werden können, ist ein hoher Wert von Alpha offenbar sehr erwünscht, um die Verlustleistung zu minimieren. Ein zunehmender Wert von Alpha (und dementsprechend von Beta, dem Verhältnis von Kollektorstrom zum Basisstrom) des injizierenden pnp-Elements führt jedoch zu einer Erhöhung des Sperr-Alpha und des Sperr-Beta des pnp-Bauelements. Infolgedessen hat der Strom aufgrund von Rückwärtsinjektion aus der npn-Basis die Tendenz, den Wert Beta der invers betriebenen npn-Anordnung herabzusetzen. Diese gegenseitige Abhängigkeit von Betriebsparametern der Komponenten-Elemente ist daher unvermeidlich ein kritisches Merkmal der Injektionslogik-Bauelemente.
Damit eine Injektionslogik-Zelle arbeitet, muss der vertikale Komponenten-Bipolartransistor, welcher im inversen Betrieb arbeitet, einen Wert ß haben, welcher über 1 liegt. Es ist erwünscht, dass ein vertikaler Transistor zur Verfügung steht, dessen inverser Beta-Wert beträchtlich grosser als 1 ist, um eine schnellere Schaltzeit zu erreichen. Fig. 12 zeigt qualitativ die gegenseitige Abhängigkeit des Wertes ß der lateralen pnp-Anordnung (die a und a1 Kurven) und des inversen Wertes ß der vertikalen npn-Anordnung (die b und bf Kurven) bei einer Injektionslogik-Struktur mit oxyd-isolierten Wandemittern,.wobei die
- 13 609820/Οδδ?
Integrierte Störstoffkonzentration in der Bas^s der lateralen pnp-Anordnung variiert wird. (Qt, = ( N d , wo-
a ^0 χ χ
bei w die Basisstärke und N„ die Zahl der Störstoffe je Volumeneinheit in der Basis der lateralen pnp-Anordnung ist.) Man erkennt aus den a-Kurven, dass bei niedrigen Störstoffkonzentrationen in der lateralen pnp-Basis die laterale pnp-Anordnung einen hohen Wert β hat, und aus den b-Kurven, dass die vertikale npn-Anordnung niedrige Werte des inversen ß hat0 Die Verschiebung von der a' Kurve zur a Kurve erhält man durch Erhöhung der p-Dotierung in dem Injektor der lateralen pnp-Anordnung; die Verschiebung von der b1 Kurve zur b Kurve erhält man durch Erhöhung der p-Dotierung in dem Basiskontakt der vertikalen npn-Anordnung. Man erkennt, dass bei Weiterbestehen der gegenseitigen Abhängigkeit der Elementparameter für die a und b Kurven höhere Werte von ß bei beiden Halbleiterelementen erreicht werden können aufgrund der Reduktion des Rekombinationsstroms an den Kontaktbereichen, wenn die optimale p-Dotierung vorgenommen wird.
Das nachfolgend noch im einzelnen näher zu beschreibende Verfahren gemäss der vorliegenden Erfindung erlaubt die Optimierung beider Bestandteile der zusammengefassten Injektionslogik-Struktur ebenso wie die Optimierung diskreter vertikaler Transistoren, z. B, vertikaler npn-Anordnungen, und diskreter lateraler Transistoren, z. B0 lateraler pnp-Anordnungen. Diese gemeinsame Optimierung wird erreicht durch Anwendung einer niedrigen Konzentration von p-Störstoffen in der Basis des vertikalen npn-Transistors, wobei eine Inversion entlang der Basiswand verhindert wird durch einen Schutzring in den angrenzenden Oxydwänden. Ein Kurzschliessen des Emitters zum Kollektor in der lateralen pnp-Anordnung wird verhindert
- 14 8O982Q/OS0?
durch eine selbstausgerichtete Basismaske, welche erlaubt, dass der Schutzring aus der Basiswand der lateralen pnp-Anordnung herausgehalten wird. Zusätzlich erlaubt die Implantation von p-Störstoffen in den Emitter des lateralen Transistors, z. B. einer lateralen pnp Anordnung, vor dem Anbringen der Metallisationsschicht, dass der Wert ß der lateralen pnp-Anordnung optimiert wird durch Minimierung des Rekombinationsstroms am Emitterkontakt. Und ausserdem minimiert die zusätzliche Implantation von p-Störstoffen in das Basiskontaktgebiet der npn-Anordnung den Rekombinationsstrom am Basiskontakt zur Verbesserung des inversen npn-Beta.
Die Herstellung oxyd-isolierter kombinierter Strukturen der Injektionslogik beginnt gemäss einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung mit der Ausbildung vergrabener Schichten 11 in einem Halbleitersubstrat 10, wie in Fig. 1 gezeigt ist. Wie oben erläutert und in den genannten Schriftstellen beschrieben ist, wird diese zusammengefasste Struktur schliesslich ein Injektionslogik-Gatter mit einer vertikalen npn-Anordnung und einer lateralen pnp-Anordnung enthalten, wobei die Basis der vertikalen npn-Anordnung auch der Kollektor der lateralen pnp-Anordnung ist. Die vergrabene Schicht ermöglicht, dass der inverse Emitter des vertikalen Bipolarelements gegenüber Elementen auf anderen Siliziuminseln auf dem gleichen Chip isoliert wird; wenn ein gemeinsamer Emitter zulässig ist, beispielsweise bei einem Chip, welcher nur Elemente der Injektionslogik enthält, kann dieser Schritt fortfallen, und die beschriebene Epitaxialschicht kann als gemeinsamer inverser Emitter für alle Elemente dienen. Ein geeignetes Substrat kann ein p-Einkristallsiliziummaterial in (lll)-Orientierung sein, dessen p-Störstoffkonzentra-
- 15 -
tion in der Grössenordnung von 4 χ 10 Ms 5 χ 10 Atomen/cm liegt. Die vergrabenen Schichtgebiete 11 können hergestellt werden durch einen Verfahrensschritt der Fotomaskierung üblicher Art unter Anwendung von Diffusions- oder Implantationstechnik, und es wird ein n-Gebiet gebildet, dessen Störstof!konzentration zwischen
TQ PO , P
1 χ 10Χΐ? und 1 χ 10^w Atomen/cm liegt, wobei die höhere Konzentration zu bevorzugen ist. Die oben und nachfolgend verwendete Bezeichnung "Verfahrensschritt der Fotomaskie— rung" bezieht sich auf die nach dem Stande der Technik bekannte Folge des Aufbringens einer gleichmässigen Schicht eines Fotoresist-Rlymers, selektives Belichten des Fotoresist durch Strahlung einer geeigneten Wellenlänge und Entwicklung des Fotoresist, so dass ein Muster gewünschter Art bleibt und ein aktiver Verfahrensschritt, beispielsweise ein Verfahrensschritt der Diffusion, ausgeführt werden kann. Anschliessend wird im allgemeinen das Fotoresist entfernt. Die Einzelheiten jedes einzelnen Verfahrensschritts der Maskierung sind in den Zeichnungen nicht dargestellt; sie sind in der Bezeichnung "Verfahrensschritt der Fotomaskierung" eingeschlossen. Dann wird eine Epitaxialschicht 12, beispielsweise eine Schicht aus n-Einkristallsilizium mit einer Störstoffkonzentration von 10
ρ
n-Störstoffatomen/cm und einer Stärke von 1,2 Mikrometer, auf dem Substrat und den vergrabenen Schichten aufgebracht. Wie in Fig. 2 durch die gestrichelte Linie angedeutet ist, werden die Störstoffe in der vergrabenen Schicht in die Epitaxialschicht aufwärts diffundieren, so dass die metallurgische Grenzfläche zwischen dem Substrat und der Epitaxialschicht um einen geringen Betrag unter der effektiven oberen Grenze der vergrabenen Schicht liegte
- 16 -
609820/0617
Dann wird eine Schicht aus Isoliermaterial 13, beispielsweise Siliziumnitrid, entsprechend der Darstellung in Fig. 3 auf die Schicht aus Epitaxialsilizium aufgebracht und durch einen Schritt der Fotomaskierung abgegrenzt, so dass die Bereiche freigelegt werden, in denen Oxyd-Isolationsgebiete auszubilden sind. Die Bezeichnung "Oxyd-Isolationsgebiete " bezieht sich auf Siliziumdioxydmengen, welche in der Epitaxial-Siliziumschicht aufwachsen und zur Herstellung einer elektrischen Isolation dienen. Es wird Bezug genommen auf die US-PS 3 648 125 (D.L. Peltzer)» Anschliessend wird unter Anwendung üblicher und bekannter Ätztechnik die Epitaxialschicht fortgeätzt bis zu einer Tiefe von etwa. 0,5 Mikrometer, um Nuten 13 herzustellen, in denen die Oxyd-Isolationsgebiete ausgebildet werden.
Anschliessend wird ein Verfahrensschritt der Fotomaskierung ausgeführt, um selektiv selbstausgerichtetes Basis-Isoliermaterial 17, beispielsweise chemisch abgeschiedenes Siliziumdioxyd, auf die Isolierschicht 13 aufzubringen. Selbstausgerichtes Basis-Isoliermaterial 17 liegt auf zwei Seiten des Basisgebiets des auszubildenden vertikalen Transistors. Es dient zur Trennung des Basisgebiets des auszubildenden vertikalen Transistors von dem Emitter/Injektor des auszubildenden lateralen Transistors und bedeckt den Kollektorkontakt für den auszubildenden vertikalen Transistor. Das selbstausgerichtete Basis-Isoliermaterial 17 bildet eine selbstausgerichtete Basismaske, deren Deckungsbereich in Fig. 4 B klar erkennbar ist. Da diese Maske die Basisstärke des vertikalen Transistors definiert, können Transistoren veränderlicher Basisbreite auf demselben Plättchen dadurch hergestellt werden, dass die Konfiguration dieser Maske geändert wird. Wenn daher diskrete Elemente zusammen mit der kombinierten Injektionslogik-Struktur herzustellen sind, können entsprechende Parameter, z. B.
- 17 -
Durchbruchsspannung und Beta,gleichsam massgeschneidert werden, und es können gleichzeitig Transistoren mit verschiedenen Eigenschaften hergestellt werden,, Die Bauelementbereiche werden durch Nuten 14 eingeschlossen.
Wie in Fig. 4 C dargestellt ist, bedeckt selbstausgerichtetes Basis-Isoliermaterial 17 diejenigen Teile des Schnittbereichs des Isoliermaterials 13 und der Nuten 14, welche zwischen den Gebieten 20 und 21 liegen. Wenn daher anschliessend den freigelegten Bereichen der Nuten 14 Störstoffe zugeführt werden, um einen Schutzring zu bilden, werden sie nur an den Gebieten 20 und 21 eingeführt und nicht an dem Gebiet zwischen ihnen. Die Störstoffe werden den gleichen Leitfähigkeitstyp haben wie die Basis der vertikalen npn-Anordnung, und sie werden gegenüber der Epitaxialschicht den entgegengesetzten Leitfähigkeitstyp habenj die Störstoffe werden beispielsweise p-Störstoffe sein, um eine Emitter-zu-Kollektor-Inversion entlang der Wand der Basis der vertikalen npn-Anordnung zu verhindern. Diese Störstoffe werden dann durch einen Diffusionsschritt üblicher Art bis zu einer verhältnismässig geringen Tiefe in den Konturen des exponierten Bereichs der Nut 14 aufgebracht, wie durch eine gestrichelte Linie 18 in den Fig. 4 A und 4 C dargestellt ist. Anschliessend wird das Isolieroxyd durch thermische Behandlung oder durch Verwendung eines oxydierenden Mittels ausgebildet, und die Störstoffe wandern vor dem Oxyd nach vorn und bilden einen Schutzring, da das Oxyd in die Silizium-Epitaxialschicht hineinwächst. Da keine Störstoffe zur Oxydwand unterhalb des selbstausgerichteten Basis-Isoliermaterials 17 geführt wurden, wird kein Schutzring zwischen dem pnp-Emitter und der npn-Basis ausgebildet. Auch wird kein Schutzring an dem Kollektorkontakt der vertikalen npn-Anordnung ausgebildet, so dass sich
- 18
kein unerwünschter pn-übergang bildet. Wie bereits teilweise beschrieben wurde, hat der Schutzring vor allem die folgenden Aufgaben: (l) Er verhindert eine Inversion des p-Substrats zwischen den vergrabenen Kollektorgebieten benachbarter Elemente (vgl. gestrichelte Linie 32 in Fig. 5 A), (2) er verhindert eine Inversion zwischen inversen Kollektorgebieten 37 a oder 37 b (wie sie in Fig. 7 gezeigt sind) und dem inversen Emittergebiet, welches durch die vergrabene Schicht 11 gebildet ist, (3) es wird eine vorbereitende Dotierung für das Emitter/Injektor-Gebiet 35 (Fig. 6) vorgenommen, und (4) es wird, falls erwünscht, eine elektrische Kontaktierung zu dem Substrat von der Oberfläche der Epitaxialschicht ermöglicht. Ausserdem wird bei Wandemitter-EQ.ementen durch den Schutzring ein wirksamer Strompfad niedrigen Widerstandes in der Basis der npn-Anordnung dargestellt (vgl. gestrichelte Linie 33 in Figo 5 B), und es werden Effekte der Verringerung der Vorspannung minimiert, welche anderenfalls zu einer Verringerung der Schaltgeschwindigkeiten und geringeren Ausgangsfächerung bei Injektionslogik-Strukturen führen wurden; ohne den Schutzring könnte dieser Widerstand einen Wert von mehreren zehn Kiloohm bei Wandstrukturen haben. Es ist erkennbar, dass Jedes Oxyd-Isolationsgebiet 31 zwischen zwei besonderen Strukturen, beispielsweise Strukturen 23 und 22 liegt, von denen jede auf einer eigenen Siliziuminsel ausgebildet ist. Bei diesem Ausführungsbeispiel wird Struktur 23 ein kombiniertes Injektionslogik-Gatter werden, jedoch kann bei anderen Ausführungsbeispielen, welche nachfolgend beschrieben werden, diese Struktur eine von mehreren diskreten Bauelementen werden. Aus der Draufsicht der Fig. 5 B ist erkennbar, dass beim Wachsen des Oxyds zur Ausbildung der Oxyd-Isolationsgebiete dieses sich sowohl seitwärts als auch abwärts ausdehnt, so dass die Elementgebiete 20 und 21 der Struktur 22 etwas geringere Abmessungen erhalten. Auch sind die p-Störstoffe
- 19 -
des Scliutzrings vor dem Oxyd, seitlich und abwärts fortgeschritten, so dass sich der Schutzring in das Elementgebiet 20 erstreckt, wie durch die gestrichelte Linie 33 in den Figuren 5 B und 5 C dargestellt ist, und in das Elementgebiet 21, wie durch die gestrichelte Linie 30 in Fig. 5 A gezeigt ist.
Unter Anwendung üblicher und bekannter Verfahrensschritte der Fotomaskierung und der Ionenimplantation wird das Emitter/Injektor-Gebiet 35 der lateralen pnp-Anordnung erzeugt, wie in Fig. 6 erkennbar ist. Die Konzentration der in das Injektionsgebiet 35 implantierten p-Störstoffe addiert sich zu den p-Störstoffen des Schutzringes, so dass das Injek-
torgebiet 35 allgemein eine Spitzenkonzentration von 5 x 10 Atomen/cm an der oberen Fläche aufweist, wobei eine relativ konstante Konzentration von 1 χ 10 Atomen/cm um seine Seiten vorhanden ist. Gleichzeitig wird das Basisgebiet 56 der vertikalen npn-Anordnung erzeugt zwischen den beiden Bereichen des selbstausgerichteten Basis-Isoliermaterials 17o Anschliessend wird die Schicht aus Siliziumnitrid-Isoliermaterial 13 begrenzt, so dass inverse Kollektorgebiete 37 a und 37 b durch übliche Diffusionsverfahren oder Implantation ausgebildet werden können. Diese inversen Kollektorgebiete werden eine Spitzen-n-Konzentration in der
19 / 2
Grossenordnung von 5 x 10 Atomen/cm haben. Bei dem gleichen Verfahrensschritt kann ein n-Kollektorkontakt 38 für den vergrabenen Schichtkollektor 11 ausgebildet werden. Das Siliziumnitrid 13, welches über dem Injektorgebiet 35 verbleibt, verhindert irgendwelche Änderungen dieses Gebietes. Anschliessend werden durch einen Verfahrensschritt der Fotomaskierung Kontaktöffnungen zum Injektorgebiet 35 und zum Basisgebiet 36 ausgebildet. In diesem Punkt kann eine zusätzliche Dosierung von p-Störstoffen zugefügt werden, um ein stark dotiertes Injektorgebiet 35 und einen einwandfreien
600.820/0687 - 20 -
Basiskontakt 40 herzustellen. Dieser Verfahrensschritt wird ausgeführt unter Verwendung der Fotoresistschicht als Sperre zu dem Implantat, und es werden auf diese Weise Emitter/Injektor und das Basis-Kontaktgebiet implantiert, ohne dass zu der p-Konzentration in der Basis der vertikalen npn-Anordnung etwas hinzugefügt wird. Auf diese Weise wird dieser wichtige Verfahrensschritt ohne einen zusätzlichen Maskierungsschritt ausgeführt.
Wie oben beschrieben wurde, wird der Wert Beta des lateralen pnp-Elements erhöht durch die zusätzliche Dosis von p-Material zum Emitter/Injektor. Das Basiskontakt-Implantat verbessert den ¥ert Beta des vertikalen npn-Elements, welches im inversen Betrieb arbeitet, da keine Erhöhung der Störstoffkonzentration in dem eigenleitenden Basisgebiet auftritt, also in dem Bereich, welcher sich unter den inversen Kollektoren befindet, aber nur in dem Kontaktgebiet, um den Rekombinationsstrom an dem Kontakt zu minimieren. Die Tiefe 41 des Basisgebiets 36 wird verstärkt unterhalb der Lage des Basiskontakts 40, jedoch werden die Parameter des vertikalen npn-Elements nicht schädlich beeinflusst, solange das vergrabene Kollektorgebiet 11 nicht kontaktiert wird* Die Struktur wird dann vervollständigt durch Anbringen geeigneter leitfähiger Kontakte.
Das angewendete Verfahren zur Herstellung der oben beschriebenen oxyd-isolierten kombinierten Injektionslogik-Gatterstruktur kann allgemein bezogen werden auf eine Standard-Isoplanar-Prozessfolge, welche in entsprechender Weise zur Herstellung einer grossen Zahl diskreter Bauelemente verwendet werden kann. Diese Standardfolge enthält die folgenden Verfahrensschritte für ein p-Substrat (wobei für ein n-Substrat-Ausgangsmaterial bei jedem der nachfolgend beschriebenen Schritte die Leitfähigkeitstypen der entsprechenden Dotierungsmittel umzukehren wären:
25A5892
1. Oxydieren des p-Substrats.
2. Maskieren zum Abgrenzen der vergrabenen Kollektorgebiete (inverse Emitter in der Folge der Injektionslogik) und der Isolationsgebiete; Eindiffundieren von n-Störstoffen in die vergrabenen Kollektorgebiete und Unterkreuzungen.
3. Entfernen des Oxyds durch Ätzen, und anschliessend Aufwachsen von n-Epitaxialsiliziumschichten mit einer Stärke in der Grössenordnung von 1 Mikrometer.
4. Aufbringen einer Schicht von Siliziumnitrid.
5. Maskieren zum Abgrenzen der Oxyd-Isolationsgebiete und Ätzen von Nuten bis zu einer Tiefe von etwa 0,5 Mikrometer.
6. Vakuumaufbringen von Schichten aus Siliziumdioxyd zum Herstellen einer selbstausgerichteten Basismaskierung über der Grenze der Basis des lateralen pnp-Elements und des Oxyd-Isolationsgebietes sowie über der Grenze des Kollektorkontakts des vertikalen npn-Elements und des Oxyd-Isolationsgebiets.
7. Eindiffundieren von p-Störstoffen in freigelegte Nuten.
8. Ausbilden von Oxyd-Isolationsgebieten in den Nuten und Eindiffundieren eines Schutzrings vor dem Oxydaufwachs en.
9. Ionenimplantation von p-Störstoffen in alle Epitaxialsiliziumgebiete, welche nicht mit aufgedampftem Oxyd oder Isolationsoxyd bedeckt sind, um Emitter und Kollektor vom pnp- und die Basis vom npn-Element auszubilden.
10. Maskieren zum Abgrenzen des inversen Kollektors und des Kontakts der vergrabenen Schicht der vertikalen Transistoren.
- 22 -
609820/0607
11. Eindiffundieren von n-Störstoffen in die inversen Kollektoren und den Kontakt der vergrabenen Schicht der vertikalen Transistoren.
12. Maskieren zum Freilegen des Emitter/Injektor des lateralen Transistors und der Basis-Kontaktgebiete, und IonenjLmplantieren von p-Störstoffen in diese Gebiete.
13. Aufbringen von Metall zum Ausbilden der Verbindungsschicht, Maskieren und Abgrenzen der Verbindungsschicht.
Man erkennt, dass die Standardverfahrensfolge insgesamt Verfahrensschritte der Maskierung erfordert, nämlich die Verfahrensschritte 2, 5, 6, 10, 12 und 13.
Die oben beschriebene Standardverfahrensfolge kann zur Herstellung einer grossen Zahl von Bauelementen verwendet werden, ohne dass spezielle zusätzliche Verfahrensschritte erforderlich sind. Die Primärelemente können wie folgt aufgezählt werden:
1. Vertikale npn-Transistören in Wandbauart und Nicht-Wandbauart .
2. Laterale pnp-Transistoren in Wandbauart und Nicht-Wandbauart .
3. Kombinierte Transistorlogik-Zelleno
4. Vertikale pnp-Transistoren mit einem Substratkontakt.
5. Vertikale pnp-Transistoren in einer Bauart mit niedrigem Wert Beta.
6. p-Widerstände in Wandbauart und Nicht-Wandbauart 0
7. Widerstände bei Anwendung einer vergrabenen Schicht.
8. Epitaxialwiderstände.
9. Quetschfuss (pinched-base)-Widerstände.
- 23 609820/0687
10. p-Kanal-Feldeffekt-Transistören.
11. Quetschfuss-Epitaxial-Widerstände.
12. Epitaxial-Feldeffekt-Transistören.
13. Schottky-Bauelemente, wenn ein zusätzlicher Verfahrensschritt der Maskierung zum Abgrenzen des Metallkontakts ausgeführt wird.
Eine Abänderung der beschriebenen Staidard-Verfahrensfolge kann benutzt werden, um ein kombiniertes Gatter der Injektionslogik herzustellen, welches eine verbesserte Geschwindigkeit und geringere Verluste hat. Das Verfahren ist im wesentlichen das gleiche bis zur Ausbildung der Oxyd-Isolationsgebiete und Anbringen der selbstausgerichteten Basis, mit Ausnahme der Tatsache, dass die selbstausgerichtete Basis sich nicht zu dem Oxyd-Isolationsgebiet (vgl. Fig. 5 A und 13) erstreckt. Nach Ausbildung des Schutzrings um die Oxyd-Isolationsgebiete entsprechend der Darstellung in Figo 5 A wird, wie in Fig. 13 gezeigt, die Isolierschicht 13 abgegrenzt, damit durch Ionenimplantation oder Diffusion Emitter/ Injektor-Gebiet 60, Basisgebiet-Segmente 61 und 62 und Basiskontakt-Segment 63 ausgebildet werden können. Bei dem bevorzugten Ausführungsbeispiel einer kombinierten Injektionslogik-Struktur, welche aus einem lateralen pnp-Element und einem vertikalen npn-Element hergestellt ist, würden diese Gebiete diffundierte p-Gebiete mit einer Spitzenkonzentration
-IQ O
in der Grössenordnung von 1 χ 10 Atomen/cm sein. ¥ie in Fig. 14 dargestellt ist, wird dann ein abschirmendes Material 70, beispielsweise eine Schicht aus thermisch aufgewachsenem Siliziumdioxyd von 0,5 Mikrometer Stärke, auf allen freigelegten Flächen der Epitaxialschicht ausgebildet. Bei Verwendung des Verfahrens der Ionenimplantation wird eine niedrige Konzentration von p-StÖrstoffen mit einer Spitzenkonzentration in der Grössenordnung von 5 x 10 ' Atomen/cm unterhalb der noch freigelegten Nitridgebiete implantiert, um Basissegmente 65 und 66 auszubilden. Dadurch wird ein segmentiertes Ba-
- 24 609820/068?
sisgebiet ausgebildet, welches abwechselnde Abschnitte starker p-Konzentration (Gebiete 61, 62 und 63) und leichter p-Konzentration (Gebiete 65 und 66) aufweist. Wie in Fig. 15 dargestellt ist, wird die Nitrid-Isolationsschicht über den Gebieten 65 und 66 niedriger Konzentration und über der Stelle, an der Kontakt 69 des inversen Emitters auszubilden ist, selektiv entfernt, so dass diffundierte inverse Kollektorgebiete 67 und 68 in dem Basisgebiet ausgebildet werden können. Gleichzeitig wird Kontaktgebiet 69 des inversen Emitters entsprechend der Darstellung in Fig. 16 ausgebildet. Anschliessend wird eine geeignete Metallisierung aufgebracht, und es ist dann eine Gatterstruktur kombinierter Injektionslogik ausgebildet, welche zwischen benachbarten inversen Kollektoren eine hohe Konzentration von p-Material aufweist, so dass ein niedrigerer Widerstand vorhanden ist. Hierdurch ist der Widerstand sogar unter denjenigen Wert abgesenkt, welcher durch die Anwesenheit des Schutzrings erreicht wird. Auf diese Weise wird die Wirkung der herabgesetzten Vorspannung unter dem Kollektor bei hohen Stromwerten reduziert, so dass die Geschwindigkeit des Injektionslogik-Gatters verbessert wird. Dies bedeutet, dass das Verteilungsverzögerungs-Leistungs-Produkt in dem flachen Teil des Diagramms der Fig. 11 herabgesetzt wird. Auch wird der Wert Beta eines diskreten lateralen pnp-Elements verbessert, und auch die Ausgangsfächerung von Vielkollektor-npn-Elementen, ohne dass ■Verfahrensschritte erforderlich sind, welche den vertikalen Transistor beeinträchtigen. Und die höhere Konzentration der p-Dotierung in dem störstellenhalbleitenden Basisgebiet minimiert den Strom, welcher in diesen Bereich aus dem Emitter der vergrabenen Schicht injiziert wird, so dass die Gleichstromeigenschaften des inversen Beta des vertikalen npn-Elements verbessert werden. Die Struktur hat in wirksamer Weise einen
- 25 -
609820/0087
selbstausgerichteten Emitter, wobei eine starke Dotierung in dem störstellenhalbleitenden Basisgebiet und eine niedrige Dotierung in dem eigenhalbleitenden Basisgebiet vorhanden sind. Auf diese Weise erhält man kontrollierbar hohe Verstärkungen und diodenähnliche Strukturen, wenn diskrete Elemente hergestellt werden.
Im Verfahrensablauf dieses bevorzugten modifizierten Standardverfahrens werden die ersten fünf Schritte des Standardverfahrens in identischer Weise ausgeführt«, Nach diesen fünf Schritten enthält das modifizierte Standardverfahren die folgenden Schritte:
6. Aufdampfen einer Siliziumdioxydschicht zur Ausbildung einer selbstausgerichteten Basismaske über der Grenze der Basis des lateralen pnp-Elements und des Oxyd-Isolationsgebiets, und zwischen dem Basis-Kontaktgebiet und dem Kontaktgebiet des inversen Emitters.
7. Diffundieren von p-Störstoffen in freiliegende Nuten.
8. Ausbilden von Isolieroxyd-Gebieten und Diffundieren des Schutzrings vor dem Oxydaufwachsen.
9. Maskieren von Nitridgebieten und Entfernen des Nitrids ausser an denjenigen Stellen, an denen η-Gebiete auszubilden sind.
1Oo Eindiffundieren von p-Störstoffen in Bereiche, welche nicht durch Nitrid oder Isolieroxyd geschützt sind, und thermische Behandlung zum Oxydieren freigelegter Epitaxialgebiete und zum Eintreiben der diffundierten Störstoffe, um stark dotierte störstellenhalbleitende Basissegmente und ein Injektionsgebiet auszubilden.
11. Aufbringen und Begrenzen von Fotoresist, und Ionenimplantieren einer niedrigen Konzentration von p-Störstoffen zwischen Basissegmentgebieten zur Ausbildung eigenhalbleitender Basissegmente von npn-Transistören.
609820/088?
- 26 -
12. Ätzen von Nitridgebieten zum Abgrenzen inverser Kollektorgebiete und des Kontaktgebiets des inversen Emitters für das vertikale npn-Element, und Eindiffundieren von n-Störstoff.
13. Maskieren von p-Kontaktgebieten. Ionenimplantieren von p-Störstoffen in Kontaktgebiete, falls erforderlich.
14. Aufbringen von Metall zum Ausbilden der Verbindungsschicht ; Maskieren und Abgrenzen der Verbinciungsschicht.
Man erkennt, dass das modifizierte Standardverfahren sieben Verfahrensschritte der Maskierung erfordert: 2, 4, 6, 9, 11, 13 und 14. Dieses modifizierte Standardverfahren kann verwendet werden zur Herstellung der gleichen-Bauelemente, welche oben im Zusammenhang mit dem Standardverfahren zusammengestellt sind.
Die kombinierte Struktur des Injektionslogik-Gatters ist in Fig. 9 dargestellt. Wie bereits beschrieben, enthält bei der bevorzugten Ausführungsform die kombinierte Struktur 50 ein vertikales npn-Element mit Mehrfach-Invers-Kollektoren 52 und 53, Basis 51 und Emitter 58, und ein komplementäres laterales pnp-Element mit Emitter/Injektor 56, Basis 55 und Kollektor 51. Das laterale pnp-Element dient als Strominjektor und Belastung für das vertikale pnp-Element. Oxyd-Isolationsgebiete 59 dienen zur elektrischen Isolation zwischen benachbarten Strukturen und ermöglichen eine erhöhte Packungsdichte. Auch ist die Seitenwandkapazität zwischen Emitter und Basis herabgesetzt, wie beschrieben ist in dem Aufsatz von A. Allen u.a. "Oxide-Isolation Integrated Injection Logic" ,*ISSCC Conf. Reports, Seiten 16 ff. Die kombinierte Struktur 50 gemäss der vorliegenden Erfindung besitzt einen Schutzring entlang der Grenzfläche
- 27 609820/0687
zwischen Oxydwand 59 und Basisgebiet 51, wo sie in Kontakt kommen (nicht in Fig. 9 gezeigt, aber sehr ähnlich der Darstellung in den Fig. 4 B und 5 B). Dieser Schutzring ermöglicht, dass die inversen Kollektoren 52 und 53 sich von einem Cxyo-Isolationsgebiet zum anderen erstrecken, und das bedeutet, dass die l.andemitterbauart möglich ist, ohne dass eine Bmitter-zu-Kollektor-Inversion entlang der Grenzfläche zwischen der Basis und dem danebenliegenden Oxyd-Isolationsgebiet auftritt. Das Vorhandensein des Schutzrings erhöht auch die seitliche Leitung bei dem Kollektor 51 des pnp-Elements, und dies ist ein Merkmal, welches besonders erwünscht ist, wenn der Kontakt zum Gebiet 51 auf der Seite der inversen Kollektoren 52 und gegenüber Emitter 56 angeordnet ist, so dass Strom durch den eingeschnürten Leitungsweg unterhalb der inversen Kollektoren gelangen müsste. Der Schutzring ist besonders vorteilhaft, um eine hohe Ausgangsfächerung zu erhalten, da ein hoher Widerstand die Arbeitsgeschwindigkeit des letzten Kollektors in einer Schaltung herabsetzen würde.
Das logische Diagramm des Injektionslogik-Gatters der zusammengesetzten Strukturen in Fig. 9 ist in Fig. 10 dargestellt. Die kombinierte Struktur 50 gemäss Fig. 9 arbeitet als Injektionslogik-Gatter, wenn Klemme 60 der Injektor, Klemme 61 der Basiseingang, Klemmen 62 und 63 die Kollektorkontakte und Klemme 64 der Emitterkontakt sind. In einer optimalen Injektionslogik-Anordnung, wie es die Struktur gemäss der vorliegenden Erfindung ist, ist der Emitter des vertikalen Transistors nahe bei der Basis angeordnet, um den Stromverlust auf ein Minimum herabzusetzen; man erreicht dies ohne Emitter-zu-Kollektor-Inversion durch die beschriebene selektive Verwendung eines Schutzrings. Die Wandemitterbauart ermöglicht ausserdem ein hohes Flächenverhältnis des inversen Emitters zur Basis, und dieses er-
- 28 809 8 2 0/0687
möglicht die Optimierung der inversen Beta-Werte,, Diese Optimierung und die hohen Beta-Werte für die einzelnen Bauelemente aufgrund der starken Dotierung des Injektor/ Emitter des lateralen Elements und die starke Dotierung in dem Basiskontakt des vertikalen Elements führen dazu, dass man ein niedriges Verhältnis der Verteilungsverzögerung über der Leistung erhält, wie es in Fig. 11 dargestellt ist.
Zusammenfassung wesentlicher Gesichtspunkte: Verfahren zum Herstellen oxyd-isolierter vertikaler Bipolartransistoren und komplementärer oxyd-isolierter lateraler Bipolartransistoren mit folgenden Verfahrensschritten: Aufwachsen einer dotierten Epitaxialschicht aus Einkristallsilizium auf einem Siliziumsubstrat, Aufbringen eines ersten Isoliermaterials in einem gewählten Muster über der Epitaxialschicht zum Abgrenzen von Oxyd-Isolationsgebieten und Elementgebieten, Ätzen von Nuten in Bereichen, in denen Oxyd-Isolationsgebiete auszubilden sind, Aufbringen eines selbstausgerichteten Basisisoliermaterials über solchen Teilen der Grenzfläche zwischen dem ersten Isoliermaterial und den Nuten, welche das Gebiet zwischen der Basis eines auszubildenden vertikalen Bipolartransistors und dem Emitter eines auszubildenden lateralen Bipolartransistors erfassten, Anbringen eines Störstoffs mit einem Leitfähigkeitstyp, welcher dem Leitfähigkeitstyp der Epitaxialschicht entgegengesetzt ist, in solchen Nutenbereichen, welche nicht von dem selbstausgerichteten Basisisoliermaterial bedeckt sind, wobei der Störstoff zur Verhinderung einer Emitter-zu-Kollektor-Inversion entlang der Wand der Basis eines vertikalen Bipolartransistors dient, ohne dass Emitter und Kollektor eines lateralen Bipolartransistors kurzgeschlossen werden, Ausbilden von Oxyd-Isolationsgebieten in den Nuten und Ausbilden der vertikalen Bipolartransistoren und der lateralen Bipolartransistoren in den Elementgebieten. Durch das Verfahren gemäss der vorlie-
609820/^687
genden Erfindung werden diskrete laterale Bipolartransistoren und diskrete vertikale Bipolartransistoren hergestellt, welche sowohl in konventioneller Betriebsweise
als auch in inverser Betriebsweise arbeiten können, oder eine kombinierte Struktur, welche einen vertikalen Bipolartransistor und einen lateralen Bipolartransistor auf
der gleichen Siliziuminsel vereinigt, so dass ein Injektionslogik-Gatter gebildet ist, in dem die Basis des vertikalen Bipolartransistors als der Kollektor des lateralen Bipolartransistors arbeitet, und bei dem der vertikale
Transistor im inversen Betrieb arbeitet.
609820/0887

Claims (24)

  1. ANSPRÜCHE: . 3© -
    Verfahren zum Herstellen einer Familie oxyd-isolierter Halbleiterelemente in einem Halbleitersubstrat, mit folgenden Verfahrensschritten: Aufwachsen einer dotierten Epitaxialschicht auf dem Halbleitersubstrat, deren Leitfähigkeitstyp dem des Substrats entgegengesetzt ist; Ausbilden einer Nut in der Epitaxialschicht, welche ein Elementgebiet umgibt unc. abgrenzt; Ausbilden eines Oxyds des Halbleiters in der Nut zum Ausbilden von Oxyd-Isolationsgebieten; und Ausbilden wenigstens eines Halbleiterelements in dem Elementgebiet, dadurch gekennzeichnet, dass ein Störstoff selektiv der Nut zugeführt wird, um selektiv einen Schutzring auszubilden, und dass der Leitfähigkeitstyp des Störstoffs dem der Epitaxialschicht entgegengesetzt ist.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass vor dem Verfahrensschritt des Aufwachsens einer dotierten Epitaxialschicht ein vergrabenes Schichtgebiet in dem Halbleitersubstrat ausgebildet wird.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass zum'Ausbilden einer Nut in der Epitaxialschicht ein erstes Isoliermaterial in einem gewählten Muster über der Epitaxialschicht zum Abgrenzen von Oxyd-Isolationsgebieten und Elementgebieten aufgebracht wird und die Oxyd-Isolationsgebiete zur Ausbildung einer Nut geätzt werden, und dass zum selektiven Zuführen eines Störstoffs zu der Nut ein selbstausgerichtetes Basis-Isoliermaterial über solchen Teilen der Grenzfläche zwischen dem ersten Isoliermaterial und der Nut angebracht wird, welche das Gebiet zwischen der Basis eines auszubildenden vertikalen Bipolartransistors und dem Emitter eines auszubildenden lateralen Bipolartransistors erfassten, und der Störstoff zugeführt wird.
    - 31 60982Ö/0S87
  4. 4. Verfahren nach /jaspruch 3, dadurch gekennzeichnet, dass zum Herstellen wenigstens eines Halbleiterelements eine kombinierte Injektionslogik-Struktur in dem iilementgebiet ausgebildet wird, wobei die kombinierte Struktur einen vertikalen Bipolartransistor und einen komplementären lateralen Bipolartransistor aufweist und die Basis des vertikalen Bipolartransistors als Kollektor des lateralen Bipolartransistors dient,
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass bei dem Aufbringen eines selbstausgerichteten Basis-Isoliermaterials dieses Material über solchen Teilen der Grenzfläche zwischen dem ersten Isoliermaterial und der Hut aufgebracht wird, welche den Invers-Emitterkontakt des vertikalen Bipolartransistors erfassten.
  6. 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass das Einbringen eines Störstoffs durch thermische Diffusion erfolgt«,
  7. 7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass bei dem Herstellen einer kombinierten Injektionslogik-Struktur die Störstoffkonzentration des Emittergebiets des lateralen Bipolartransistors erhöht wird, wenn der Kontakt für die Basis des vertikalen Bipolartransistors ausgebildet wird.
  8. 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass zur Erhöhung der Störstoffkonzentration des Emittergebiets des lateralen Bipolartransistors eine starke Dotierung des Basiskontakts für den vertikalen Bipolartransistor und des Emitterkontakte für den lateralen Bipolartransistors erfolgt.
    - 32 609820/0687
  9. 9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass zum Ausbilden eines Oxyds des Halbleiters in der Nut eine thermische Behandlung der freigelegten Nut zur Oxydierung des freigelegten epitaktischen Siliziums erfolgt.
  10. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass das Halbleitersubstrat die p-Leitfähigkeit, das vergrabene Schichtgebiet die η-Leitfähigkeit, die epitäktische Schicht die η-Leitfähigkeit und der Störstoff die p-Leitfähigkeit haben, so dass der vertikale Bipolartransistor ein npn-Element und der laterale Bipolartransistor ein pnp-Element darstellen.
  11. 11. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass beim Herstellen einer kombinierten Injektionslogik-Struktur ein segmentiertes Basisgebiet für den vertikalen Bipolartransistor ausgebildet wird, welches stark dotierte Störstellenhalbleiter-Basisgebiete und leicht dotierte Eigenhalbleiter-Basisgebiete aufweist.
  12. 12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass beim Aufbringen eines selbstausgerichteten Basis-Isoliermaterials dieses Material über solchen Teilen der Grenzfläche zwischen dem ersten Isoliermaterial und der Nut aufgebracht wird, welche zwischen dem Basiskontakt und dem Invers-Emitterkontakt für den vertikalen Bipolartransistor liegen«
  13. 13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass das Halbleitersubstrat die p-Leitfähigkeit, das vergrabene Schichtgebiet die η-Leitfähigkeit, die epitaktische Schicht die η-Leitfähigkeit und der Störstoff
    - 33 609820/0687
    die p-Leitfähigkeit haben, so dass der vertikale Bipolartransistor ein npn-Element und der laterale Bipolartransistor ein pnp-Element darstellen.
  14. 14.Oxyd-isolierte Halbleiterstruktur mit folgenden Bestandteilen: Ein Halbleitersubstrat; eine über dem Halbleitersubstrat angeordnete epitaktische Schicht, deren Leiti'ähigkeitstyp dem des Substrats entgegengesetzt ist; ein Oxyd-Isolationsgebiet, welches zusammengesetzt ist aus dem Oxyd der epitaktischen Schicht und des Halbleitersubstrats und ein Elementgebiet umgibt und abgrenzt, bei dem ein Schutzring selektiv an der Grenzfläche zwischen dem Oxyd-Isolationsgebiet und 'dem Elementgebiet ausgebildet ist; wenigstens ein in dem Elementgebiet ausgebildetes Halbleiterelement; und eine in der Oberfläche des Halbleitersubstrats ausgebildete vergrabene Schicht, dadurch gekennzeichnet, dass wenigstens ein Halbleiterelement eine kombinierte Injektionslogik-Struktur enthält, welche einen vertikalen Bipolartransistor und einen komplementären lateralen Bipolartransistor aufweist, wobei die Basis des vertikalen Bipolartransistors als Kollektor des lateralen Bipolartransistors dient.
  15. 15. Halbleiteranordnung nach Anspruch 14, dadurch gekennzeichnet, dass der Schutzring entlang der Grenzfläche überall vorhanden ist, ausser an dem Basisgebiet des lateralen Bipolartransistors.
  16. 16. Halbleiteranordnung nach Anspruch 15, dadurch gekennzeichnet, dass der Schutzring entlang der Grenzfläche überall vorhanden ist, ausser an dem Basisgebiet des lateralen Bipolartransistors und an dem Invers-Emitterkontakt des vertikalen Bipolartransistors.
    - 34 609820/0687
  17. 17. Halbleiteranordnung nach Anspruch 16, dadurch gekennzeichnet, dass der Emitter/Injektor des lateralen Bipolartransistors und das Basiskontaktgebiet des vertikalen Bipolartransistors stark dotiert sind, um den IlekoDibinationsstrom möglichst gering zu halten.
  18. 18. Halbleiteranordnung nach Anspruch 17, dadurch gekennzeichnet, dass der vertikale Bipolartransistor ein
    npn-Element ist, dessen Kollektor in der vergrabenen Schicht, dessen Basis in der Oberfläche der epitaktischen Schicht und dessen Emitter in dem Basisgebiet
    ausgebildet sind, und dass der komplementäre laterale Bipolartransistor ein pnp-Element ist, dessen Emitter/ Injektor in der Oberfläche der epitaktischen Schicht getrennt neben dem vertikalen Bipolartransistor ausgebildet ist, welcher zv/ischen Emitter/Injektor und dem vertikalen Bipolartransistor liegt, und dessen Kollektor mit dem Basisgebiet des vertikalen Bipolartransistors gemeinsam ist.
  19. 19. Halbleiteranordnung nach Anspruch 14, dadurch gekennzeichnet, dass wenigstens ein Halbleiterelement eine
    vertikale npn-Anordnung aufweist.
  20. 20. Halbleiteranordnung nach Anspruch 14, dadurch gekennzeichnet, dass wenigstens ein Halbleiterelement eine
    laterale pnp«»Anordnung aufweist.
  21. 21. Halbleiteranordnung nach Anspruch 14, dadurch gekennzeichnet, dass wenigstens ein Halbleiterelement einen vergrabenen Schichtwiderstand aufweist.
  22. 22. Halbleiteranordnung nach Anspruch 14, dadurch gekennzeichnet, dass wenigstens ein Halbleiterelement einen Feldeffekttransistor aufweist.
    * dessen Basis der Teil der epitaktischen Schicht ist,
    - 35 60 9 8 20/0687
  23. 23. Halbleiteranordnung nach Anspruch 15, dadurch gekennzeichnet, dass der vertikale Bipolartransistor mit Invers-Vielfachemittern und segmentierter Basis hergestellt ist, welche niedrige Störstoffkonzentrationen in den eigenhalbleitenden Basisgebieten und hohe Störstoffkonzentrationen in den störstellenhalbleitenden Basisgebieten auf v/eist.
  24. 24. Halbleiteranordnung nach Anspruch 23, dadurch gekennzeichnet, dass der Schutzring überall entlang der Grenzfläche vorhanden ist, ausser an dem Basisgebiet des lateralen Bipolartransistors und zwischen dem Basiskontakt und dem Emitterkontakt für den vertikalen Bipolartransi stör.
    609820/0687
    Leerse ite
DE19752545892 1974-10-29 1975-10-14 Kombiniertes verfahren zur herstellung oxyd-isolierter vertikaler bipolartransistoren und komplementaerer oxyd-isolierter lateraler bipolartransistoren Ceased DE2545892A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/518,445 US3962717A (en) 1974-10-29 1974-10-29 Oxide isolated integrated injection logic with selective guard ring

Publications (1)

Publication Number Publication Date
DE2545892A1 true DE2545892A1 (de) 1976-05-13

Family

ID=24063967

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752545892 Ceased DE2545892A1 (de) 1974-10-29 1975-10-14 Kombiniertes verfahren zur herstellung oxyd-isolierter vertikaler bipolartransistoren und komplementaerer oxyd-isolierter lateraler bipolartransistoren

Country Status (12)

Country Link
US (1) US3962717A (de)
JP (1) JPS5726417B2 (de)
BE (1) BE834962A (de)
BR (1) BR7506172A (de)
CA (1) CA1030274A (de)
CH (1) CH594288A5 (de)
DE (1) DE2545892A1 (de)
FR (1) FR2290037A1 (de)
GB (1) GB1522958A (de)
HK (1) HK9582A (de)
IT (1) IT1047337B (de)
NL (1) NL186608C (de)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS561783B2 (de) * 1974-12-27 1981-01-16
DE2510593C3 (de) * 1975-03-11 1982-03-18 Siemens AG, 1000 Berlin und 8000 München Integrierte Halbleiter-Schaltungsanordnung
CA1056513A (en) * 1975-06-19 1979-06-12 Benjamin J. Sloan (Jr.) Integrated logic circuit and method of fabrication
DE2532608C2 (de) * 1975-07-22 1982-09-02 Deutsche Itt Industries Gmbh, 7800 Freiburg Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung
JPS5247383A (en) * 1975-10-13 1977-04-15 Toshiba Corp Semiconductor device
JPS5261977A (en) * 1975-11-18 1977-05-21 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit device and its production
US4084174A (en) * 1976-02-12 1978-04-11 Fairchild Camera And Instrument Corporation Graduated multiple collector structure for inverted vertical bipolar transistors
US4143455A (en) * 1976-03-11 1979-03-13 Siemens Aktiengesellschaft Method of producing a semiconductor component
US4137109A (en) * 1976-04-12 1979-01-30 Texas Instruments Incorporated Selective diffusion and etching method for isolation of integrated logic circuit
JPS52141587A (en) * 1976-05-20 1977-11-25 Matsushita Electric Ind Co Ltd Semiconductor device and its process
US4066473A (en) * 1976-07-15 1978-01-03 Fairchild Camera And Instrument Corporation Method of fabricating high-gain transistors
JPS5367383A (en) * 1976-08-08 1978-06-15 Fairchild Camera Instr Co Method of producing small ic implantation logic semiconductor
US4149177A (en) * 1976-09-03 1979-04-10 Fairchild Camera And Instrument Corporation Method of fabricating conductive buried regions in integrated circuits and the resulting structures
JPS5338276A (en) * 1976-09-20 1978-04-08 Toshiba Corp Semiconductor device
JPS5252378A (en) * 1976-10-01 1977-04-27 Sony Corp Semiconductor device
US4115797A (en) * 1976-10-04 1978-09-19 Fairchild Camera And Instrument Corporation Integrated injection logic with heavily doped injector base self-aligned with injector emitter and collector
JPS5368990A (en) * 1976-12-01 1978-06-19 Fujitsu Ltd Production of semiconductor integrated circuit
GB1597536A (en) * 1977-03-18 1981-09-09 Texas Instruments Inc High performance integrated injection logic gate utilizing p-type schottky input diodes
JPS53121485A (en) * 1977-03-30 1978-10-23 Mitsubishi Electric Corp Semiconductor logic circuit device of electrostatic induction type
NL7703941A (nl) * 1977-04-12 1978-10-16 Philips Nv Werkwijze ter vervaardiging van een halfgelei- derinrichting en inrichting, vervaardigd door toepassing van de werkwijze.
US4168999A (en) * 1978-12-26 1979-09-25 Fairchild Camera And Instrument Corporation Method for forming oxide isolated integrated injection logic semiconductor structures having minimal encroachment utilizing special masking techniques
DE3020609C2 (de) * 1979-05-31 1985-11-07 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Verfahren zum Herstellen einer integrierten Schaltung mit wenigstens einem I↑2↑L-Element
US4338622A (en) * 1979-06-29 1982-07-06 International Business Machines Corporation Self-aligned semiconductor circuits and process therefor
JPS556899A (en) * 1979-07-06 1980-01-18 Toshiba Corp Semiconductor device
US4322882A (en) * 1980-02-04 1982-04-06 Fairchild Camera & Instrument Corp. Method for making an integrated injection logic structure including a self-aligned base contact
JPS5610959A (en) * 1980-03-17 1981-02-03 Toshiba Corp Manufacture of semiconductor device
US4512075A (en) * 1980-08-04 1985-04-23 Fairchild Camera & Instrument Corporation Method of making an integrated injection logic cell having self-aligned collector and base reduced resistance utilizing selective diffusion from polycrystalline regions
JPS5658870U (de) * 1980-10-02 1981-05-20
JPS5792858A (en) * 1980-12-01 1982-06-09 Hitachi Ltd Semiconductor integrated circuit device and manufacture thereof
US4373252A (en) * 1981-02-17 1983-02-15 Fairchild Camera & Instrument Method for manufacturing a semiconductor structure having reduced lateral spacing between buried regions
US4374011A (en) * 1981-05-08 1983-02-15 Fairchild Camera & Instrument Corp. Process for fabricating non-encroaching planar insulating regions in integrated circuit structures
JPS58206171A (ja) * 1982-05-26 1983-12-01 Nec Corp 半導体集積回路装置
JPS5957471A (ja) * 1982-09-28 1984-04-03 Toshiba Corp 半導体装置
US5166094A (en) * 1984-09-14 1992-11-24 Fairchild Camera & Instrument Corp. Method of fabricating a base-coupled transistor logic
US4925806A (en) * 1988-03-17 1990-05-15 Northern Telecom Limited Method for making a doped well in a semiconductor substrate
US5289024A (en) * 1990-08-07 1994-02-22 National Semiconductor Corporation Bipolar transistor with diffusion compensation
US5047117A (en) * 1990-09-26 1991-09-10 Micron Technology, Inc. Method of forming a narrow self-aligned, annular opening in a masking layer
JPH0785476B2 (ja) * 1991-06-14 1995-09-13 インターナショナル・ビジネス・マシーンズ・コーポレイション エミッタ埋め込み型バイポーラ・トランジスタ構造
US5573837A (en) * 1992-04-22 1996-11-12 Micron Technology, Inc. Masking layer having narrow isolated spacings and the method for forming said masking layer and the method for forming narrow isolated trenches defined by said masking layer
JPH10303291A (ja) * 1997-04-25 1998-11-13 Nippon Steel Corp 半導体装置及びその製造方法
JP2001217317A (ja) 2000-02-07 2001-08-10 Sony Corp 半導体装置およびその製造方法
ES2275039T3 (es) 2003-04-24 2007-06-01 Goldschmidt Gmbh Procedimiento para la produccion de revestimientos laminares desprendibles, repelentes de la suciedad y del agua.
TR201906951A2 (tr) * 2019-05-09 2019-05-21 Ankara Ueniversitesi Rektoerluegue Enzimatik İşlemlerle Nar Suyu Kusurlarının Giderilmesi İçin Yöntem

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2215351A1 (de) * 1971-04-03 1972-10-12 Philips Nv Halbleiteranordnung und Verfahren zur Herstellung derselben

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3386865A (en) * 1965-05-10 1968-06-04 Ibm Process of making planar semiconductor devices isolated by encapsulating oxide filled channels
GB1153497A (en) * 1966-07-25 1969-05-29 Associated Semiconductor Mft Improvements in and relating to Semiconductor Devices
DE2021824C3 (de) * 1970-05-05 1980-08-14 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithische Halbleiterschaltung
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
NL173110C (nl) * 1971-03-17 1983-12-01 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een uit ten minste twee deellagen van verschillend materiaal samengestelde maskeringslaag wordt aangebracht.
JPS5528229B1 (de) * 1971-03-19 1980-07-26
US3873989A (en) * 1973-05-07 1975-03-25 Fairchild Camera Instr Co Double-diffused, lateral transistor structure
US3904450A (en) * 1974-04-26 1975-09-09 Bell Telephone Labor Inc Method of fabricating injection logic integrated circuits using oxide isolation
NL7413264A (nl) * 1974-10-09 1976-04-13 Philips Nv Geintegreerde schakeling.

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2215351A1 (de) * 1971-04-03 1972-10-12 Philips Nv Halbleiteranordnung und Verfahren zur Herstellung derselben

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
US-Z.: "IBM TDB", Bd. 14, No. 1, 1971, S. 171 *
US-Z.: "IEEE J. of Sol.-St. Circ.", Vol. SC-7, No. 5, 1972, S. 346-351 *
US-Z.: "IEEE J. of Sol.-St. Circ.", Vol. SC-9, No. 5, 1974, S. 218-227 *

Also Published As

Publication number Publication date
NL7512333A (nl) 1976-05-04
BE834962A (fr) 1976-02-16
JPS5726417B2 (de) 1982-06-04
FR2290037B1 (de) 1980-05-16
HK9582A (en) 1982-03-12
US3962717A (en) 1976-06-08
FR2290037A1 (fr) 1976-05-28
AU8607775A (en) 1977-05-05
IT1047337B (it) 1980-09-10
BR7506172A (pt) 1976-08-17
NL186608B (nl) 1990-08-01
CH594288A5 (de) 1978-01-13
CA1030274A (en) 1978-04-25
JPS5154379A (de) 1976-05-13
NL186608C (nl) 1991-01-02
GB1522958A (en) 1978-08-31

Similar Documents

Publication Publication Date Title
DE2545892A1 (de) Kombiniertes verfahren zur herstellung oxyd-isolierter vertikaler bipolartransistoren und komplementaerer oxyd-isolierter lateraler bipolartransistoren
DE2711562C3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
EP0032550B1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE4116694C2 (de) Mit einer Fotodiode versehene Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE4223272C2 (de) Halbleitervorrichtung mit einer Wannenstruktur und Verfahren zu deren Herstellung
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
DE69315279T2 (de) Feldeffekttransistor mit Struktur zum Verhindern des Heisse-Elektronen-Effekts und Verfahren zur Herstellung
DE2441432A1 (de) Feldeffekt-transistor, damit aufgebaute logikschaltung und verfahren zur herstellung derselben
DE3856150T2 (de) Halbleiteranordnung und verfahren zur herstellung
DE69415500T2 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit vergrabenem Übergang
DE68928396T2 (de) CMOS-integrierte Schaltung mit modifizierter Isolation
DE69404700T2 (de) Referenzdiode in integriertem Bipolarschaltkreis
DE3027599C2 (de)
DE69232348T2 (de) Integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung
DE69522936T2 (de) Hochspannungstreiberschaltung für induktive Lasten
DE4026121A1 (de) Leitfaehigkeitsmodulations-mosfet
EP1415339B1 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE3001032A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE69131390T2 (de) Verfahren zur Herstellung einer vergrabenen Drain- oder Kollektorzone für monolythische Halbleiteranordnungen
DE3010986A1 (de) Integrierte halbleiterschaltung
DE3688516T2 (de) Herstellungsverfahren für einem bipolaren Transistor mit Heteroübergang.
DE2813154A1 (de) Mtl-grundschaltung und verfahren zu deren herstellung
DE3688030T2 (de) Bipolare integrierte schaltung mit isolationsstruktur und substratkontakt und verfahren zur herstellung.
DE4143209A1 (de) Integrierte schaltung
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 21/76

8131 Rejection