DE2533463C3 - Schaltungsanordnung zur Synchronisierung von Oszillatoren eines Digital-Fernmeldenetzes, insbesondere durch Oszillatoren eines weiteren Fernmeldenetzes - Google Patents

Description

In Digital-Fernmeldenetzen, insbesondere PCM-Zeitmultiplex-Fernmeldenetzen, mit in dessen Netzknoten vorgesehenen Taktoszillatoren stellt sich unter anderem die Aufgabe, Bitfrequenzunterschiede zwischen auf verschiedenen zu einem Netzknoten hinführenden Digital-Fernmeldeleitungen, d.h. aus verschiedenen Richtungen, übertragenen Signalen auszugleichen; ein solcher Ausgleich ist neben anderem Voraussetzung für ein einwandfreies Durchschalten von Fernmeldeverbindungen in den Fernmeldevermittlungsstellen eines solchen Digital-Fernmeldenetzes. Für einen solchen Ausgleich von Bitfrequenzunterschieden sind verschiedene Lösungsprinzipien bekannt (siehe Proc. IEE, 113 [1966] 9,1420... 1428,1421; Informationen Fernsprech-Vermittlungstechnik 5 [1969] 1, 48 ... 59, 51; NTF 42 [1972], 297 .. 310): Beim Asynchronverfahren (Heterochronverfahren) weist jede PCM-Zeitmultiplex-Vermittlungsstelle eines PCM-Zeitmultiplex-Fernmeldenetzes einen eigenen unabhängigen Taktgenerator auf, und jede Empfangs-Zeitmultiplexleitung mündet in einen sogenannten Vollspeicher, dessen Speicherkapazität der Anzahl der Bits je Pulsrahmen entspricht und in dem die empfangenen Binärworte so lange festgehalten werden, bis sie in den Pulsrahmen der betreffenden PCM-Zeitmultiplex- Vermittlungsstelle passen (der Vollspeicher bewirkt dabei zugleich einen sogenannten Rahmenausgleich).

Beim Quasisynchronverfahren (Blindbit-Verfahren) weisen die PCM-Zeitmultiplex-Vermittlungsstellen eines PCM-Zeitmultiplex-Fernmeldenetzes eigene unabhängige Taktgeneratoren auf, doch wird die Informationsbitfrequenz, d. h. die mittlere Anzahl von Informationen tragenden Bits pro Sekunde, für alle PCM-Zeitmultiplex-Vermittlungsstellen des ganzen PCM-Zeitmultiplex-Fernmeldenetzss gleich gemacht, indem der Unterschied zwischen den Bittaktfrequenzen der einzelnen PCM-Zeitmultiplex-Vermittlungsstellen und der einheitlichen Informationsbitfrequenz durch die Einfügung von informationslosen Bits, sogenannten Blindbits, ausgeglichen wird.

Beim Servosynchronverfahren (Homochronverfahren, Master-Slave-Verfahren) bestimmt ein zentraler Taktgenerator die Bitfrequenz der einzelnen PCM-Zeitmultiplex-Vermittiungsstellen eines PCM-Zeitmultiplex- Fernmeldenetzes.

Beim Autosynchronverfahren schließlich weisen die einzelnen PCM-Zeitmultiplex-Vermittlungsstellen individuelle Taktgeneratoren auf, die jedoch nicht unabhängig voneinander sind, sondern sich gegenseitig synchronisieren, beispielsweise nach dem sogenannten Phasenmiitelungsprinzip:

Hierzu werden bekanntlich in den einzelnen Netzknoten (Vermittlungsstellen oder auch Streckenregeneratoren) eines PCM-Zeitmultiplex-Fernmeldenetzes den dort ankommenden Zeitmultiplexleitungen leitungsindividuelle Phasendiskriminatoren zugeordnet, die eingangsseitig jeweils mit einer dem jeweiligen Leitungsbittakt entsprechenden Impulsfolge sowie mit einer dem Amtsbittakt des betreffenden Netzknotens entsprechenden Impulsfolge beaufschlagt werden und deren der jeweiligen Phasenverschiebung zwischen dem jeweiligen Leitungstakt und dem Amtstakt entsprechende Ausgangssignale über ein summen- oder mittelwertbildendes Glied zusammengefaßt das Regelsignal zur Frequenzregelung des Amtstaktoszillators bilden. (Solche Phasenverschiebungen können dabei durch unterschiedliche Taktfrequenzen der in den einzelnen Netzknoten des Fernmeldenetzes vorgesehenen Taktoszillatoren und/oder durch Änderungen von Leitungslaufzeiten verursacht werden.) In diesem Zusammenhang ist es bekannt (s. EC] 49 [1966] 11,165), als dem jeweiligen Leitungsbittakt bzw. dem Amtsbittakt entsprechende Impulsfolge jeweils eine Impulsfolge zu benutzen, deren Impulsfolgefrequenz ein Wenigfaches (Submultiple) der Bittaktfrequenz darstellt. Dies kann in der Weise geschehen (s. NTZ 23 [1970] 5,257 ... 261), daß in den einzelnen Vermittlungsstellen eines PCM-Zeitmultiplex-Fernmeldenetzes von den jeweils ankommenden PCM-Zeitmultiplex-Leitungen mit Hilfe von sogenannten Taktextraktoren oder Schwungradschaltungen (eine Schwungradschaltung ist z. B. aus F i g. 5 der US-PS 34 83 330 bekannt) aus den empfangenen PCM-Signalen die Leitungsbittakte der einzelnen ankommenden PCM-Zeitmultiplex-Leitungen gewonnen werden, deren Phasenverschiebungen gegenüber dem Amtsbittakt der betreffenden Vermittlungsstelle die Regelung des diesen Amtsbittakt liefernden Taktoszillators bewirken sollen, und daß Leitungsbittakt und Amtsbittakt zwei — die Frequenzuntersetzung vorzugsweise um 180° gegeneinander versetzt beginnenden (Referenzphasenneubildung) — Taktfrequenzuntersetzern zugeführt werden, zwischen deren Ausgangsimpulsfolgen dann ein Phasenvergleich mit Hilfe eines leitungsindividuellen Phasendiskriminators in Form einer bistabilen Kippschaltung vorgenommen wird. Der Gleichstrommittelwert des Ausgangssignals dieser Kippstufe ist (in einer periodischen Funktion) proportional der Phasendifferenz und damit proportional dem Integral einer Frequenzdifferenz, nämlich der Differenz von Leitungstaktfrequenz und Amtstaktfrequenz. Die Ausgangssignale aller ieitungsindividueller Kippschaltungen werden über (im allgemeinen gleiche) Widerstände zur Mittelwertbildung addien und über ein WC-Glied geglättet. Die Kondensatorspannung kann dann über eine Kapazitätsdiode die Taktfrequenz des Amtstaktfrequenzuntersetzers nachziehen. Die Rückstellflanke des Amtstaktfrequenzuntersetzers wirkt jeweils auf den beiden Kippschaltungsfeldern zugeordneten sogenannten Zähleingang der einzelnen Kippschaltungen; fällt ein Leitungstakt aus, so läuft die zugehörige Kippschaltung als Zähler mit einem Impuls-Pause-Verhältnis von 1 : 1, was zu einer Regelspannung führt, die einer Übereinstimmung von

Leitungstaktfrequenz und Amtstaktfrequenz entspricht.

Es können auch mehrere der obengenannten Lösungsprinzipien zugleich Anwendung finden; so ist es bekannt (s. NTF 42 [1972], S. 306 und 307; DT-PS 17 66 477 = VPA 68/2479), daß in den einzelnen Netzebenen eines mehreren Netzebenen umfassenden Fernmeldenetzes bzw. in den einzelnen Netzen eines mehrere Netze umfassenden Fernmeldenetzwerkes eine gegenseitige Synchronisierung der Taktoszillatoren nach dem Autosynchron-Verfahren vorherrscht, während zwischen den Netzebenen bzw. zwischen den einzelnen Fernmeldenetzen über mehrere Zuleitungen eine gerichtete Synchronisierung nach dem Servosynchron-Verfahren vorgesehen ist.

Zur Ermittlung der Phasendifferenzen können auch Diskriminaiorcn verwendet werden (vgl. DT-AS 19 49 417 = VPA 69/2951), die jeweils zwei Eingänge und einen Ausgang besitzende Verknüpfungsschaltungen aufweisen, deren jede mit dem einen Eingang an den Ausgang des jeweiligen Leitungstaktfrequenzuntersetzers und mit dem anderen Eingang an den Ausgang des Amtstaktfrequenzuntersetzers angeschlossen ist und deren Ausgangssignale über eine Summier- und Mittelwertschaltung zusammengefaßt werden.

Die Arbeitskennlinie bekannter Phasendiskriminatoren, d. h. die Abhängigkeit der Ausgangssignale in Abhängigkeit von den Phasendifferenzen der eingangssei tig zugeführten Impulsfolgen, sind im allgemeinen innerhalb eines 2π- bzw. ±n;-Bereiches monoton wachsende, in 2π periodische Funktionen; durch die angegebene Festlegung der Impulsfolgefrequenz der dem jeweiligen Leitungsbittakt bzw. dem Amtsbittakt entsprechenden, der eigentlichen Phasendifferenzermittlung unterworfenen Impulsfolgen dahingehend, daß ihre Impulsfolgefrequenz ein Wenigfaches der Bittaktfrequenz darstellt, wird angestrebt (s. auch ECJ 49 [1966] 11, 168), daß sowohl durch die gegebenen Frequenztoleranzen der in den Netzknoten (Vermittlungsstellen oder auch Streckenregeneratoren) des Zeitmultiplex-Fernmeldenetzes vorhandenen Taktoszillatoren verursachte Phasendifferenz jeweils zwischen Leitungstakt und Amtstakt als auch durch die zu erwartenden Laufzeitschwankungen auf den die Netzknoten untereinander verbindenden Zeitmultiplexleitungen des Zeitmultiplex-Fernmeldenetzes verursachte Phasendifferenzen in dem laufenden Frequenzregelungsvorgang erfaßt werden, ohne daß der Diskriminatorarbeitspunkt seinen originären 2jt- (bzw. ± «^Arbeitsbereich verlassen müßte.

Indessen ist ein Auswandern des Diskriminatorarbeitspunktes aus dem originären 2π- (bzw. ±jr-)Bereich hinaus aufgrund besonderer Umstände nie ganz auszuschließen; es kann dazu z. B. aufgrund einer hinreichend großen Differenz der Amtstaktfrequenzen des Amtstaktoszillators eines Netzknotens eines Digital-Fernmeldenetzes und eines ihn von außen her fremdsynchronisierenden, beispielsweise in einem Netzknoten eines fibergeordneten Fernmeldenetzes liegen den Oszillators oder auch eines neu hinzugeschalteter Netzknoten ein und desselben Digital-Fernmeldenetzes kommen. In einem solchen Fall fahrt eine Diskriminator- bzw. Frequenzregelungs-Arbeitskennlinie mit periodischem Verlauf zu einer Verlängerung der Einschwingzeit, in der die Synchronisierung erreicht wird sowie zu einer Verkleinerung des Fangbereichs.

Eine Herabsetzung solcher Einflösse wird bei einer bekannten Schaltungsanordnung zum Nachregem der Frequenz eines Oszillators, dessen Frequenz in Abhängigkeit von einer Gleichspannung innerhalb bestimmter Grenzen verändert werden kann, auf eine von außen zugeführte Frequenz, wobei die von außen zugeführte Frequenz und die von dem Oszillator abgegebene Frequenz einer Phasenvergleichsschaltung zugeführt sind, die anhand eines Phasenvergleichs eine der Frequenzdifferenz im wesentlichen proportionale Gleichspannung abgibt, die über einen Tiefpaß dem Oszillator zum Zwecke der Frequenzveränderung zugeführt wird, dadurch angestrebt, daß ein zusätzlicher Schaltungszweig vorgesehen ist, der bei Erreichen eines Extremwertes der von der Phasenvergleichsschaltung abgegebenen Spannung diesen Extremwert so lange festhält und dem Oszillator zuführt, bis dieser in seiner Frequenz so weit nachgeregelt ist, daß die von der Phascnvergleichsschaitung abgegebene Spannung unter ihren Extremwert sinkt (siehe DT-OS 18 04 813). Dabei ist als Phasenvergleichsschaltung eine bistabile Kippschaltung vorgesehen, die abhängig davon, ob der jeweils an ihr eintreffende Impuls zu der von außen zugeführten oder zu der von dem Oszillator abgegebenen Impulsreihe gehört, zwei unterschiedliche Spannungen abgibt, und es sind weitere bistabile Kippstufen vorgesehen, die UND-Schaltungen, über welche die Impulse der Phasenvergleichsschaltung zugeführt werden, derart steuern, daß sie beim Auftreten einer vorgegebenen Phasendifferenz zwischen den Impulsen die Impulse nicht durchlassen; zwei Laufzeitglieder, deren Laufzeit einer Impulsbreite entspricht, sind derart vorgesehen, daß wechselweise eine Sperrung oder öffnung weiterer UND-Schaltungen in Abhängigkeil von der Phasendifferenz zwischen den Impulser und/oder verzögerten Impulsen jeweils der einen und den Impulsen und/oder verzögerten Impulsen jeweils der anderen Impulsreihe erfolgt, wobei die Ausgänge der weiteren UND-Schaltungen mit je einem Eingang der weiteren bistabilen Kippstufen verbunden sind Diese bekannte Schaltungsanordnung vermag indessen zum einen nicht mehr zu ihrem originären ±;r-Arbeitsbereich zurückzufinden, wenn die Phasendifferenz einmal einen Betrag von 3jt überschritten hat; zum anderen wird sie durch die jeweilige Dimensionierung der Laufzeitglieder auf eine bestimmte Breite dei Taktimpulse beschränkt, was zumindest bei langen Leitungen zusätzliche Pulsformer voraussetzt

Eine andere bekannte Schaltungsanordnung (s Herold: »Synchronisation digitaler Fernmeldenetze durch Phasenmittelung mit Stellgrößenübertragung« Dissertation TU München, 31. \J2. 3. 1972, S. 112) mit einer solchen beiderseits eines Linearbereiches einen Konstantbereich aufweisenden, als quasilinear bezeichneten Diskriminator-Arbeitskennlinie weist außer deir eigentlichen, durch eine bistabile Kippschaltung gege benen Phasendiskriminator eine zusätzliche Phasenver gleichsschaltung auf, die bei einer Überschreitung dei Schwellen +η, +3π, +5», .., -tf, -3λ, -5π, .. jeweils einen positiven bzw. negativen Impuls abgibt wobei die Anzahl der Impulse in einen Digital-Analog Wandler in eine entsprechende Spannung umgesetzi wird, die im Einschaltzeitpunkt gleich NnIl ist, nach einei bestimmten Anzahl von positiven Impulsen ein« bestimmte positive Größe hat und erst nach derselbei Anzahl negativer Impulse wieder zu Null win (entsprechendes gilt für negative Impulse); dies« Spannung wird zwei Schwellwertschaltungen zugeführt die bei ihrem Ansprechen den einen bzw. den ander« Eingang der bistabilen Kippschaltung sperren, so daf deren Ausgangssignal auf einem seiner beiden Aus

gangswerte liegen bleibt. Diese bekannte Schaltungsanordnung vermeidet die Mängel der zuvor erwähnten bekannten Schaltungsanordnung; sie macht aber von einer Analogtechnik Gebrauch, die einerseits mit einem Digital-Analog-Wandler einen entsprechenden Aufwand erfordert und andererseits mit den Schwellwertgliedern entsprechende Ungenauigkeiten mit sich bringt, die auf der stets endlichen Breite der Ansprechschwellen beruhen.

Die Erfindung zeigt nun einen Weg, die im vorstehenden aufgezeigten Mangel bekannter Schaltungsanordnungen zu vermeiden und ohne Anwendung einer Analogtechnik zur Synchronisierung von Oszillatoren eines Digital-Fernmeldenetzes, insbesondere PCM-Zeitmultiplexfemmeldenetzes, mit in dessen Netzknoten vorgesehenen, sich gegenseitig synchronisierenden Amtstaktoszillatoren eine beiderseits eines Linearbereiches einen Konstantbereich aufweisende Phasendiskriminator- bzw. Frequenzregelungskennlinie zu erzielen, bei der stets wieder auf den Linearbereich zurückgefunden wird.

Die Erfindung betrifft eine Schaltungsanordnung zur Synchronisierung von Oszillatoren eines Digital-Fernmeldenetzes, insbesondere PCM-Zeitmultiplexfernmeldenetzes, mit in dessen Netzknoten vorgesehenen, sich gegenseitig synchronisierenden Amtstaktoszillatoren, wobei in jedem Netzknoten den Leitungstakten der im Netzknoten ankommenden Digital-Fernmeldeleitungen nach Maßgabe eines Taktfrequenzuntersetzungsfaktors entsprechende Impulsfolgen sowie eine dem Amtstakt nach Maßgabe des Taktfrequenzuntersetzungsfaktors entsprechende Impulsfolge gebildet werden, wobei in mit den Digital-Fernmeldeleitungen verbundenen, durch Verknüpfungsschaltungen gebildeten leitungsindividuellen Phasendiskriminatoren die Phasendifferenzen jeweils zwischen der dem jeweiligen Leitungstakt entsprechenden Impulsfolge und der dem Amtstakt entsprechenden Impulsfolge ermittelt werden und wobei aus den dabei erhaltenen Phasendifferenzsignalen ggf. unter Zusammenfassung über ein summen- oder mittelwertbildendes Glied ein Frequenzregelungssignal zur Frequenzregelung des Amtstaktoszillators gebildet wird, insbesondere durch Oszillatoren eines weiteren Fernmeldenetzes; diese Schaltungsanordnung ist erfindungsgemäß dadurch gekennzeichnet, daß zur Erzielung einer beiderseits eines Linearbereiches einen Konstantbereich aufweisenden Phasendiskriminator- bzw. Frequenzregelungskennlinie jedes Überschreiten bzw. Unterschreiten einer ±n 2«-Stufe (mit n=0,1,2,3 ...N) der Phasendifferenz zwischen der Leitungstakt-Impulsfolge und der Amtstakt-Impulsfolge in einer ein Zählvolumen ± N aufweisenden Zähleinrichtung digital gezählt wird und der den Phasendiskriminator bildenden Verknüpfungsschaltung bei einem das aus der Zählung des Unterschreitens von + η 2jr-Stufen herrührende Zählergebnis übertreffenden Zählergebnis aus der Zählung des Überschreitens von + π 2jr-Stufen über einen gesonderten Steuereingang ein die Verknüpfungsschaltung in dem einer Phasendifferenz von + 2n entsprechenden Ausgangszustand festhaltendes Steuersignal und bei einem das aus der Zählung des Überschreitens von — π 2»-Stufen herrührende Zählergebnis übertreffenden Zählergebnis aus der Zählung des Unterschreitens von -u2w-Stufen über einen gesonderten Steuereingang ein die Verknüpfungsschaltung in dem einer Phasendifferenz von —2π entsprechenden Ausgangszustand festhaltendes Steuersignal zugeführt

Die Erfindung, die insbesondere bei der Synchronisierung von Oszillatoren eines Digital-Fernmeldenetzes, insbesondere PCM-Zeitmultiplexfernmeldenetzes, mit in dessen Netzknoten vorgesehenen, sich gegenseitig synchronisierenden Amtstaktoszillatoren durch Oszillatoren eines ggf. übergeordneten weiteren Fernmeldenetzes Anwendung finden kann, das ggf. auch nur aus einem einzigen Netzknoten oder auch nur einem einzigen Oszillator bestehen kann, bringt den Vorteil mit sich, ohne den Aufwand und die Ungenauigkeiten einer Analogtechnik bei einer aus dem Linearbereich der Diskriminatorkennlinie herausführenden Phasendifferenz das maximale bzw. minimale Linearbereich-Diskriminatorausgangssignal konstant beibehalten und bei rückläufiger Phasendifferenz auch wieder zu dem originären Linearbereich zurückfinden zu können und damit die angestrebte Verkürzung von Synchronisierungs-Einschwingvorgängen und Vergrößerung des Fangbereiches bei stets definierter Lage des Diskriminatorarbeitspunktes unter Verwendung von Digital-Schaltmitteln zu gewährleisten, was auch die Möglichkeit einer Integration dieser Schaltmittel eröffnet. Die dabei vorgesehene digitale Zählung von ± η 2jr-Stufen der Phasendifferenz bringt außerdem den" Vorteil einer selbst bei einem Impuls-Pause-Verhältnis, das nicht gleich 1 :1 ist, relativ einfachen Feststellbarkeit solcher Phasendifferenzstufen sowie den weiteren Vorteil mit sich, ohne weiteres an der Mitte des einen Phasendifferenz-Betrag von Απ überdeckenden Linearbereiches der Diskriminatorkennlinie, d.h. bei mittlerem Frequenzregelungssignal, von der Phasendifferenz O und an den Enden des Linearbereichs der Diskriminatorkennlinie, d. h. bei minimalem bzw. maximalem Frequenzregelungssignal, von Phasendifferenzen ±2π ausgehen zu können.

Hierzu kann die Erfindung eine weitere Ausgestaltung dahingehend erfahren, daß Amtstaktimpulsfolge und Leitungstaktimpulsfolge jeweils einem Taktfrequenzuntersetzer mit einem Frequenzuntersetzungsverhältnis 1 :4 zugeführt werden und daß eine mit den Taktfrequenzuntersetzern verbundene Vergleichseinrichtung eine Koinzidenz des Endes bzw. des Anfangs der einzelnen Amts- oder Leitungstaktimpulsperioden von jeweils vier aufeinanderfolgenden Amts- bzw. Leitungstaktimpulsperioden mit dem Anfang bzw. Ende einer jeweils vierten Leitungs- bzw. Amtstaktimpulsperiode feststellt und dabei an einem Zählimpulsausgang einen ein Überschreiten bzw. ein Unterschreiten einer n2jr-Stufe anzeigenden Zählimpuls erzeugt, der der Zähleinrichtung zugeführt wird. In weiterer Ausgestaltung der Erfindung kann die Vergleichseinrichtung den genannten Taktimpulsperioden entsprechend mit den Taktfrequenzuntersetzern verbundene Verknüpfungsglieder aufweisen, die paarweise zusammengefaßt zu zwei mit der Amtstaktimpulsfolge jeweils rückgestellten 1-Bit-Speichern führen, an die jeweils zwei vom Amtstaktfrequenzuntersetzer her abwechselnd jeweils für die Dauer einer Amtstaktimpulsperiode entriegelte Verknüpfungsglieder angeschlossen sind, die jeweils mit dem entsprechenden, dem jeweils anderen 1-Bit-Speicher nachgeschalteten Verknüpfungsglied zu einem Paar zusammengefaßt zu einem Ausgang für das Überschreiten einer π 2w-Stufe anzeigende Zählimpulse bzw. zu einem Ausgang für das Unterschreiten einer /?2Ä-Stufe anzeigende Zahlimpulse führt Die Zähleinrichtung kann in weiterer Ausgestaltung der Erfindung als Vorwärts-Rückwärtszähler ausgebildet sein, der bei dem einen Betriebszustand eines nach Erreichen des

Zähler-Null-Zustandes umgeschalteten 1-Bit-Speichers durch dem Überschreiten einer + η 2^-Stufe entsprechende Zählimpulse in Vorwärtsrichtung und durch dem Unterschreiten einer + η 2^-Stufe entsprechende Zählimpulse in Rückwärtsrichtung gesteuert wird und bei dem anderen Betriebszustand des i-Bit-Speichers durch dem Unterschreiten einer — n2^-Stufe entsprechende Zählimpulse in Vorwärtsrichtung und durch dem Überschreiten einer — n2jr-Stufe entsprechende Zählimpulse in Rückwärtsrichtung gesteuert wird; dabei kann eine Impulsunterdrückungsschaltung jeweils nach Erreichen des Zähler-Null-Zustandes den nächstfolgenden gleichsinnigen Zählimpuls unterdrücken.

Anhand der Zeichnungen sei die Erfindung näher erläutert. Dabei zeigt

F i g. 1 eine Diskriminatorkennlinie einer Schaltungsanordnung gemäß der Erfindung sowie zugehörige Signalverläufe,

F i g. 2 zeigt ein Ausführungsbeispiel für eine Schaltungsanordnung gemäß der Erfindung,

Fig.3 zeigt Signalverläufe dieser Schaltungsanordnung.

Die Zeichnung F i g. 1 verdeutlicht in ihrem oberen Teil den prinzipiellen Verlauf der gewünschten Diskriminator-Arbeitskennlinie, d. h. das (nach einer Glättung) erhaltene Ausgangssignal s in Abhängigkeit von der Phasendifferenz Δφ zweier eingangsseitiger Taktimpulsfolgen. Die Arbeitskennlinie weist einen von Δφ=—2π bis Δφ—Λ-2π reichenden sogenannten Linearbereich auf, in welchem das Ausgangssignal s linear von der Phasendifferenz Δφ abhängt oder zumindest mit ihr monoton wächst; beiderseits des Linearbereiches weist die Arbeitskennlinie einen sogenannten Konstantbereich auf, in welchem das Ausgangssignal s konstant auf einem Wert + U bzw. — U verbleibt. Darunter ist in Zeile /i eine erste Taktimpulsfolge dargestellt, die im folgenden als Leitungstakt-Im-P'ilsfolge bezeichnet wird, und in Zeile f_o eine zweite Taktimpulsfolge, die im folgenden als Amtstakt-Impulsfolge bezeichnet wird. In Zeile dist in Abhängigkeit von der Zeit ein der jeweiligen Phasendifferenz zwischen der Leitungstakt-Impulsfolge und der Amtstakt-Impulsfolge entsprechende Digitalsignal ddargestellt, wie man es bei der eigentlichen Phasendifferenzermittlung in einer Schaltungsanordnung gemäß der Erfindung erhält; in Zeile e ist (durchgehend gezeichnet) ein diesem Digitalsignal d entsprechendes, symmetrisch zur Nullinie verlaufendes Phasendifferenzsignal e in Abhängigkeit von der Zeit dargestellt. Nach Glättung dieses Phasendifferenzsignals e erhält man das der Diskriminator-Arbeitskennlinie entsprechende Ausgangssignal (gestrichelt gezeichnet). Im übrigen wird auf die Zeichnung F i g. 1 bei der Erläuterung der Zeichnung F i g. 2 noch zurückgekommen werden.

Die Zeichnung F i g. 2 zeigt schematisch in einem zum Verständnis der Erfindung hinreichenden Umfange ein Ausführungsbeispiel einer gemäß der Erfindung arbeitenden Synchronisierungsschaltung. Diese z. B. in einer Vermittlungsstelle eines weitere Vermittlungsstellen umfassenden PCM-Zeitmultiplex-Fernmeldenetzes enthaltene Synchronisierungsschaltung weist einen Amtstaktoszillator O auf, der nach dem Phasenmittelungsprinzip durch entsprechende Oszillatoren solcher genannter weiterer Vermittlungsstellen über von diesen weiteren Vermittlungsstellen herführende Zeitmultiplexleitungen autosynchronisiert sein möge. Soweit eine solche Synchronisierung unter Verwendung von leitungsindividuellen Phasendiskriminatoren mit einer Diskriminatorkennlinie, die zu einem der Phasendifferenz zwischen dem jeweiligen Leitungstakt und zum Amtstakt in einer periodischen Funktion proportionalen Frequenzregelungssignal führt, vor sich geht, ist dies in der Zeichnung F i g. 2 nicht besonders dargestellt, da dies prinzipiell (z.B. aus der DT-AS 15 91 593 [VPA 67/3106J aus NTZ 21 [1968] 9,533, Bild 2, und 534, Bild 3, aus NTZ 23 [1970] 5, 257, Bild 1, aus DT-PS 21 49 911 [VPA 71/6187], aus DT-PS 22 47 666 [VPA 72/6180]

ίο sowie aus LU-PS 71 166[VPA 74/6074]) bekannt ist und zum Verständnis der Erfindung auch nicht erforderlich ist. In der in der Zeichnung F i g. 2 dargestellten Schaltungsanordnung wird demgegenüber davon ausgegangen, daß der Amtstaktoszillator O von einer herführenden Zeitmultiplexleitung L her nicht nach Maßgabe einer periodisch sich wiederholenden linearen Diskriminator- bzw. Frequenzregelungs-Kennlinie zu synchronisieren ist, sondern nach Maßgabe einer Diskriminator- bzw. Frequenzregelungs-Kennlinie, die beiderseits eines Linearbereiches einen Konstantbereich aufweist:

Von der ggf. der eigentlichen Nachrichtensignalübertragung dienenden ankommenden Zeitmultiplexleitung L her wird der Leitungstakt mit Hilfe eines Taktextraktors S abgenommen. Ein solcher Taktextraktor kann einen Taktgenerator sowie einen ihn regelnden Phasendiskriminator aufweisen, der die auf der ankommenden Zeitmultiplexleitung auftretenden Signalele-_i mente »L« mit dem Generatortakt sowie mit dem invertierten Generatortakt UND-verknüpft und mit den Verknüpfungssignalen eine Aufladung bzw. eine Entladung eines Kondensators steuert, von dem her dann der Taktgenerator in seiner Taktphase auf die mittlere Phasenlage der empfangenen PCM-Signaieiemente nachgeregelt wird. Über eine mit dem Ausgang des Taktgenerators 5 verbundene Leitung f\ wird die Leitungstakt-Impulsfolge (7/ in Fig. 1) einem Taktfrequenzuntersetzer ZL1, ZL 2 mit einem Frequenzuntersetzungsverhältnis 1 :4 zugeführt; in entsprechender Weise wird über eine mit dem Ausgang des Amtstaktoszillators O verbundene Leitung A die Amtstakt-Impulsfolge (fo in F i g. 1) einem Taktfrecaenzuntersetzer ZO1, ZO 2 mit dem gleichen Frequenzuntersetzungsverhältnis 1 : 4 zugeführt.

Ein Phasendiskriminator PD, der zwei über ein drittes NAND-Glied C zusammengefaßte NAND-Glieder A und B aufweist, gibt, wenn man zunächst von einer Wirkung ihm an besonderen Steuereingängen o, u etwa zugeführter besonderer Steuersignale absieht, an seinem Ausgang d ein der jeweiligen Phasendifferenz zwischen der Leitungstakt-Impulsfolge und der Amtstakt-Impulsfolge entsprechendes Digitalsignal ab, wie es in F i g. 1 und F i g. 3 jeweils in Zeile ^dargestellt ist Mit Hilfe eines nachfolgenden Impulsformers Uv kann dieses Digitalsignal d in ein entsprechendes, symmetrisch zur Nullinie verlaufendes Phasendifferenzsignal (e in F i g. 1) umgesetzt werden, das dann (ggf. mit weiteren Phasendifferenzsignalen über eine Summier- und Mittelwertschaltung zusammengefaßt) einem Tiefpaßfilter TP zugeführt wird; das auf der Ausgangsleitung s des Tiefpaßfilters TP auftretende Ausgangssignal (gestrichelt in Fig. Ie) bildet das dem Steuereingang des in seiner Frequenz zu regelnden Amtstaktoszillators zuzuführende Frequenzregelungssignal.

Mit den Taktfrequenzuntersetzern ZO1, ZO 2; ZL 2 ist eine Vergleichseinrichtung GK verbunden, die eine Koinzidenz des Endes bzw. des Anfanges der einzelnen Amtstaktimpulsperioden von jeweils vier aufeinander-

folgenden Amtstaktimpulsperioden mit dem Anfang bzw. Ende einer jeweils vierten Leitungstaktimpulsperiode feststellt und dabei an einem Zählimpulsausgang g, k einen ein Überschreiten bzw. ein Unterschreiten einer n2jr-Stufe anzeigenden Zählimpuls erzeugt, der einer Zähleinrichtung BZ, VZ zugeführt wird. Die Vergleichseinrichtung GK weist dabei eingangsseitig den einzelnen Amtstaktimpulsperioden von jeweils vier aufeinanderfolgenden Amistaktimpulsperioden entsprechend direkt mit dem Amtstaktfrequenzuntersetzer ZO1, ZO 2 und einer von jeweils vier aufeinanderfolgenden Leitungstaktimpulsperioden entsprechend über ein UND-Glied L 2 mit dem Leitungstaktfrequenzuntersetzer ZLX, ZL2 verbundene NAND-Verknüpfungsglieder L 201, L 202, L 203, L 204 auf, für die jeweils nur insoweit, wie die betreffende Amtstaktimpulsperiode mit der genannten Leitungstaktimpulsperiode zeitlich zusammenfällt, die Koinzidenzbedingung erfüllt sein kann. Die beiden NAND-Glieder L 201 und L 203 führen, über ein weiteres NAND-Glied GUzusammengefaßt, zu einem 1-Bit-Speicher SU, dessen Rückstelleingang mit der die Amtstakt-Impulsfolge führenden Leitung f_o verbunden ist und der bei einer Rückstellung jeweils einen mit ihm verbundenen 1-Bit-Speicher US umschaltet, von dem her dabei das bisher für den Koinzidenzfall vorbereitete NAND-Glied der beiden NAND-Glieder L 201 und Z. 203 jeweils gesperrt und das jeweils anderen NAND-Glied (X203 bzw. L201) entriegelt wird. Die beiden NAND-Glieder L 202 und L204 führen, über ein weiteres NAND-Glied GG zusammengefaßt, zu einem 1-Bit-Speicher SG, dessen Rückstelleingang mit der die Amtstakt-Impulsfolge führenden Leitung f_o verbunden ist und der bei einer Rückstellung jeweils einen mit ihm verbundene 1-Bit-Speicher GS umschaltet, von dem her dabei das bisher für den Koinzidenzfall vorbereitete NAND-Glied der beiden NAND-Glieder L 201 und L 203 jeweils gesperrt und das jeweils andere NAND-Glied (L 203 bzw. L 201) entriegelt wird.

An dieser Stelle sei ein Blick auf die Zeichnung F i g. 3 geworfen, die Signalverläufe der Schaltungsanordnung nach Fig.2 zeigt. Dabei ist in den Zeilen /} und f_o zunächst wieder der Verlauf einer Leitungstakt-Impulsfolge und einer Amtstakt-impulsfolge gezeigt. Zeile ZL 1 zeigt den Betriebszustand der Untersetzerstufe ZLl des Leitungstaktfrequenzuntersetzers; Zeile ZL 2 zeigt den Betriebszustand der Untersetzerstufe ZL 2. In den Zeilen ZO1 und ZO 2 sind die Betriebszustände der Untersetzerstufen ZOl und ZO 2 des Amtstaktfrequenzuntersetzers dargestellt. Zeile d läßt den Verlauf des Ausgangssignals des Phasendiskriminators PD der Schaltungsanordnung nach F i g. 2 erkennen. Die Zeilen OX, O2, O3, O4 verdeutlichen die Vorbereitung der Verknüpfungsglieder L 201, L 202, L 203, L 204 auf den Koinzidenzfall, wobei mit einem gestrichelt gezeichneten Impuls angedeutet wird, daß das betreffende Verknüpfungsglied lediglich vom Amtstaktfrequenzuntersetzer her für den Koinzidenzfall vorbereitet ist, nicht aber auch vom zugehörigen 1-Bit-Speicher US bzw. GS her, während mit einem durchgehend gezeichneten Impuls angedeutet wird, daß das betreffende Verknüpfungsglied auch vom zugehörigen 1-Bit-Speicher USbxw. GSiür den Koinzidenzfall vorbereitet ist Wie auch aus Fig.3, Zeilen Oi, O2, O3, OA ersichtlich wird, erfassen dabei die Verknüpfungsglieder L 201, L 202, L 203, L 204 jedes eine andere von jeweils vier aufeinanderfolgenden Amtstaktimpulsperioden. In Zeile L2 verdeutlicht die Zeichnung Fig.3 die Erfassung einer von jeweils vier aufeinanderfolgenden Leitungstaktimpulsperioden, wie dies in der Schaltungsanordnung nach Fi g. 2 mit dem dieser Leitungsimpulsperiode entsprechend mit den Leitungstaktfrequenzuntersetzerstufen ZL X, ZL2 verbundenen UND-Glied L 2 bewirkt wird. Insoweit, wie sich in der Zeichnung F i g. 3 ein in Zeile L 2 dargestellter Impuls mit einem in einer der Zeilen OX, O 2, O3, O4 durchgehend gezeichnet dargestellten Impulse zeitlich deckt, ist für

ίο das betreffende NAND-Verknüpfungsglied L201, L 202, L 203, L 204 die Koinzidenzbedingung erfüllt. Unter den in der Zeichnung Fig.3 dargestellten Verhältnissen ist dies zum Zeitpunkt t_g für das NAND-Glied i.204 der Schaltungsanordnung nach F i g. 2 der Fall.

F i g. 3 zeigt in Zeile L 204 das von dem Verknüpfungsglied L204 der Schaltungsanordnung nach Fig.2 abgegebene Ausgangssignal, mit dessen Rückflanke der 1-Bit-Speicher SG der Schaltungsanordnung nach Fig. 2 in seinen Arbeitszustand geschaltet wird, in welchem er, wie auch aus der Zeichnung Fig.3, Zeile SG, ersichtlich wird, bis zum Beginn des nächsten Amtstaktimpulses bleibt.

An die beiden i-Bit-Speicher St/und SG sind jeweils zwei vom Amtstaktfrequenzuntersetzer ZO1, ZO 2 her abwechselnd jeweils für die Dauer einer Amtstaktimpulsperiode entriegelte Verknüpfungsglieder EU und AU bzw. EG und AG angeschlossen. Diese Verknüpfungsglieder führen, jeweils mit dem entsprechenden, dem jeweils anderen 1-Bit-Speicher SG bzw. SU nachgeschalteten Verknüpfungsglied EG und AG bzw. EU und AU über ein weiteres Verknüpfungsglied G bzw. K zu einem Paar zusammengefaßt, zu einem Zählausgang g für das Überschreiten einer π 2;r-Stufe anzeigende Zählimpulse bzw. zu einem Zählausgang k für das Unterschreiten einer η 2jr-Stufe anzeigende Zählimpulse. In der Zeichnung Fig. 2 ist dabei dargestellt, daß es sich um durch ein ODER-Verknüpfungsglied paarweise zusammengefaßte UND-Verknüpfungsglieder handelt; es ist aber selbstverständlich auch möglich, die gleiche Verknüpfungsfunktion mit Hilfe anderer Verknüpfungsglieder zu realisieren, beispielsweise mit Hilfe von NAND-Verknüpfungsgliedern, wie dies z. B. bei den oben bereits besprochenen Verknüpfungsgliedern L 201, L 203, GUder Fall ist.

An dieser Stelle sei zugleich ein Blick in die Zeichnung F i g. 3 geworfen. Im Zeitpunkt t_g, in dem es auf Grund einer zunehmenden Phasenverschiebung zwischen Leitungstakt-Impulsfolge (fi)und Amtstakt-Impulsfolge (f_o) gegenüber dem am linken Rand der Zeichnung F i g. 3 ersichtlichen Ausgangszustand der Schaltungsanordnung nach F i g. 2 zu einer Phasendifferenz von In gekommen ist kommt es zu einer Koinzidenz des Endes einer Amtstaktimpulsperiode (Zeile O 4 in Fig. 3) mit dem Anfang einer jeweils vierten Leitungstaktimpulsperiode (Zeile L 2 in F i g. 3). bei der die Koinzidenzbedingung für das Verknüpfungsglied L 204 (in F i g. 2) erfüllt ist, so daß dieses ein Ausgangssignal (Zeile L 204 in Fig.3) abgibt, aufgrund dessen der 1-Bit-Speicher SG (in F i g. 2) bis zum Beginn des nächsten Amtstaktimpulses aktiviert wird (Zeile SG in F i g. 3). Gleichzeitig wird der ihm nachgeschaltete 1-Bit-Speicher GS umgeschaltet, so daß das Verknüpfungsglied L 204 gesperrt wird und zugleich das Verknüpfungsglied L 202 für den Koinzidenzfall vorbereitet wird, wie dies auch in den Zeilen O2 und O4 der Zeichnung Fig.3 mit der durchgehenden bzw. gestrichelten Impulsdarstellung angedeutet ist Die zum Zeitpunkt t_g ausgelöste

Aktivierung des 1-Bit-Speichers SG hat unter den in der Zeichnung Fig.3 dargestellten Verhältnissen eine Erfüllung der Koinzidenzbedingung für das Verknüpfungsglied EG zur Folge (Fig.3, Zeile EG), so daß an dem Ausgang g der Vergleichseinrichtung GK ein das Überschreiten einer η 2jr-Stufe anzeigender Zählimpuls (F ig. 3, Zeile g> auftritt

Entsprechendes gilt auch, wenn es bei in gleichem Sinn weiter zunehmender Phasenverschiebung zwischen Leitungstakt-Impulsfolge (fj und Amtstaktimpulsfolge (Q zu einer Koinzidenz des Anfanges der in der Zeichnung F i g. 3 in Zeile L 2 angedeuteten jeweils vierten Leitungstaktimpulsperiode mit dem Ende der jeweils nächsten, in der Zeichnung Fig.3 in Zeile O 3 angedeuteten Amtstaktimpulsperiode oder auch weiter der daran angrenzenden, in der Zeichnung F i g. 3 in Zeile O 2 angedeuteten Amtstaktimpulsperiode und weiter der an sie angrenzenden, in der Zeichnung F i g. 3 in Zeile Oi angedeuteten Amtstaktimpulsperiode kommt, wobei der Reihe nach für die Verknüpfungsglieder L 203, L 202 und L 201 die Koinzidenzbedingung erfüllt ist, abwechselnd die beiden 1-Bit-Speicher SU und SG aktiviert werden, abwechselnd für die Verknüpfungsglieder EU und £Gdie Koinzidenzbedingung erfüllt ist und jedesmal am Ausgang g ein ein Überschreiten einer π 2jr-Stufe anzeigender Zählimpuls erzeugt wird. Wird gegenüber dem Ausgangszustand eine Phasendifferenz von insgesamt 5 · 2π erreicht, so kommt es erneut zu einer Koinzidenz des Anfangs einer in der Zeichnung Fig.3 in Zeile L2 angedeuteten Leitungstaktimpulsperiode mit dem Ende einer in der Zeichnung Fig.3 in Zeile O4 angedeuteten Amtstaktimpulsperiode, womit sich die bereits erläuterten Vorgänge wiederholen.

In entsprechender Weise arbeitet die Schaltungsanordnung auch bei sich in umgekehrter Richtung ändernder Phasendifferenz zwischen Leitungstakt-Impulsfoige und Amtstakt-Impulsfolge, wobei es bei jeder vollendeten π 2π-Verschiebung nunmehr zu einer Koinzidenz des Anfangs einer Arrstsiaktiinpulsperiode (Zeilen 01, O2, O3, O4 in Fi g. 4) mit dem Ende einer jeweils vierten Leitungstaktimpulsperiode (Zeile L 2 in F i g. 3) kommt. Dabei kommt es wiederum zu einer Erfüllung der Koinzidenzbedingung für das entsprechende Verknüpfungsglied L 201 ... 204 und einer kurzzeitigen Aktivierung des jeweils nachfolgenden 1-Bit-Speichers SU bzw. SG unter gleichzeitiger Sperrung des betreffenden Verknüpfungsgliedes (L 201 ... L 204) und Entriegelung des jeweils anderen, zum gleichen 1-Bit-Speicher (SU bzw. SG) führenden Verknüpfungsgliedes; im Gegensatz zu den zuvor anhand der Zeichnung F i g. 3 beschriebenen Verhältnissen sind dann aber nicht die Verknüpfungsglieder EU und EG von der ersten Amtstaktfrequenzuntersetzerstufe ZOl her für den Koinzidenzfall vorbereitet, sondern sie Verknüpfungsglieder A U und AG, so daß jeweils am Ausgang Ar der Vergleichseinrichtung GK ein ein unterschreiten einer ±n2jr-Stufe anzeigender Zählimpuls auftritt.

Die an den Zählimpulsausgängen g und k der Vergleichseinrichtung GK auftretenden Zählimpulse werden einem Vorwärts-Rückwärtszähler BZm Abhängigkeit vom Betriebszustand eines jeweils nach Erreichen des Zähler-Null-Zustandes umgeschalteten 1-Bit-Speichers VZ so zugeführt, daß bei dem einen Betriebszustand des 1-Bit-Speichers VZ dem Überschreiten einer + η 2?r-Stufe entsprechende, am Ausgang g auftretende Zählimpulse zum Vorwärtszählein- gang ν und dem Unterschreiten einer +/j2w-Stufe entsprechende, am Ausgang k auftretende Zählimpulse zum Rückwärtszähleingang rdes Vorwärts-Rückwärts-Zählers BZ gelangen und bei dem anderen Betriebszustand des 1-Bit-Speichers VZ dem Unterschreiten einer -n2it-Stufe entsprechende, am Zählimpulsausgang k auftretende Zählimpulse zum Vorwärtszähleingang ν und dem Überschreiten einer -n2jr-Stufe entsprechende, am Zählimpulsausgang g auftretende Zählim- pulse zum Rückwärtszähleingang rdes Vorwärts-Rückwärts-Zählers BZ gelangen. In der Schaltungsanordnung nach Fig.2 wird dies mit Hilfe vor vier Verknüpfungsgliedern GP, GN, KP, KNerreicht, Jie mit ihren jeweils zwei Eingängen in allen möglichen

is Kombinationen jeweils an einen der beiden Zählimpulsausgänge g, k der Vergleichseinrichtung GK und an einen der beiden Ausgänge ρ, η des 1-Bit-Speichers VZ angeschlossen sind und die über weitere Verknüpfungsglieder V, R paarweise zusammengefaßt zum Vorwärts- Zähleingang ν bzw. zum Rückwärtszähleingang r des Vorwärts-Rückwärts-Zählers BZ führen. Bei dem genannten einen Betriebszustand des 1-Bit-Speichers VZ gelangen die am Zählimpulsausgang Jt der Vergleichseinrichtung GK auftretenden Zählimpulse über ein an den Z£hlimpulsausgang Arder Vergleichseinrichtung GK sowie an den Ausgang ρ des 1-Bit-Speichers VZ angeschlossenes UND-Glied PK zu einem dem Umsteuereingang des 1-Bit-Speichers VZ vorgeschalteten UND-Glied M; bei dem anderen Betriebszu- stand des 1-Bit-Speichers VZ gelangen die am Zählimpulsausgang # auftretenden Zählimpulse über ein an den Zählimpulsausgang g der Vergleichseinrichtung GK und an den Ausgang η des 1-Bit-Speichers VZ angeschlossenes UND-Glied NG zu dem UND-Glied

M. Das UND-Glied M ist mit seinem anderen Eingang an den jeweils nur im Zähler-Null-Zustand aktivierten Ausgang /n des Vorwärts-Rückwärts-Zählers BZ angeschlossen, so daß das UND-Glied M nur im Zähler-Null-Zustand für einen Zählimpuls übertra gungsfähig ist, durch den dann der I-Bit-Speicher VZ von seinem jeweils einen in seinen jeweils anderen Betriebszustand umgeschaltet wird.

Bezogen auf die in der Zeichnung F i g. 1 oben dargestellte Diskriminatorkennlinie zählt der Vorwärts- Rückwärts-Zähler BZ η 2ir-Stufen der Phasendifferenz Δφ vom Nullpunkt weg jeweils in Vorwärtsrichtung und zum Nullpunkt hin jeweils in Rückwärtsrichtung. Dabei unterdrückt eine Impulsunterdrückungsschaltung OO jeweils nach Erreichen des Zähler-Null-Zustandes den nächstfolgenden gleichsinnigen Zählimpuls. In der Schaltungsanordnung nach Fig.2 weist die Impulsunterdrückungsschaltung OO hierzu zwei NAND-Glieder GNN und KPN auf, die eingangsseitig an den Ausgang g der Vergleichseinrichtung GK und an den

SS Ausgang ρ des 1 -Bit-Speichers VZbzw. an den Ausgang Ar der Vergleichseinrichtung GK und an den Ausgang η des 1-Bit-Speichers VZ angeschlossen sind und die ausgangsseitig zu den beiden Eingängen eines UND-Gliedes GOO führen, an das der einem ständig mit einem »L«-Signal beaufschlagten Vorbereitungseingang zugehörige Takteingang einer bistabilen Kippschaltung SOO angeschlossen ist. Der Ausgang dieser bistabilen Kippschaltung SOO führt zu zusätzlichen Eingängen der bereits erwähnten, Vorwärts- bzw. Rückwärtszählimpulse abgebenden Verknüpfungsglieder V und R, so daß diese normalerweise für solche Zählimpulse übertragungsfähig sind. Mit einem Rücksetzeingang ist die bistabile Kippschaltung SOO an den

Ausgang des bereits erwähnten UND-Gliedes M angeschlossen, so daß sie jeweils gleichzeitig mit der Umschaltung des 1-Bit-Speichers VZ in ihren anderen Betriebszustand geschaltet wird, in welchem die Verknüpfungsglieder Vund R für den gerade auftretenden Zählimpuls gesperrt werden. Der nächste gleichsinnige Zählimpuls wird jedoch wieder am Vorwärts-Rückwärls-Zähler BZ wirksam, da er Ober das NAND-Glied GNN bzw. KPN und das UND-Glied GOO wieder die Umschaltung der bistabilen Kippschaltung SOO in ihren ursprünglichen Schaltzustand bewirkt, womit die beiden Verknüpfungsglieder Vund R wieder entriegelt sind, so daß der betreffende Zählimpuls zu dem betreffenden Eingang des Vorwärts-Rückwärts-Zählers BZgelangen kann. Es sei in diesem Zusammenhang bemerkt, daß es zur Berücksichtigung von Impulslaufzeiten in den Verknüpfungsgliedern und bistabilen Kippschaltungen erforderlich sein kann, in dem Weg der den Verknüpfungsgliedern GP... KP zugeführten Zählimpuls noch entsprechend bemessene Laufzeitglieder vorzusehen.

An den im Zähler-Null-Zustand aktivierten Ausgang m des Vorwärts-Rückwärts-Zählers BZ ist über einen Negator Nm der eine Eingang eines NAND-Gliedes Go angeschlossen, das mit seinem anderen Ausgang an den bei Vorwärtszählung des Unterschreitens von — π 2π-Stufen aktivierten Ausgang η des 1-Bit-Speichers VZ angeschlossen ist Der Ausgang des NAND-Gliedes Go fuhrt zu dem oben bereits erwähnten besonderen Steuereingang ο des Phasendiskriminators PD. Ein weiteres, zu dem besonderen Steuereingang υ des Phasendiskriminators PD führendes NAND-Glied Gu ist mit seinen beiden Eingängen an den Ausgang des Negators Nm und an den Ausgang des NAND-Gliedes Go angeschlossen. Für eines der beiden NAND-Glieder ist die Koinzidenzbedingung jeweils dann erfüllt, wenn sich der Vorwärts-Rückwärtszähler BZ nicht im Zähler-Null-Zustand befindet, und zwar für das NAND-Glied Gu dann, wenn der Vorwärts-Rückwärts-Zähler BZ das Überschreiten von + η 2w-Stufen der Phasendifferenz in Vorwärtsrichtung und das Unterschreiten von + π 2;r-Stufen der Phasendifferenz in Rückwärtsrichtung zählt, und für das NAND-Glied Go dann, wenn der Vorwärts-Rückwärts-Zähler BZ das Unterschreiten von — π 2?r-Stufen der Phasendifferenz in Vorwärtsrichtung und das Überschreiten von - η 2tt-Stufen in Rückwärtsrichtung zählt Im ersteren Fall führt das NAND-Glied Gu dem Phasendiskriminator PD über dessen gesonderten Steuereingang u ein den Phasendiskriminator PD in dem einer Phasendifferenz von + ?.π entsprechenden Ausgangszustand (durch Sperrung der Verknüpfungsglieder A, B) festhaltendes Steuersignal zu; im anderen Fall führt das NAND-Glied Godem Phasendiskriminator PDüber dessen gesonderten Steuereingang ο ein den Phasendiskriminator PD in dem einer Phasendifferenz von -In entsprechenden Ausgangszustand (durch Sperrung des Verknüpfungsgliedes C) festhaltendes Steuersignal zu.

Der Phasendiskriminator kann dabei in dem betreffenden Zustand bei in gleichem Sinne weiter zunehmender Phasendifferenz zwischen Leitungstakt-Impulsfolge und Amtstakt-Impulsfolge so lange festgehalten werden, bis die Zähleinrichtung BZ ihr Zähl volumen N erschöpft hat, wonach der Diskriminator wieder mit der Ausgabe eines einer Phasenverschiebung O entsprechenden Ausgangssignals beginnen würde. In umgekehrter Richtung gelangt der Diskriminator-Arbeitspunkt aus dem Konstantbereich der Diskriminatorkennlinie jeweils wieder in deren Linearbereich, sobald die Phasendifferenz Αφ zwischen Leitungstakt-Impulsfolge und Amts takt-impulsfolge den Betrag 2π unterschreitet, womit das dem Phasendiskriminator an seinem gesonderten Steuereingang ο bzw. u zugeführte S Sperrsignal wegfällt

In der vorstehend beschriebenen Schaltungsanordnung wird also, um es noch einmal zusammenfassend zu sagen, zur Erzielung einer beiderseits eines Linearbereichs einen Konstantbereich aufweisenden Phasendis- kriminator- bzw. Frequenzregelungskennlinie jedes Überschreiten bzw. Unterschreiten einer ±n2jr-Stufe (mit /J=O, 1, 2, 3 ... N)der Phasendifferenz zwischen Leitungstakt-Impulsfolge (fi) und Amtstakt-Impulsfolge (fo) in einer ein Zählvolumen N aufweisenden Zählein-

is richtung BZ digital gezählt und einer den Phasendiskriminator bildenden Verknüpfungsschaltung PD bei einem das aus der Zählung des Unterschreitens von + η 2sr-Stufen herrührende Zählergebnis übertreffenden Zählergebnis aus der Zählung des Überschreitens von +n2jr-Stufen über einen gesonderten Steuereingang u ein die Verknüpfungsschaltung PD in dem einer Phasendifferenz Δφ= + 2π entsprechenden Ausgangszustand festhaltendes Steuersignal und bei einem das aus der Zählung des Überschreitens von — η 2jr-Stufen herrührende Zählergebnis übertreffenden Zählergebnis aus der Zählung des Unterschreitens von — η 2jr-Stufen über einen gesonderten Steuereingang ο ein die Verknüpfungsschaltung PD in dem einer Phasendifferenz Δφ = — 2π entsprechenden Ausgangszustand fest- haltendes Steuersignal zugeführt In Abweichung von den in Fig.2 dargestellten Verhältnissen ist es in Weiterbildung der Erfindung aber auch möglich, schon jedes Überschreiten bzw. Unterschreiten einer ±rm-Stufe oder sogar schon jedes Überschreiten bzw. Unterschreiten einer ±/wr/2-Stufe der Phasendifferenz zwischen Leitungstakt-Impulsfolge und Amtstakt-Impulsfolge digital zu zählen und der den Phasendiskriminator bildenden Verknüpfungsschaltung bei einem das aus der Zählung des Unterschreitens von + /»r-Stufen bzw. + /wr/2-Stufen herrührende Zählergebnis übertreffenden Zählergebnis aus der Zählung des Überschreitens von +/»r-Stufen bzw. + wr/2-Stufen ein die Verknüpfungsschaltung in dem einer Phasendifferenz von +π bzw. +π/2 entsprechenden Ausgangszustand festhaltendes Steuersignal und bei einem das aus der Zählung des Überschreitens von -/wr-Stufen bzw. - mr/2-Stufen herrührende Zählergebnis übertreffenden Zählergebnis aus der Zählung des Unterschreitens von -ror-Stufen bzw. -/κτ/2-Stufen ein die Verknüp fungsschaltung in dem einer Phasendifferenz von -π bzw. -π/2 entsprechenden Ausgangszustand festhaltendes Steuersignal zuzuführen. Dies kann mit einer im Prinzip in gleicher Weise wie die Schaltungsanordnung nach F i g. 2 arbeitenden, jedoch auf Phasendifferenz- Stufen von ± mc bzw. ± «r/2 abgestellten Schaltungs anordnung oder auch mit Hilfe einer entsprechenden Ergänzung der Schaltungsanordnung nach Fig.2 geschehen, ohne daß dies hier im einzelnen noch erläutert werden müßte.

Abschließend sei noch gesagt daß die der Schaltungsanordnung nach F i g. 2 zugeführte Leitungstakt-Impulsfolge //und die Amtstakt-Impulsfolge f₀ ihrerseits bereits durch Frequenzuntersetzung des eigentlichen Leitungsbzw. Amtstaktes gebildet sein können, wozu dann in an sich bekannter Weise in die vom Taktgenerator 5 herführende Leitung und in die vom Amtstaktoszillator O herführende Leitung noch jeweils ein entsprechender Taktuntersetzer eingefügt ist.

Hierzu 2 Blatt Zeichnungen

70S SS3/45S

Claims (8)

Patentansprüche:

1. Schaltungsanordnung zur Synchronisierung von Oszillatoren eines Digital-Fernmeldenetzes, insbe- s sondere PCM-Zeitmultiplexfernmeldenetzes, mit in dessen Netzknoten vorgesehenen, sich gegenseitig synchronisierenden Amtstaktoszillatoren, wobei in jedem Netzknoten den Leitungstakten der im Netzknoten ankommenden Digital-Fernmeldeleitungen nach Maßgabe eines Taktfrequenzuntersetzungsfaktors entsprechende Impulsfolgen sowie eine dem Amtstakt nach Maßgabe des Taktfrequenzuntersetzungsfaktors entsprechende Impulsfolge gebildet werden, wobei in mit den Digital- Fernmeldeleitungen verbundenen, durch Verknüpfungsschaltungen gebildeten leitungsindividuellen Phasendiskriminatoren die Phasendifferenzen jeweils zwischen der dem jeweiligen Leitungstakt entsprechenden Impulsfolge und der dem Amtstakt entsprechenden Impulsfolge ermittelt werden und wobei aus den dabei erhaltenen Phasendifferenzsignalen ggf. unter Zusammenfassung über ein summen- oder mittelwertbildendes Glied ein Frequenzregelungssignal zur Frequenzregelung des Amtstaktoszillator gebildet wird, insbesondere durch Oszillatoren eines weiteren Fernmeldenetzes, dadurch gekennzeichnet, daß zur Erzielung einer beiderseits eines Linearbereiches einen Konstantbereich aufweisenden Phasendiskriminatorkennlinie jedes Überschreiten bzw. Unterschreiten einer ± π 2jr-Stufe (mit n=0, 1, 2, 3,.., N)der Phasendifferenz (Δφ) zwischen der Leitungstakt-Impulsfolge (f\) und der Amtstakt-Impulsfolge (Q in einer ein Zählvolumen N aufweisenden Zähleinrichtung (BZ, VZ) digital gezählt wird und der den Phasendiskriminatcr bildenden Verknüpfungsschaltung (PD) bei einem das aus der Zählung des Unterschreitens von + n2jr-Stufen herrührende Zählergebnis übertreffenden Zählergsbnis aus der Zählung des Überschreitens von + π 2w-Stuf en über einen gesonderten Steuereingang (o) ein die Verknüpfungsschaltung (PD) in dem einer Phasendifferenz von +2« entsprechenden Ausgangszustand festhaltendes Steuersignal und bei einem das aus der Zählung des Überschreitens von — π 2w-Stufen herrührende Zählergebnis übertreffenden Zählergebnis aus der Zählung des Unterschreitens von -j7 2jT-Stufen über einen gesonderten Steuereingang (u) ein die Verknüpfungsschaltung (PD) in dem einer Phasendifferenz von -2π entsprechenden Ausgangszustand festhaltendes Steuersignal zugeführt wird.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß Amtstaktimpulsfolge und Leitungstaktimpulsfolge jeweils einem Taktfrequenzuntersetzer (ZOl, ZO2; ZLX, ZL2) mit einem Frequenzuntersetzungsverhältnis 1 :4 zugeführt werden und daß eine mit den Taktfrequenzuntersetzern (ZO, ZOl; ZL1, ZL 2) verbundene Vergleichs- einrichtung (GK) eine Koinzidenz des Endes bzw. des Anfangs der einzelnen Amts- oder Leitungstaktimpulsperioden von jeweils vier aufeinanderfolgenden Amts- bzw. Leitungstaktimpulsperioden mit dem Anfang bzw. Ende einer jeweils vierten Leitungs- bzw. Amtstaktimpulsperiode feststellt und dabei an einem Zählimpulsausgang (g, k) einen ein Überschreiten bzw. ein Unterschreiten einer η 2η- Stufe anzeigenden Zählimpuls erzeugt, der der Zähleinrichtung (BZ, VZ) zugeführt wird.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Vergleichseinrichtung (GK) den genannten Taktimpuisperii: Vn entsprechend mit den Taktfrequenzuntersetzern (ZOi, ZOI-, ZL1, ZL 2) verbundene Verknüpfungsglieder (L 201, ... L204) aufweist, die paarweise zusammengefaßt zu zwei mit der Amtstaktimpulsfolge jeweils rückgestellten 1-Bit-Speichern (SU, SG) führen, an die jeweils zwei vom Amtstaktfrequenzuntersetzer (ZO, ZO2) her abwechselnd jeweils für die Dauer einer Amtstaktimpulsperiode entriegelte Verknüpfungsglieder (EU, AU; EG, AG) angeschlossen sind, die jeweils mit dem entsprechenden, dem jeweils anderen 1-Bit-Speicher (SG, SU) nachgeschalteten Verknüpfungsglied (EG, AG, EU, A U)zu einem Paar zusammengefaßt zu einem Ausgang (g) für das Überschreiten einer η 2?r-Stufe anzeigende Zählimpulse bzw. zu einem Ausgang (k) für das Unterschreiten einer η 2^-Stufe anzeigende Zählimpulse führen.

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Zähleinrichtung als Vorwärts-Rückwärts-Zähler (BZ) ausgebildet ist, der bei dem einen Betriebszustand (p) eines nach Erreichen des Zähler-Null-Zustandes umgeschalteten 1-Bit-Speichers (VZ) durch dem Überschreiten einer +/7 2jT-Stufe entsprechende Zählimpulse (g) in Vorwärtsrichtung und durch dem Unterschreiten einer + η 2jr-Stufe entsprechende Zählimpulse (k)m Rückwärtsrichtung gesteuert wird und bei dem anderen Betriebszustand (n) des 1-Bit-Speichers (VZ) durch dem Unterschreiten einer - η 2w-Stufe entsprechende Zählimpulse (k) in Vorwärtsrichtung und durch dem Überschreiten einer — n2?r-Stufe entsprechende Zählimpulse (g) in Rückwärtsrichtung gesteuert wird.

5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß eine Impulsunterdrückungsschaltung (00) jeweils nach Erreichen des Zähler-Null-Zustandes den nächstfolgenden gleichsinnigen Zähiimpuls unterdrückt.

6. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß jedes Überschreiten bzw. Unterschreiten einer ±/wr-Stufe (mit n=0,1,2,3... N) der Phasendifferenz (Δφ) zwischen der Leitungstaktimpulsfolge (Ti) und der Amtstaktimpulsfolge (Q digital gezählt wird und der den Phasendiskriminator bildenden Verknüpfungsschaltung bei einem das aus der Zählung des Unterschreitens von + nw-Stufen herrührende Zählergebnis übertreffenden Zählergebnis aus der Zählung des Überschreitens von + ππ-Stufen ein die Verknüpfungsschaltung in dem einer Phasendifferenz von +n entsprechenden Ausgangszustand festhaltendes Steuersignal und bei einem das aus der Zählung des Überschreitens von -iwr-Stufen herrührende Zählergebnis übertreffenden Zählergebnis aus der Zählung des Unterschreitens von — njr-Stufen ein die Verknüpfungsschaltung in dem einer Phasendifferenz von -n entsprechenden Ausgangszustand festhaltendes Steuersignal zugeführt wird.

7. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß jedes Überschreiten bzw. Unterschreiten einer ±/wr/2-Stufe (mit n-0, 1, 2, 3 ... N) der Phasendifferenz (Δφ) zwischen der Leitungstaktimpulsfolge (f\) und der Amtstaktim-

pulsfolge (fo) digital gezählt wird und der den Phasendiskriminator bildenden Verknüpfungsschaltung bei einem das aus der Zählung des Unterschreitens von +ivr/2-Stufen herrührende Zählergebnis fibertreffenden Zählergebnis aus der Zählung des s Überschreitens von +/w/2-Stufen ein die Verknüpfungsschaltung in dem einer Phasendifferenz von +π/2 entsprechenden Ausgangszustand festhaltendes Steuersignal und bei einem das aus der Zählung des Überschreitens von — iwr/2-Stufen herrührende Zählergebnis übertreffenden Zählergebnis aus der Zählung des Unterschreitens von — ηπ/2-Stufen ein die Verknüpfungsschaltung in dem einer Phasendifferenz von —π/2 entsprechenden Ausgangszustand festhaltendes Steuersignal zugeführt wird.

8. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß Leitungstaktimpulsfolge und Amtstaktimpulsfolge ihrerseits bereits durch Frequenzuntersetzung des eigentlichen Leitungs- bzw. Amtsiaktes gebildet sind.