DE2504627A1 - Rechenmaschine - Google Patents

Description

Unser Zeichen; T 1729

TEXAS INSTRUMENTSINCORPORATED
13500 North Central Expressway
Dallas, Texas, V.St.A.

Rechenmaschine

Die Erfindung bezieht sich allgemein auf ein vollständiges Datenverarbeitungsgerät und insbesondere auf eine Rechenmaschine, die den Benutzer in sichtbarer Form anweist, welche Tastatureingabe sie als nächstes erwartet.

Rechenmaschinen haben sich schnell von relativ einfachen Systemen für die vier Grundrechenarten der Addition, Subtraktion, Multiplikation und Division zu komplizierten Systemen für die Durchführung trigonometrischer, logarithmischer, exponentieller und verschiedener anderer Funktionen entwickelt,Frühe Rechenmaschinensysteme wurden unter Verwendung mehrerer diskreter integrierter. Schaltungseinheiten ausgeführt. Spätere Versionen wurden dann allgemeiner in LSI-Schaltungen ausgeführt, bis schließlich Systeme wie in der Patentanmeldung P 22 35 430.9 gebaut wurden, bei denen sich die gesamte Elektronik auf einem einzigen LSI-Chip befand. Die Systeme wurden dann komplizierter, und es wurden mehrere LSI-Chips verwendet, wie beispielsweise

Schw/Ba

509833/0655

in der USA-Patentanmeldung SN 255 856 vom 22.Mai 1972 und in der Patentanmeldung P 24 23 370.3 "beschrieben ist. Es wurden noch anspruchsvollere Systeme entwickelt, bei denen mehrere LSI-Chips verwendet wurden, die eine erweiterte Abspeicherung von. Daten und Programmen ermöglichten, was sogar die Durchführung der anspruchsvollsten Funktionen mittels eines Taschenrechners erlaubte, wie beispielsweise in der Patentanmeldung P 23 62 238.0 beschrieben ist.

Auf Grund dieser Entwicklung zu anspruchsvollen und komplizierten Maschinen, sind auch die Betriebsanleitungen für diese Rechenmaschinen im allgemeinen entsprechend anspruchsvoll und kompliziert geworden. Das bedeutet, daß der Benutzer einer solchen komplizierten Rechenmaschine entweder häufig auf die Betriebsanleitung zurückgreifen muß, in der die bestimmte Folge der vom System geforderten Eingaben aufgeführt ist, oder die bestimmte Eingabenliste aus seinem Gedächtnis abrufen muß, ehe die Rechenmaschine mit"ihren vollen Fähigkeiten ausgenützt werden kann. Der typische Geschäftsmann, Ingenieur und Wissenschaftler, der diese Rechenmaschinen benutzt, hat weder die Zeit, sich die vielen Eingabeoperationen zu merken, noch hat er Zeit und Geduld, ständig auf eine Bedienungsanleitung zurückzugreifen, die er mit der Rechenmaschine mitführen müßte.

Mit Hilfe der Erfindung soll demnach eine komplette Datenverarbeitungsanordnung geschaffen werden, die dem Benutzer anzeigen kann, welche nächste Benutzereingabe von der Datenverarbeitungsanordnung erwartet wird. Ferner soll mit Hilfe der Erfindung eine Rechenmaschine geschaffen werden, die mit einem Eingabetastenfeld und einer Ausgabe versehen ist, wobei die Ausgabe dem Benutzer angibt, welche nächste Eingabe über das Tastenfeld vom System erwartet wird. Außerdem soll mit Hilfe derErfindung eine Reichenmaschine mit einem EingabetastenfeId und einer Ausgabeanzeige geschaffen

509833/0655

werden,die einen Drucker und/oder eine Licht aussendende oder Licht reflektierende Anzeige zusammen mit einem adressierbaren Speicher enthält, der mehrere codierte Anweisungsbefehle' speichert, die dem Benutzer die bestimmte Folge von Tastenfeldeingaben anzeigen,die die Rechenmaschine benötigt. Die mit Hilfe derErfindung zu schaffende Rechenmaschine mit den adressierbaren Speichern soll einen Dauerspeicher enthalten, der in Binärform eine große Anzahl von Programmbefehlen enthält.

Nach der Erfindung wird eine Rechenmaschine in einer Ausführung als Tischgerät geschaffen, die eine alphanumerische Druckeinheit und/oder eine alphanumerische Anzeige enthält, die dem Benutzer die nächste von der Rechenmaschine erwartete Tastenfeldeingabe angibt. Ein Programmdauerspeicher liefert eine große Anzahl von Programmbefehlen in Binärform, die zusammen mit Verzweigungsschaltungen das Eingeben von Daten in die Rechenmaschine und ihre Verarbeitung oder das Anzeigen oder Drucken eines Ausgabewerts bewirken, der dem Benutzer die nächste erwartete Eingabegröße angibt.

Insbesondere enthält eine mit mehreren Halbleiter-Chips ausgestattete Rechneranordnung zwei Basis-Halbleiter-Chips für die üblichen Rechnerfunktionen, wobei diese Halbleiter-Chips jedoch so ausgebildet sind, daß sie mit externen Chips gekoppelt sind, die dieFähigkeit einer erweiterten Datenwort-und Befehlswortspeicherung sowie die Fähigkeit zur alphanumerischen Ausgabe ergeben. Die vergrößerte Befehlswortspeicherung erlaubt ein anspruchsvolleres, für die Durchführung der-Anweisungsfolge des jeweils nächsten Schritts zu verwendendes Betriebsprogramm.

509833/0655

250^627

Die Erfindung wird nun an Hand der Zeichnung beispielshalber erläutert. Es zeigen:

Fig.1 eine Rechenmaschine nach der Erfindung mit einem Eingabetastenfeld und einer Druck- und Anzeige-Ausgabeeinheit,

Fig.2 ein Systemschaltbild der zur Verwirklichung der Erfindung angewendeten Verbindungen zwischen den Halbleiter-Chips,

Fig.3a und 3b ein detailliertes Funktionsblockschaltbild des in dem Diagramm von Fig.2 verwendeten Rechner-Chips,

Fig.4 ein detailliertes Funktionsschaltbild des in der Anordnung von Fig.2 verwendeten SCOM-Chips,

Fig.5 ein Funktionsblockschaltbild des in der Anordnung von Fig.2 verwendeten Extern-Datenregister-Chips,

Fig.6 ein Funktionsblockschaltbild des in der Anordnung von Fig.2 verwendeten Takt-und Energieversorgungs-Chips,

Fig.7 ein Funktionsblockschaltbild des in der Anordnung von Fig.2 verwendeten Drucker-Chips,

Fig.8a und 8b ein Beispiel einer Anzeige, die gemäß der Erfindung verwendet werden kann,

Fig.9a und 9b die Zyklus- und Teilzyklus-Zeitsteuerfolgen, die in der Anordnung von Fig.2 angewendet werden,

Fig.10 ein Beispiel einer Eingabetastenfeldmatrix, wie sie typischerweise in der Anordnung von Fig.2 verwendet wird,

509833/0655

Fig.11a bis 11g Beispiele der Befehlswortprogrammierung, . wie sie in der Chip-Gruppe von Fig.3 und Fig.4 zur Verfugung steht, und

Fig.12a und 12b ein Flußdiagramm, von dem die erfindungsgemäße Anordnung Gebrauch macht.

In Fig.1 ist eine Rechenmaschine 1 mit einem Tastenfeld 2, einer Anzeige 3 und einem Drucker 4 dargestellt. Eine· Gruppe von Datentasten dient der Eingabe der üblichen Additions-, Subtraktions-, Multiplikation-, Divisions-, Kehrwert--" bildungs-, Quadrier- und Quadratwurzelfunktionen. Ferner sind die üblichen Tasten für Speichern, Abrufen, Summieren und Speicherlöschen sowie eine Prozenttaste und eine Taste zum Addieren zum . Skontobetrag vorgesehen.

Weitere herkömmliche Tasten für eine druckende Rechenmaschine enthalten eine Druck-Taste, mit der die Betätigung des Druckers verlangt werden kann, eine Papiervorschubtaste (P.A.),einen Druckauswahlschalter für automatisch/manuell und einen Rundungsschalter für Abschneiden/Aufrunden/Abrunden. Die obigen Merkmale und Funktionen sind in der Technik bekannt; sie laufen in der normalerweise akzeptierten und verstandenen Art und Weise ab.

Die Rechenmaschine 1 enthält innerhalb der gestrichelten Umgrenzungslinie 5 speziell zugewiesene Funktionstasten 11 sowie /ntworttasten 6 bis 10. Jede der zugewiesenen Funktionstasten 11 adressiert einen Speicherplatz, der die Ausführung einer entsprechenden Folge arithmetischer Gleichungen bewirkt, die jede angegebene Funktion repräsentiert. Beispielsweise sind im Speicher der Rechenmaschine entsprechend den Funktionstasten Programme zur Durchführung der folgenden Funktion gespeichert und adressierbar»

509833/0655

Wertpapier-, Abzahlungsdarlehens- und Hypothekendarlehensanalysen, Analysen über jährlich fällige Beträge und Tilgungsfonds-Analysen von Funktionen wie zukünftiger ¥ert, derzeitiger Wert, Zinsfuß, Anzahl der Abzahlungsperioden, Betrag des Zinsgewinns, Verhältnis von Nennzins zu Effektivzins, Verhältnis von Effektivzins zu Nennzins, Addition zum Zinsfuß und Skonto. Zur Bestimmung eines zukünftigen Datums, das um eine spezielle Anzahl von Tagen vor einem gegebenen Datum liegt, und für verschiedene Abwandlungen davon ist eine Tag/Datum-Funktion enthalten. Es ist ein Leasing-Analyse-Algorithmus enthalten,· der den Nutzen des Leasing-Verfahrens mit den Vorzügen des Kaufs vergleicht-.-Eine Abschreibungsfunktion bestimmt eine der folgenden Größen, wenn die übrigen Größen eingegeben werden: Den Istwert, den Schrottwert, die Abschreibungszeit, den Senkungsfaktor, eine Liste der Anzahl von Jahren, den Abschreibungsbetrag und den verbleibenden Buchwert.

Die Antworttasten 6 bis 10 werden dazu verwendet, der Rechenmaschine Antworten auf die auf der Ausgabeanzeige 3 angegebenen Befehle zu übermitteln. Beispielsweise zeigt die Rechenmaschine die Anfrage an, ob der Benutzer Anweisungen v/Unscht, d.h. ob der Benutzer wünscht, daß ihn die Rechenmaschine anweist, welche nächste Eingabe eingegeben werden muß. Wenn nur die vier Grundfunktionen benutzt werden, ist offensichtlich das Anzeigen von Anweisungen nicht erwünscht. Demzufolge würde die "Nein"-Taste 7 betätigt, während die "Ja"-Taste 6 betätigt würde, wenn das Anzeigen von Anweisungen erwünscht ist. Wie anschliessend dargestellt wird, wird die N/A-Taste 8 für "nicht anwendbar" betätigt, wenn, eine Antwort gefordert wird, die für das Problem nicht relevant ist. Wenn eine Erage gestellt wird, die die Eingabe der speziellen unbekannten Größe erfordert, dann wird die N/K-Taste 9 für "unbekannt" betätigt. Bei jeder Dateneingabe

509833/0655

in die Rechenmaschine über das Tastenfeld 2 -wird die Eingabetaste 10 unmittelbar nach der Betätigung der Datentaste gedrückt .

Es folgt nun die Erläuterung einer typischen Problem- und Eingabefolge. Es sei angenommen, daß der Benutzer den monatlichen Zah-' lungsbetrag bestimmen will, den er bei einer Bank hinterlegen muß, damit ein Betrag von 10 000 $ in zwei Jahren bei einem Nennzinsfuß von 6% vierteljährlich angerechnet wird. Eine typische Ablauffolge ist in der Tabelle I angegeben.

509833/0655

Tabelle I Tätigkeit des Benutzers

Einschalten

Drücken: Ja

Drücken: Abzahlungsbeträge

Drücken: Nein

Drücken: 6 Eingabe

Drücken: 4 Eingabe

Drücken: 12 Eingabe

Drücken: 24 Eingabe

Drücken: Unbekannt

Drücken: N/A

Drücken: 10 000 Eingabe

(Eingabe) (Eingabe) (Eingabe) (Eingabe) (Eingabe) (Eingabe) (Eingabe) Rechenmaschine Anweisungen erwünscht Welche Kategorie? Tabellierung erwünscht Nennzinsfuß pro Jahr Anrechnungen pro Jahr

Anzahl von Zahlungen .pro Jahr
Gesamtzahl der Zahlungen
Zahlungsbetrag Derzeitiger ¥ert Zukünftiger Wert (Ergebnis)

509833/0655

2504S27

Es wird ein Flußdiagramm der oben angegebenen Ablauffolge angewendet, das im Zusammenhang mit Fig.12 erläutert wird,

In Fig.2 ist ein Ausführungsbeispiel eines Verdrahtungsdiagramms einer als Beispiel verwendeten Chip-Gruppe angegeben, wie sie beim Aufbau der hier zu beschreibenden Rechenmaschine verwendet wird. Es sind neun miteinander verbundene MOS/LSI-Halbleiter-Chips dargestellt, nämlich der Rechner-Chip 15, die SCOM-Chips 16 bis 19 (Abtast- und Festwertspeicher-Chips), ein Externdatenspeicher-Chip 20, ein Takt/Spannungsregler-Chip 21, ein Anzeige-Chip 23 und ein Drucker-Chip 22. Obgleich sie in Fig.2 nicht dargestellt ist, enthält das vollständige System natürlich auch eine thermische Druckvorrichtung wie den North American Phillips Motor Nr. B82203-M4, der an einen Thermodruckkopf Nr. EPN 3100 der Firma Texas Instruments angeschlossen ist. Es werden herkömmliche Stellen- und Punkt-Treiber verwendet, und auch eine Serie von 5x7-Punktanzeigematrizen mit VLED-Elementen wird eingesetzt, wobei an gleicher Stelle befindliche Punkte an jeder Zeile miteinander verbunden sind und jede Zeile einzeln adressierbar ist, wie im Zusammenhang mit den Fig.8a und 8b noch erläutert wird. Die Funktionsweise der Anordnung von Fig.2.wird im Anschlu3 an eine kurze Beschreibung der Signaldarstellungen an den verschiedenen, die Chips miteinander verbindenden-Leitungen genau erläutert.

Vom arithmetischen Chip 15 werden folgende Steuersignale erzeugt:

Das Steuersignal "Extern" (EXT) zeigt an, daß der arithmetische Chip den Drucker-Chip 22 oder den SCOM-Speicher adressiert,

509833/0655

25OA627

und es zeigt ferner an, welcher Festwertspeicher (der Konstanten-Speicher oder der Programm-Speicher) adressiert wird. Ferner überträgt es mit fflultiplexierten Bits die Steuersignale HOLD und COND. Es überträgt auch Daten zum Drucker/Anzeige-Chip.

Das HOLD-Bit im Steuersignal EXT zeigt an, daß im normalen Ablauf der Festwertspeicher in den SCOM-Chips eine Unterbrechung erwünscht ist, damit zusätzliche Ausführungen durch das System ermöglicht werden, ehe das nächste Befehlswort ausgeführt werden soll.

Das Bedingungs-Bit COND im Steuersignal EXT zeigt an, daß ein Bedingungskennzeichen gesetzt worden ist, das den Zustand eines bestimmten Kennzeichens oder die Ergebnisse eines Kennzeichenvergleichs anzeigt.

Das Steuersignal IDLE (IDLE) zeigt die Leerlaufbedingung des Daten-Chips an, d.h. ob sich der Daten-Chip tatsächlich im Rechenbetrieb (nicht im Leerlaufbetrieb) oder im Anzeigeoder Abtastbetrieb (Leerlaufbetrieb) befindet, und es bewirkt die Synchronisierung der Zeitsteuergeneratoren der SCOM-Chips mit den Zeitsteuergeneratoren des arithmetischen Chips.

Das Kennzeichen A(FLGA) ist das serielle Ausgangssignal des A-Kennzeichenregisters im sequentiell adressierten Speicher (SAM) bei einer vom Steuersignal COND bestimmten Ausgabe-Geschwindigkeit.

Das Kennzeichen B(FLGB) ist das serielle Ausgangssignal des B-Kennzeichenregisters im sequentiell adressierten Speicher (SAM) des arithmetischen Chips oder das erste Bit B1 des Ausgangssignals des B-Registers.

Das Anzeigezeitsignal (D-Zeit) umfaßt einen Befehlszyklus aus 16 S-Zeiten, wobei die D-Zeiten in I6er Zyklen erzeugt

509833/0655

werden, so daß die D-Zeiten gegenüber der bestimmten D-Zeit des vorhergehenden Zyklus voreilen. Die Tastenfeld-Eingabesignale (K-Leitungen) sind Signale vom Tastenfeld zur externen Befehlseingabe in den arithmetischen Chip.

K-Leitungssignale: Diese Signale sind Signale vom Tastenfeld zur Eingabe externer Befehle in den arithmetischen Chip.

Die Befehlswort-Signale IRG geben das bestimmte Befehlswort an, das aus 13 Bits (I_Q bis I₁?) besteht
SCOM-Speichereinheit gespeichert ist.

das aus 13 Bits (I_Q bis I₁?) besteht und in einer bestimmten

Das Besetzt-Signal BUSY repräsentiert den Zustand peripherer Chips, beispielsweise den Zustand des Druckers, wenn als Beispiel durch den Drucker-Chip 18 bestimmt ist, daß der Drucker besetzt ist oder nicht und einen weiteren Druckbefehl empfangen kann oder nicht.

Die Eingabe/Ausgabe-Signale I/O werden auf Datenleitungen übertragen, die Datenbits aus einem der verschiedenen Datenregister und Datenspeicher im arithmetischen Chip, in den SCOM-Chips und in den 10-Register-Chips übertragen.

Nach Fig.2 liefert der arithmetische Chip 15 Ausgangsdateninformationen von den Registern B und/oder A und vom A-Kennzeichenregister zu den Anzeige-Chips. Die (nicht dargestellten) Segment-und Stellen-Treiber enthalten herkömmliche Treiberschaltungen zur Betätigung der oben erwähnten Anzeige 3 und des Druckers 47

Der SCOM-Chip liefert die D-ZeitSteuersignale zum selektiven aufeinanderfolgenden Abtasten des Tastenfeldes.Die D-Zeitabtastung des Tastenfeldes wird im Zusammenhang mit Fig.10 erörtert.

Der SCOM-Chip 12 arbeitet in Abhängigkeit von den Steuersignalen EXT und IDLE, und er erzeugt in Abhängigkeit-von diesen Signalen die D-Zeitsteuersignale, das Befehlswort I_Q bis I₁₂(IRGA und IRGB) und Daten aus dem Konstanten-Fest-

509833/0655

Wertspeicher an den I/O-Leitungen, die alle zum arithmetischen Chip und zum Datenspeicher-Chip 20 zurückübertragen werden.

Die dargestellten SCOM-Chips 17 bis 19 sinidem SCOM-Chip gleich; sie erlauben eine erweiterte Kapazität zur Speicherung von Rechnerbefehlen. Der ROM-Chip ergibt abhängig von den Steuersignalen EXT und IDLE vom arithmetischen Chip eine zusätzliche Speicherkapazität von 1024 Befehlswörtern pro zusätzlichem ROM-Chip.

Der Multiregister-Chip20 ist ein weiterer peripherer Chip, der eine erweiterte Datenspeicherkapazität bis zu 10 Registern für die hier zu beschreibende Rechenmaschine ergibt. Der 1O-Register-Chip liefert in Abhängigkeit von den Steuersignalen FLGA, IDLE und von I/O-Informationen aus dem arithmetischen Chip Speicher- und Abrufdaten über die I/O-Leitungen in der Übertragungsverbindung mit dem arithmetischen Chip*

Der Drucker-Chip 22 und der Anzeige-Chip 23 bewirken in Abhängigkeit von den I/O-Informationen vom arithmetischen Chip und vom Multiregister-Chip 20 sowie in Abhängigkeit von den Steuersignalen EXT und IDLE vom arithmetischen Chip das Drucken und Anzeigen entsprechend den Daten an den I/O-Leitungen.

Aus der nachfolgenden Funktionsbeschreibung der speziellen Chips von Fig.2 läßt sich die Rechenmaschine besser verstehen.

In den Figuren 3a, 3b und 4 ist ein genaues Funktionsblockschaltbild des arithmetischen Chips und des SCOM-Chips von Fig.2 dargestellt. Eine genaue Beschreibung dieser Chips findet sich in der Patentanmeldung P 23 62 238-.,-O. Eine

50 9 8 33/0655

kurze Funktionsbeschreibung dieser Chips aus der Patentanmeldung P 23 62 238.0 wird hier aus Gründen der Zweckmässigkeit und der Klarheit wiedergegeben. Es ist zu erkennen, daß in den Blockschaltbildern von Fig.3a, 3b und 4 eine durch einen einzigen Leiter dargestellte Verbindung tatsächlich mehrere Hardware-Verbindungen darstellen kann; zur Vereinfachung der Darstellung kann ein einziger Leiter für mehrere unterschiedliche Funktionen angegeben sein. Die hier beschriebene Rechenmaschine enthält auf dem SCOM-Chip einen Hauptprogramm-Festwertspeicher 40, der in Abhängigkeit von Decodier- und Schalteinrichtungen 41 bzw. 42 arbeitet, die an den Festwertspeicher in selektiver Weise ein Adressenwort im Adressenregister 43 ankoppeln, damit gesteuert wird, welcher Festwertspeicherplatz adressiert wird. Ein Halteregister 44 erzeugt zusammen mit einer 1-Additionsschaltung 45 in selektiver Weise eine neue Festwertspeicheradresse im Adressenregister 43, wenn ein Verzweigungsbefehlswort ausgeführt worden ist. Eine Verzweigung wird unter Anwendung einer Relativtechnik ausgeführt, bei der anstelle der herkömmlichen Belegung einer vollständig neuen Adresse die alte Adresse durch einen relativen numerischen Betrag zur Erzeugung der neuen Adresse positiv oder negativ erhöht wird.

Ein Befehlsregister 26 speichert in Abhängigkeit von den AusgangsSignalen des Festwertspeichers 40 das Befehlswort I_Q bis I₁₂* ^däs parallel in das Befehlsregister 26 eintritt. Danach wird das Befehlswort dem arithmetischen Chip, den Drucker/Anzeige-Chips und dem Datenspeicher-Chip 20 über den vom Festwertspeicher gesteuerten Ausgangspuffer 27 übermittelt..Eine von einem programmierbaren ^Logikfeld (PLA) gebildete Decodiervorrichtung arbeitet abhängig vom Befehlsregister 26 nach

509833/0655

der übertragung eines Befehlsworts durch den Ausgangspuffer 27 und der Wiedereingabe in das Befehlsregister Die Decodiervorrichtung 28 decodiert das Befehlswort und liefert über die I/O-Steuerschaltung 31 Speicher- und Abrufbefehle an das F-Register 29, das G-Register 30 und an den Konstanten-Festwertspeicher 35. Wie aus Fig.2 zu erkennen ist, sind an die SCOM-Chips 17 bis 19 keine I/0-Leitungen angeschlossen; in diesen Chips wird nur der Befehlswortspeicher benützt.

Nachdem das Befehlswort den Ausgangspuffer 27 zur Übertragung zu den verschiedenen Chips verläßt, wird es außerdem zum Addierer 32 und zur Verzweigungsvergleichsschaltung 33 übertragen, wobei diese Verzweigungsvergleichs schaltung dann, wenn dasr Bit I^ρ des Befehlsworts eine auszuführendeVerzweigung anzeigt, das Halteregister 44 für die Aufnahme eines neuen Befehlsworts aus dem Addierer 32 freigibt, der ein positives oder ein negatives Inkrement zu dem vom Adressenregister 43 erhaltenen Adressenspeicherwert zur Erzeugung der neuen Adresse addiert.

Das Konstantenadressierungsregister 34 auf dem SCOM-Chip 16 adressiert in Abhängigkeit von einem EXT-Befehlssignal aus dem arithmetischen Chip eine Konstante im Konstanten-Festwertspeicher 35, der bis zu 16 16-stellige· Konstantenwörter zu je vier Bits liefert. Eine Abrufschaltung 36 koppelt das Konstantenadressierungsregister an den Adressendecodierer 37 des Konstanten-Festwertspeichers 35.

Ferner sind auf dem SCOM-Chip ein S-Zähler 38 und ein D-Abtastgenerator 39 zur Erzeugung von S-und D-Zeitsteuersignalen der Rechenmaschine untergebracht; die D-Zeitsteuer-

50 9 8 33/0655

- 13 ··

signale D_Q bis D>,c werden zum Tastenfeld ausgegeben, wie in ^Fig.2 dargestellt ist. Beide Generatoren werden mit Hilfe eines aus dem arithmetischen Chip kommenden Befehls synchronisiert, der seinerseits mit den D- und S-Zeitsteuersignalen auf dem arithmetischen Chip synchronisiert ist.

Der arithmetische Chip arbeitet allgemein abhängig von dem Befehlswort IRG vom SCOM-Chip und von externen Eingaben durch den Benutzer über das Tastenfeld sowie von anderen peripheren Chips zur Ausführung des bestimmten Befehlsworts und zur Durchführung der angezeigten Rechenoperation. Die Hauptdatenregister der hier beschriebenen Rechenmaschine sind die Register A bis E mit den Bezeichnungen 50a bis 50e. Sie sind in Form eines sequentiell adressierten Speichers (SAM) verwirklicht, der von einem Kommutator 51 angesteuert ist, der auch eine Push-Pull-Matrix 52 zur Erzeugung von ZeitSteuerSignalen ansteuert. In Form eines.sequentiell adressierten Speichers sind auch vier Register mit einer Kapazität von jeweils einem Bit ausgeführt, die als Kennzeichenregister, nämlich als A-Kennzeichenregister 53a und als B-Kennzeichenregister 53b,als Tastenfeldregister 54, als Mehrzweckregister und als Unterprogrananregister 55 ausgenützt werden. Es ist zu erkennen, daß der Ausdruck "Register" hier zwar ; als Beschreibung der Ausführung in Form des sequentiell adressierten Speichers verwendet ist, doch ist dies nur eine Beschreibung in Form eines "schwarzen. Kastens", da intern keine tatsächliche Datenverschiebung stattfindet. Demgemäß sind die sequentiell adressierten SAM-Speicherelemente keine "Schieberegister" im wörtlichen Sinne. Daten in den Registern A bis E werden gemäß der nachfolgenden Beschreibung von der Addierschaltung 55 unter der Steuerung durch Wählgatter 56,eine Rechenwerksteuereinheit 57, eine Übertrag/Borgen-Generator- und BCD-Korrektursteuereinheit sowie eine BCD-Korrektureinheit 61 betätigt.

509833/06 55

Wählgatter 62 steuern den Austausch und den Umlauf von Daten in den Registern A bis E. Die Rechenmaschine zeigt das Ergebnis dadurch an, daß die Inhalte der Register B und/oder A, vorzugsweise der Inhalt des Registers A und der Inhalt des A-Kennzeichenregisters über das R5-Register 65 in das Tastenfeldregister 54· eingegeben wird, von wo aus diese Inhalte über den Anschluß EXT zu den Drucker/Anzeige-Chips 22, 23 übertragen werden, die die in Fig.2 dargestellte Ausgabe bilden. Das Tastenfeldregister ist als sequentiell adressierter Speicher ausgebildet, bei dem jedes Bit zum Einstellen seines Zustandes adressiert werden kann. Beispielsweise wird die 6-Bit-Adresse durch Einstellen der Bits S^ bis Sg für eine Übertragung zu den /inzeige-Chips 22, 23 geliefert.

Ein fünftes Register mit einer Kapazität von einem Bit, ,nämlich das R5-Register 65 mit einer Dauer von vier Stellen ist ein Mehrzweckregister, das in Abhängigkeit vom Ausgangssignal des Addierers 55, von Signalen an den I/O-Leitungen und vom Befehlswort von dem von einem programmierbaren Logikfeld gebildeten Kennzeichendecodierer 72 arbeitet. Die Steuereinheit 66 für das R5-Register liefert in Abhängigkeit von einer decodierten Befehlsinformation Daten- und Steuersignale an das R5-Register. Ein Merkmal der hier beschriebenen Chip-Gruppe besteht darin, daß eine Einrichtung vorgesehen wird, die es erlaubt, bei Empfang des Befehls "NUM-*R5" vier Bits des Befehlsworts in das R5-Register einzugeben. Da das R5-Register mit den Hauptregistern des sequentiell adressierten Speichers und mit dem Rechenwerk ALU verbunden ist, kann eine solche Teilmenge des Befehlsworts als Daten für die Ausführung verwendet werden. Dieses Merkmal erleichtert nicht nur die Erstellung der in verschiedenen Unterprogrammen benötigten Software, sondern erlaubt auch die Adressierung der Druckerchips 22, 23 für die Anzeige des Anweisungsbefehls,

509833/0655

wie im Zusammenhang mit Fig.12 näher erläutert wird.

Die Push-Pull-Matrix 52 liefvert eine ZeitSteuerinformation an den D-Zeitsteuersignalgenerator 67, der von einem Ringzähler (ring tail counter) zur Erzeugung eines D-Zeitsignals oder Befehlszyklus aus 16 S-Zeitsignalen gebildet ist. Der Generator 67 zählt zyklisch von 15 bis O zurück, und er veranlaßt die D-Zeitsignale in_Naufeinanderfolgender Weise voreilend aufzutreten. Die D/S-Test-und Kennzeichenmaskenvergleichseinheit 68 erzeugt in Abhängigkeit von S- und D-Zeitsignalen Synchronisierungsimpulse bzw. Maskierungssignale für Kennzeichenoperationen und zum Einstellen von COND. Der Wartesignalgenerator 69 erzeugt in Abhängigkeit vom D-Zeitsteuersignalgenerator und von einem decodierten Befehlswort aus dem Decodierer 72 einen Wartebefehl für einen Codierer 77 zur Steuerung der Tastenfeldabtastung.

Die Dezimalpunkt/D-Vergleichseinheit 71 erzeugt in Abhängigkeit von D-Zeitsteuersignalen und vom R5-Register 65 einen Dezimalpunkt an der richtigen zeitlichen Lage, und sie bewirkt das Unterdrücken nachfolgender Nullen.

Die Decodierung der Befehlswörter aus dem SCOM-Chip erfolgt lokal auf dem arithmetischen' Chip-Das bedeutet, daß die Befehlswörter zunächst von dem von einem programmierbaren Logikfeld gebildeten Maskendecodierer 50 decodiert werden, damit Maskensignale für das Rechenwerk zur Übertragung einer Information wie die Dezimalpunktstelle, die Mantisse und die Exponentenstelle erzeugt werden. Das Befehlswort wird dann zur D/S-Kennzeichenmaskenvergleichseinheit 68 und zur Kennzeichendecodiermatrix 72 übertragen, die die Eingabe und die Ausgabe der Kennzeichenregister 53a und 53b über die Kennzeicheneingabe/Ausgabesteüereinheit 73 steuert. Das Befehlswort wird vom Maskendecodierer 50

509833/0655

- ιε -

auch zur R-Decodiermatrix 73 und dann zur Σ -Decodiermatrix

74 zur Steuerung der Wählgatter 56 und 62 für die Auswahl und den Betrieb der Register übertragen.

Dem arithmetischen Chip werden Eingangssignale von außen von einem Tastenfeldbenutzer mittels des Tastenfeldes über K-Leiter 47 zu einem von einem programmierbaren Logikfeld gebildeten Codierer 75 eingegeben. Ein eigener Taatenfeldbetätigungsbefehl zur Hardware-Löschungsschaltung erzeugt Befehle zur Initialisierung und Rückstellung der Rechenmaschine beim Einschalten der Batterie. Der Codierer

75 liefert codierte K-Leitungsinformätionen an den Codierer 77 und an eine K-Vergleichseinheit 78. Der Codierer liefert selektiv in serieller Form D-Zeitsteuer- und K-Koordinatensignale an die Tastenfeldregister/Ünterprogrammregistersteuereinheit 79 zur Eingabe in das Tastenfeldregister 54. Mit Hilfe der K-Vergleichseinheit 78 kann bestimmt werden, daß die bestimmte K-Leitung nicht betätigt war, und es kann andrerseits mittels eines Eliminierungsvorgangs bestimmt werden, welche K-Leitung betätigt war. Diese Information kann zu einer Bedingungsschaltung 80 übertragen werden, die eine vielseitige Halteschaltung ist, die auf mehrere Funktionen unter Erzeugung von ZustandsSignalen für verschiedene Bedingungen zu vorgewählten Zeiten anspricht. Die Leerlauf-Halteschaltung 81 spricht auf den Kennzeichendecodierer 72 an, und sie liefert an die Anzeigesteuereinheiten die Information, daß sich die Rechenmaschine in einem Betriebszustand ohne Rechenvorgang befindet oder nicht, damit die Anzeige entsprechend leergetastet wird. Diese Information wird, wie angegeben, auch der Leerlaufanschlußklemme zur Übertragung zu den SCOM-und Drucker/Anzeige-Chips zugeführt, damit dort die S- und D-Generatoren synchronisiert werden.

50 9833/0655

Die oben beschriebene Gruppe von Chips mit den SCOM-Chips und den arithmetischen Chips ist nun in dem von der Firma Texas Instruments Incorporated vertriebenen Rechner SR-50 im Handel erhältlich.

Fig.5 zeigt ein Funktionsblockschaltbild des Speicherregister-Chips 20 für externe Daten von Fig.. 2. Eine genaue Beschreibung des Datenspeicher-Chips 20 findet sich in der USA-Patentanmeldung SN 368 901 vom 11.Juni 1973-Aus Gründen der Klarheit und der Verständlichkeit sei hier eine kurze Beschreibung der Funktionsweise der Logikschaltung von Fig.5 wiedergegeben.

Der hier beschriebene Chip enthält, 10 Register, die in einem sequentiell adressierten Speicher 700 verwirklicht sind. Die Bezeichnung SAM gibt einen sequentiell adressierten Speicher an, wie er in der Patentanmeldung P 22 34 758.6 beschrieben ist; die bei einer bevorzugten Ausführungsform der Erfindung verwendete spezielle Art des sequentiell adressierten Speichers ist in der USA-Patentanmeldung SN 334 493 vom 21.Februar 1973 beschrieben. Der Speicher 700 enthält 10 Register mit jeweils 16 Stellen in BCD-Anordnung, so daß jedes Register tatsächlich aus vier parallelen Registern besteht. Somit sind im Speicher 700· 10x16x4 oder insgesamt 640 Bits enthalten. Ein Zustandszähler 701 erzeugt Zustandszeitsignale S_Q bis S^,-, die den Zustandszeitsignalen des arithmetischen Chips entsprechen. Dieser Zustandszähler ist ein gleichzeitig arbeitender Ringzähler. Mit dem Speicher 700 ist eine Zeitsteuermatrix verbunden, die von den gleichen Zeitsteuersignalen betätigt wird, die den Speicher sequentiell adressieren. Die Zeitsteuermatrix 702 erzeugt mehrere Zeitsteuersignale für die Verwendung an verschiedenen Stellen auf dem Chip.

50 9833/0655

Die Daten im Speicher 700 können auf verchiedene Weise unter der Steuerung durch Wählgatter 703 und 704 auf der linken und der rechten Seite des Speichers bearbeitet werden. Beispielsweise können die Daten im sequentiell adressierten Speicher 700 eingegeben, ausgegeben, in einen Kreislauf zurückgeführt, nach rechts verschoben und gelöscht werden. Die Dateneingabe-, Umlauf- und Löschfunktionen werden mit Hilfe der Wählgatter 7o3 auf der linken Seite verwirklicht, und die Datenausgabe- uniRechtsverschiebungsfunktionen werden mit Hilfe der Wählgatter 704 auf der rechten Seite verwirklicht. Die Dateneingabe erfolgt über Eingabe/Ausgabe-Anschlußstifte 1/01 bis 1/08, die über die Verbindung 705 am Daten-Chip angeschlossen sind. Die Datenausgabe erfolgt über die gleichen Eingabe/ Ausgabe-Anschlußstifte über die Verbindung 706 und die Eingabe/Ausgabe-Puffer 707. Ein bestimmtes Register unter den 10 Registern im Speicher 700 kann für eine Dateneingabe (oder ein Löschen von Daten) mit Hilfe eines Eingabe-Register-Wähldecodferers 708 ausgewählt werden, und ein bestimmtes Register, aus dem abgelesen werden soll, wird mit Hilfe eines Ausgabewähldecodierers 709 ausgewählt. Die Ausgänge 710 und 711 der Decodierer und 709 bewirken das Öffnen und Schließen bestimmter Torschaltungen innerhalb der Gruppen von Wählgattern und 704 zur Durchführung der gewünschten Funktion. Die Eingabe-und Ausgabewähldecodierer 708 und 709 empfangen Ausgangssignale von einer Adressierlogik 712.

Der 10-Register-Chip wird mit Hilfe eines selektiv ausgewählten Abschnitts eines an den Eingabe/Ausgabe-Anschlußstiften erscheinenden Datenworts adressiert, der entsprechend einem speziellen Gate-Programmmaskierungsschritt während der Herstellung bestimmt wird. Ein

509833/0655

Format für ein Datenwort besteht typisch erweise aus 4-Bit-Stellen, von denen nur die ersten vier Stellen benutzt werden. Die während der Zeit des Signals S_Q auftretende niedrigstwertige Stelle wird gewöhnlich bei der üblichen Datenverarbeitung im Daten-Chip dazu verwendet, die Position des Dezimalpunkts anzuzeigen; im 10-Register-Chip wird das Zisbandszeitsignal Sq zur Bestimmung der durchzuführenden Operation verwendet. Innerhalb der niedrigstwertigen Stelle 713 oder S_Q zeigt das niedrigstwertige Bit entweder eine Eingabefunktion oder eine Ausgabefunktion an, d.h. daß das "1"-Bit von S_Q eine Eingabefunktion durch den Wert "1" und eine Ausgabefunktion durch den Wert ¹¹O" anzeigt. Die anderen drei Bits kennzeichnen entweder die Eingabe von Daten oder die Eingabe von Nullen, die die Register löschen. Die Löschung stellt einen Sonderfall der Eingabe dar, da Nullen eingegeben werden; es gibt verschiedene Möglichkeiten von Löschoperationen, näml±jh(1)Das Löschen eines speziellen Registers auf einem speziellen Chip,(2) das Löschen aller Register in einem speziellen 10-Register-Chip oder (3) das Löschen aller 10-Register-Chips. Die ^M2ⁿ- und "4"-BItS im Zustandszeitsignal S_Q bestimmen, welche dieser Löschfunktionen stattfinden soll; die speziellen Bits und ihr Code sind in der Adressierungslogik 712 mittels Öate-Maskierung programmierbar. Eines der 10 Register wird von einer aus vier Bits bestehenden Codegruppe bestimmt, die während des Auftretens des Zustandszeitsignals S2 ausgesendet wird; diese Codegruppe erscheint an den Eingabe/Ausgabe-Anschlußstiften in paralleler Form, und sie wird an der richtigen Stelle in der Adressierungslogik 712 über den Eingang 716 abgespeichert und in den Registernwähldecodierem 708 und 709 decodiert. Wenn beispielsweise eine Ausgabeoperation aus dem siebten

509833/0655

Register gewünscht wird, dann hätte die erste Stelle den Wert OOOO, und die S₂-Stelle würde den Binärwert für 7, also den Wert 0111 haben. Der dritte Ausdruck im Adressenwort ist die Chip-Auswahlstelle, die zur Zeit des Zustandszeitsignals S, auftritt. Einer der 16 möglichen 10-Register-Chips kann mit Hilfe der binären 4-Bit-Codegruppe ausgewählt werden, die während der Zeit des Signals S, auftritt. Die S,-Stelle wird von der Adressierungslogik 712 empfangen, gespeichert und an die Chipauswahllogik 717 angelegt. Vier Anschlußstifte stehen außerhalb des Gehäuses zur Verfügung; wenn das den 10-Register-Chip enthaltende Gehäuse bei der Herstellung an einer gedruckten Schaltungsplatte befestigt wird, werden diese Anschlußstifte entweder an die "1"-Spannung V_gs oder an die ¹¹O"-Spannung V_DD zur Festlegung einer 4-Bit-Codegruppe angelegt. Wenn die aus vier Bits bestehende Chip-Auswahlstelle 715, die der Chip-Auswahllqgik 717 Über die Verbindung 719 aus der Adressierungslogik 712 zugeführt wird, mit der an den Anschlußstiften 718 fest verdrahteten Codegruppe übereinstimmt, dann wird über die Verbindung 720 ein Auswahl signal an die Adressierungslogik zurückgeführt, damit der Chip die bezeichneteOperation ausführen kann. Ein weiterer Eingang ü?f der Chip-Auswahllogik 717 ermöglicht eine Chip-Auswahl höherer Ordnung, also für den Fall, daß mehr als sechzehn 10-Register-Chips benötigt werden.

Damit der 10-Register-Chip veranlaßt wird, ein Datenwort als Adresse anzunehmen und die gewünschte Funktion durchzuführen, wird im arithmetischen Chip ein Kennzeichen erzeugt und über den Anschlußstift FLGA ausgegeben, das dann am Anschlußstift FLGA des 10-Register-Chips empfangen und der Steuerlogik 721 zugeführt wird. Wenn diese spezielle Freigabefunktion nicht vorgesehen wäre,

509833/0655

dann würde der 10-Register-Chip die gewöhnlich an den Eingabe/Ausgabe-Anschlußstiften erscheinenden Daten mit einem Adressenwort gemäß Fig.3 verwechseln. Ein speziell zugewiesenes Kennzeichen, das für keinen anderen Zweck verwendet wird, wird im Programm des arithmetischen Chips für den Hinweis verwendet, daß die 10-Register-Chips adressiert werden sollen. Dies kann beispielsweise ein Kennzeichen im A-Kennzeichenregister zur Zeit des Signals S₁^ sein. Da Kennzeichen auch zum Senden von Anmerkungen wie Minuszeichen, Fehler, Überlauf usw. zur Anzeige verwendet werden, wird das Signal IDLE von CONB, wie in der oben erwähnten Patentanmeldung P 24 23 370.3 angegeben ist, für die Unterscheidung verwendet, ob sich der arithmetische Chip in einem Leerlaufbetriebszustand oder in einem Betriebszustand ohne Leerlauf befindet. Das Signal IDLE wird auch der Steuerlogik 721 zugeführt, wie aus Fig:2 zu erkennen ist. Wenn das Signal IDLE den Wert ¹¹O" hat, befindet sich der Daten-Chip in einem Leerlauf- oder Anzeigezuiand, und die Kennzeichen stimmen zeitlich mit den D-Zeitsteuersignalen überein; an einem solchen Zeitpunkt wird der 10-Register-Chip nie adressiert, so daß Kennzeichen an der Steuerlogik 721 unbeachtet bleiben. Wenn das Signal IDLE den Wert "1" hat, dann befindet sich der Daten-Chip nicht im Leerlauf, und die Kennzeichen stimmen zeitlich mit den S-Zustandszeitsignalen überein; an diesem Zeitpunkt veranlaßt ein Kennzeichen am 10-Register-Chip zur Zeit des Signals S₁^ den Chip, eine Adresse anzunehmen. Die Steuerlogik 721 erzeugt auch mehrere Steuersignale, die im gesamten Chip verwendet werden, wie noch beschrieben wird; zu diesem Zweck empfängt sie Zeitsteuersignale aus der Zeit steuermatrix 702 über die Verbindungen 722 sowie in beiden Richtungen zwischen ihr und der Adressierungslogik 712 über die Verbindungen 723 übertragene Signale.

509833/0 6 55

Eire Eingabe-Befehlsfolge zur Betätigung des 10-Register-Chips besetzt vier Befehlszyklen im arithmetischen Chip ( und tatsächlich 5 Zyklen im 10-Register-Chip). Der erste Befehl lautet "Kennzeichen setzen"} während dieses Befehlszyklus wird der Signalwert "1" im A-Kennzeichenregister zu.einer bestimmten S-Zeit beispielsweise zur Zeit des Signals S^ gesetzt. Dies versetzt die Steuerlogik 721 des 10-Register-Chips und insbesondere Tiie Adressierungslogik 712 in den Zustand zum Empfangen einer Adresse. Der nächste Befehl lautet "Registerinhalt nach Eingabe/Ausgabe"; während dieses Befehlszyklus wird der Inhalt eines Registers im arithmetischen Chip gelesen und den Eingabe'Ausgabe-Leitungen zugeführt, wobei dieses Register beispielsweise das Register B oder C ist. Das verwendete Register enthält die Adresse, wie in Fig.3 zu erkennen ist. Die Adresse wird gelesen und zur Adressierungslogik 712 übertragen und dort gespeichert. Der dritte Befehl lautet "Kennzeichen auf Null setzen"; er bedeutet, daß die S₁^-Position des A-Kennzeichen-Registers im arithmetischen Chip mittels eines entsprechenden Befehlsworts auf den Wert "0" rückgesetzt wird. Dieser Vorgang dient dazu, das S^^-Kennzeichen an einer.unbeabsichtigten erneuten Aktivierung des 10-Register-Chips zu hindern. Der vierte Befehl lautet, ^MA-Registerinhalt nach Eingabe/Ausgabe"; auf Grund dieses Befehls wird der Inhalt des Α-Registers im arithemtisehen ßhip an die Eingabe/Ausgabe-Anschlußstifte angelegt, von wo aus die 16 Stellen der Information aus dem Α-Register in das ausgewählte Register im 10-Register-Chip geschrieben werden kann. Eine Verzögerung um die Dauer eines Zustandszeitsignals im Rechenwerk ALU des arithmetischen Chips in der Verbindung zwischen dem Α-Register und den Eingabe/Ausgabe-

509833/0655

Anschlußstiften hat zur Folge, daß die Information im ausgewählten Register des Speichers 700 des 10-Register-Chips um eine Zustandszeit versetzt wird. Aus diesem Grund müssaidie in den 10-Register-Chip eingegebenen Daten

um eine Zustandszeit nach rechts verschoben werden, so daß sie bei der Rückführung zum■arithmetischen Chip zur Verwendung in einer anschliessenden Operation WBder die richtige zeitliche Position einnehmen. Unmittelbar nach dem Befehl "A-Registerinhalt nach Eingabe/Ausgabe" führt der 10-Register -Ghip während des nächsten Befehlszyklus automatisch eine Rechtsverschiebung jedes gerade eingegebenen Datenworts durch. Dies wird dadurch erreicht, daß in einer Verzögerungsschaltung 724 eine Verzögerung um einen Befehlszyklus erzeugt wird, und daß das verzögerte Signal dem Eingaberegister-Wählde.codierer 708 zugeführt wird. Die Rechtsverschiebungsfunktion wird ohneBefehlswort aus dem Daten-Chip erzeugt; das Programm des arithmetischen Chips kann zu weiterenOperationen fortfahren, während der 10-Register-Chip diese automatische Rechtsverschiebungsfunktion ausführt. Die Verzögerung für die Dauer eines Zustandszeitsignals zwischen dem Α-Register im arithmetischen Chip und dem ausgewählten Register im 10-Register-Chip führt zu einer weiteren Schwierigkeit zusätzlich zum Erfordernis der Rechtsverschiebung. D.h. daß die sechzehnte Stelle beim Zustandszeitsignal S^c bis zum Zustandszeitsignal S_Q des nächsten Zyklus nicht ankommt, in dessen Verlauf die automatische Rechtsverschiebung stattfindet. Zur Vermeidung einer Überlappung wird somit die sechzehnte Stelle in einer Abtast- und Speicherschaltung 725 bis zum Auftreten des Zudtandszeitsignals S₁- des nächsten automatischen Rechtsverschiebungszyklus festgehalten, und sie wird dann zur Zeit des Signals S^c eingefügt. Somit führen nur 15 Stellen eine Rechtsverschiebung aus, während die sechzehnte Stelle festgehalten und dann

509833/0655

zur Zeit des Signals S^,- des nachfolgenden Befehlszyklus eingefügt wird.

Eine Unter Anwendung von vier Befehlszyklen ablaufende Ausgabeoperation ist einfacher, da eine Rechtsverschiebung auf dem 1O-Register-Chip nicht erforderlich ist. Der erste Befehl auf dem arithmetischen Chip lautet wieder "A-Kennzeichen setzen bei S₁ ^¹¹. Das zweite Befehlswort erzeugt an den Eingabe/Ausgabe-Anschluß stiften seriell ein Adressenwort; die erste Stelle des Adressenworts lautefOOOO", was eine Ausgabeoperation bedeutet; die zweite Stelle wird nicht benutzt und die dritte und vierte Stelle bestimmen die Registerauswahl und die Chip-Auswahl. Das dritte Befehlswort lautet "Α-Kennzeichen auf Null setzen bei S^". Das vierte Befehlswort lautet"Eingabe/Ausgabe zum A-Register", und während dieses Befehlsworts wird der Inhalt des ausgewählten Registers im Speicher 700 über die Verbindung 706 und die Eingabe/Ausgabe-Puffer 707 zu den Eingabe/Ausgabe-Anschluß stiften und von da aus zum Α-Register im arithmetischen Chip über das Rechenwerk ALU ausgegeben. Auch hier muß die Verzögerung im Rechenwerk ALU wieder berücksichtigt werden, wozu die erste Stelle aus dem 1O-Register-Chip um eine Zustandszeit früher übertragen wird; die Ausgabe erfolgt beginnend zur Zeit des Signals S^c des dritten Zyklus und sie endet, zur Zeit des Signals S^a des vierten Zyklus.

In Fig.6 ist ein Funktionsblockschaltbild des Stromversorgungs- und Takt-Chips 21 von Fig.2 dargestellt. Eine genauere Beschreibung eines ähnlichen Chips ist in der USA-Patentanmeldung SN 329 008 vom 2.Oktober 1973 enthalten; Änderungen zur Erzielung der unten beschriebenen Funktionen sinlfür den Fachmann ohne weiteres offensichtlich. Der Treiber-Chip 21 arbeitet abhängig von einer externen Versorungsspannung V_Cq» die typischerweise aus wenigstens einer Trockenzelle mit einer Spannung von 2 bis 6 Volt besteht.

509833/0655

Der Chip erzeugt daraus die Spannung V_ßD sowie die Taktsignale 01 und 02.

Der Treiber-Chip 21 enthält einen gesteuerten Doppelfrequenz-Taktgenerator 126, der abhängig von einer eine geregelte Spannung liefernden Spannungsversorgungsund Oszillatorschaltung und von einem Filter 124 arbeitet. Die Spannungsversorungs- und Oszillatoreinheit 128 enthält einen Regler der Art, wie er in der Technik als Schaltregler mit einer Fangdiode und einer Spule bekannt ist. Das Filter 124 enthält eine herkömmliche Spannungsverdopplungsschaltung, in der von einer LC-Schaltung Gebrauch gemacht wird. In Fig.2 ist eine Anschlußklemme RCL dargestellt, die über " eine Widerstandskopplung mit Masse verbunden ist, damit die niedrigere Frequenz des Doppelfrequenz-Taktsystems eingestellt wird. Die .Anschlußklemmen CC1 und CC2 sind gemäß der Darstellung über eine RC-Schaltung mit Masse verbunden, die die Impulsdauer der Taktsignale 01 und 02 bestimmt. Die Dauer der Impulse beträgt typischerweise jeweils eine Mikrosekunde* wobei der 01P1, 02P2-Zyklus einen Zyklus von der Dauer von vier MikroSekunden bei der hohen Frequenz bildet. Bei der niedrigen Frequenz haben die Taktsignale 01 und 02 typischerweise jeweils eine Dauer von 2 Mikrosekunden, wobei P2 und Pi jeweils eine Dauer von 12 Mikrosekunden haben. In den Figuren 9a und 9b sind die in der vorliegenden Rechenmaschine angewendeten Zeitsteuerzyklen näher ausgeführt. Die Anschlußklemme CDB ist kapazitiv an die Anschlußklemme IKD angekoppelt, die ihrerseits induktiv an die Spannung V_cc angekoppelt ist. Der Kondensator und die Spule, die mit den Anschlußklemmen CDB und IND verbunden sind, sind der Verdopplungskondensator und die Verdopplungs spule, die im oben erwähnten Schaltregler verwendet werden.

50983 3/0655

-.28 -

In Fig.7 ist ein Funktionsblockschaltbild dargestellt, das sowohl den Drucker-Chip 22 als auch den Anzeige-Chip 23 repräsentiert. Eine genaue Beschreibung des Drucker-Chips 22 ist in der Patentanmeldung P 24 60 693.7 enthalten.Die geringfügigen Änderungen, die gegenüber dieser Patentanmeldung zur Durchführung der Anzeige notwendig sind, sind in der USA-Patentanmeldung mit dem Titel" Strobed Matrix Display"
vom 4.Februar 1973 beschrieben.

Fig.7 zeigt ein Blockschaltbild eines LSI-Chips 618, der zur Ansteuerung einer Wärmedruckschiene (gemäß der Darstellung) von Ausgangssignalen und Steuersignalen des Rechners Gebrauch macht, um auf einem wärmeempfindlichen Papier Zeichen zu drucken, die auf der Basis einer Punktmatrix erzeugt werden. Das hier beschriebene Beispiel enthält zwanzig 5x7-Punktmatrizen zum Drucken einer Zeile mit bis zu zwanzig Zeichen. Wie zu erkennen ist, ist die in Fig.7 dargestellte Anordnung in geeigneter Weise zum Ansteuern einer Zwanzigstelligen 5x7-VLED-Punktanzeige geändert.

Eine binär codierte Datenfolge aus dem arithmetischen Chip und dem SCOM-Chip wird über die zum LSI-Chip führende EXT-Leitung empfangen. Aus dem Festwertspeicher des SCOM-Chips werden Befehlswörter mit 13 Bits hergeleitet. Die Befehlswörter werden über die IRG-Signalleitung empfangen. Über die IDLE-Leitung wird ein Synchronisierungssignal empfangen, das ein Signal mit einer bekannten zeitlichen Beziehung zu den Zeitsteuersignalen in der Rechenmaschine ist, beispielsweise eine programmierte Änderung des Zustands bei einer bestimmten D-und S-Zeit.

509833/0655

Die Leitung 617 liefert an die Rechenmaschine ein Signal, das anzeigt, daß der LSI-Chip 618 besetzt ist und mit einer noch nicht beendeten zugewiesenen Arbeit beschäftigt ist.

Die auf dem LSI-Chip 618 enthaltenen Bauelemente arbeiten zur Erregung von im Druckkopf 621 gebildeten Widerstandsheizelementen zusammen. Der Druckkopf 621 enthält ein lineares Feld aus 100 Heizelementen 621a. Die Heizelemente 621a sind in Fünfergruppen angeordnet. Insgesamt überdecken 20 Gruppen zu je fünf Heizelementen ein wärmeempfindliches Papier£and, auf dem die Ausgangssignale der Rechenmaschine gedruckt werden sollen. Für jedes Zeichen druckt die Anordnung jeweils eine Zeile einer 5x7-Matrix, wobei das Papier von einem Motor zwischen dem Drucken aufeinanderfolgender Zeilen schrittweise weiterbewegt wird.. Jede Gruppe aus fünf Heizelementen ist räumlich im Abstand voneinander angeordnet, damit zwischen Druckzeichen einZwischenraum entsteht. An den Druckkopf 621 sind zwanzig Zeichenabtastleitungen 622 angeschlossen. Jede der Abtastleitungen 622 ist mit jeder Eingangsleitung einer Gruppe von fünf Heizelement-Eingangsleitungen verbunden. Es sind fünf Spaltenabtastleitungen 623 vorgesehen, die einzeln an die ersten, zweiten, dritten, vierten und fünften Heizelemente jeder Gruppe angeschlossen sind. Genauer gesagt ist die Leitung 623a an das erste Heizelement in jeder der zwanzig Gruppen angeschlossen. Die Leitung 623b ist mit dem zweiten Heizelement jeder der zwanzig Gruppen verbunden, und die Leitungen 623c, 623d und 623e sind in gleicher Weise mit den dritten, vierten bzw. fünften Heizelementen jeder der zwanzig Gruppen verbunden. Eine Datenfolge an der EXT~Leitung wird einem funktionsprogrammierbaren Logikfeld 630

509833/0655

zugeführt, dessen Ausgangssignal in einem Speicher 631 gespeichert wird. Ein solcher Speicher ist ein sequentiell adressierter Speicher (SAM), wie er in der DT-OS 2 235 beschrieben ist. Die Verwendung eines solchen Decodierers

630 ermöglicht es, sowohl Zeichen- als auch Funktions-' Druckdaten auf dem gleichen seriellen Eingang zu über-.tragen, wodurch der Anschlußstiftbedarf auf ein Minimum verringert wird. Der sequentiell adressierte Speicher

631 speichert ein 6-Bit-Wort, damit durch Decodierung jedes einzelne der 20 Zeichen bestimmt wird, das mit Hilfe des Druckkopfs 621 gedruckt werden soll. Ein Festwertspeicher 632 (ROM) ist zum Speichern einer 35-Bit-Codegruppe für jedes der 64 alphanumerischen Zeichen vorgesehen, das mit dem Druckkopf 621 gedruckt werden kann. Eine Sammelleitung 633 überträgt die Codegruppe aus dem sequentiell adressierten Speicher 63I zu einer i-äus-7-Decodierung zum Festwertspeicher 632, der auch über eine dreiadrige Sammelleitung 636 für eine 1-aus-5-Decodierung gespeist wird, so daß an der Ausgangsleitung 637 eine serielle binäre Codegruppe geliefert wird, die in der beispielsweise aus einem Schieberegister bestehenden Speichervorrichtung gespeichert wird. Wenn in dem Schieberegister 38 zwanzig Bits gespeichert werden, die die Stellen der gewünschten zu druckenden Punkte repräsentieren, dann werden ausgewählte Heizelemente örtlich erregt, damit auf dem wärmeempfindlicheη Papier Einbrennstellen entstehen. Die dreiadrige Sammelleitung 636 ist auch an einen Decodierer 639 angeschlossen, damit die fühfadrige AusgangsSammelleitung 623 erregt wird.

Synchronisierungszeitsteuerimpulse auf der IDLE-Leitung werden einem Zustandszeitsteuergenerator 640 zugeführt, dessen Ausgangssignale an eine Vergleichslogik 641 angelegt werden. Der Zeitsteuergenerator 634 ist ebenfalls an

509833/0655

die Vergleichslogik641 angeschlossen, deren Ausgangssignale über eine Leitung 642 den Zeitsteuergenerator 634 zu seiner Synchronisierung und zur Steuerung der zeitlichen Beiiehung der Signale an den AusgangsSammelleitungen 635 und 636 zugeführt werden. Die Sammelleitung 635 ist an einen Decodierer 644 zur Steuerung von Leitungen 619a angeschlossen, die den Schrittmotor 619 ansteuern. Der Schrittmotor 619 betätigt ein mechanisches Verbindungsglied 619b so, daß das wärmeempfindliche Papierband am Druckkopf 621 schrittweise vorbeibewegt wird.

An der IRG-Leitung anliegende Befehlswörter werden einem Befehlsdecodierer 648 zugeführt. Das Ausgangssignal des Befehlsdecodierers 648 wird einer Steuerlogik 649 zugeführt, die an verschiedene Einheiten in der gesamten Anordnung angeschlossen ist, wie noch gezeigt wird.

Es folgt nun eine allgemeine Funktionsbeschreibung des den Lade- und Druckvorgang umfassenden Zyklus." Ein Null-Druckbefehl (CP) über die IRG-Leäitung am Beginn der Ladefolge bewirkt das Löschen des sequentiell adressierten Speichers 631. Die zu druckenden Zeichen verden von links nach rechts in den sequentiell adressierten Speicher 631 geladen, was bedeutet, daß das zuerst geladene Zeichen in der ausgedruckten Wiedergabe das am weitesten rechts liegende Zeichen ist, während das zuletzt geladene Zeichen in der ausgedruckten Wiedergabe das am weitesten links liegende Zeichen ist. Jedes Zeichen wird dadurch geladen, daß über die 33XT-Leitung seine eigene 7-Bit-Codegruppe geladen wird, von der sechs Bits im Anschluß an den Empfang eines Zeichendruckbefehls (CP) über die IRG-Leitung in den sequentiell adressierten Speicher 631 geladen und zur entsprechenden Aktivierung der Steuerlogik 649 im Decodierer 648 decodiert werden. Wenn 'in der gedruckten

509833/0655

Wiedergabe eine Leerstelle erwünscht ist, wird über die IRG-Leitung ein Schrittdruckbefehl (SP) zur Betätigung der Steuerlogik 649 übertragen, der bewirkt, daß in den sequentiell adressierten Speicher eine eine Leerstelle repräsentierende 6-Bit-Codegruppe eingegeben wird.

Wenn über die EXT-Leitung ein Funktionsbefehl übertragen wird,dann wird dessen 7-Bit-Codegruppe zum programmierbaren Logikfeld 630 (PLA) übertragen. Ein über die IRG-Leitung übertragener Funktionsdruckbefehl (FP) betätigt die Steuerlogik 649 so, daß die Decodierung einer die Funktion repräsentierenden 7-Bit-Codegruppe durch das programmierbare Logikfeld 30 freigegeben wird, das in Abhängigkeit davon drei 6-Bit-Codegruppen erzeugt, die eine in den sequentiell adressierten Speicher 631 zu ladende, aus drei Zeichen bestehende Funktionsgruppe repräsentieren. Wenn alle 20 Zeichen mit den gewünschten Leerstellen im Ausdruck in den sequentiell adressierten Speicher geladen worden sind, dann betätigt ein Druckbefehl (PP) über die IRG-Leitung und die Steuerlogik 649 den Zeitsteuergenerator 634 so, daß dieser mit seiner Ablauffolge beginnt. Der Zeitsteuergenerator 634 tastet die erste Zeile jeder ausgewählten Festwertspeichergruppe entsprechend jeder Α-Gruppe des 20-Zeichen-Druckers ab, während der sequentiell adressierte Speicher 631 nacheinander jede ausgewählte Zeichencodegruppe erregt, die unterteilt im Festwertspeicher 632 vorhanden ist. Im Festwertspeicher 632 sind 64 Codegruppen unterteilt, und der sequentiell adressierte Speicher 631 erregt nur die Gruppe in dem Festwertspeicher entsprechend dem Zeichen, das zu einer bestimmten Abtastzeit gedruckt werden soll. Das bedeutet, daß 20 6-Bit-Wörter nacheinander zwanzig Blöcke des Festwertspeichers 632 adressieren, damit der erste

5 09833/0655

Punkt jeder Α-Gruppe eingebrannt wird. Wenn der zweite Punkt jeder Α-Gruppe als Folge der Decodierung im Decodierer 639 freigegeben wird, wird nach 20 weiteren Adressen aus dem sequentiell adressierten Speicher 31, von denen jede während der Dauer eines S-Zeitsignals übertragen wird, der zweite Punkt jeder Punktgruppe gedruckt usw. Nach insgesamt 5x2O-S-Zeitsignalen ist die erste Punktzeile für alle 20 Zeichen vollständig gedruckt. Der Decodierer adressiert nun die Zeilen des Festwertspeichers, die die zweite Zeile jedes Zeichens repräsentieren. Nach insgesamt 5x20x7 also 700 Adressen aus dem sequentiell adressierten Speicher 631 ist eine vollständige Zeichenzeile gedruckt.

Der Zeitsteuergenerator 634 zählt Befehlszyklen, und er wartet zwischen Aktivierungen des 1-aus-7-Decodierer 644, bis eine ausreichende Zeit, d.h. 5 Millisekunden, verrstrichen ist, damit das Einbrennen vollendet wird. Zur Erzielung einer Anzeige von VLED-Matrizen (Matrizen mit sichtbares Licht aussendenden Dioden) ist die Verzögerung um 5 Millisekunden nicht notwendig, und der Zeitsteuergenerator 634 arbeitet mit der schnelleren Folgefrequenz von vorzugsweise 90 kHz.

In der USA-Patentanmeldung SN 439 474 vom 4.Februar 1974 ist eine Abwandlung der oben "beschriebenen Schaltung angegeben, die bewirkt, daß die Ausgangssignale der Register 638 an den Leitungen 622 eine segmentierte Anzeige, beispielsweise eine Gruppe von sichtbares Licht aussendenden Dioden (VLED), die in einer ähnlichen Folge von 5x7-Punkten angeordnet sind, betätigen. Die Adressierung des VLED-Feldes über die Leitungen 622 und den 1-aus-5-Decodierer 639 ist oben beschrieben. Wie in Fig.8a angegeben ist, sind die Ausgangssignale des 1-aus-7-Decodierers 644 an den Leitungen 619a über

509833/0655

Leitungen 6i9b an einen Zähler 650 angekoppelt. Wie noch erläutert wird, läuft im 7-Bit-Zähler 650 ein einzelnes Bit durch die sieben Positionen zur aufeinanderfolgenden Betätigung jeder Zeile der siebenzeiligen Matrix in einer ebensolchen Weise, wie das Papier vom Papiervorschubmotor 619 vertikal verschoben wird.

In Fig.8a ist ein Funktionsschaltbild der VLED-Anzeigematrix und des Zählers 50 dargestellt, die zusammen mit dem Treiber-Chip 23 zur Anzeige der alphanumerischen Anweisungen gemäß der Erfindung verwendet werden. Zwanzig Gruppen aus jeweils 5x7-Diodenfeidern sind so angeordnet, daß in entsprechender Weise angeordnete Dioden in jeder Zeile elektrisch miteinander verbunden·sind. Das bedeutet, daß die Leitung A1 den ersten Punkt in der ersten Zeile jedes Feldes verbindet, daß die Leitung A2 den zweiten -Punkt in jeder 5x7-Gruppe verbindet usw. Die Leitungen B1 bis B7 stellen die elektrische Verbindung jeder Zeile jeder Diodenmatrix mit der gleichen Zeile der Gruppe her, was bedeutet, daß die Leitung B1 die erste Zeile jeder Matrix verbindet, während die Leitung B2 die zweite Zeile verbindet usw. Es ist zu erkennen, daß die Leitungen B1 bis B7 nicht vom Zähler 650 ausgehen müssen, wie dargestellt ist, sondern so dargestellt sein können, daß sie die Diodenzeilen seriell miteinander verbinden.

Der Zähler 650 ist ein 7-Bit-Zähler,in dem der Signalwert Null jeweils um eine Bit-Stelle weiterverschoben wird, so daß eine Abtastung der sieben Zeilen der Diodenmatrizen bewirkt wird. Alle B1-Leitungen werden beispielsweise für die Dauer eines D-Zeitsteuersignals betätigt, während alle B2-Leitungen für die Dauer des nächsten D-Zeitsteuersignals betätigt werden usw. Die Leitung 619b aus dem Drucker-Chip ist dabei die entsprechende Verbindung zum Drucker/Anzelge-Chip 618 von Fig.7, wie die

509833/0655

Leitung 619a die Verbindung zum Papiervorschübmotor 619 herstellt. Es ist zu erkennen, daß die Arbeitsweise der VLED-Anzeige der oben beschriebenen Arbeitsweise der Drucker-Ausgabeeinheit analog ist. Es werden-in jeder Zeile entsprechende Dioden betätigt, und dann wird die nächste Zeile betätigt, bis alle sieben Reihen abgetastet sind, wobei die Abtastgeschwindigkeit genügend groß ist, damit das Auge eine kontinuierliche Abtastung zur Erzielung eines vollständigen alphanumerischen Zeichens wahrnimmt. Aus Fig.8b ist zu erkennen, daß an den Stellen IO bis 115 für den A1-Punkt die Codegruppe 11110 anliegt. Das bedeutet, daß zur Erzeugung des Worts "ENTER" nach der Darstellung von Fig.8a die zwei in Fig.8b angegebenen Tabellen zur Erregung der ersten zwei Zeilen der Dioden in der Matrix verwendet werden.

Die Herstellung von Leuchtdiodenanzeigen ist in der Technik nunmehr bekannt, und das Anschliessen in der oben erwähnten ¥eise kann ohne weiteres bewerkstelligt werden. Der Zähler 650 ist ein herkömmliches siebenstufiges Schieberegister.

Der Zähler 650 und das Register 638 von Fig.7 sind zum Ansteuern der Diodenmatrixanzeige so ausgebildet, daß auf der Diodenanzeige eine sich bewegende Nachricht erzeugt werden kann.Das bedeutet, daß durch Verschieben der Inhalte des sequentiell adressierten Speichers 63I und in entsprechender Weise der Inhalte des Ausgaberegisters 638 von Fig.7 um jeweils 1 Bits, mit der passenden Geschwindigkeit und durch Eingeben eines neuen anzuzeigenden Datenbits mit einer entsprechenden Erregung der jeweiligen Dioden eine fliessende Anzeige erzeugt wird. Dies erlaubt natürlich in vorteilhafter Weise die Wiedergabe von Anweisungen auf der Anzeige mit mehr als 20 Stellen. Eine typische Frequenz zur Betätigung

509833/0 6 55

der Diodenmatrizen und zur Verschiebung der Daten im Register 638 hat den Wert 30 Hz.

Zeitsteuerung

In Fig. 9a ist die zeitliche Beziehung zwischen den vom Taktgeber-Chip 21 gelieferten Taktsignalen 01 und 02, sowie zwischen den intern erzeugten Taktsignalen P1 und P2 dargestellt.

Die für die Taktsignale 01 und 02 verwendete Folgefreque'nz beträgt 250 kHz bei der hohen Geschwindigkeit und 40 kHz bei der niedrigen Geschwindigkeit.Die Taktgeneratoren können herkömmlich aufgebaut sein; sie sind hier nicht dargestellt.

Eine Gruppe von Taktsignalen 01P102P2 wird als Zustandszeit bezeichnet, die die Zeit· darstellt, die ein Bit aus jedem der Hauptregister A, B, C und D für die parallele Bearbeitung durch das Rechenwerk ALU usw. benötigt. Die im arithmetischen Chip angewendete BCD-Arithmetik erfordert für jede* Stelle eine volle Gruppe von Taktsignalen, so daß zur Ausführung arithmetischer Operationen mit allen 16 Stellen eines Registers 16 Zustandszeiten erforderlich sind. 16 Zustandszeiten stellen eine D-Zeit oder einen Befehlszyklus dar, wie aus Fig.9b zu erkennen ist.

Einzelne Adressierungsleitungen in den Registern des sequentiell adressierten Speichers werden nur für die Dauer von drei Taktsignalen 01P102 und nicht für die Dauer aller vier Taktsignale erregt; diese Dreiergruppen werden ebenfalls als-Zustandszeiten S_Q bis S₁₅ bezeichnet, wie in Fig.9a zu erkennen ist. Die gleichen zur Betätigung

509833/0655

der Adressierungsleitungen des SAM-Registers erzeugten Zustandszeitsignale bewirken auch die Zeitsteuersignale des restlichen Teils der Anordnung. ■

Die direkt aus den Zustandszeitsignalen S_Q bis S^c erzeugten D-Zeitsignale werden zur Abtastung des Tastenfeldes verwendet. Wie aus Fig.9b hervorgeht, zählen die D-Zeitsignale von D^^ über D^, D^, ·... bis D_Q abwärts, während die Zustandszeitsignale von S₀ über S,., Sp ..... bis S^c aufwärts zählen. Dieses Merkmal· unterstützt das Verfahren zur Nullunterdrückung, da vorangehende Nullen, die unterdrückt werden sollen, zuerst bei den höchstwertigen Stellen auftreten, während das Rechenwerk ALU von rechts nach links mit den niedrigstwertigen Stellen zuerst arbeiten muß.

Die Tastenfeld-Eingabematrix

In Fig.10 ist eine I6x7-Matrix dargestellt, bei der die Tasten-des Tastenfeldes zu erkennen sind, die so angeordnet sind, wie sie von den 16 Stellenzeitsignalen Dq bis D^c abgetastet werden und wie sie auf den sieben Ausgangsleitungen KN bis KT festgestellt werden, von denen die Tastenfeldinformation in das System eingegeben wird. Wenn an der Leitung KP zur Zeit des Stellenzeitsignals D^ ■* eine Spannung mit dem Signalwert "1" auftritt, dann ist die Taste EE niedergedrückt usw. Die Kombination eines Stellenzeitsignals und einer Abtastleitung identifiziert eine Taste, und diese sechzehn und sieben Leitüngsausdrücke sind in der Maschine binär codiert, so daß sie in Form von 3 bzw. 4 Bits erseheinen.Die Tastenfeld- und Stellenzeitinformation wird in das Tastenfeldregister 54 für

509833/0655

eine anschliessende Adressierung für den Festwertspeicher ROM oder für eine Ausführung durch das Rechenwerk ALU geladen* Die verschiedenen unbezeichneten Blöcke an den überkreuzungspunkten der Matrix sind als die Stellen zu verstehen, die im Tastenfeld 2 von Fig.1 Funktionen wie Papiervorschub (PA), JA, NEIN, ABSCHREIBUNG usw. repräsentieren.

Format der Befehls-, Adressen- und Steuerwörter

In den Figuren 11a bis 11f ist ein ausgewähltes Format zur Darstellung des Befehlsworts Iq bis I₁₂ mit seiner decodierten Bedeutung angegeben. Fig.11a^bezeichnet die 13 Bits des Befehlsworts I_Q bis I₁₂, wie sie im Befehlsregister 26 auf dem SCOM-Chip erscheinen, nachdem das Wort aus dem Festwertspeicher 20 gelesen worden ist. Die Formate für Operationen bei Sprüngen (oder bei Fortschaltungen) sind unterschiedlich , wie in den Figuren 11a und 11b zu erkennen ist. Das Bit I₁₂ ist so dargestellt, daß es den Wert "1" hat, der anzeigt, daß das Befehlswort entweder ein Fortschaltsteuerkommando oder ein bedingtes Sprungkommando und kein Befehl ist. Wenn das Bit I₁-|» das COND-Bit, mit dem COND-Bit, das von außen vom arithmetischen Chip zur Zeit des Signals S₁ übertragen wird, übereinstimmt, dann geben die Bits I₁ bis I₁₀ von Fig.11a eine relative Sprungadresse an. Dies bedeutet, daß die Bits I₁ bis I₁₀ eine Erhöhungsnummer angeben, die zum vorherigen Feotwertspeicherplatz addiert oder davon subtrahiert werden soll, wie das Bits I_Q von Fig.11a angibt, damit eine neue Adresse erzeugt wird, wie aus Fig.5a zu erkennen ist. Wenn das Bit Iq den Wert "O" hat, dann muß die relative Sprungadresse in den Bits I₁ bis I₁₀ zur alten Adresse addiert werden; wenn das Bit Iq den Viert "1" hat, dann muß die relative Sprungadresse von der alten Adresse" subtrahiert werden.

509833/0655

Wenn das Bit I₁₂ ^des Befehlsworts im Befehlsregister den Wert "O" hat, dann repräsentieren die Bits I_Q "bis einen Befehl, der im arithmetischen Chip und im Decodierer auf dem SCOM-Chip codiert wird. Beispielsweise werden die Bits Iq bis I₁₂ im Stellenmaskendecodierer 83 so decodiert, daß Maskierungsoperationen erhalten werden, die für ein M-FeId M₀ bis M₁c definiert sind, und daß eine Konstante N erhalten wird. Die Bits Ιλ bis Iy werden vom R-Decodierer

73 so decodiert, daß die angezeigte Registeroperation erhalten wird. Die Bits Iλ bis I₇ werden in der D/S-Test-und Maskenvergleichsschaltung 68 decodiert, daß die Kennzeichenmaske FMSK nach Fig.11c zur Verfügung gestellt wird. Die Bits I_Q bis I₂ werden im Σ-Decodierer

74 zur Steuerung der Registerauswahl decodiert, während das Bit L* den Codierer 77 zur Anzeige eines Additionsoder Subtraktionsvorgangs betätigt. In Fig.11c werden die Bits I_Q bis I, vom Kennzeichendecodierer 72 decodiert, daß Kennzeichen-Steuerbefehle zum Steuern der Kennzeichen— register erzeugt werden. Der Decodierer 28 decodiert das Befehlswort so, daß Speicher- und Abrufbefehle für die Register F und G geliefert werden.

Die Bits I₀ bis I₇ bewirken auch eine Betätigung der K-Vergleichsschaltung 78, damit bestimmt wird, welche K-Leitung des Tastenfeldes durch Niederdrücken einer Taste betätigt worden ist. Nach Fig.11e erzeugen die im Kennzeichendecodierer 72 decodierten Bits I_Q bis I, die Wartebefehle, mit denen die Rechenmaschine in den Wartezustand versetzt wird, bis eine bestimmte Bedingung beispielsweise eine in den Bits I^ bis I₇ codierte D-Zeit eintritt. Die Bits I^ bis I₇ werden in der Kennzeichenmasken-Vergleichsschaltung 68 decodiert, damit die Bedingung erzeugt wird, deren Auftreten den Wartezustand steuert.

509833/0655

Nach Fig.11f wird der externe Steuerbefehl EXT vom Daten-Chip erzeugt, in dem ein ¹¹P Reg"-oder Konstantenfestwertspeicher-Abruf durchgeführt wird oder eine_v Adressierung der Drucker/Anzeige-Chips erfolgt. Der Wert "1" im Bit S_Q des "P Reg"-Steuerbefehls gibt die Bedingung an, daß der arithmetische Chip nach einer bestimmten Adresse im Festwertspeicher für die Veranlassung eines bedingten Sprungs verlangt, wie es beispielsweise bei der Einschaltlöschung der Fall ist. Der Wert "O" im Bit S_Q gibt die Bedingungen an, daß der arithmetische Chip entweder den Konstantenfestwertspeicher adressieren, einen bedingten Sprung ausführen oder lediglich COND-und HOLD-Signale übertragen kann. Die "P Reg"- Eingabe-Schaltung (jam-in) ist während eines Konstantenabrufs inaktiv, bei dem der Festwertspeicher normal fortgeschaltet werden kann. Das zweite Bit, das zur Zeit S₁ auftritt-, ist das COND-Bit zur Übertragung des Zustandes der Bedingungshalteschaltung zum SCOM-Chip, der anzeigt, daß ein bedingtes Ereignis aufgetreten ist, auf das der Festwertspeicher antworten soll. Das zur Zeit S₁ auftretende COND-Bit steuert, ob ein bedingter Sprang, wie er vom jüngsten Befehlswort aus dem Festwertspeicher angegeben ist, ausgeführt werden soll oder nicht. Das bedeutet, daß der Festwertspeicher um die relative Sprungadresse fortgeschaltet wird, wie oben erläutert wurde, wenn das von außen kommende Bit S₁ mit dem Bit I₁₁ des Sprung befehls übereinstimmt.

Das dritte,von außen kommende Bit, das zur Zeit Sp auftritt, ist der HOLD-Steuerbefehl, der anzeigt, daß der SCOM-Chip das Weiter schalten des Festwertspeichers verhindern soll, und das Festwertspeicher-Befehlswort für eine bestimmte Periode festhalten soll. Das HOLD-Bit spricht beispielsweise auf den Wartesignal-Generator an.

509833/0655

Die Bits S^, bis S^c sind jeweils bestimmte absolute Adressen. Wenn das Bit S_Q den Wert "1" hat, dann stellen die Bits S, bis S^c eine bestimmte Adresse im Festwertspeicher dar, zu der der Festwertspeicher springen soll. Wenn das Bit S₀ den Wert "O" hat, dann kann die von den Bits S, bis S^^ angegebene Adresse die Speicheradresse des Speicherplatzes einer Konstante im Konstantenfestwertspeicher 35 sein, die für die Ausführung eines Konstantenabrufs oder · eines bedingten Sprungs zu einem bestimmten Speicherplatz im Hauptfestwertspeicher verwendet wird. Bei einem Konstantenabruf befehl, der vom Decodierer 28 decodiert wird, bewirkt die vorhergehende EXT-Übertragung mit dem Wert ¹¹O" zur Zeit S_Q den Abruf der bestimmten Konstante. Die Bits S^ bis Sq werden ebenfalls zur Adressierung der Drucker/Anzeige-Chips 22, 23 verwendet. Das bedeutet, daß nach dem Auftreten eines richtigen Befehlsworts wie "Drucken" oder "Anzeigen" (die in Fig.11 nicht dargestellt sind) auf der Leitung IRG der Anzeige/ Drucker-Chip weiß, daß die anschliessenden Daten in den Bits S-* bis Sq an der Leitung EXT eine decodierte Zeichen- oder Funktionsdarstellung repräsentieren, die gedruckt oder angezeigt werden soll. Zum Drucken oder Anzeigen eines Zeichens müssen sechs Bits gesendet werden, während zum Drucken einer Funktion sieben Bits gesendet werden müssen. Diese Codegruppen sind natürlich mit den im Festwertspeicher 632 gespeicherten Zeichen in Beziehung gebracht? es kann irgend ein geeignetes Format gewählt werden.

In Fig.5g ist das Codierungsformat für das Festwertspeicher-Adressenwort dargestellt, wie es im Adressierungsregister 23 auf dem SCOM-Chip gespeichert ist. Da die 1024 Befehlswörter zu jeweils 13 Bits im Festwertspeicher 20 in einem Feld mit 64x16x13 Bits gespeichert sind, adressieren die Bits Aq bis Ag die 64 Zeilen im Festwertspeicher, während die Bits A« bis Ag die Adressen

50.9833/0 655 .

der acht Spalten pro Zeile zur Auswahl der richtigen Adressierten Spalte adressieren . Die Bits A^₀ bis A₁₂ stellen die Chip-Auswahl dar, und sie sind so codiert, daß der Puffer 27 steuert, ob das Befehlswort ' aus dem Festwertspeicher 20 zum arithmetischen Chip übertragen wird oder nicht.

Nachdem nunmehr allgemein die Arbeitsweise jedes Chips beschrieben worden ü, wird im Zusammenhang mit den Figuren 12a und 12b ein typisches Flußdiagramm zur Lösung des in der Tabelle I angegebenen Problems erläutert, das die Rechenmaschine im Verlauf von Operationen gemäß der Erfindung ausführt. Es ist zu erkennen, daß der Fachmann ohne weiteres in der Lage ist, einen Festwertspeicher-Code so zu programmieren, daß das nachfolgende Flußdiagramm verwirklicht wird. Ein Beispiel eines Festwertspeicher-Codes zur Programmierung des arithmetischen Chips und des SCOM-Chips zu einem wissenschaftlichen Rechner und die dafür vorgesehene Befehlswortdecodierung ist in der oben erwähnten Patentanmeldung P 23 62 238.0 enthalten, wobei die Figuren 11a bis 11f die Decodierung des Befehlsworts und die Decodierung von EXT aus dieser Anmeldung wiedergeben.

Es wird nun auf die Figuren 12a und 12b Bezug genommen. Zunächst wird der Rechner eingeschaltet, worauf er ein Einschaltlöschprogramm durchführt, bei dem der Festwertspeicher 40 im SCOM-Chip zwangsweise auf seinen Speicherplatz Null gesetzt wird. Normalerweise werden spezielle Tastenfeldeingaben, die als K-Leitungs- und D-Zeitsignalinformationen codiert sind, in das Tastenfeldregister 54 geladen, und ein Befehl ¹¹P REG" setzt den Festwertspeicher auf dem SCOM-Chipzwangs-

509833/0655

weise auf den Speicherplatz, der vom Inhalt des Tastenfeldregisters bestimmt wird. Während der Einschaltlöschung wird derFestwertspeicher jedoch durch den Einsatz von Hardwarezwangsweise auf den Speicherplatz O gesetzt.

Das oben erwähnte Tastenfeldregister liefert andere Funktionen als das Adressieren des Hauptfestwertspeichers und des Konstantenfestwertspeichers auf dem SCOM-Chip. Das Tastenfeldregister macht von einem Befehlswort Gebrauch, das bewirkt, daß sein Inhalt um den Wert 1 erhöht wird, so daß es als Zähler wirken kann. Wenn die Zahl im Tastenfeldregister eine Adresse einer Konstanten im Konstantenfestwertspeicher auf dem SCOM-Chip oder eines Zeichens in den Chips, 22, 23, repräsentiert, dann kann während aufeinanderfolgender Befehlszyklen eine Folge von Konstanten oder Zeichen geliefert werden, so daß ein Unterprogranm mehrere Itterationen durchführen kann, bei denen von gemäß einer arithmetischen Reihe fortlaufend kleiner werdenden Konstanten Gebrauch gemacht wird. Da der Inhalt des Tastenfeldregisters zirkuliert und das Register mit einer 1-Additionsschaltung versehen ist, bedeutet dies, daß die in diesem Register enthaltene Information ebenfalls um den Wert 1 erhöht werden kann, wodurch ein Verfahren zur Adressierung aufeinanderfolgender Zeichen im Festwertspeicher 632 zur Verfügung gestellt wird, in dem eine Folge entsprechender Befehle ausgeführt wird, während der Inhalt des Tastenfeldregisters jeweils um den Wert 1 erhöht wird.

Der zweite Schritt der Folge ist die Erzeugung der Frage "Prompting desired?"("Anweisung erwünscht ?"), die auf der Anzeige aufleuchten soll. Oben ist auf mehrere Möglichkeiten Bezug genommen worden, die zur Erzielung dieser Anzeige angewendet werden können. Beispielsweise kann eine Folge von Befehlen im Festwertspeicher 40 gelesen werden,die bewirkt, daß die richtigen Bits in den Stufen S₅ bis S_g des Tastenfeldregisters entsprechend der Codegruppe im Festwertspeicher 632 gesetzt wjLrd,

509833/0655

.44- 2504827

so daß die Angabe »Ρ« (»Α») gedruckt wird. Dann wird eine Folge erzeugt, die bewirkt, daß im Tastenfeldregister eine die Angabe "R" ("N") repräsentierende Codegruppe gesetzt wird,usw.

Ein weiteres Verfahren, mit dem das Anzeigen oder Drucken der Frage bewirkt werden kann, besteht darin,daß vier Bits desBefehlsworts selbst als vier der sechs oder sieben Bits benutzt werden, die in das Tastenfeldregister zur Übertragung zum Anzeige-Chip gesetzt werden " müssen.Nach Fig.113 bedeutet dies, daß der Befehl "NUM -*R5" (Gebe Zahl (D) in R5 ein) die Eingabe eines Segments des Befehlsworts in das R§-Register bewirkt, worauf ein Befehl "R5 —>KR" die Eingabe dieser Stellen in das Tastenfeldregister bewirkt.

Ein weiteres Verfahren zur Anzeige besteht darin, eine bestimmte Frage oder ein bestimmtes Wort im Konstantenfestwertspeicher 35 auf dem SCOM-Chip zu speichern, und dann dem Konstantenfestwertspeicher 35 über eine EXT-Adresse zu adressieren, und die Adresse dann sequentiell in das R5-Register und dann in das ■Tastenfeldregister zu laden.

Nach Auswahl einer der oben angegebenen Verfahren oder einer Kombination dieser Verfahren zur Verwirklichung der Darstellung der Frage auf der Anzeige wird dann das Flußdiagramm geradlinig in verständlicher Weise durchgeführt. Es ist zu erkennen, daß die rautenförmigen Fragen von der Rechenmaschine mit einem bedingten Sprungbefehl bewirkt werden, und daß die rechtwinkligen Kästchen mit Hilfe eines unbedingten Befehls aus dem Hauptfestwertspeicher bewirkt werden. Es ist zu erkennen, daß ein baumartiges Verzweigungsverfahren angewendet wird, bei dem die Rechenmaschine alle möglichen Informationsbits aufsucht, die für das spezielle Problem benötigt werden,

509833/0655

25XK 6 2.7

und die unbekannte Größe nach der Eingabe aller benötigten Informationen berechnet.

Es ist somit zu erkennen, daß eine Datenverarbeitungseinheit, vorzugsweise eine Rechenmaschine, geschaffen worden ist, die als Antwort auf eine Funktionseingabe eine Folge sichtbarer Anzeigen für den Benutzer erzeugt, die ihm die nächste Eingabe angeben, die das System erwartet. Es wird eine Ausgabe über eine Anzeige oder über einen Drucker zur Wahl gestellt; die Anzeige kann so getastet werden, daß kontinuierlich bewegte Zeichen entstehen, damit die Kapazität der Anzeige erhöht wird.

Es ist hier zwar nur ein spezielles Ausführungsbeispiel der Erfindung beschrieben worden, doch ist für den Fachmann ohne weiteres zu erkennen, daß im Rahmen der Erfindung auch weitere Abwandlungen möglich sind.

509833/0655

Claims (4)

1. 25U4627

   Patentansprüche

   ^y Rechenmaschine mit einem Tastenfeld zur Eingabe von Daten und Funktionsbefehlen, gekennzeichnet durch einen Speicher, der abhängig von den Daten und den Funktionsbefehlen codierte Darstellungen erzeugt, die die nächstfolgende Eingabe über das Tastenfeld beschreiben, und eine Ausgabeanzeige, die abhängig von den codierten Darstellungen dem Benutzer die nächstfolgende Dateneingabe und Funktionsbefehleingabe angibt.
2. 2. Rechenmaschine nach Anspruch 1, dadurch gekennzeichnet, daß die Ausgabeanzeige ein Drucker ist.
3. 3. Rechenmaschine nach Anspruch 1, dadurch gekennzeichnet, daß die Ausgabeanzeige Leuchtdioden oder Gasentladungsröhren enthält.
4. 4. Rechenmaschine nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher erste codierte Darstellungen für die Ausgabeanzeige und ferner zweite codierte Darstellungen erzeugt, und daß Rechenschaltungen vorgesehen sind, die abhängig von den zweiten codierten Darstellungen arithmetische Operationen mit Eingabedaten ausführen.

   509833/0655

   Leeseite