[go: up one dir, main page]

DE2431374A1 - Halbleiteranordnung aus einem einkristallinen halbleiterkoerper - Google Patents

Halbleiteranordnung aus einem einkristallinen halbleiterkoerper

Info

Publication number
DE2431374A1
DE2431374A1 DE2431374A DE2431374A DE2431374A1 DE 2431374 A1 DE2431374 A1 DE 2431374A1 DE 2431374 A DE2431374 A DE 2431374A DE 2431374 A DE2431374 A DE 2431374A DE 2431374 A1 DE2431374 A1 DE 2431374A1
Authority
DE
Germany
Prior art keywords
semiconductor
layer
oxide layer
approx
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2431374A
Other languages
English (en)
Inventor
Andreas Dipl Phys Csillag
Gerhard Laessing
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE2431374A priority Critical patent/DE2431374A1/de
Publication of DE2431374A1 publication Critical patent/DE2431374A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)

Description

  • "Halbleiteranordnung aus einem einkristallinen Halbleiterkörper" Die Erfindung betrifft eine Halbleiteranordnung aus einem einkristallinen Halbleiterlcörper mit einer die Halbleiteroberfläche zumindest teilweise bedeckenden Oxydschicht.
  • In der Halbleitertechnik ist es üblich, die Oberfläche der Halbleiteranordnungen mit einer Isolierschicht zu versehen, durch die die im Halbleiterkörper vorhandenen pn-Übergänge passiviert werden. Die Isölierschichten dienen gleichzeitig als Diffusionsmaske und als Träger für die elektrischen Anschlußleitbahnen. In vielen Fällen besteht die Isolierschicht aus Siliziumdioxyd. Diesem Material wird vor allem dann der Vorzug gegeben, wenn der Halbleiterkörper aus Silizium besteht. Die Oxydschicht kann dann durch thermische Oxydation des Halbleitermaterials hergestellt werden.
  • Neuerdings werden zahlreiche Halbleiterbauelemente und integrierte Schaltungen hergestellt, bei denen der Halbleiterkörper eine oder mehrere epitaktisch gebildete Halbleiterschichten aufweist. Diese Epitaxieschichten haben in der Regel eine konstante Dotierung Es hat sich nun gezeigt, daß bei der thermischen Oxydation derartiger Epitaxieschichten die an der Oberfläche der Epitaxieschicht vorhandenen Störstellen in das Innere der Epitaxieschicht abgedrängt werden. Auf diese Weise erhöht sich die Störstellenkonzentration unmittelbar unter der thermisch erzeugten Oxydschicht und fällt zum Inneren der Epitaxieschicht hin ab. Wird nun in diesen Bereich mit einem Störstellengradienten ein pn-übergang eingebracht, so nimmt die erzielbare Abbruch spannung des pn-überganges ab. Wird der pn-übergang tief in die Epitaxieschicht eindiffundiert, um auf diese Weise den pn-übergang in den Bereich konstanter Dotierung zu legen, so muß die Halbleiteranordnung während einer relativ langen Zeit einer erhöhten Temperatur ausgesetzt werden. Dabei dringen Störstellen aus dem im allgemeinen sehr hoch dotierten Halbleitergrundkorper in die Epitaxieschicht ein und erzeugen ao in der Epitaxieschicht wiederum einen unerwünschten Störstellengradienten. Diese Veränderung der Störstellenkonzentrationsverhaltnisse in der Epitaxieschicht ist besonders bei Kapazitätsvariationsdioden unerwünscht. Außerdem muß bei diesem Verfahren eine relativ dicke Spitax.eschicht verwendet werden.
  • Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine llalbleiteranordnung anzugeben, bei der die Störstellenverhältnisse in der Fpitaxieschicht durch die Erzeugung einer Oxydpassivierungsschicht an der Oberfläche möglichst nicht verändert werden. Diese Aufgabe wird bei einer Halbleiteranordnung der eingangs beschriebenen Art erfindungsgemäß dadurch gelöst, daß die Oberfläche des Halbleiterkörpers mit einer extrem dünnen Schicht aus thermisch erzeugtem Siliziumdioxyd bedeckt ist und daß auf diese Schicht eine dickere Schicht aus pyrolitisch abgeschiedenem Siliziumdioxyd aufgebracht ist.
  • Die thermisch erzeugte Oxydschicht weist vorzugsweise eine Dicke von 200 bis 700 Å auf. Dagegen ist diese pyrolitisch erzeugte Oxydschicht etwa 1 /um dick.
  • Bei der Erzeugurlg einer derart dünnen Oxydschicht durch thermische Oxydation ist die Zahl der von der OberflAche verdrSngten Störstellen äußerst gering. Das Konzentrationsgefälle an der Oberfläche der Epitaxieschicht fällt daher praktisch nicht ins Gewicht. Das pyrolitisch erzeugte Oxyd läßt nur noch ein unbedeutendes Wachstum der thermisch erzeugten Oxydschicht zu. Das pyrolitische Oxyd wird bei einer relativ niederen Temperatur erzeugt, so daß sich dabei keine nachteiligen Diffusionsvorgänge im Inneren des Halbleiterkörpers abspielen. Das pyrolitisch erzeugte Oxyd wird noch bei einer erhöhten Temperatur verfestigt.
  • Die hierfür erforderliche Zeit ist jedoch so gering, daß auch hierdurch keine störenden Veränderungen der Dotierungsverhältnisse hervorgerufen werden.
  • Die Erfindung soll im weiteren noch anhand eines Ausführungsbei spiel es näher erläutert werden.
  • In der Figur 1 ist der hochdotierte Halbleitergrundkörper 1 dargestellt auf den eine Epitaxieschicht 2 geringerer Dotierung aufgebracht ist. Die Dotierung in der Epitaxieschicht ist über deren gesamten Querschnitt konstant. Die flaibleiteranordnung wird zunächst in eine oxydierende Atmosphäre eingebracht, um die dünne thermisch erzeugte Oxydschicht herzustellen.
  • Dies geschieht; bei einer Temperatur von ca. 1000 0C während einer Zeit von 50 Minuten. In einer trockenen Sauerstoffatmosphäre bildet sich dabei an der Haibleiteroberfläche eine ca.
  • 700 i dicke Oxydschicht 3.
  • Bei 400 QC findet danach in eineinReaktor eine pyrolitische Zersetzung von Silan mit Sauerstoff statt. Hierbei scheidet sich auf der dünnen Oxydschicht 3 eine etwa 1 /um dicke Oxydschicht 4 ab. Danach wird die Hableiteranordnung etwa 5 Minuten lang-bei einer Temperatur von etwa 1100 C getemperte Dabei verfestigt sich die Oxydschicht. Der Temperprozess wird vorzugsweise in einer Schutzgasatmosphäre durchgeführt.
  • Gemäß Figur 2 wird in die Doppeloxydschicht ein Diffusionsfenster 5 eingeätzt, durch das in den Halbleiterkörper Störstellen eindiffundiert werden, die im Inneren der Epitaxieschicht einen pn-übergang 6 erzeugen. Das Diffusionsfenster 5 kann gleichzeitig als Kontaktierungsfenster benutzt werden. Dann wird nach der Reinigung der Halbleiteroberfläche in diesem Fenster ein Metallkontakt 7 abgeschieden. Die Rückseite der Halbleiteranordnung wird mit einem weiteren Kontakt 8 versehen.
  • Bei einem Ausführungsbeispiel konnte festgestellt werden, daß bei einer Diode der beschriebenen Art der Serienwiderstand um etwa 20 % reduziert werden konnte. Etwa um den gleichen Faktor konnte die Güte der Diode verbessert werden. Es sei darauf hingewiesen, daß der erfindungsgemäße Aufbau der Isolierschicht auch bei Transistoren und integrierten Schaltungen Verwendung finden kann.

Claims (7)

  1. P a Ü e n t a n s p r ü c h e
    (öl) Halbleiteranordnung aus einem einkristallinen Halbleiterkörper mit einer die Halbleiteroberfläche zumindest teilweise bedeckenden Oxydschicht, dadurch gekennzeichnet, daß die Oberfläche des Halbleiterkörpers mit einer extrem dünnen Schicht aus thermisch erzeugtem Siliziumdioxyd bedeckt ist und daß auf diese Schicht eine dickere Schicht aus pyrolitisch abgeschiedenem Siliziumdioxyd aufgebracht ist.
  2. 2) Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die thermisch erzeugte Oxydschicht ca. 200 bis 700 2 dick ist.
  3. 3) Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die pyrolitisch erzeugte Oxydschicht ca. 1 /um dick ist.
  4. 4) Halbleiteranordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Doppelschicht auf einem Halbleiterkörper angeordnet ist, der auf seiner der Isolierschicht zugewandten Oberflächenseite eine epitaktisch gebildete, gleichmäßig dotierte Halbleiterschicht aufweist.
  5. 5) Verfahren zum Herstellen einer Halbleiteranordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß auf die auf einem Halbleitergrundkörper angeordnete Epitaxieschicht konstanter Dotierung in einer oxydierenden Atmosphäre bei ca.
    1000 0C eine dünne Oxydschicht durch thermische Oxydation aufgebracht wird, und daß danach durch Zersetzung von Silan in Sauerstoff bei einer Temperatur von ca. 400 C auf die dünne, thermisch erzeugte Oxydschicht eine wesentlich dickere oxydschicht pyrolitisch abgeschieden wird.
  6. 6) Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Halbleiteranordnung nach der Abscheidung der dicken Oxydschicht zur Verfestigung der Oxydschicht bei ca. 1100 C getempert wird.
  7. 7) Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß in die Oxydschicht nach ihrer Herstellung ein Diffusionsfenster zur Eindiffusion eines pn-überganges in die Epitaxieschicht eingebracht wird.
DE2431374A 1974-06-29 1974-06-29 Halbleiteranordnung aus einem einkristallinen halbleiterkoerper Ceased DE2431374A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2431374A DE2431374A1 (de) 1974-06-29 1974-06-29 Halbleiteranordnung aus einem einkristallinen halbleiterkoerper

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2431374A DE2431374A1 (de) 1974-06-29 1974-06-29 Halbleiteranordnung aus einem einkristallinen halbleiterkoerper

Publications (1)

Publication Number Publication Date
DE2431374A1 true DE2431374A1 (de) 1976-01-15

Family

ID=5919321

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2431374A Ceased DE2431374A1 (de) 1974-06-29 1974-06-29 Halbleiteranordnung aus einem einkristallinen halbleiterkoerper

Country Status (1)

Country Link
DE (1) DE2431374A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2855823A1 (de) * 1977-12-26 1979-06-28 Tokyo Shibaura Electric Co Verfahren zur herstellung von halbleitervorrichtungen
DE3138340A1 (de) * 1981-09-26 1983-04-14 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen von planaren bauelementen
DE3708474A1 (de) * 1987-03-16 1988-09-29 Licentia Gmbh Majoritaetstraeger-halbleiterbauelement und verfahren zu seiner herstellung

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2855823A1 (de) * 1977-12-26 1979-06-28 Tokyo Shibaura Electric Co Verfahren zur herstellung von halbleitervorrichtungen
DE3138340A1 (de) * 1981-09-26 1983-04-14 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen von planaren bauelementen
DE3708474A1 (de) * 1987-03-16 1988-09-29 Licentia Gmbh Majoritaetstraeger-halbleiterbauelement und verfahren zu seiner herstellung

Similar Documents

Publication Publication Date Title
DE3439018C2 (de)
DE69232131T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer isolierenden Schicht für einen Kondensator
DE1232931B (de) Verfahren zum teilweisen Dotieren von Halbleiterkoerpern
DE3524274A1 (de) Verfahren zur trennung von halbleiter-bauelementen auf einem siliziumsubstrat
DE2752439A1 (de) Verfahren zur herstellung von silicium-halbleiteranordnungen unter einsatz einer ionenimplantation und zugehoerige halbleiteranordnung
DE1489258B1 (de) Verfahren zum Herstellen einer duennen leitenden Zone unter der Oberflaeche eines Siliciumkoerpers
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE1944131A1 (de) Verfahren zum Herabsetzen der Stapelfehlerdichte in epitaktischen Schichten von Halbleiterbauelementen
DE2431374A1 (de) Halbleiteranordnung aus einem einkristallinen halbleiterkoerper
DE1923035A1 (de) Verfahren zur Herstellung eines Halbleiterelements mit Passivierfilm
DE2316095A1 (de) Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren
DE2154386A1 (de) Verfahren zum Herstellen einer epitaktischen Schicht auf einem Halbleitersubstrat, bei dem das Selbstdotieren beim Aufwachsen der Schicht auf ein Mindestmaß verringert wird
DE1514888B1 (de) Verfahren zum Herstellen eines planaren Germaniumtransistors
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE2506436C3 (de) Diffusionsverfahren zum Herstellen aluminiumdotierter Isolationszonen für Halbleiterbauelemente
DE2430859C3 (de) Verfahren zum Herstellen einer oxydierten, bordotierten Siliciumschicht auf einem Substrat
DE1789204C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE1219007B (de) Verfahren zur Herabsetzung der Empfindlichkeit gegen Feuchtigkeit und Verunreinigung sowie zur Verfestigung duenner Siliciumdioxydschichten
DE2230749C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2753533A1 (de) Verfahren zum selektiven eindiffundieren von aluminium
DE2658304A1 (de) Halbleitervorrichtung
DE1464921B2 (de) Verfahren zum herstellen einer halbleiteranordnung
DE2540901A1 (de) Verfahren zur herstellung eines halbleiterbauelements hoher leistung
DE2245852C3 (de) Verfahren zur Herstellung mehrerer dotierter Halbleiterbereiche
DE1273956B (de) Verfahren zur Verbesserung einer Siliziumdioxiddeckschicht auf Halbleitergrundkoerpern

Legal Events

Date Code Title Description
OF Willingness to grant licences before publication of examined application
OD Request for examination
8131 Rejection