DE2347692C2 - Demodulator - Google Patents

Description

dadurch gekennzeichnet,

— daß das erste Steuersignal B in jeder zweiten Periode der sinusförmigen Signale A mit der ersten Hälfte einer positiwn Halbwelle zusammenfällt,

— daß das zweite speichernde Halteglied (10) an den Ausgang des ersten speichernden Haltegliedes (8) angeschlossen ist und das demodulierte Signal fliefert,

— daß die erste Verarbeitungsschaltung (6) außerdem aufweist

— einen Rampensignalgenerator (22), άζτ durch das Signal F gesteuert wird und seinerseits ein Signal G abgibt,

— eine erste logische Schaltung (26) für die Durchführung der Operation FAf/,

— ein speicherndes Halteglied (28), das mit dem sich aus der Operation FA H ergebenden Signal /gespeist und durch das Signal G gesteuert wird und seinerseits ein Signal/abgibt,

— ein erstes Potentiometer (30) mit einem Teilungsverhältnis k für die Überführung des Signals /in das Signal J'= kj,

— ein zweites Potentiometer (32) mit einem Teilungsverhältnis k/2 für die Überführung des Signals G in ein Signal G'= kG/2,

— einen Komparator (34) mit zwei Eingängen, dessen invertierender Eingang mit dem Signal G'und dessen nichtinvertierender Eingang mit dem Signal J'gespeist wird und der seinerseits ein Signal K abgibt, und

— eine zweite logische Schaltung (36)_für die Durchführung der Operation FA H Λ Κ, aus der das erste Steuersignal hei vorgeht.

2. Demodulator nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Verarbeitungsschaltung (12) für die Verarbeitung des zweiten Steuersignals* D aus einem Inverter (40) besteht, der mit dem ersten Steuersignal Bgespeist wird und ein dazu komplementäres Signal θ abgibt

3. Demodulator nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Verarbeitungsschaltung (12) für die Verarbeitung des zweiten Steuersignals D einen Abzweig hat; der das am Ausgang der ersten logischen Schaltung (26) in der

ίο ersten Verarbeitungsschaltung (6) als Ergebnis der Operation F //erscheinende Signal /abgreift

4. Demodulator nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Verarbeitungsschaltung (12) für die Verarbeitung des zweiten Steuersignals D aus einer logischen Schaltung (42) besteht, die mit den Signalen Fund Hgespeist wird und die Operation F Λ /^durchführt.

5. Demodulator nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die logischen Schaltun gen (26, 36 und 42) aus Torschaltungen vom NAND-Typ gebildet sind.

Die Erfindung bezieht sich auf einen Demodulator für sinusförmige Signale, der ein analoges Signal liefert, dessen Amplitude dem Scheitelwert eines eingegebenen sinusförmigen Signals proportional ist

Es sind bereite zahlreiche Schaltungen bekannt, die eine Messung des Scheitelwerts eines sinusförmigen Signals entweder ausgehend von einem mit einem Scheitelwertdetektor ausgerüsteten Rechenverstärker oder mit Hilfe von Systemen von Kapazitätsdioden ermöglichen. Der Nachteil dieser bekannten Schaltungen liegt darin, daß sie in die Messung eine Integrationszeitkonstante einführen, die eine Begrenzung des Paßbandes für das System mit sich bringt Aus der DE-OS 20 36 233· ist ekle Schaltungsanord nung zur Umwandlung einer rasch veränderlichen Wechselspannung in eine proportionale Gleichspannung bekannt. Bei dieser Schaltungsanordnung liegt eine Eingangs-Wechselspannung Ue über getrennte Kanäle an zwei vollkommen identisch aufgebauten Spitzenspannungsspeichern sowie an einer Triggerschaltung, die im wesentlichen aus einem Schmitt-Trigger besteht. Die Spitzenspannungsspeicher bestehen im einfachsten Fall aus einem Kondensator, der über eine Diode aufladbar ist Eine solche Anordnung hat aber

so den Nachteil, daß infolge des nichtlinearen Teiles der Diodenkennlinie kein linearer Zusammenhang zwischen Eingangsgröße und Ausgangsgröße herstellbar ist Deshalb werden die Spitzenspannungsspeicher so aufgebaut, daß einer Ladediode eines Speicherkonden sators ein Operationsverstärker vorgeschaltet ist. Um eine sehr hohe Entladezeitkonstante zu erhalten, wird die Spannung am Speicherkondensator über einen Feldeffekttransistor gemessen und die an einem Arbeitswiderstand des Feldeffekttransistors auftretende Spannung über einen Widerstand an den Eingang des Operationsverstärkers zurückgeführt.

Bei diesem Demodulator ist zwar eine relativ geringe Integrationszeitkonstante verwirklicht, es vergeht jedoch eine Dreiviertelperiodenzeit, bis das Ausgangssi- gnal einem eingegebenen Scheitelwert folgt.

Ferner ist bei solchen Demodulatoren eine Abhängigkeit des Ausgangssignals von der Frequenz des Eingangssignals zu verzeichnen.

Der Erfindung liegt daher die Aufgabe zugrunde, einen Demodulator für sinusförmige Signale zu schaffen, der sich durch eine sehr kurzer Ansprechzeit auszeichnet und der außerdem den Scheitelwert der sinusförmigen Signale unabhängig von deren Frequenz wiedergibt

Die obige Aufgabe wird gemäß dem Anspruch 1 gelöst

Zur Lösung is c vorgesehen, daß der Demodulator für sinusförmige Signale Λ enthält:

Eine erste mit den Signalen A gespeiste Verarbeitungsschaltung, die ein erstes Steuersignal B in Form von Rechteckimpulsen erzeugt;
ein erstes speicherndes Halteglied, das mit den Signalen A gespeist und durch das erste Steuersigna! B gesteuert ist;

eine zweite Verarbeitungsschaltung, die ein zweites Steuersignal D phasenverschoben außerhalb der Rechteckimpulse des ersten Steuersignals B erzeugt; und

ein zweites speicherndes Halteglied, das durch das zweite Steuersignal D gesteuert wird und das demodulierte Signal fliefert,

wobei die erste Verarbeittmgsschaltung eine Impulsformerstufe aufweist, die mit dem sinusförmigen Signal A gespeist wird und ein Signal F abgibt, das aus Rechteckimpulsen mit der Frequenz des sinusförmigen Signals A entsprechender Folgefrequenz gebildet ist und einen Teiler, der die Frequenz des Signals F halbiert und ein Signal H sowie ein dazu komplementäres Signal Habgibt

Dabei fällt das erste Steuersignal B in jeder zweiten Periode der sinusförmigen Signale A mit der ersten Hälfte einer positiven Halbwelle zusammen. Ferner ist das zweite speichernde Halteglied an den Ausgang des ersten speichernden Haltegliedes angeschlossen.

Außerdem weist die erste Verarbeitungsschaltung auf:

einen Rampensignalgenerator, der durcn das Signal F gesteuert wird und seinerseits ein Signal G abgibt;

eine erste logische Schaltung für die Durchführung der Operation FAH; ein speicherndes Halteglied, das mit dem sich aus der Operation FAH ergebenen Signal /gespeist und durch das Signal G gesteuert wird und jeinerseits ein Signal/abgibt;
ein erstes Potentiometer mit einem Teilungsverhältnis k für die Überführung des Signals / in das Signal/'= kj;

ein zweites Potentiometer mit einem Teilungsverhältnis k/2 für die Überführung des Signals G in ein Signal G'=*-G/2; einen Komparator mit zwei Eingängen, dessen invertierender Eingang mit dem Signal C und dessen nichtinvertierender Eingang mit dem Signal /' gespeist wird und der seinerseits ein Signal K abgibt; und eine zweite logische Schaltung für die Durchführung der Operation F Λ /7 Λ K, aus der das erste Steuersignal hervorgeht.

Für den Bau der zweiten Verarbeitungsschaltung für die Verarbeitung des 7weiten Steuersignals gibt es mehrere Ausführungsmöglichkeiten. So kann diese zweite Verarbeitungsschaltung aus einem Inverter bestehen, der mit dem ersten Steuersignal gespeist wird und ein dazu komplementäres Signal abgibt, so daß dann die beiden Steuersignale komplementär zueinander sind. Statt dessen kann die zweite Verarbeitungsschaltung auch ein einfacher Abzweig sein, der das am Ausgang der ersten logischen Schaltung in der ersten Verarbeitungsschaltung als Ergebnis der Operation FAH erscheinende Signal abgreift Eine dritte Möglichkeit für den Bau der zweiten Verarbeitungsschaltung besteht darin, daß diese eine logische Schaltung ist, die mit denSignalen Fund H gespeist wird und die Operation F Λ Jf durchführt

Eine bevo^ugte Ausführungsform der Erfindung besteht auch darin, daß die logischen Schaltungen Torschaltungen vom NAN D-Typ sind.

Für die weitere Erläuterung der Erfindung und ihrer Vorteile wird nunmehr auf die Zeichnung Bezug genommen, in der Ausführungsbeispiele für einen erfmdungsgemäß ausgebildeten Demodulator veranschaulicht sind; dabei zeigen in der Zähnung

Fig.i ein Blockschaltbild für den Gesamtaufbau eines Ausführungsbeispiels eines erfindungsgemäß ausgebildeten Demodulators;

F i g. 2 ein Zeitdiagramm für die verschiedenen in der Schaltung von Fig. 1 auftretenden elektrischen Spannungen;

Fig.3 ein Blockschaltbild für die erste Verarbeitungsschaltung für die Verarbeitung des ersten Steuersignals für das erste speichernde Halteglied unter Einschluß zweier Varianten für die zweite Verarbeitungsschaltung zum Verarbeiten des zweiten Steuersignals für das zweite speichernde Halteglied;

F i g. 4 ein Zeitdiagramm für die verschiedenen in der ersten Verarbeitungsschaltung für die Verarbeitung des ersten Steuersignals auftretenden elektrischen Spannungen und

Fig.5 ein Zeitdiagramm für die verschiedenen Signale, die eine Zusammensetzung des zureiten Steuersignals für das zweite speichernde Halteglied ermöglichen.

Eiern in Fig. 1 in Form eines Blockschaltbildes dargestellten Demodulator wird ein sinusförmiges Signal A, das darin demoduliert werden soll, an einem Eingang 2 zugeführt, an den ein Impedanzadapter 4 angeschlossen ist, dessen Ausgang zum einen mit einer ersten Verarbeitungsschaltung 6 für die Gewinnung eines ersten Steuersignals Sund zum anderen mit einem ersten speichernden Halteglied 8 verbunden ist Dieses erste Halteglied 8 wird durch das erste Steuersignal B aus der ersten Venwbeitungsschaltung 6 gesteuert und gibt an seinem Ausgang ein Signal C ab, das in einem zweiten speichernden Halteglied 10 gehalten und grsptcäert wird, das seinerseits durch ein zweites Steuersignal D gesteuert wird, das ihm aus einer zweiten Verarbeitungsschaliung 12 zugeführt wird. Arn Ausgang des zweiten speichernden Haltegliedes 10 erscheint ein analoges Signal C, dessen Amplitude dem Scheitelwert des sinusförmigen Signals A proportional ist.

Das Zeitdiagramm für die verschiedenen elektrischen Signale an den einzelnen Punkten der Schaltung von F i g. 1 ist in F i g. 2 dargestellt. Das sinusförmige Signal A kann beispielsweise zwei unterschiedliche Amplitudenwerte annehmen, die in F i g. 2 in der rechten bzw. der linken Blatthä'fte dargestellt sind. Das erste Steuersignal B für das speichernde Halteglied 8 ist in Fig.2 in der zweiten Zeile dargestellt: Es handelt sich dabei um ein rechteckförmiges Signal, in dem die Breite der Rechteckimpulse einem Viertel der Periode des

sinusförmigen Signals A entspricht und das mit der. ersten Hälfte einer positiven Halbwelle des sinusförmigen Signals A zusammenfällt; die Gewinnung eines solchen Steuersignals wird unten noch im einzelnen erläutert. Die Ansteuerung des speichernden Haltegliedes 8 mit dem Steuersignal B hat zur Folge, daß das sinusförmige Signal während der entsprechenden Viertelperiode gehalten wird, wodurch sich das Signal C in der dritten Zeile von F i g. 2 ergibt. Am Ende der für den Haltevorgang vorgesehenen Viertelperiode des sinusförmigen Signals A wird die Steuerung des speichernden Haltegliedes 8 blockiert, was in F i g. 2 der schraffierten Zone für das Steuersignal B in der zweiten Zeile entspricht, und das Signal C am Ausgang des speichernden Haltegliedes 8 bleibt auf dem maximalen Amplitudenwert des Haltevorgangs. Sobald das speichernde Halteglied 8 durch ein neues rechteckförmiges Steuersignal B geöffnet wird, reproduziert das Signal C die entsprechende Viertelperiode des sinusförmigen Signals A und speichert die neue Scheitelamplitude dieses Signals.

Um Diskontinuitäten während der Rückkehr des Signals C auf den Wert Null zu unterdrücken, wird dieses Signal mit Hilfe des zweiten speichernden Haltegliedes 10 gespeichert, das durch das zweite Steuersignal D gesteuert wird. Dieses zweite Steuersignal D ist so ausgelegt, daß das zweite speichernde Halteglied 10 dann angesteuert wird, wenn das erste speichernde Halteglied 8 blockiert ist; dies setzt voraus, daß das zweite Steuersignal D in die den schraffierten Bereichen für das erste Steuersignal B in der zweiten Zeile von F i g. 2 entsprechenden Sperrperioden eingeschoben ist Unter diesen Bedingungen gibt das Signal E, das am Ausgang des zweiten speichernden Haltegliedes 10 erscheint, die Scheitelwertamplitude des Signals A ohne Diskontinuität wieder.

Als nächstes soll nun die erste Verarbeitungsschaitung 6 für die Gewinnung des ersten Steuersignals B für die Ansteuerung des ersten speichernden Haltegliedes 8 anhand des Schaltbildes in Fig.3 beschrieben werden. Die Darstellung in F i g. 3 enthält wieder einige Baustufen aus dem Schaltbild von Fig. 1, die mit gleichen Bezugszahlen bezeichnet sind. Diese Bauelemente sind der Impedanzadapter 4, das erste speichernde Halteglied 8, das zweite speichernde Halteglied 10 und die erste Verarbeitungsschaitung 6 zur Gewinnung des ersten Steuersignals B. Bei der nachstehenden Beschreibung wird auf das in Fig.4 wiedergegebene Zeitdiagramm Bezug genommen, das die genaue Entwicklung der verschiedenen elektrischen Signale wiedergibt, die an den verschiedenen Punkten der Schaltung von F i g. 3 auftreten.

Das sinusförmige Signal A wird in einer Impulsformerstufe 20 geformt, die an ihrem Ausgang ein Signal F abgibt, das die Form von Rechteckimpulsen mit einer der Frequenz des sinusförmigen Signals A entsprechenden Folgefrequenz aufweist; dieses Signal F triggert einen Rampensignalgenerator 22, der ein dreieckförmiges Signal G abgibt; das Signal F wird außerdem in seiner Frequenz halbiert durch einen Teuer 24, der ein rechteckförmiges Signal //und ein dazu komplementäres Signal Π entstehen läßt In einer dem Teuer 24 nachgeschalteten ersten logischen Schaltung 26, die an einem Eingang mit dem Signal .Faus der Impulsformerstufe 20 und an einem zweiten Eingang mit dem Signal H aus dem Teiler 24 gespeist wird, läuft die Operation F Λ Hab, als deren Ergebnis am Ausgang der logischen Schaltung 26 ein Signal / erscheint, das einem speichernden Halteglied 28 als Steuersignal zugeführt wird. Dieses speichernde Halteglied 28 wird außerdem mit dem Signal G aus dem Rampensignalgenerator gespeist und erzeugt an seinem Ausgang entsprechend ein trapezförmiges Signal /. Eine aus zwei Potentiometern 30 und 32 mit den Teilungsverhältnisssen k und k/2 bestehende Potentiometerschaltung transformiert die Signale / und G in dazu proportionale Signale J'~kJ bzw. G'"GkJ2; das Teilungsverhältnis k kann dabei beispielsweise den Wert 1/3 aufweisen. Das Signal G' wird dem invertierenden Eingang und das Signal /'dem nichtinvertierenden Eingang eines !Comparators 34 mit zwei Eingängen zugeführt, der daraufhin an seinem Ausgang jedesmal dann ein Signal K abgibt, wenn das

Signal G' das Signal /'an Amplitude übertrifft. Eine logische Schaltung 36, die in Fig.3 durch eine UND-Schaltung wiedergegeben ist, dient der Durchführung der Operation F Λ Ή A K, aus der sich dann das erste Steuersignal B für das erste speichernde

Halteglied 8 ergibt.

Wie die Darstellung in F i g. 4 zeigt, wird dieses erste Steuersignal B in jeder zweiten Periode des sinusförmigen Signals A erzeugt, wodurch der erfindungsgemäß ausgebildete Demodulator in die Lage versetzt wird, der

Entwicklung des Scheitelwerts seines Eingangssignals

mit einer sehr kleinen relativen Verzögerung zu folgen.

Da« zweite speichernde Halteglied 10 muß während

der Sperrphasen für das erste speichernde Halteglied 8

angesteuert werden. Für die Bildung des entsprechen-

den zweiten Steuersignals D sind mehrere Varianten möglich, die zum einen in Fig.3 in Form von in gestrichelten Linien dargestellten Schaltungsteilen und zum anderen in F i g. 5 durch das Zeitdiagramm für die verschiedenen Signale veranschaulicht sind.

Die einfachste Art für die Gewinnung des zweiten Steuersignals D für die Ansteuerung des zweiten speichernden Haiiegiiedes 10 während der Blockierphasen für das erste speichernde Halteglied 8 besteht darin, für dieses zweite Steuersignal D das zum ersten Steuersignal Skomplementäre Signal zu nehmen; diese Möglichkeit ist in Fi g. 5 in der zweiten Zeile durch das Signal B veranschaulicht In diesem Falle besteht die zweite Verarbeitungsschaltung 12 für die Gewinnung des zweiten Steuersignals D lediglich aus einem Inverter

40, der an den Ausgang der ersten Verarbeitungsschaltung 6 angeschlossen ist und mit dem ersten Steuersignal B gespeist wird.

Bei einer zweiten Ausführungsvariante kann das zweite Steuersignal D mit dem Signal / identisch sein,

so das in der ersten Verarbeitungsschaltung 6 am *uisgang der ersten logischen Schaltung 26 erscheint und das in dem Zeitdiagramm von Fig.5 in der dritten Zeile dargestellt ist In diesem Falle ist lediglich eine Verbindungsleitung zwischen dem Ausgang der ersten

logischen Schaltung 26 in der ersten Verarbeitungsschaltung 6 und einem Steuereingang des zweiten speichernden Haltegliedes 10 vorzusehen, wie dies in F i g. 3 durch eine gestrichelte Linie angedeutet ist Bei einer dritten Ausführungsvariante kann das zweite Steuersignal D ausgehend von den Signalen F und if gebildet werden, die in der ersten Verarbeitungsschaltung 6 am Ausgang der Impulsformerstufe 20 bzw. am zweiten Ausgang des Teuere 24 erscheinen. Dazu sind diese beiden Signale Fund ff vor ihrer Weitergabe

an das zweite speichernde Halteglied i0 der logischen Operation j§|$5 ^zu unterzieiien. In diesem Falle besteht die zweite Verarbeitungsschaltung 12 für die Gewinnung des zweiten Steuersignals D aus einem

logischen Tor vom NAND-Typ, wie dies in F i g. 3 durch ein mit gestrichelten Linien dargestelltes Tor 42 angedeutet ist, dessen Eingänge mit Schaltungspunkten in der ersten Verarbeitungsschaltung 6 verbunden sind, an denen die Signale F bzw. Π erscheinen, und von dessen Ausgang eine Verbindung zum Steuereingang des zweiten speichernden Haltegliedes 10 führt.

Auch die in der ersten Verarbeitungsschaltung 6 für die Gewinnung des ersten Steuersignals B eingesetzten logischen Schaltungen 26 und 36 können aus in geeigneter Weise zusammengeschalteten logischen Toren vom NAND-Typ aufgebaut sein.

Wie die vorstehende Beschreibung zeigt, besteht ein herausragendes Charakteristikum des erfindungsgemäßen Demodulators darin, daß er den Scheitelwert

unabhängig von der Frequenz wiedergibt. Der Komparator 34 wird nämlich an seinen beiden Eingängen mit Signalen gespeist, die eine gleiche Entwicklung ihrer Amplitude als Funktion der Frequenz zeigen: Das Rampensignal Czeigt mit abnehmender Frequenz eine Vergrößerung seiner Amplitude, und das Signal /' folgt bis auf einen Faktor 2 der Scheitelamplitude des Rampensignals C.

Der oben beschriebene Demodulator läßt sich beispielsweise mit einem Eingangssignal mit einer Frequenz von 10OkHz betreiben; er liefert dann einen Wert für den Scheitelwert dieses Signals nach jeweils zwei Perioden also mit einer Verzögerung von 20 Mikrosekunden.

Hierzu 4 Blatt Zeichnungen

Claims (1)

Patentansprüche:

1. Demodulator für sinusförmige Signale A,

— mit einer ersten, mit den Signalen A gespeisten Verarbeitungsschaltung (6) zum Erzeugen eines ersten Steuersignals B in Form von Rechteckimpulsen,

— mit einem ersten speichernden Halteglied (8), das mit den Signalen A gespeist und durch das erste Steuersignal B gesteuert ist,

— mit einer zweiten Verarbeitungsschaltung (12) zum Erzeugen eines zweiten Steuersignals D phasenverschoben außerhalb der Rechtecldmpulse des ersten Steuersignals B, und

— mit einem zweiten speichernden Halteglied (10), das durch das zweite Steuersignal D gesteuert wird,

— wobpbdie erste Verarbeitungsschaltung (6) eine impulsfonnerätnfe (28) aufweist, die mit dem sinusförmigen Signal A gespeist wird und ein Signal Fabgibt, das aus Rechteckimpulsen mit der Frequenz des sinusförmigen Signals A entsprechender Folgefrequenz gebildet ist, und einen Teiler (24), der die Frequenz des Signals F halbiert und ein Signal H sowie ein dazu komplementäres Signal //abgibt,