DE2333112A1

DE2333112A1 - FAULT PHASE MEASURING CIRCUIT FOR AN ELECTRICAL MAINS PROTECTION DEVICE

Info

Publication number: DE2333112A1
Application number: DE19732333112
Authority: DE
Inventors: Jacques Boeniger; Venkat Dipl Ing Narayan
Original assignee: BBC BROWN BOVERI and CIE; Brown Boveri und Cie AG Germany
Current assignee: BBC BROWN BOVERI and CIE; BBC Brown Boveri AG Germany
Priority date: 1973-05-30
Filing date: 1973-06-29
Publication date: 1974-12-05
Also published as: FR2232117A1; CH560477A5; BE815630A; FR2232117B1; SE7406932L; IT1019626B; NL7407098A; DK283874A

Description

59/Γ359 / Γ3

PdPd

Aktiengesellschaft Brown, Boveri & Cie., Baden (Schweiz)Public limited company Brown, Boveri & Cie., Baden (Switzerland)

Fehlerphasen-Messschaltung für eins elektrische Netzschutzeinrichtung Fault phase measuring circuit for one electrical network protection device

Die Erfindung betrifft eine Fehlerphasen-Messschaltung für eine elektrische Netzschutzeinrichtung, umfassend eine Eingangsschaltung mit zwei Ausgängen, die einer ersten Messpannung, insbesondere einer von äner Netzspannung abgeleiteten Bezugsspannung, und einer zweiten Messpannung, insbesondere einer von einer Netzspannung und einem Fehlerstrom bzw. nur von einem Fehlerstrom abgeleiteten Messpannung, zugeordnet sind, und ferner umfassend- einen Signalumsetzer, dem die erste und zweite Messpannung zugeführt werden und der hieraus ein insbesondere von der Entfernung zwischen Messort und Fehlerort oder von der Fehlerrichtung abhängiges Ausgangssignal erzeugt.The invention relates to a fault phase measuring circuit for an electrical network protection device, comprising an input circuit with two outputs that carry a first measurement voltage, in particular a reference voltage derived from another mains voltage, and a second measurement voltage, in particular one are associated with a mains voltage and a fault current or measurement voltage derived only from a fault current, and furthermore comprising a signal converter, to which the first and second measurement voltages are fed and from this a particular The output signal is generated depending on the distance between the measuring location and the fault location or on the fault direction.

409849/0234409849/0234

Messschaltungen bs\i. Messeinrichtungen zur Peststellung der relativen Phasenlage zweier Messpannungen werden in der elektrischen Netzschutztechnik zur Ermittlung des Abstandes zwischen dem Ort eines aufgetretenen Fehlers innerhalb des überwachenden Netzes und dem Messort und zur Ermittlung der Fehlerrichtung in bezug auf den Messort verwendet. In üblichen Einrichtungen dieser Art wird ein elektromechanisches Drehfeldrelais verwendet, das sogenannte CM-Relais, dessen im Winkel zueinander angeordnete, elektrisch getrennte Feldspulen einerseits mit einer von einer gesunden Netzspannung abgeleiteten Bezugsspannung und andererseits mit einer von einem Fehlerstrom in Verbindung mit einer Nachbildungsimpedanz und einer gestörten Netzspannung abgeleiteten Messpannung beaufschlagt werden. Die Richtung des / Drehmomentes eines solchen Relais ist vom Vorzeichen der Phasenverschiebung zwischen den beiden Spannungen - im folgenden kurz erste und zweite Messpannung genannt - und die Grosse des Drehmomentes vom Betrag des relativen Phasenwinkels abhängig. In Verbindung mit einem Dämpfungsglied und einer Auswerteschaltung mit Zeitstaffelung sowie einer nachfolgenden Auslöseschaltung lässt sich eine räumliche Eingrenzung und eine entsprechend selektive Abschaltung des gestörten Netzbereiehes erzielen. Die dazu erforderliche Auswahl einer gesunden Netzphase für die Bezugsspannungserzeugung und einer gestörten Phase für die Fehlerstrom- undMeasurement circuits bs \ i. Measuring devices for plague positions The relative phase position of two measurement voltages is used in electrical network protection technology to determine the distance between the location of a fault that has occurred within the monitoring network and the measurement location and for determination the direction of the error in relation to the measurement location. In conventional devices of this type, an electromechanical Rotating field relay is used, the so-called CM relay, its Electrically separated field coils arranged at an angle to one another, on the one hand, with one of a healthy mains voltage derived reference voltage and on the other hand with one of a fault current in connection with a replica impedance and a measuring voltage derived from a disturbed mains voltage can be applied. The direction of the / The torque of such a relay has the sign of the phase shift between the two voltages - im hereinafter referred to as the first and second measurement voltage for short - and the magnitude of the torque on the amount of the relative phase angle addicted. In connection with an attenuator and an evaluation circuit with time graduation as well as a Subsequent trigger circuit can be a spatial limitation and a correspondingly selective shutdown of the disturbed network area. The necessary selection of a healthy grid phase for the reference voltage generation and a disturbed phase for the fault current and

409 8.4 9/0234409 8.4 9/0234

- 3 - ^59/73 - 3 - ^59/73

Fehlerspannungserfassung zwecks Erzeugung der zweiten Messspannung erfolgt mittels einer Anregeschaltung, die sowohl die eigentliche Fehlerüberwachung wie auch die Anschaltung des Relais an die betreffenden Phasen besorgt.Error voltage detection for the purpose of generating the second measurement voltage takes place by means of an activation circuit, which does both the actual error monitoring and the connection of the relay to the relevant phases.

Aufgabe der Erfindung ist die Schaffung einer elektronischen Phasenmessschaltung, die sich gegenüber den bekannten Phaseninesseinrichtungen nicht nur durch die Vorteile der elektronischen Schaltungstechnik hinsichtlich Bauaufwand,The object of the invention is to create an electronic phase measuring circuit which differs from the known Phase measuring devices not only through the advantages of electronic circuit technology in terms of construction effort,

Platzbedarf und dergleichen, sondern insbesondere auch durch weitgehendeSpace requirements and the like, but in particular also by extensive

/Unabhängigkeit von den Amplituden der erfassten Messpannungen/ Independence from the amplitudes of the recorded measurement voltages

sowie deren Oberwellen , «. „ ' . ... . . .,as well as their harmonics, «. "'. ... . .,

/und durch eine entsprechende Störunempfindllchkeit auszeichnet./ and is characterized by a corresponding immunity to interference.

Die erfindungsgemässe Lösung dieser Aufgabe kennzeichnet s^Jich bei einer Messschaltung der eingangs erwähnten Art. dadurch, dass der Signalumsetzer eine mit der ersten und zweiten Messspannung beaufschlagte Verknüpfungsschaltung aufweist, die an ihrem Ausgang mindestens ein von der Phasenverschiebung zwischen der ersten und zweiten Messpannung abhängiges Zeitschrittsignal liefert, wobei eine an den Ausgang der Verknüpfungsschaltung angeschlossene Integrationsschaltung vorgesehen ist, die ein am Ende mindestens eines Zeitschrittintervalls in seiner Amplitude von der Phasenverschiebung zwischen der ersten und zweiten Messpannung abhängiges Ausgangssignal liefert.The inventive solution of this object identifies s I ^J at a measuring circuit of the type mentioned. Characterized in that the signal converter has an applied with the first and second measurement voltage switching circuit, which at its output at least one dependent on the phase shift between the first and second measuring voltage time step signal supplies, with an integration circuit connected to the output of the logic circuit being provided which supplies an output signal which, at the end of at least one time step interval, has an output signal that is dependent on the phase shift between the first and second measurement voltage in its amplitude.

409849/0234409849/0234

59/7359/73

Es erfolgt somit zunächst eine Umsetzung der Phasenverschiebung zwischen den beiden Messpannungen in ein Zeitschrittsignal, d.h. in ein Signalelement oder eine Folge solcher Signalelemente, deren Zeitdauer jeweils ein Mass für die gesuchte Phasenverschiebung ist. Die eigentliche Messinformation ist somit in diesem Zeitschrittsignal in der Zeitdauer jeweils eines Zeitschrittintervalls enthalten. Weil die Information in dieser Verkörperung nicht ohne weiteres für Zwecke der Auslösung verwertbar ist, erfolgt eine Umsetzung in ein Amplitudensignal durch Integration über ein Zeitschrittintervall oder über eine Mehrzahl von aufeinanderfolgenden Zeitschrittintervallen. Als Integrand kann hierbei grundsätzlich eine von der Eingangsamplitude der Messpannungen unabhängige Grosse ' verwendet werden, womit die erstrebte Amplitudenunabhängigkeit in höchstem Masse verwirklicht ist. Andererseits ist es für praktische Zwecke im allgemeinen ausreichend, ein durch Amplitudenbegrenzung aus den Messpannungen abgeleitetes, annähernd rechteckförmiges oder trapezförmiges Signal mit entsprechenden Zeit Schrittintervallen zu integrieren, wodurch ebenfalls eine im allgemeinen ausreichende Annäherung an vollständige Amplitudenunabhängigkeit erreicht wird. Selbst wenn aber die Eingangsamplituden im Störungsfall so stark vermindert sind, dass keine Begrenzung mehr wirksam ist,The phase shift between the two measurement voltages is thus first converted into a time step signal, i.e. in a signal element or a sequence of such signal elements, the duration of which is a measure is for the phase shift sought. The actual measurement information is therefore in this time step signal included in the duration of each time step interval. Because the information in this embodiment is not readily usable for the purpose of triggering, it is converted into an amplitude signal Integration over a time step interval or over a plurality of successive time step intervals. In principle, a quantity independent of the input amplitude of the measurement voltages can be used as the integrand can be used, whereby the desired amplitude independence is realized to the highest degree. On the other hand it is for practical purposes it is generally sufficient to use an amplitude limitation derived from the measurement voltages, approximately rectangular or trapezoidal signal with appropriate time to integrate step intervals, which is also a generally sufficient approximation complete independence of amplitude is achieved. But even if the input amplitudes are so strong in the event of a fault are reduced so that there are no longer any restrictions in effect,

409849/0234409849/0234

- 5 - 59/73- 5 - 59/73

so bleibt grundsätzlich noch eine Umsetzung der Zeitschrittintervalle in entsprechende Amplitudenwerte durch Integration möglich. Die Schaltung behält also selbst in einem solchen Fall ihre Funktionsfähigkeit.so basically there is still an implementation of the time step intervals possible through integration into corresponding amplitude values. The circuit thus retains itself in such a Case their functionality.

Geiaäss einer vorteilhaften Weiterbildung der Erfindung weist die Verknüpfungsschaltung für die erste und zweite Messspannung je einen Signalverarbeitungskanal auf, der jeweils wiederum eine amplitudenbegrenzende Signalformschaltung aufweist, z.B. einen Verstärker mit Amplitudenbegrenzer. einen Rechteck-Impulsgeber oder dergleichen, wobei im Ausgangsteil des einen Signalverarbeitungskanafe eine eingangsseitig mit dem Ausgangssignal der Signalformschaltung des eigenen und des anderen Kanals beaufschlagte , Addierstufe und im Ausgangsteil des anderen Signalverarbeitungskanals eine eingangsseitig mit dem Ausgangssignal der Signalformschaltung des eigenen Kanals und des anderen Kanals beaufschlagte Subtrahierstufe vorgesehen ist. Die Ausgänge der beiden Signalverarbeitungskanäle sind sodann subtraktiv an den Eingang der nachfolgenden Integrationssehaltung angeschlossen. Bei einer solchen Schaltung ergibt sich am Eingang der Integrationsschaltung eine - je nach dem Grad der Verstärkung und Amplitudenbegrenzung mehr oder weniger annähernd - rechteckförmlge, alternierende Impulsfolge mit einem Tastverhältnis, welches ein Mass für die gesuchteAccording to an advantageous development of the invention, the logic circuit for the first and second measurement voltage each has a signal processing channel, which in turn has an amplitude-limiting signal shaping circuit, for example an amplifier with an amplitude limiter. a square-wave pulse generator or the like, whereby in the output part of one signal processing channel an adder stage is applied on the input side with the output signal of the signal shaping circuit of its own and the other channel and in the output part of the other signal processing channel one is applied on the input side with the output signal of the signal shaping circuit of the own channel and the other channel Subtraction stage is provided. The outputs of the two signal processing channels are then connected subtractively to the input of the subsequent integration circuit. In such a circuit, a rectangular, alternating pulse sequence with a pulse duty factor that is a measure of the required pulse sequence results at the input of the integration circuit - depending on the degree of amplification and amplitude limitation more or less approximately

40S84S/023440S84S / 0234

- 6 - 59/73- 6 - 59/73

Phasenverschiebung darstellt. Abgesehen von den Fällen der Gleich- und Gegenphasigkeit ergibt sich hieraus durch die Integration eine Je nach dem Vorzeichen der Phasenverschiebung ansteigende oder abfallende Dreieck-Höckerkurve, deren Augenblickswert am Ende einer vorgegebenen Anzahl von Zeitschrittintervallen, d.h. von Perioden der alternierenden Rechteck-Impulsfolge, die ein Mass für den Mittelwert der Phasenverschiebung über die genannte Anzahl von Perioden bzw. über die entsprechende Integrations zeit darstellt. Entsprechendes gilt auch für die Grenzfälle der Gleich- und Gegenphasigkeit, jedoch ergibt sich dann eine ansteigende bzw. abfallende Gerade. Bei rechtwinkliger Phasenverschiebung ergibt sich eine horizontale Höckerkurve. Grundsätzlich ist es auch möglich, jeweils nur über eine einzix-ge Periode zu integrieren, wobei sich zwar etwa noch durchschlagende Störerscheinungen stärker bemerkbar machen, jedoch andererseits eine verzögerungsfreie Abbildung der Phasenverschiebung erreicht wird. Andererseits lässt sich durch das Aufintegrieren über einen entsprechenden Zeitraum das Verhalten eines Drehfeldrelais mit Dämpfung nachbilden, womit unmittelbar ein für die Auslösung mit Zeitstaffelung geeignetes Signal gegeben Ist. Dazu wird in weiterer Ausbildung der Erfindung zweckmässig für die Integrationsschaltung eine Rückstellein lchtung vorgesehen, die in Abhängigkeit vom Ablauf eines vorgegebenen ZeIt-Represents phase shift. Apart from the cases of in-phase and opposite-phase, the integration results in a triangular hump curve that rises or falls depending on the sign of the phase shift, the instantaneous value of which at the end of a predetermined number of time step intervals, i.e. of periods of the alternating square pulse sequence, which has a Measure for the mean value of the phase shift over the specified number of periods or over the corresponding integration time. The same applies to the borderline cases of in-phase and out-of-phase, but then a rising or falling straight line results. A right-angled phase shift results in a horizontal cusp curve. In principle, it is also possible to integrate only over a single period, in which case any major disturbance phenomena are more noticeable, but on the other hand a delay-free mapping of the phase shift is achieved. On the other hand, through the integration over a corresponding period of time, the behavior of a rotating field relay with damping can be simulated, so that a signal suitable for triggering with time graduation is immediately given. For this purpose, in a further embodiment of the invention, a reset device is expediently provided for the integration circuit, which is dependent on the expiry of a predetermined time.

409849/0234409849/0234

59/7359/73

Intervalls auslösbar ist. Andererseits ist es jedoch auch möglich, den Integrationsvorgang bis zum Verschwinden des Pehlersxgnals - sei es durch tatsächliches Verschwinden des Fehlers im Netz oder durch den ausgelösten Abschalt-Vorgang - auszudehnen und sodann in Abhängigkeit von einemInterval can be triggered. On the other hand, however, it is too possible to continue the integration process until the disappearance of the Failure signals - be it through the actual disappearance of the fault in the network or through the triggered shutdown process - to expand and then depending on one

409849/0234409849/0234

59/7359/73

entsprechenden Signal, welches das Verschwinden des messungsauslösenden Fehlers kennzeichnet, die Rückstellung auszulösen.corresponding signal indicating the disappearance of the measurement triggering An error indicates that the reset is triggered.

Weiterhin kann gegebenenfalls eine Rückstellung der Integrationsschaltung auch vom Erreichen eines vorgegebenen Spannungsgrenzv.^rertes durchdas integrierte Signal ausgelöst werden. Dies kommt insbesondere dann in Betracht, wenn die Schaltung nur zum Feststellen der Fehlerrichtung verwendet werden soll.Furthermore, if necessary, the integration circuit can also be reset when a predetermined voltage limit has been reached. ^{can be} triggered by the integrated signal. This is particularly important if the circuit is only to be used to determine the direction of the fault.

Die Erfindung wird weiter anhand eines Ausführungsbeispiels unter Bezugnahme auf die Zeichnungen erläutert. Hierin zeigtThe invention is further based on an exemplary embodiment explained with reference to the drawings. Herein shows

Fig. 1 ein Gesamt-Blockschaltbild einer Netzschutzeinrichtung unter Verwendung einer Fehlerphasen-Messschaltung nach der Erfindung,1 shows an overall block diagram of a network protection device using a fault phase measuring circuit according to the invention,

Fig. 2 ein Prinzipschaltbild der Messschaltung,2 shows a basic circuit diagram of the measuring circuit,

Fig. 3 ein Einzelschaltbild der Messschaltung mit den wesentlichsten Schaltungselementen und3 shows a single circuit diagram of the measuring circuit with the most important ones Circuit elements and

Fig. k ein Signal-Zeitdiagramm zur Erläuterung der Wirkungsweise der Messschaltung.FIG. K shows a signal-time diagram to explain the mode of operation of the measuring circuit.

409849/0234409849/0234

59/7359/73

In Fig. 1- ist eine dreiphasige Sammelschiene 1 mit davon abzweigendem Leitungsabschnitt 2 und zugehörigem Leistungsschalter 3 dargestellt. Der abzweigende Leitungsabschnitt ist über einen Satz von Stromwandler^ 4 und Spannungswandlern 5 an zwei Anregeschaltungen 6 und 7 sowie -eine Auswahlschaltung 8 angeschlossen. In an sich bekannter und nicht zum eigentlichen Erfindungsgegenstand gehörender Weise bewirken die Anregeschaltungen in Abhängigkeit von Ueberströmen bzw. Spannungsabsenkungen oder anormalen Phasenspannungsverhältnissen die Aktivierung der Auswahlschaltung die ihrerseits z.B. in an sich bekannter Weise gesunde und kranke Netzphasen für die Bildung von zwei Messpannungen zwecks Fehlerrichtungs- bzw. Fehlerdistanzbestimmung auswählt. Der Auswahlschaltung 8 ist demgemäss ein Bezugsspannungsgeber 9 und ein Fehler-Messpannungsgeber 10 nachgeschaltet, die zusammen mit der Auswahlschaltung die Eingangsschaltung im Sinne der Erfindung für die nachfolgende Phasenbestimmung darstellen. Die Bezugsspannung sei beispielsweise als erste Messpannung U₁ und die Fehler-Messpannung als zweite Messpannung Up bezeichnet₉ wie dies an den beiden entsprechenden Ausgängen der Eingangsschaltung in Fig. 1 angegeben ist. Diese beiden Messpannungen werden entsprechenden Eingängen eines Signalumsetzers 11 zugeführt, der am Ausgang ein in seiner Amplitude der Phasenverschiebung1 shows a three-phase busbar 1 with a line section 2 branching off therefrom and an associated circuit breaker 3. The branching line section is connected to two excitation circuits 6 and 7 and a selection circuit 8 via a set of current transformers ^ 4 and voltage transformers 5. In a manner known per se and not part of the actual subject matter of the invention, the excitation circuits activate the selection circuit as a function of overcurrents or voltage drops or abnormal phase voltage ratios . Selects error distance determination. The selection circuit 8 is accordingly followed by a reference voltage generator 9 and an error measuring voltage generator 10, which together with the selection circuit represent the input circuit in the sense of the invention for the subsequent phase determination. The reference voltage is as indicated at the two respective outputs of the input circuit shown in Fig. 1, for example as the first measuring voltage U ₁ and the error-measuring voltage referred to as second measuring voltage Up _9. These two measurement voltages are fed to corresponding inputs of a signal converter 11, which has a phase shift in its amplitude at the output

409849/0234 ·..'"·'409849/0234 · .. '"·'

233^2233 ^ 2

zwischen den beiden Messpannungen entsprechendes Signal liefert und eine Schwellwertschaltung 12 ansteuert. Bei Ueberschreiten eines hierdurch vorgegebenen Schwellwertes wird ein Auslöserelais 13 erregt, welches über einen zugehörigen Kontakt den Leistungsschalter 3 ansteuert und den abzweigenden Leitungsabschnitt 2 abschaltet.corresponding signal between the two measuring voltages supplies and a threshold value circuit 12 controls. When a threshold value specified in this way is exceeded a trip relay 13 is energized, which controls the circuit breaker 3 via an associated contact and the branching line section 2 switches off.

In Fig. '?, ist der prinzipielle Aufbau des Signalumsetzers 11 mit den eingangsseitigen Messpannungen U-, und Up sowie zwei zugehörigen Singalverarbeitungskanälen I und II dargestellt. Die beiden Messpannungen gelangen über PiIterstufen P, und Pp, die im wesentlichen zur Oberwellenbeseitigung eingefügt sind, an je eine erste Begrenzungsstufe Ch, und Ch₂ sowie weiter über Trennübertrager an je eine Verstärker- / stufe V, und Vp. Es schliesst sich dann jeweils eine weitere Verstärkungs- und Begrenzerstufe als Signalformschaltung Sf, und Sfp an, die ausgangsseitig bei normalen Amplitudenverhältnissen annähernd rechteckförmige Impulsfolgen mit einer den Messpannungen U, und Up entsprechenden gegenseitigen Phasenlage liefern. Sodann folgt eine Verknüpfungsschaltung Vs, in der die vorgenannten Impulsfolgen der beiden Signalverarbeitungskanäle additiv und subtraktiv miteinander verknüpft werden, und zwar durch wechselseitig kombinierte Zuführung dieser Impulsfolgen zu einer Addierstufe A und einer Subtrahierstufe S, Nach GleichrichtungIn Fig. '?, The basic construction of the signal converter 11 to the input side Messpannungen U-, and Up and two associated Singalverarbeitungskanälen is shown I and II. The two measuring voltages pass via piiter stages P and Pp, which are essentially inserted to eliminate harmonics, to a first limiting stage Ch and Ch ₂ and then via isolating transformers to an amplifier / stage V and Vp. It then closes in each case a further amplification and limiter stage as a signal shaping circuit Sf, and Sfp, which on the output side deliver approximately square-wave pulse trains with a mutual phase position corresponding to the measurement voltages U, and Up at normal amplitude ratios. This is followed by a logic circuit Vs, in which the aforementioned pulse trains of the two signal processing channels are linked additively and subtractively, namely by alternately combined supply of these pulse trains to an adding stage A and a subtracting stage S, after rectification

409849/0234409849/0234

- «r - 59/73- «r - 59/73

ergeben sich dadurch an den Ausgängen a und s zwei zeitlich komplementäre, gegensinnig gepolte Impulsfolgen mit dem gleichen Tastverhältnis, die über Summierwiderstände R und R am Eingang einer nachfolgenden Integrationsschaltung· I, , die als Miller-Integrator aufgebaut ist, addiert und über eine gewisse Zeitdauer aufintegriert werden. Es ergibt sich somit am Ausgang der Integrationsschaltung eine zeitlich ansteigende, absteigende oder auch gleichbleibende Höckerkurve bzw. Gerade, deren Augenblickswert beim Ende einer festen Integrationszeit ein Mass für den Mittelwert der Phasenverschiebung zwischen den beiden Messpannungen über dieser Integrationszeit ist. Eine Rückstelleinrichtung Rs, die im Beispielsfall als Feldeffekt-Transistor mit Steuereingang r ausgebildet ist, bewirkt am Ende der vorge- _/ sehenen Integrationszeit die Entladung des Gegenkopplungskondensators und damit die Wiederherstellung des Ausgangszustandes. Diese Rückstellung wird beispielsweise von einem Zeitgeber 14 gesteuert, der gemäss Fig. 1 von den Ueberwachungsschaltungen 6 und 7 in Abhängigkeit vom Auft reten bzw. Verschwinden eines die Messung auslösenden Fehlersignals gesteuert wird. Gegebenenfalls kann, wie in Fig. 1 strichliert angedeutet, alternativ dazu die Rückstellung auch unmittelbar durch ein im wesentlichen invertierendes Gatter 15 ohne Zeitglied in Abhängigkeit vom Auftreten bzw. Verschwinden eines Fehlersignals gesteuert werden.This results in two temporally complementary, oppositely polarized pulse trains with the same pulse duty factor at the outputs a and s, which are added via summing resistors R and R at the input of a subsequent integration circuit I, which is constructed as a Miller integrator, and over a certain period of time be integrated. At the output of the integration circuit there is thus a rising, falling or even constant hump curve or straight line, the instantaneous value of which at the end of a fixed integration time is a measure of the mean value of the phase shift between the two measurement voltages over this integration time. A resetting device Rs formed r in the example as a field effect transistor with a control input causes the end of the superiors _/ integration time provided for the discharge of the negative feedback capacitor and thus the restoration of the initial state. This resetting is controlled, for example, by a timer 14 which, according to FIG. 1, is controlled by the monitoring circuits 6 and 7 as a function of the occurrence or disappearance of an error signal that triggers the measurement. If necessary, as indicated by dashed lines in FIG. 1, the resetting can alternatively also be controlled directly by an essentially inverting gate 15 without a timing element as a function of the occurrence or disappearance of an error signal.

409849/0234409849/0234

59/7359/73

Flg. 3 zeigt im einzelnen den Aufbau der Signalformschaltungen Sf und Sf sowie der Addierstufe und der SubtrahierstufeFlg. 3 shows in detail the structure of the waveform shaping circuits Sf and Sf as well as the adding stage and the subtracting stage

Die beiden Signalformschaltungen sind übereinstimmend aufgebaut, weshalb nur diejenige des Signalverarbeitungskanals I dargestellt ist. Danach besteht die Signalformschaltung im wesentlichen aus einem hochverstärkenden Operationsverstärker V„, dessen Ausgang an den Abgriff eines symmetrischen Spannungsteilers Tl zwischen nullsymmetrisch gegenpoligen Gleichspannungsklemmen T. und Tp angeschlossen ist.und aus den beiden entsprechend gegenpoligen Spannungsteilerzweigen je eine Gegenkopplung über gegensinnig gepolte Dioden D₁ und D_ aufweist. Entsprechend der Knickspannung , dieser Dioden erfolgt eine Begrenzung des Ausgangssignals auf einem vergleichsweise niedrigen Spannungswert, der in Verbindung mit der hohen Verstärkung eine gute Annäherung an eine rechteckige bzw. trapezförmige Impulsform ergibt.The two signal shaping circuits are constructed in the same way, which is why only that of the signal processing channel I is shown. Thereafter, there is a waveform shaping circuit consisting essentially of a high-gain operational amplifier V ", the output ist.und connected Tl between zero symmetrically opposite pole direct-voltage terminals T. and Tp to the tap of a symmetrical voltage divider from the two corresponding opposite polarity voltage divider branches each have a negative feedback via oppositely poled diodes D ₁ and D_ has. According to the knee voltage of these diodes, the output signal is limited to a comparatively low voltage value which, in conjunction with the high gain, results in a good approximation of a rectangular or trapezoidal pulse shape.

Die nachfolgende Addierstufe A besteht im wesentlichen aus einem Operationsverstärker Vj., dem eingangsseitig das rechteckförmige Eingangssignal U. und über Leitung 16 das ebenso rechteckförmige Eingangssignal U_ zugeführt wird und der ausgangss eitig mit gleichrichte .den Dioden D_ abgeschlossen ist. Entsprechend umgekehrt werden der Subtrahierstufe S, die im wesentlichen aus einem InvertierverstärkerThe following adder stage A consists essentially of an operational amplifier Vj., To which the rectangular input signal U. is supplied on the input side and the likewise rectangular input signal U_ is supplied via line 16 and which is terminated on the output side by rectifying the diodes D_. Correspondingly, the subtraction stage S, which essentially consists of an inverting amplifier, is reversed

409849/0234409849/0234

59/1359/13

V_n. und einem weiteren Verstärker V,- besteht, unmittelbar das Eingangssignal ü und über Leitung 17 das Eingangssignal U zugeführt, und zwar das erstgenannte über den Invertierverstärker V₁- und letzteres unmittelbar zum Verstärker V,-, welch letzterer wieder mit gleichrichtenden Dioden D^ abgeschlossen ist. An den Ausgängen a und s ergeben sich dann die bereits erwähnten, komplementär gegenpoligen Impulsfolgen.V _n . and another amplifier V, - is supplied with the input signal ü and the input signal U via line 17, namely the former via the inverting _{amplifier V 1} - and the latter directly to the amplifier V, -, the latter again terminated with rectifying diodes D ^ is. At the outputs a and s, the already mentioned, complementary opposite-pole pulse sequences result.

Die Wirkungsweise wird anhand von Fig. 4 veranschaulicht. Hier sind in den Zeilen a) und b) die Messpannungen U und U und in den Zeilen c) und d) die daraus durch hohe Verstärkung und Begrenzung gewonnenen, idealisiert rechteckig wiedergegebenen Impulsfolgen U und Ü angedeutet. Es folgen in den Zeilen e) und f) die durch wechselseitige Addition und Subtraktion sowie Vollweggleichrichtung gewonnenen Impulsfolgen JU₁ + üJ und -JU₁ - üp\ (letztere durch die Invertierung mit V_) und in Zeile g) die am Eingang des Integrators wirksame, durch additive Ueberlagerung der beiden vorangehenden Impulsfolgen entstandene, alternierende Impulsfolge mit dem gleichen Tastverhältnis, welches die Phasenverschiebung zwischen TJ und U abbildet. Sodann folgt in Zeile h) das integrierte Ausgangssignal, dessen Augenblickswert am Ende der Integrationszeit T den Mittelwert der Phasenverschiebung über diesem Zeitraum wiedergibt. Beispielsweise bei Erreichen eines vorgegebenen Grenzwertes W erfolgtThe mode of operation is illustrated with the aid of FIG. 4. Here, in lines a) and b) the measurement voltages U and U and in lines c) and d) the pulse trains U and U, which are obtained therefrom through high amplification and limitation and are reproduced in an idealized rectangular manner. In lines e) and f) follow the pulse sequences JU ₁ + üJ and -JU ₁ - üp \ (the latter by inverting with V_) and in line g) the effective ones at the input of the integrator Alternating pulse train with the same pulse duty factor, which is the result of the additive superimposition of the two preceding pulse trains, which maps the phase shift between TJ and U. The integrated output signal then follows in line h), the instantaneous value of which at the end of the integration time T reproduces the mean value of the phase shift over this period. For example, when a predetermined limit value W is reached

409 8 4 9/0234409 8 4 9/0234

59/7359/73

AHAH

die Auslösung mit Fehlerabschaltung. Die Rückstellung erfolgt jeweils nach der Zeit T oder in Abhängigkeit von den eingangs genannten Kriterien.tripping with fault shutdown. The reset takes place after the time T or as a function of the criteria mentioned at the beginning.

In Zeile h) ist im übrigen die Amplitudenskala für den Phasenwinkel vjD zwischen V, und U, mit den Grenzwerten 0⁽ und 18O für Gleich- und Gegenphasigkeit sowie den entsprechenden Grenzgeraden angedeutet.In line h), the amplitude scale for the phase angle vjD between V, and U, is ^{indicated with the limit values 0 (} and 180 for in-phase and out-of-phase) and the corresponding limit straight lines.

409849/0234409849/0234

Claims

59/73

Claims

/l.y Fault phase measuring circuit for an electrical network protection device, comprising an input circuit with two outputs, a first measurement voltage, in particular a reference voltage derived from a mains voltage, and a second measurement voltage, in particular one of are assigned to a mains voltage and a fault current or a measurement voltage derived only from a fault current, and further comprising a signal converter to which the first and second measurement voltages are fed and which is derived therefrom an output signal that is particularly dependent on the distance between the measurement location and the fault location or on the fault direction generated, characterized in that the signal converter generates a ^ with the first and second measurement voltage has applied logic circuit, which at its output at least one of the phase shift between

the first and second measurement voltage dependent time step signal supplies, and that one to the output of the logic circuit connected integration circuit is provided, which at the end of at least one time slot interval its amplitude depends on the phase shift between the first and second measurement voltage provides a dependent output signal.

409849/0234

59/73

2. Fault phase measuring circuit according to claim 1, characterized in that the logic circuit (Vs) for the first and second measurement voltage (U, U) has a signal processing channel (I, II) each with an amplitude-limiting signal shaping circuit (Sf, Sf) that in the output part of one signal processing channel (I) an adder stage (A) to which the output signal of the signal shaping circuit of its own and the other channel is applied on the input side and in the output part of the other signal processing channel (II) one input side with the output signal of the signal shaping circuit of its own channel and the other Channel acted upon subtraction stage (S) is provided, and that the outputs of the two signal processing channels (I, II) are connected subtractively to the input of the subsequent integration circuit (I ₊ .) / S ind.

3. Fault phase measuring circuit according to one of the preceding claims, characterized in that the integration circuit (I ₊ .) Has a reset device (Rs) which can be triggered as a function of the expiry of a predetermined time interval.

4. Fault phase measuring circuit according to one of the preceding Claims, characterized in that the integration

4098497023440984970234

- Vtr - 59/73

circuit (I,) has a reset device which, depending on the disappearance of the rnessungsauslösenden Error characterizing signal can be triggered.

5. Fault phase measuring circuit according to one of the preceding claims, characterized in that the integration circuit (I _1. ) Has a reset device which can be triggered by the output signal of the integration circuit depending on the reaching of a predetermined limit value.

Public company Brown, Boveri & Cie.

409849/0234