DE2321797C3

DE2321797C3 - Junction field effect transistor

Info

Publication number: DE2321797C3
Application number: DE2321797A
Authority: DE
Inventors: Heinz Prof. Dr.Rer.Nat. 5100 Aachen Beneking
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Priority date: 1973-04-30
Filing date: 1973-04-30
Publication date: 1981-12-17
Also published as: DE2321797A1; DE2321797B2

Description

Die Erfindung betrifft einen Sperrschicht-Feldeffekttransistor gemäß dem Oberbegriff des Anspruches 1.The invention relates to a junction field effect transistor according to the preamble of claim 1.

Bei der Herstellung von Hochfrequenz-Feldeffekttransistoren ist es wichtig, den im Eingangskreis wirksam werdenden Serienwiderstand möglichst klein zu halten. Dieser Widerstand bestimmt zusammen mit der Eingangskapazität die erzielbare Grenzfrequenz. Bei Feldeffekttransistoren, die nach der Planartechnik hergestellt sind, wird in der Regel etwa Vj des unterhalb der Gate-Elektrode liegenden Kanalbereichs als Vorwiderstand wirksam. Diese Widerstandsgröße ergibt sich aus den verteilten Einzelwiderständen unter der Gate-Elektrode. Hierzu können sich weitere Verlustwiderstände der Gate-EIektrcde selbst und ein Gegenkopplungswiderstand, der durch das Halbleitergebiet zwischen der Source-Elektrode und dem Anfang des eigentlichen steuerbaren Kanalbereichs zustande kommt, hinzuaddieren.In the manufacture of high-frequency field effect transistors it is important to keep the series resistance in the input circuit as small as possible to keep. This resistance, together with the input capacitance, determines the cutoff frequency that can be achieved. In the case of field effect transistors that are manufactured using the planar technique, Vj des is generally below the channel region lying on the gate electrode acts as a series resistor. This resistance value gives from the distributed individual resistances under the gate electrode. Further loss resistances can be used for this the gate electrode itself and a negative feedback resistor created by the semiconductor region between the source electrode and the beginning of the actual controllable channel region comes, add.

ίο Der vorliegenden Erfindung liegt die Aufgabe zugrunde, einen Feldeffekttransistor anzugeben, bei dem der Vorwiderstand erheblich reduziert ist. Diese Aufgabe wird bei einem Sperrschicht- Feldeffekttransistor nach dem Oberbegriff des Anspruchs 1 durch das Merkmal im kennzeichnenden Teil des Anspruches 1 gelöstίο The present invention is the task based on specifying a field effect transistor in which the series resistance is significantly reduced. These The object is achieved with a junction field effect transistor according to the preamble of claim 1 by the Feature in the characterizing part of claim 1 solved

Aus der FR-OS 20 81 829 ist ein Feldeffekttransistor bekannt, dessen Kanal in einer Epitaxieschicht verläuft, an der die Source-, Drain- und Gate-Elektrode angebracht ist Die Gate-Elektrode ist zwischen Source und Drain in einer Vertiefung angeordnet Hierbei wirkt jedoch der parallel zur Halbleiteroberfläche verlaufende Kanal widerstandsbildend.
Bei der erfindungsgemäßen Anordnung ergibt sich dagegen der Vorwiderstand eines Eingangskreises praktisch nur noch aus dem durch die Dicke der Epitaxieschicht gebadeten Querwiderstand. Da die Epitaxieschicht aber sehr dünn gewählt werden kann, wird auch der Vorwiderstand stark reduziert. Dies führt zu einer starken Erhöhung der Grenzfrequenz.From FR-OS 20 81 829 a field effect transistor is known, the channel of which runs in an epitaxial layer to which the source, drain and gate electrodes are attached. The gate electrode is arranged in a recess between the source and drain the channel running parallel to the semiconductor surface creates resistance.
In the arrangement according to the invention, on the other hand, the series resistance of an input circuit results practically only from the transverse resistance bathed through the thickness of the epitaxial layer. However, since the epitaxial layer can be selected to be very thin, the series resistance is also greatly reduced. This leads to a strong increase in the cutoff frequency.

Bei einer vorteilhaften Ausführungsform ist das Halbleitersubstrat hochohmig oder semiisolierend. Als Material für ein semiisolierendes Substrat ist beispielsweise Gallium-Arsenid geeignet. Bei einer vorteilhaften Ausführungsform des neuen Feldeffekttransistors ist die Source-Elektrode an der Flanke der Epitaxieschicht angeordnet. Dann befindet sich auf der Epitaxieschicht in unmittelbarer Nähe der Flanke die Gate-Elektrode und an der der Source-Elektrode abpewandten Seite der Gate-Elektrode ist die Drain-Elektrode gleichfalls auf der epitaktischen Schicht angeordnet.In an advantageous embodiment, the semiconductor substrate has a high resistance or is semi-insulating. as Gallium arsenide, for example, is suitable as a material for a semi-insulating substrate. With an advantageous The source electrode on the flank of the epitaxial layer is an embodiment of the new field effect transistor arranged. The gate electrode is then located on the epitaxial layer in the immediate vicinity of the flank and on the side facing away from the source electrode Gate electrode, the drain electrode is also arranged on the epitaxial layer.

Bei einer anderen vorteilhaften Ausführungsform ist die Gate-Elektrode an der Flanke der Epitaxieschicht angeordnet. Dann befindet sich die Drain-Elektrode auf der Epitaxieschicht in unmittelbarer Nähe der Flanke der Epitaxieschicht. Eine mit der Source-Elektrode versehene Source-Zone ist in das Halbleitersubstrat so eingelassen, daß sie teilweise unter der Epitaxieschicht liegt und daß der zwischen der Source- und derIn another advantageous embodiment, the gate electrode is on the flank of the epitaxial layer arranged. The drain electrode is then located on the epitaxial layer in the immediate vicinity of the flank the epitaxial layer. A source zone provided with the source electrode is so in the semiconductor substrate let in that it is partially under the epitaxial layer and that between the source and the

se Drain-Elektrode bei angelegter Betriebsspannung fließende Strom durch die von der Gate-Elektrode ausgehende, veränderliche Raumladungszone beeinflußbar ist.
Zur Reduzierung der Restspannung am Ausgang kann auch die Drain-Elektrode in vorteilhafter Weise an einer weiteren Flanke der Epitaxieschicht angeordnet werden, während die Source-Elektrode an der ersten Flanke der Epitaxieschicht und die Gate-Elektrode auf der Epitaxieschicht angeordnet ist. Hierdurch wird außerdem der zwischen der Drain-Elektrode und der Gate-Elektrode bestehende Bahnwiderstand der Epitaxieschicht reduziert.se drain electrode, when the operating voltage is applied, the current flowing through the variable space charge zone emanating from the gate electrode can be influenced.
To reduce the residual voltage at the output, the drain electrode can also advantageously be arranged on a further flank of the epitaxial layer, while the source electrode is arranged on the first flank of the epitaxial layer and the gate electrode is arranged on the epitaxial layer. This also reduces the sheet resistance of the epitaxial layer that exists between the drain electrode and the gate electrode.

Die Gate-Elektrode besteht beispielsweise aus einem gleichrichtenden Metall-Halbleiterkontakt (Schottky-Kontakt) oder ist an einer in die Epitaxieschicht eingelassenen Gate-Zone angebracht, deren Leitfähigkeitstyp zu dem der Epitaxieschicht entgegengesetzt ist. Die Erfindung und ihre weitere vorteilhafte Ausge-The gate electrode consists, for example, of a rectifying metal-semiconductor contact (Schottky contact) or is attached to a gate zone let into the epitaxial layer, the conductivity type of which to which the epitaxial layer is opposite. The invention and its further advantageous embodiment

stsltung soll noch anhand von drei Ausführungsbeispielen näher erläutert werden.The position will be explained in more detail with the aid of three exemplary embodiments.

In der F i g. 1 ist eine erfindungsgemäße Halbleiteranordnung im Schnitt dargestellt Sie besteht aus einem Halbleitergrundkörper 1, beispielsweise aus semiisoiierendem Gas. Auf diesem Substrat 1 befindet sich eine beispielsweise η-leitende Epitaxieschicht 2, die vorzugsweise 0,3 bis 0,5 μπι dick ist. Die Störstellenkonzentration der Epitaxieschicht liegt beispielsweise in der Größenordnung von 10¹⁶ Atomen je cm³. Auf der Epitaxieschicht befindet sich eine Isolierschicht 3, beispielsweise aus Siliziumdioxyd, die bei der Abtragung der Epitaxieschicht an einer bestimmten Stelle als Ätzmaske dient Diese Isolierschicht wird über dem abzutragenden Bereich der Epitaxieschicht entfernt Danach wird die Epitaxieschicht an dieser Stelle durch Ätzen entfernt, so daß sich eine seitliche Flanke 9 der Epitaxieschicht ausbildet Es hat sich als vorteilhaft erwiesen, die Maske bei der Abtragung der Epitaxieschicht etwas zu unterätzen und diese unterätzte Maske auch als Aufdampfmaske bei der Herstellung der an der Flanke anzubringenden Elektrode auszunutzen. Auf diese Weise erhält man eine saubere Trennung zwischen der an der Flanke und der auf der Epitaxieschicht angeordneten Elektrode. Auf die Flanke 9 wird bei dem Ausführungsbeispiel nach der F i g. 1 eine ohmsche Source-Elektrode 4 aufgebracht, die sich auch auf das semiisolierende Substrat erstrecken kann. In unmittelbarer Nähe der Flanke 9 ist auf der Epitaxieschicht die Gate-Elektrode 5 angeordnet, die aus einem Schottky- jo Kontakt besteht Ferner ist die Drain-Elektrode gleichlalls auf der Epitaxieschicht als ohmscher Kontakt 6 angeordnet Der zwischen der Drain- und der Source-Elektrode fließende Strom wird je nach der an der Gate-Elektrode 5 anliegenden Spannung durch die von der Sperrschicht ausgehenden Raumladungszone 10 mehr oder weniger stark beeinflußt. Der seitliche Abstand zwischen der Gate-Elektrode und der Drain-Elektrode beträgt beispielsweise 1 μπι.In FIG. 1 shows a semiconductor arrangement according to the invention in section. It consists of a semiconductor base body 1, for example of semi-insulating gas. On this substrate 1 there is an η-conductive epitaxial layer 2, for example, which is preferably 0.3 to 0.5 μm thick. The concentration of impurities in the epitaxial layer is, for example, of the order of 10 ¹⁶ atoms per cm ³ . On the epitaxial layer there is an insulating layer 3, for example made of silicon dioxide, which serves as an etching mask when the epitaxial layer is removed at a certain point A lateral flank 9 of the epitaxial layer has been found to be advantageous to undercut the mask somewhat when removing the epitaxial layer and to use this underetched mask as a vapor deposition mask when producing the electrode to be attached to the flank. In this way, a clean separation is obtained between the electrode arranged on the flank and the electrode arranged on the epitaxial layer. In the exemplary embodiment according to FIG. 1 applied an ohmic source electrode 4, which can also extend to the semi-insulating substrate. In the immediate vicinity of the flank 9, the gate electrode 5, which consists of a Schottky contact, is arranged on the epitaxial layer. Furthermore, the drain electrode is also arranged on the epitaxial layer as an ohmic contact 6 between the drain and source electrodes Depending on the voltage applied to the gate electrode 5, the current flowing is influenced to a greater or lesser extent by the space charge zone 10 emanating from the barrier layer. The lateral distance between the gate electrode and the drain electrode is, for example, 1 μm.

Ein anderes Ausführungsbeispiel ist in der F i g. 2 dargestellt. Bei dieser Anordnung wird vor der Abscheidung der Epitaxieschicht 2 in das Substrat 1 an einer Stelle eine hochdotierte Zone 8 eingebracht. Diese Zone 8, die eine Source-Zone bildet, ist bei n-leitender Epitaxieschicht n+-leitend und hat eine Störstellenkonzentration von etwa 10¹⁹ bis 10³⁰ Atomen je cm³. Nach der Eindiffusion der Zone 8 wird auf das Substrat die η-leitende Epitaxieschicht 2 abgeschieden und in der bereits beschriebenen Weise an einer Stelle zur Erzeugung einer Flanke 9 wieder abgetragen. Dabei ist darauf zu achten, daß die Flanke 9 über der Source-Zone 8 angeordnet ist Bei dem Ausführungsbeispiel der F i g. 2 verläuft die Source-Zone 8 beidseitig der Flanke 9. Dies hat den Vorteil, daß die Source-Zone 8 leicht über die Source-Elektrode 8a elektrisch angeschlossen werden kann. In diesem Fall darf die Gate-Elektrode 5 nur auf der Flanke angeordnet werden, um einen Kurzschluß zwischen der Source- und Gate-Elektrode zu vermeiden. Hierzu wird die Übergangsstelle zwischen der Flanke 9 und der Source-Zone 8 vorzugsweise mit einer Isolierschicht 3a abgedeckt Die Drain-Elektrode 6 befindet sich auf der Epitaxierschicht in unmittelbarer Nähe der Flanke 9. Die Drain-Elekirode 6 besteht aus e^;nem ohmschen Metallkontakt, während die Gate-EItiarode 5 beispielsweise ein Schottky-Kontakt ist. Durch die vom Schottky-Kontakt ausgehende Raumladungszone bei vorhandener Steuerspannung wird der zwischen der Drain- und der Source-Elektrode fließende Strom im gewünschten Maße beeinflußt.Another embodiment is shown in FIG. 2 shown. In this arrangement, a highly doped zone 8 is introduced into the substrate 1 at one point before the epitaxial layer 2 is deposited. This zone 8, which forms a source zone, is n + -conducting in the case of an n-conducting epitaxial layer and has an impurity concentration of approximately 10 ¹⁹ to 10 ³⁰ atoms per cm ³ . After the diffusion of the zone 8, the η-conductive epitaxial layer 2 is deposited on the substrate and removed again in the manner already described at a point to produce a flank 9. Care must be taken that the flank 9 is arranged above the source zone 8. In the exemplary embodiment in FIG. 2, the source zone 8 runs on both sides of the flank 9. This has the advantage that the source zone 8 can easily be electrically connected via the source electrode 8a. In this case, the gate electrode 5 may only be arranged on the flank in order to avoid a short circuit between the source and gate electrodes. For this purpose, the transition point between the flank 9 and the source zone 8 is preferably covered with an insulating layer 3a. The drain electrode 6 is located on the epitaxial layer in the immediate vicinity of the flank 9. The drain electrode 6 consists of e ^; nem ohmic metal contact, while the gate EItiarode 5 is, for example, a Schottky contact. The current flowing between the drain and source electrodes is influenced to the desired extent by the space charge zone proceeding from the Schottky contact when the control voltage is present.

!n der Fig.3 ist ein weiteres Ausführungsbeispiel dargestellt, das sich von dem der Fig. 1 nur dadurch unterscheidet, daß an einer weiteren Flanke 11 die Drain-Elektrode 6 angeordnet ist Auf der Epitaxieschicht befindet sich somit nur noch die Gate-Elektrode 5. Durch die Anordnung, bei der die Drain- und die Source-EIekirode an einander gegenüberliegenden Flanken der Epitaxieschicht angeordnet sind, lassen sich sowohl die Bahnwiderständc- als auch die Restspannungen stark reduzieren. Die Breite der Epitaxieschicht wird im wesentlichen nur noch durch die Ausdehnung der auf der Epitaxieschicht angeordneten Gate-Elektrode bestimmt Da die Gate-Elektrode auch hier zwischen der Drain- und der Source-Elektrode angeordnet ist, läßt sich auch bei dieser Anordnung der zwischen der Drain- und Source-Elektrode fließende Strom durch die von der Gate-Elektrode ausgehende Raumladungszone leicht beeinflussen.3 is a further embodiment shown, which differs from that of FIG. 1 only in that on a further flank 11 the Drain electrode 6 is arranged. Only the gate electrode is therefore located on the epitaxial layer 5. By the arrangement in which the drain and source electrodes are located opposite one another Flanks of the epitaxial layer are arranged, both the web resistance and the residual stresses greatly reduce. The width of the epitaxial layer is essentially only due to the expansion the gate electrode arranged on the epitaxial layer determines Da the gate electrode between the drain and the source electrode is arranged, can also with this arrangement of the between the Drain and source electrodes flow through the space charge zone starting from the gate electrode easily influence.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Patent claims:

1. Junction field effect transistor made of a deposited epitaxially on a semiconductor substrate thin semiconductor layer, which is at least partially removed at least at one point, the forms controllable channel region and on which a source, a drain and a gate electrode is attached, with at least one of the electrodes in the immediate vicinity of the ablated flank is arranged, characterized in that the resulting from the removal lateral flank (9) of the epitaxial layer (2) one of the electrodes (4, 5) is arranged.

2. junction field effect transistor according to claim 1, characterized in that the source electrode (4) is arranged on the flank (9) of the epitaxial layer that on the epitaxial layer in the gate electrode (5) in the immediate vicinity of the flank and the one facing away from the source electrode Side of the gate electrode, the drain electrode (6) is also arranged on the epitaxial layer (2) is (Fig. 1).

3. junction field effect transistor according to claim 1, characterized in that the gate electrode (5) is arranged on the flank of the epitaxial layer (2), that the drain electrode (6) on the epitaxial layer (2) in the immediate vicinity of the tendril is arranged and that a source zone (8) provided with the source electrode (Sa) is let into the semiconductor substrate in such a way that it is partially under the epitaxial layer (2) and that the between the source and drain EIek: or current flowing when the operating voltage is applied through which the gate electrode (5) can influence the variable space charge zone (FIG. 2).

4. junction field effect transistor according to claim 1, characterized in that the epitaxial layer is provided with a further edge (11) that the source and drain electrodes (4 and 6) one flank each of the epitaxial layer and the gate electrode (5) between the source and Drain electrode is arranged on the epitaxial layer (F ig. 3).

5. junction field effect transistor according to one of the preceding claims, characterized in that that the gate electrode (5) consists of a rectifying metal-semiconductor contact or at a gate zone let into the epitaxial layer from the gate zone opposite to the epitaxial layer Line type is arranged.

6. junction field effect transistor according to one of the preceding claims, characterized in that that the epitaxial layer (2) about 0.3-0.5 μm is thick.