DE2257846C3 - Integrierte Halbleiteranordnung zum Schutz gegen Überspannung - Google Patents

Description

Die Erfindung betrifft eine integrierte Halbleiteranordnung zum Schutz gegen Überspannung entsprechend dem Oberbegriff des Patentanspruchs 1.

lu Es ist bekannt, daß bei Isolierschicht-Feldeffekttransistoren die Gefahr eines elektrischen Durchschlages der in der Regel dünnen Gate-Isolierschicht besteht. Diese Gefahr besteht schon bei der Handhabung solcher Isolierschicht-Feldeffekttransistoren aufgrund einer dadurch verursachten statischen Aufladung. Es wurden bereits zahlreiche Schutzschaltungen für Feldeffekttransistoren vorgeschlagen, vgl. zum Beispiel die US-Patentschrift 34 03 270. Dort ist parallel zur Gate-Source-Strecke des zu schützenden Feldeffekt-

_>o transistors ein weiterer Feldeffekttransistor mit seiner Drain-Sourcc-Strecke sowie mit einer Verbindung Gate-Source geschaltet. Die Dicke der Gate-Isolierschicht des Schtitzfeldeffckttransistors ist dabei so gewählt, daß der Schulzfddeffekttransistor im Durch-

>5 bruch betrieben wird, bevor der zu schützende Feldeffekttransistor aufgrund einer zu hohen Eingangsspannung eine Schädigung erleidet. Eine derartige Schutzschaltung hat sich jedoch hinsichtlich der erforderlichen möglichst schnellen und niederohmigen

m Ableitung der schädlichen Überspannung als noch nicht voll befriedigend erwiesen.

Weiter ist in der DE-Offenlegungsschrift 20 47 Jl 3 eine monolithisch integrierte Schaltung angegeben, bei der Isolierschicht-Feldeffekttransistoren zusammen mit bipolaren Transistoren im gleichen Halblcitcrgrundkörper und nach demselben Verfahren hergestellt vorgesehen sind. Eine Anregung zum Einsatz dieser Struklur als Schutzschaltung der oben genannten Art ist dieser Literaturstelle jedoch nicht zu entnehmen und aufgrund

κι der dort vorliegenden besonderen Strukturausbildung auch nicht möglich.

Ferner ist aus der US-Patentschrift 36 22 812 eine Transistorstruktur mit lateraler Zonenfolge bekannt, die hinsichtlich ihrer Ausstattung mit Transistorzonen und -elektroden sowohl als Bipolartransistor als auch als Feldeffekttransistor betrieben werden kann. Beim Betrieb als Feldeffekttransistor wird die isolierte Gate-Elektrode benutzt; beim Betrieb als Bipolartransistor erfolgt die Steuerung über die Basis (Substrat).

Auch dieser Entgegenhaltung ist kein Hinweis auf den Einsatz als Schutzschaltung der eingangs genannten Art zu entnehmen. Die genannte Anordnung wird vielmehr entweder als Bipolartransistor oder aber als Feldeffekttransistor betrieben und keinesfalls als Bipolartransistor mit feldgesteuerter Einschaltung, wie das bei der noch zu beschreibenden Erfindung der Fall ist.

Schließlich ist aus der Veröffentlichung im IBM Technical Disclosure Bulletin, Vol. 13, No. 2, Juli 1970, Seite 315 die Verwendung von lateralen Bipolartrarisistorstrukturen als Anpaßelemente für Feldeffekttransistor-Schaltkreise bekanntgeworden. Soweit dort die mögliche Überspannungsschutzwirkung für die Gate-Elektroden der auf demselben Halbleiterkörper vorgesehenen Feldeffekttransistoren angedeutet ist, bleibt es jedoch bei dieser Litcraturstelle bei einem allgemein gehaltenen Hinweis, wobei konkrete Maßnahmen dieser Entgegenhaltung nicht entnehmbar sind und eine Ausbildung der im Oberbegriff des Patentanspruchs I

vorausgesetzten Art bereits nicht vorliegt.

Allgemein ist demnach von einer solchen integrierten Schutzschaltung zu fortlern, (JuU sie auf demselben Halbleiierplättchen mit dem oder den zu schützenden Feldeffekttransistor(en) herzustellen ist, dall ferner keine besonderen Verfahrensschritte zur Herstellung der Schutzschaltung nötig sind, daß außerdem die Schutzschaltung die /u schützenden Feldeffekttransistoren im Normalbetrieb nicht nennenswert belastet und insbesondere auUerordentlich schnell und zuverlässig eine zu hohe schädliche Eingangsspannung ableiten sollte. Diese Forderungen sind jedoch mit den genannten bekanntgewordenen Schutzschaltungcn und Halbleitersiruklurcn noch nicht in befriedigendem Ausmaß erfüllt.

Die Aufgabe der Erfindung besteht in der Angabe einer demgegenüber verbesserten Schutzschaltung, die sowohl prozeDkompatibel mit den zu schützenden Transistoren ist als auch insbesondere schnell und zuverlässig schiit/eiid auf schädigende Eingangsspannungen anspricht.

Diese Aufgabe wird bei einer integrierten Schutzschaltung der eingangs erwähnten Art mit d/n im Kennzeichen des Patentanspruchs I angegebenen Maßnahmen gelöst. Merkmale vorteilhafter Weiterbildungen und Ausgestaltungen der Erfindung finden sich in den weiteren Patentansprüchen.

Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels unter Zuhilfenahme der Zeichnungen näher erläutert.

Es zeigen:

Fig. I ein vereinfachtes Ersatzschallbild der Überspanniing.sschutzeinrichtung gemäß der Erfindung,

F⁷Ig. 2 eine vereinfachte Querschnittsdarstelliing eines bevorzugten Aiisführiing.sbeispiels der integrierten Halbleiteranordnung nach der Erfindung in Form eines lateralen Transistors und

Fig.J ein idealisiertes Strom/Spannungsdiagramm der Anordnung von F i g. 2.

In Fig. I soll durch den zwischen den Schaltungspunkt I und Masse .3 eingeschalteten NPN-Transistor 2 der Schaltungspunkt 1 gegen Überspannung geschützt werden. Dieser Transistor 2 wird vorzugsweise auf demselben monolithischen Halbleiterplättchen zusammen mit anderen (nicht dargestellten) Schaltungselementen ausgebildet, die gegen Überspannung geschützt werden sollen und Eingangssignale über den Schaltungspunkt 1 erhalten. Die durch das Halbleitermaterial im Basisgebiel des Transistors 2 gebildeten Widerstände sind durch Widerstände R 1 und R 2 dargestellt. Im einzelnen erstreckt sich tter Widerstand R1 vom Kollektorübergang des Transistors 2 durch das damit im Falle einer Vorspannung des Kollektorübergangs in Sperrichtung verbundene Verarmungsgebiet. Der Widerstand /72 erstreckt sich von der Grenze dieses Verarmungsgebietes hin bis zum Massekontakt 3.

An den Schaitungspunkt I angelegte negative Spannungen spannen den Kollektorübergang in Durchlaßrichtung vor und werden über den Widerstand R 2 nach Masse abgeleitet. Der Transistor 2 ist nichtleitend, wenn zwischen dem Schaltungspunkt f und Masse 3 positive Spannungen angelegt werden, die nicht zur Verursachung eines Lawinendurchbruchs des Kollektorübergangs ausreichen. Überschreitet jedoch die angelegte Spannung den Wert der Lawinendurchbruchsspannung, fließt ein Strom durch die Widerstände R I und R 2 nach Masse. Der Spannungsabfall über dem Widerstand R 2 bewirkt ein': Vorspannung des Emitter-Übergangs des Transistors 2 in Durchlaßrichtung und leitet eine schnelle und volle Stromleitung durch den niederohmigen leitenden Transistorzweig ein. Schädliche Ströme (bis hin zu Spitzenwerten in der Größenordnung von 1 A) aufgrund einer Überspannung werden direkt nach Masse abgeleitet und somit sicher von den zu schützenden Schaltungen abgehalten, die über den Schaltungspunkt 1 Eingangssignale erhalten. Gemäß der vorliegenden Erfindung wird der Überspan-

Hi nungsschutzschaltkrcis mittels derselben konventiellen Herstellungsschritte realisiert, die auch zur Herstellung von Isolierschicht-Feldeffekttransistoren zur Anwendung kommen. Das Gate-Dielektrikum eines Isolierschicht-Feldeffekttransistors ist ein typisches Beispiel

für eine Schaltungsstruktur, die gegen Überspannungen geschützt werden muß.

Der gemäß der Erfindung vorgesehene laterale Bipolartransistor ist in Fi g. 2 in einer Querschnittsdarstellung gezeigt. Das Halbleitersubstrat 4 ist für den

.■ο lateralen Transistor 5 und die (nicht dargestellten) zu schützenden -Feldeffekttransistoren gemeinsam. Die Gates der Feldeffekttransistoren sind .sabei mit einer Eingangsmetallisierung 6 verbunden, auf dt/ zeitweilig oder zufällig Überspannungen auftreten können. Nimmt

ji man beispielsweise an, daß die zu schützenden Feldeffekttransistoren von N-Kanaltyp sind, ist das Substrat vum P-Leitungstyp und von einer Siliciumdioxid-Maskierschicht 7 bedeckt. Diese Maskierschicht 7 wird mittels konventioneller Photolithographieschritte

ι» zur Bildung von Diffusionsfenstern für die N♦-Dotierungsgebiete 8 und 9 und gleichzeitig für die Source- und Drain-Dotierungsgebiete der zu schützenden Feldeffekttransistoren geiitzt. Die Dotierungsgebiete 8 und 9 bilden das Kollektor- bzw. Emittergebiet des

>■> lateralen Transistors 5. Im Anschluß an den Diffusionsschritt wird das maskierende Oxid in den Kanalbercichen der zu schützenden Feldeffekttransistoren sowie im Teilbereich 10, der an einen Teil des Kollektorübergangs 11 angrenzt, entfernt. Darauf läßt man ein relativ

id dünnes Oxid gleichzeitig auf die freiliegenden Oberiiächenbereiche (Kanalbereiche der FET und Bereich 10) des Substrats 4 aufwachsen und über die resultierenden Oxidscnichten eine selektive Metallisierung niederschlagen. Die Metallisierung 6 stellt dabei einen Kontakt zum Kollektorgebiet 8 des lateralen Transistors 5 her und erstreckt sich bis zum (nicht dargestellten) iingangsanschluß, der gegen Überspannungen zu schützen ist. Die Metallisierung 12 erstreckt sich vom dünnen Oxid im Bereich 10 über das dickere Oxid 7 und stellt elektrische

so Kontakte zum Emittergebiet 9 sowie zum Substrat 4 im

Anschlußbereich 13 her. Der Anschlußbereich 13 ist mit

einer (nicht dargestellten) Spannungsquelle festen

Potentials verbunden. Die Verfahrensschritte zur Herstellung des lateralen

v> Transisturs 5 und der zu schützenden N-Kanal-Feldeffekttransistoren wurden nur summarisch angedeutet, da sie heute übliche Verfahrensschritte darstellen. Eine nähere Beschreibung dieser typischen Verfahrensschritte findet sich beispielsweise in dem Buch »Characteri-

bo stics and Operation of MOS Field-Effect Devices«, Paul Richmond, McGraw-Hill, 1967, Seiten 87-89. Es ist festzustellen, daß die beiden unterschiedlichen Oxidschichtdicken in den Bereichen 10 und 7 keine neuen oder zusätzlichen Verfahrensschritte erfordern, die

<v~> nicht schon in dem oben angedeuteten Standardprozeß vorkommen. Das diel·? Oxid 7 wird während der Herstellung der maskierenden Oxidschicht im Rahmen des Feldeffckttransistorprozesses und das dünne Oxid

im Bereich 10 während des Gatc-Oxid-Aufwachsschrittes erzeugt. In gleicher Weise werden die Kollektor- und fimitterdotierungsgebiete 8 und 9 gleichzeitig mit der Diffusion der Source- und Drain-Gebiete im Rahmen des Feldeffcktlransistorprozcsses ausgebildet.

Die Arbeitsweise des lateralen bipolaren Transistors 5 im TaIIc einer auftretenden Überspannung wird unter Zuhilfenahme von l^;ig.3 erläutert. In Fig.3 ist der zwischen der Eingangsmetallisierung 6 des lateralen NPN-Transistors 5 und dem Substratanschluß 13 fließende Strom in Abhängigkeit von der an der Metallisierung 6 anliegenden Spannung dargestellt, wenn diese Spannung von Null aus zu positiven Werten zunimmt. Anfänglich fließt ein vcrnachlässigbarer kleiner Strom, bis die angelegte Spannung etwa den Kurvenpunkt 14 erreicht, an dem der Kollcktorübergang 11 eine Lawinr'idurehbruchscrschcinung aufzuweisen beginnt. Der Wert der Durchbnichsspanming wird durch die Form der Elektrode 12 vermindert, die das relativ dünne Oxid im Bereich 10 über einem IViI des Kollcktorübergangs Il bedeckt. Die Durchbruchsspannung ist abhängig von der Dicke der Oxidschicht im Gebiet 10 Wird de Dicke dieser Oxidschicht 10 gleich oder kleiner der Dicke des Gate-Dielektrikums über dem Kanalbcrcic ι des zu schützenden Feldeffekttransistors gemacht. Wie es die Erfindung vorschlägt, tritt für den Obergang Il des lateralen Transistors der ¹ awincridurchbruch erheblich unterhalb des Spannungspegcls ein. der einen Durchbriich di· Gatt-Dielektrikums des zu schützenden Feldeffekttransistors verursachen würde.

Wenn die Sperrspannung über dem Übergang 11 zunimmt, wird auch das Vcrarmimgsgebict vergrößert und die Zahl der darin thermisch erzeugten freien Elektronen nimmt ebenfalls zu. Diese freien Elektronen durchlaufen das Verarmungsgebiet und gelangen durch den Substratwiderstand K 2 zum Anschlußbercich 13 Nimmt dieser l.cckstrom zu. wird ein funkt erreicht, an dem der Spannungsabfall über dem äquivalenten Widerstand R 2 ein genügend großes Potential erreicht, um den PN-Übergang des F.mittcrs 9 zur Ingangsetzung einer bipolaren Transistorwirkung in Durchlaßrichtung vorzuspannen. Als Folge davon folgt der zunehmende Strom nicht langer der Stromkurve 15 in Fig. 3. sondern weicht am Punkt 16 abrupt davon ab (Eintritt der bipolaren Transistorwirkung) und setzt sich entlang der Kurve 17 entsprechend der bipolaren Transistorwir kung fort. Gleich/eilig mit der Ingangsetzung dci Transistorwirkung wird ungeachtet einer erheblicher Stromcrhöhung eine scharfe Spanuungsabscnkun^ festzustellen sein. Diese verminderten Spannungsbcdin gungcn werden entlang des gesamten Kiirvcnstiicks It für die laterale NPN-Iransisiorwirkting aufrcchtcrhal ten.

Diese laterale Transistorwirkung wird einfach da durch erreicht, daß man die Doiicningsgebictc 8 und ^l. einander benachbart anordnet, was ohne weiteres au: der Kenntnis entsprechender Vorgänge bei einen bipolaren Transistor zu erreichen isl. Mit den Dotic riingsgcbiclcn 8 und 9 vergleichbare Dolici ungsgcbiete die gleichzeitig für die /ti schützenden Fcldeffckttransi stören hergestellt werden, werden in einem ausrcichcnc großen Abstand zueinander vorgesehen, so daß keim bipolare Transistorwirkung 'iiiiglk-li ist. Der sicr ergebende Hcta-Werl für die Stromverstärkung de! lateralen NPN-Transistors ist abhängig vr.n den Absland 'er Doticrungsgebiete 8 und 9. Bei dci Optimierung des Abstandes zur Erreichung eines hoher Beta-Wertes müssen jedoch auch mögliche Oberflä chenleckpfade zwischen den Dotiertingsgebictcn 8 unc 9 berücksichtigt werden, die ;ils Drain bzw. Source cinci I cldeffekltransistorslriiktur mit an Masse liegenden ('■'■: und ohne Suostralvorspannung auftreton können wenn keine (Ibcr.spanmmgshcdingungcn vorliegen Solche Obcrflächenleckslröme lassen sich weitci reduzieren durch eine vergrößerte Dicke der Oxid schient 7 zwischen eiern Gebiet 10 und dem Doticrungs gebiet 9 sowie durch einen größeren Abstand zwischer den Dolicrtingsgcbielcn 8 und 9 Der letztere Auslc gungsgesiclilspunkl beeinflußt den Beta-Wert und die Ansprechzeil in entgegengesetzter Weise wie dci l.cckstrom. Fs muß demzufolge ein Komprnmif. angestrebt werden, so daß der Abstand zwischen der Dotieriingsgebieten 8 und 9 ausreichend klein ist. urr einen günstigen Beta-Wert (wie beispielsweise durch die Änderung der Kurve 17 im Gegensatz zur Kurve 15 ir I i g. 3 veranschaulicht) zu erreichen und eine gcnügenc kiirze Ansprechzeit trotz eines zuzulassenden kleiner l.eckslroms zu erzielen (vgl. tlic Kurve in Fig. 3 voi Erreichendes Punktes 14)

Hierzu 1 Hlatl Zeichnuni'.cn

Claims (4)

Patentansprüche;

1. Integrierte Halbleiteranordnung zum Schutz gegen Überspannung, die zwischen einem Schaltungspunkt festen Potentials und einem Schaltungspunkt veränderlichen Potentials, vorzugsweise parallel zum Eingang von Feldeffekttransistoren, eingeschaltet ist und aus einem zusammen mit dem (den) zu schützenden Schaltungselement^) integrierten Transistor mit lateraler Zonenanordnung als Schutzelement besteht, das in einem Halbleitersubstrat eines ersten Leitungstyps ausgebildete beabstandete Dotierungsgebiete vom dazu entgegengesetzten Leitungstyp umfaßt, wobei auf dem dazwischenliegenden Substratbereich eine durch eine Isolierschicht von der Halbleiteroberfläche beabslandete Metallisierung, die in elektrischer Verbindung mit einem Dotierungsgebiet, dem Halbleitersubstrat und dem Schaltiingspunkt festen Potentials steh·, sowie eine weitere elektrische Verbindung zvächen dem anderen Dotierungsgebict und dem vor Oberspannung zu schützenden Schaltungspunkt veränderlichen Potentials vorgesehen und die Isolierschicht zumindest in einem Teilbereich über dem zwischen dem anderen Dotierungsgebiet und dem Halbleitersubstrat gebildeten PN-Übergang mit einer derart verminderten Dicke ausgebildet ist, daß durch eine zwischen den genannten Schaltungspunkten auftretende Überspannung die Bedingungen für einen Lawinendurchbnich-Effekt erfüllt sind, dadurch gekennzeichnet, dab die Dicke der Isolierschicht (7) zwischen dem Isolicrschiditbereiiu(IO) mit verminderter Dicke und dem einen Dotierungsgebiet (8) des Schlitzelements (5) gröüer ^: l als in dem Isolicrschichtbereich mit verminderter Dicke und daß der Abstand zwischen den beiden Dotierungsgebieten (8,9) des Schutzelements derart bemessen ist, daß bei Auftreten der Überspannung zwischen den beiden genannten Schaltungspunkten im Schutzelement (5) eine bipolare Transistorwirkung eintritt.

2. Halbleiteranordnung nach Anspruch I, dadurch gekennzeichnet, daß der hinsichtlich der Überspannung zu schützende Schaltungspunkt vom Halbleitersubstrat (4) durch eine Isolierschicht getrennt ist und vorzugsweise durch die Gate-Elektrode mindestens eines in demselben Halbleitersubstrat ausgebildeten Isolierschicht-Feldeffekttransistors dargestellt ist.

3. Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Gate-Isolierschicht über den Kanalbereichen der Feldeffekttransistoren ebenfalls eine verminderte Dicke aufweist und daß die Gate-Metallisierung der zu schützenden Feldeffekttransistoren mit der Metallisierung über dem von der Isolierschicht verminderter Dicke bedeckten Teilbereich des zwischen dem anderen Dotierungsgebiet (8) des Schutzelements (5) und dem Halbleitersubstrat (4) gebildeten PN-Überganges (11) in elektrischer Verbindung steht.

4. Halbleiteranordnung naeh einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Dicke der Isolierschicht über dem Teilbereich des zwischen dem anderen Dotierungsgebiet (8) des Schutzelements (5) und dem Halbleitersubstrat (4) gebildeten PN-Überganges (11) der lateralen bipolaren Trarisistorstruklur gleich oder kleiner ist a'.s die Gate-Isolierschicht der zu schützenden Feldeffekttransistoren,