DE2226264C2 - Verfahren zum zweistufigen Ätzen einer Ausnehmung - Google Patents
Verfahren zum zweistufigen Ätzen einer AusnehmungInfo
- Publication number
- DE2226264C2 DE2226264C2 DE2226264A DE2226264A DE2226264C2 DE 2226264 C2 DE2226264 C2 DE 2226264C2 DE 2226264 A DE2226264 A DE 2226264A DE 2226264 A DE2226264 A DE 2226264A DE 2226264 C2 DE2226264 C2 DE 2226264C2
- Authority
- DE
- Germany
- Prior art keywords
- etching
- etched
- etching step
- recess
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005530 etching Methods 0.000 title claims description 60
- 238000000034 method Methods 0.000 title claims description 34
- 230000000873 masking effect Effects 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 239000003795 chemical substances by application Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 238000003631 wet chemical etching Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 239000000356 contaminant Substances 0.000 description 4
- 238000011109 contamination Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000010405 reoxidation reaction Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Weting (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
Die Erfindung betrifft ein Verfahren zum zweistufigen Ätzen einer Ausnehmung mit einer vorgesehenen Tiefe
in einem Körper in einem in einer Maskierungsschicht ausgesparten Bereich.
Ein derartiges Verfahren ist beispielsweise aus der US-PS 34 74 021 bekannt.
Beim Herstellen von Halbleiterbauelementen, Insbesondere von Metall-Oxld-Halblelter-Feldeffekt-Translstoren (MOSFET), sind reine Oberflächen die Voraussetzung dafür, daß ein zuverlässiges und den verlangten
Kennwerten entsprechend funktionierendes Halbleiterbauelement erhalten wird. Im Lauf der Herstellung muß
deshalb oft geätzt werden. Zum Beispiel ist es bei der Herstellung von MOSFETs notwendig, eine Oxidschutzschicht über dem Gate-Gebiet zu entfernen, um dort
anschließend auf dem Silizium eine dünne Oxidschicht aufwachsen zu lassen. Zi'-n Entfernen der Oxldschutzschlcht wird eine Ätzung angwandt und dabei bekanntlich bisher meist wie folgt verfahren:
Die vollständig oxidierte Oberfläche des Halbleiterkörpers wird nach einem bekannten photolithographischen
Verfahren an den Stellen maskiert, an denen das Ätzbad nicht angreifen soll. In einem Ätzbad wird an den nicht
maskierten Stellen die Oxidschutzschicht bis hinunter zum Silizium weggeätzt. Dann wird der restliche Photolack der Maskierung entfernt, und schließlich werden die
p e nachdem ob zurückgebliebene
Verunreinigungen stören können - entweder gar nicht oder mehr oder weniger Intensiv gereinigt. In den Reinigungsbädem können diemische Reaktionen ablaufen, die
aber die Größe und die Form der geatzten Oxidschicturnuster nicht wesentlich beeinflussen.
Die frelgeätzte SlllziumoberflSche Hegt Im Ätzbad und
In den nachfolgenden Verfahrensschritten ungeschützt frei. Unter diesen Bedingungen können Verunreinigun
gen unkontrolliert auf die Siliziumoberfläche gelangen.
Diese Verunreinigungen sind einerseits häufig nicht identifizierbar und schwierig oder gar nicht zu entfernen
und andererseits sind sie für MOSFETs ausgesprochen schädlich.
" Eine andere Schwierigkeit, die bei der Herstellung von
MOSFETs auftritt, ist die Verunreinigung der Siliziumoberfläche im Gate-Gebiet und der dort aufgewachsenen
Gate-Oxidschicht mit dem bei der Source-Draln-Diffusion eingesetzten Dotierungsstoff. Während der Source-
Drain-Diffusion und der nachfolgenden Reoxidation wird die ganze, den Siliziumhalbleiterkörper bedeckende Oxidschicht mit dem Stoff verunreinigt, mit dem die Source-
und die Drainzone dotiert sind. Wird nun das Gate-Gebiet bei hoher Temperatur oxidiert, diffundiert ein Teil
dieses Dotierungsstoffes aus und dotiert die Siliziumoberfläche im Gate-Gebiet und auch die wachsende
Gate-Oxidschicht. D'je Folge Ist ein Instabiles Arbeiten
im Betrieb des fertigen MOSFETs.
Bei dem in der US-Patentschrift 34 74 021 beschriebe
nen Verfahren erfolgt das Ätzen nun in zwei Stufen, und
zwar wird anschließend an c'ne photolithographische Erzeugung einer Maskierungs^hicht In einem ersten
Schritt durch Ionenbeschuß das wegzuätzende Material teilweise entfernt und in einem nachfolgenden zweiten
Schritt der Äizvorgang durch naßchemisches Ätzen abgeschlossen. Bei diesem Verfahren werden zwar Ausnehmungen mit weitgehend senkrechten Seitenwänden
erzeugt, jedoch treten dieselben Schwierigkelten wie bei
der oben ausgeführten bekannten Verfahrensweise auf.
Da die Photolack-Masklerungssuhlcht erst nach
Abschluß des Ätzens entfernt wird, ist die freigeätzte Siliziumoberfläche Verunreinigungen aus der Maskierungsschicht ausgesetzt, und bei der Herstellung von
MOSFETs wird außerdem Dotierungsstoff aus der wäh
rend des Ätzens von der Photolack-Maskierungsschicht
bedeckten Oxidschicht bei den auf das Ätzen folgenden
stellungsverfahren die: prozeßbedingte Verunreinigung
von Oberflächen, die durch Ätzen freigelegt und anschließend weiteren Maßnahmen unterworfen werden,
zu vermindern, ohne dabei die Maßnahmen des Herstellungsverfahrens selbst wesentlich zu ändern und etwa
den Verfahrensaufwand zu erhöhen.
Diese Aufgabe wird erfindungsgemäß mit einem Verfahren der eingangs genannten Art dadurch gelöst, daß
In einem ersten Ätzschritt die Ausnehmung bis zu einer
Tiefe nahe der vorgesehenen Tiefe geätzt wird, dann die
Maskierungsschicht entfernt wird, und anschließend In
einem zweiten Ätzsehritt ohne Verwendung einer Maskierungsschicht die Ausnehmung bis zur vorgesehenen
Tiefe geätzt wird.
Bei diesem Verfahren können die In der Masklerungs-
schicht vorhandenen Verunreinigungen nicht mit der Bodenfläche eier fertig geätzten Ausnehmung In Berührung kommen. Da beim zweiten Ätzschritt nicht nur die
Ätzung In der Ausnehmung abgeschlossen wird, sondern
juch eine dünne Schfcht von dem beim ersten Ätzschrltt
maskierten Körper und damit auch der In dieser enthaltene
Dotierungsstoff entfernt wird, werden bei der Anwendung des erfindungsgemäßen Verfahrens zum
Herstellen von MOSFETs die oben angeführten Schwierigkeiten vermieden. Gegenüber den meist angewandten
bekannten Ätzverfahren kommt der Vorteil hinzu, daß das Vorhandensein der dünnen Schicht beim ersten Ätzschritt
eine weit größere Freiheit bei der Auswahl des Ätzmittels erlaubt. Beim Durchätzen bis zur SÜIziumoberfläche
in einem Schritt, wte es bei diesen Verfahren geschieht, darf bei den angeführten Anwendungen das
Ätzmittel nur das Oxid angreifen und bestimmte Verunreinigungen nicht enthalten. Da bei dem erfindungsgemäßen
Verfahren das Im ersten Ätzschritt verwendete Ätzmittel mit der Silizlumoberfläche nicht in Berührung
kommt, sind beispielsweise die Reinheitsforderungen an dieses Ätzmittel weniger hoch als bei den genannten einstufigen
Ätzverfahren.
Es ist vorteilhaft, im ersten Ätzschritt des erfindungsgemäßen Verfahren bis zu einer Tiefe zu ätzen, die
20 nm weniger als die vorgesehene Tiefe beträgt.
Das erfindungsgemäße Verfahren wird vorteilhaft so eingesetzt, daß für den ersten und den zweiten Ätzschritt
verschiedene Ätzmittel verwendet werden. So ist es z. B. vorteilhaft, im ersten Ätzschritt ein weniger reines und
damit billgeres Ätzmittel als im zweiten Ätzschritt einzusetzen. Es ist außerdem günstig, beim zweiten Ätzschritt,
bei dem nur eine sehr dünne Ätzschicht abgeätzt werden soll, ein langsamer abtragendes Ätzmittel zu ve;wenden
als im ersten Ätzschritt.
Um eine etwaige Verschmutzung der Oberflächen noch weiter zu reduzieren, ist es vorteilhaft, wenn nach
dem Entfernen der Maskierungsschicht und vor dem zweiten Ätzschritt die Oberfläche des Körpers gereinigt
wird.
Weitere vorteilhafte Ausgestaltungen des Verfahrens nach der Erfindung sind in den Unteransprüchen angegeben.
Das Verfahren der Erfindung wird anhand der Zeichnungen in Ausführungsbeispielen näher erläutert. Es
zeigt
Fig. 1 im Schnitt einen zum Ätzen vorbereiteten Halbleiterkörper
für einen MOSFET,
Fig. 2, 3 und 4 im Schnitt den Halbleiterkörper nach
F i g. 1 in verschiedenen Stadien des zweistufigen Ätzverfahrens nach einem ersten Ausführungsbeispiel
Fi g. 5 und 6 im Schnitt einen Körper, der nach einem
zweiten bzw. einem dritten Ausführungsbeispiel geätzt worden ist.
In der Fi g. 1 stellen die Gebiete 12 und 14 die Source-
und die Drainzone eines Halbleiterkörpers für einen MOSFET dar. Die In zwei Oxidationsschritten gebildete
Oxidschicht 16 bedeckt den Halbleiterkörper 10. Der zwischen der Source- und der Drainzone gelegene Teil der
Oxidschicht 16 Ist wegen seiner großen Dicke und seiner
unregelmäßigen elektrischen Eigenschaften als Gate-Oxidschlcht ungeeignet. Infolgedessen muß der Halbleiterkörper
In dem Gate-Gebiet vollständig freigeätzt und dann neu oxidiert werden. Der Ätzschritt wird mit den
üblichen photollthographsichen Schritten vorbereitet.
Wie In Flg. 2 gezeigt, wird in einem ersten Ätzschritt
nur so weit geätzt, daß noch eine dünne Oxidschicht 24 ober die SlliziumoberflSche 22 stehen bleibt. Die verbleibende
Oxidschicht 24 soll zwischen 10 und 40 nm, am besten etwa 20 nm, dick sein. Die Osidschlcht 24
verhindert, daß irgendwelche Verunreinigungen aus der
Maskierungsschicht 18 oder dem beim ersten Ätzschritt verwendeten Ätzmittel Im Gebiet der Siliziumoberfläche
22 niedergeschlagen, adsorbiert oder eindiffundiert werden.
Im nächsten Schritt, dessen Ergebnis die Fig.3 zeigt,
Im nächsten Schritt, dessen Ergebnis die Fig.3 zeigt,
ίο wird die Maskierungssch'cht 18 vollständig entfernt. Die
Gefahr von dabei eingeschleppten Verunreinigungen ist wesentlich geringer, als wenn die Siliziumoberfläche 22
bereits freigeätzt wäre. Wenn notwendig, kann nach dem Entfernen der Maskierungsschicht 18 ein Reinigungsschritt
folgen.
Anschließend wird in einem zweiten Ätzschritt die Oxidschicht 24 entfernt und die Siliziumoberfläche 22
freigelegt. Das Ergebnis dieses Schrrtts zeigt Fig.4.
Selbstverständlich kann in diesem Ätzschritt das gleiche Ätzmittel wte im ersten Ätzschritt verwendet werden, es
kann aber auch, um eine etwaige Verr ·reinigung auf ein
Minimum zu reduzieren, im zweiten Ätzschritt ein
besonders reines Ätzmittel verwendet werden. Da die Oxidschicht 24 sehr dünn ist, ist es günstig, ein relativ
langsam wirkendes Ätzmittel im zweiten Ätzschriti einzusetzen Dies kann durch Verdünnung oder durch Pufferung
geschehen. Zum Beispiel kann im ersten Ätzschritt chemisch reine 48%ige Flußsäure und im zweiten
Ätzschritt hochreine, mit Ammoniumfluorid gepufferte Flußsäure benutzt werden. Beim zweiten Ätzschritt wird,
wie durch die gestrichelte Linie in der Fig. 3 angedeutet,
von der gesamten Oxidschicht 16 eine dünne Schicht 25 abgetragen. Dies ist durchaus wünschenswert, weil dabei
Verunreinigungen entfernt werden, die etwa bei der Source-Drain-Dlffus'on bzw. bei der anschließenden
Reoxidation in die Oxidschicht 16 geraten sind.
Soll eine bestimmte Dicke der Oxidschicht 16 eingehalten werden, so ist es lediglich notwendig, von
einer entsprechend dickeren Oxidschicht auszugehen.
Das beschriebene Verfahren kann nicht nur in dem ausgeführten Beispiel, sondern stets mit Vorteil angewanjt
werden, wenn beim Ätzen einer Ausnehmung die Möglichkeit besteht, daß Verunreinigungen aus der Maskierungsschicht
und/oder aus dem Ätzmittel die Oberfiäehe,
die beim Ätzen in der Ausnehmung freigelegt wird, Irreversibel schädigen.
Das Verfahren ist, vgl. die Fig. 5, auch anwendbar, wenn ein Körper aus zwei ein Substrat 26 bedeckenden
ätzbaren Schichten 28 und 30 geätzt werden soll, wobei die beiden Ätzschritte dann das durch die Linie 31
angedeutete eine Ausnehmung aufweisende Schichtmuster ergeben. Fig. 6 zeigt ein Anwendungsbeispiel des
Verfahrens, bei dem einp Vertiefung in ein Substrat 32
geätzt werden soll. Die beiden Ätzschritte ergeben die
durch die gestrichelte Linie angedeutete eine Vertiefung aufweisende Oberfläche des Substrats 32.
Für die Anwendung des zweistufigen Ätzverfahrens Ist eine genaue Bemessung der Ätzzelt und der Ätzgeschwmdlgkelt
v/lchtlg.
Weitere Beispiele zur Ausführung des Ätzens sind
außer den oben schon genannten sogenannten naßchemischen Ätzmjtteln, die lonenbeschußatzung und die elektrolytlsche
Ätzung.
Claims (8)
1. Verfahren zum zweistufigen Ätzen einer Ausnehmung mit einer vorgesehenen Tiefe in einem Körper in einem in einer Maskierungsschicht ausgesparten Bereich, dadurch gekennzeichnet, daß in
einem ersten Ätzschritt die Ausnehmung bis zu einer Tiefe nahe der vorgesehenen Tiefe geatzt wird, dann
die Maskierungsschicht (18) entfernt wird und anschließend in einem zweiten Ätzschritt ohne Verwendung einer Maskierungsschicht die Ausnehmung
bis zur vorgesehenen Tiefe geätzt wird.
2. Verfahren nach dem Anspruch 1, dadurch gekennzeichnet, daß im ersten Ätzschritt bis zu einer
Tiefe geätzt wird, die 20 nm weniger als die vorgesehene Tiefe beträgt.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß für den ersten und zweiten Ätzschritt verschiedene Ätzmittel verwendet werden.
4. Verfahren nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß mit naßchemischen Ätzmitteln
geätzt wird.
5. Verfahren nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß nach dem Entfernen der Maskierungsschicht (18) und vor dem zweiten Ätzschritt die
Oberfläche des Körpers gereinige wird.
6. Verfahren nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß als Maskierungsschicht (18) eine
Photolackschicht verwendet wird.
7. Verfahren nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß ein Körper (32) aus Halbleitermaterial geäut wird.
8. Verfahren nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß ein Körpej {16) aus einer ein
Halbleitersubstrat (10) bedeckenden, dielektrischen Schicht geätzt wird und eine Tiefe der Ausnehmung
gleich der Dicke der dielektrischen Schicht (16) vorgesehen ist.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15410271A | 1971-06-17 | 1971-06-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2226264A1 DE2226264A1 (de) | 1972-12-21 |
| DE2226264C2 true DE2226264C2 (de) | 1985-10-10 |
Family
ID=22550006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2226264A Expired DE2226264C2 (de) | 1971-06-17 | 1972-05-30 | Verfahren zum zweistufigen Ätzen einer Ausnehmung |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US3767493A (de) |
| JP (1) | JPS5235514B1 (de) |
| DE (1) | DE2226264C2 (de) |
| FR (1) | FR2141936B1 (de) |
| GB (1) | GB1334345A (de) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4279690A (en) * | 1975-10-28 | 1981-07-21 | Texas Instruments Incorporated | High-radiance emitters with integral microlens |
| US4472240A (en) * | 1981-08-21 | 1984-09-18 | Tokyo Shibaura Denki Kabushiki Kaisha | Method for manufacturing semiconductor device |
| US4353778A (en) * | 1981-09-04 | 1982-10-12 | International Business Machines Corporation | Method of etching polyimide |
| US7078160B2 (en) * | 2003-06-26 | 2006-07-18 | Intel Corporation | Selective surface exposure, cleans, and conditioning of the germanium film in a Ge photodetector |
| US9698121B2 (en) * | 2014-01-27 | 2017-07-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and structures for packaging semiconductor dies |
| CN107742644B (zh) * | 2017-10-30 | 2024-05-28 | 中山大学 | 一种高性能常关型的GaN场效应晶体管及其制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3474021A (en) * | 1966-01-12 | 1969-10-21 | Ibm | Method of forming openings using sequential sputtering and chemical etching |
| US3576630A (en) * | 1966-10-29 | 1971-04-27 | Nippon Electric Co | Photo-etching process |
| US3432920A (en) * | 1966-12-01 | 1969-03-18 | Rca Corp | Semiconductor devices and methods of making them |
| US3542551A (en) * | 1968-07-01 | 1970-11-24 | Trw Semiconductors Inc | Method of etching patterns into solid state devices |
-
1971
- 1971-06-17 US US00154102A patent/US3767493A/en not_active Expired - Lifetime
-
1972
- 1972-05-29 JP JP47052575A patent/JPS5235514B1/ja active Pending
- 1972-05-30 DE DE2226264A patent/DE2226264C2/de not_active Expired
- 1972-06-02 GB GB2581072A patent/GB1334345A/en not_active Expired
- 1972-06-05 FR FR7221475A patent/FR2141936B1/fr not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5235514B1 (de) | 1977-09-09 |
| US3767493A (en) | 1973-10-23 |
| FR2141936B1 (de) | 1978-03-03 |
| DE2226264A1 (de) | 1972-12-21 |
| GB1334345A (en) | 1973-10-17 |
| FR2141936A1 (de) | 1973-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2822901C2 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
| DE10244569B4 (de) | Gate-Bearbeitungsverfahren mit reduzierter Gateoxid Ecken- und Kantenverdünnung | |
| EP0269996B1 (de) | Verfahren zur Herstellung eines vergrabenen Bereichs erhöhter Brechzahl in einem Glaskörper durch Ionenaustausch | |
| DE2718894C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE1930669C2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung | |
| DE3524274A1 (de) | Verfahren zur trennung von halbleiter-bauelementen auf einem siliziumsubstrat | |
| DE10335100B4 (de) | Verfahren zur Herstellung verkürzter Seitenwandabstandselemente für eine Polysiliziumleitung und Verfahren zur Herstellung eines Feldeffekttransistors | |
| WO1997004319A1 (de) | Verfahren zur herstellung von beschleunigungssensoren | |
| DE112010003143T5 (de) | Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung, und Anzeigevorrichtung | |
| DE102006060800B4 (de) | Verfahren zum Bilden eines Grabens | |
| DE2249832C3 (de) | Verfahren zum Herstellen einer Verdrahtungsschicht und Anwendung des Verfahrens zum Herstellen von Mehrschichtenverdrahtungen | |
| DE2531003A1 (de) | Verfahren zur ionenimplantation durch eine elektrisch isolierende schicht | |
| DE2226264C2 (de) | Verfahren zum zweistufigen Ätzen einer Ausnehmung | |
| DE2432719B2 (de) | Verfahren zum erzeugen von feinen strukturen aus aufdampfbaren materialien auf einer unterlage und anwendung des verfahrens | |
| DE1614995B1 (de) | Verfahren zum Herstellen von Aluminiumkontakten an planaren Halbleiteranordnungen | |
| EP0218039A1 (de) | Verfahren zur Übertragung feinster Fotolackstrukturen | |
| DE2239145A1 (de) | Verfahren zur behandlung von halbleitermaterialien aus iii-v-verbindungen | |
| DE2225366A1 (de) | Verfahren zum Entfernen von Vor Sprüngen an Epitaxie Schichten | |
| DE1225766B (de) | Verfahren zum Herstellen von diffundierten UEbergaengen in Halbleiterkoerpern | |
| DE2900747A1 (de) | Verfahren zur herstellung einer halbleiteranordnung | |
| DE1564136C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
| DE1514073A1 (de) | Verfahren zum Herstellen eines Halbleiterkoerpers | |
| EP0250611B1 (de) | Verfahren zum Entfernen einer strukturierten Maskierungsschicht | |
| EP1554753B1 (de) | Verfahren zur Herstellung eines Stufenprofils aus einer Schichtfolge | |
| DE2937518A1 (de) | Selektive diffusion von aluminium in einem offenen rohr |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OD | Request for examination | ||
| D2 | Grant after examination | ||
| 8363 | Opposition against the patent | ||
| 8366 | Restricted maintained after opposition proceedings | ||
| 8305 | Restricted maintenance of patent after opposition | ||
| D4 | Patent maintained restricted | ||
| 8339 | Ceased/non-payment of the annual fee |