[go: up one dir, main page]

DE2214163A1 - ELECTRICAL CIRCUIT ARRANGEMENT - Google Patents

ELECTRICAL CIRCUIT ARRANGEMENT

Info

Publication number
DE2214163A1
DE2214163A1 DE2214163A DE2214163A DE2214163A1 DE 2214163 A1 DE2214163 A1 DE 2214163A1 DE 2214163 A DE2214163 A DE 2214163A DE 2214163 A DE2214163 A DE 2214163A DE 2214163 A1 DE2214163 A1 DE 2214163A1
Authority
DE
Germany
Prior art keywords
semiconductor body
conductor tracks
arrangement according
circuit board
circuit arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE2214163A
Other languages
German (de)
Inventor
Anton Dipl Phys Kaiser
Helmut Dipl Ing Keller
Adolf Kugelmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE2214163A priority Critical patent/DE2214163A1/en
Priority to US337742A priority patent/US3919602A/en
Priority to NL7304025.A priority patent/NL166362C/en
Priority to GB1375673A priority patent/GB1428701A/en
Priority to IT22000/73A priority patent/IT987041B/en
Priority to SE7304071A priority patent/SE395200B/en
Priority to JP48033390A priority patent/JPS4913666A/ja
Priority to FR7310642A priority patent/FR2177106B1/fr
Publication of DE2214163A1 publication Critical patent/DE2214163A1/en
Priority to US428910A priority patent/US3885304A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4018—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by the type of device to be heated or cooled
    • H01L2023/4031—Packaged discrete devices, e.g. to-3 housings, diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4043—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to have chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4062—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to or through board or cabinet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/304—Protecting a component during manufacturing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447—Lead-in-hole components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

Elektrische Schaltungsanordnung Die Erfindung betrift eine elektrische Schaltungsanordnung mit mindestens einem Halbleiterkörper, welcher wenigstens ein llalbleiterelement enthält, und mit einer aus einem isolierenden Substrat bestehenden Leiterplatte, auf die mindestens eine elektrische Leiterbahn o mindestens ein weiteres, diskreten elektrisches Bauelement aufgebracht ist.Electrical circuit arrangement The invention relates to an electrical circuit Circuit arrangement with at least one semiconductor body, which at least one llalbleiterelement contains, and with one consisting of an insulating substrate Printed circuit board on which at least one electrical conductor track o at least one further, discrete electrical component is applied.

In elektrischen Scbaltungsanordnunen können in einem Halbleiterkörper ein oder - in monolithisch integrierter Technik - mehrere Halbleiterelemente untergebracht sein. In jedem Falle aber sind bei den bekannten elektrischen Schaltungsanordnungen der eingangs genannten Art sowohl die die Halbleiterelemente enthaltenden Tialbleiterkörper als auch die sonstigen elektrischen Schaltelemente mit einem besonderen Gehäuse und mit nach außen gehenden AnschAu0-leitern versehen, welche entweder direkt oder über geeignet aus gebildete Sockel mit den Leiterbahnen verbunden sind. Derartige elektrische Schalingsanordnungen sind deshalb in der Herstellung aufwendig und teuer.In electrical circuit arrangements, in a semiconductor body one or - in monolithically integrated technology - several semiconductor elements housed be. In any case, however, in the known electrical circuit arrangements of the type mentioned both those containing the semiconductor elements Tial lead body as well as the other electrical switching elements with a special housing and provided with outward-going viewing conductors, which are either direct or are connected to the conductor tracks via appropriately formed sockets. Such electrical formwork arrangements are therefore complex and expensive to manufacture.

Der Erfindung liegt die Aufgabe zugrunde, diese Nachteile zu beseitigen.The invention is based on the object of eliminating these disadvantages.

Erfindungsgemäß ist diese Aufgabe dadurch gelöst, daß der Halbleiterkörper unmittelbar auf die die Leiterbahn tragende Leiterplatte aufgebracht ist. Dadurch wird erreicht, daß bei dem Halbleiterkörper auf ein besonderes Gehäuse verzichtet werden kann.According to the invention, this object is achieved in that the semiconductor body is applied directly to the printed circuit board carrying the conductor track. Through this what is achieved is that a special housing is dispensed with in the semiconductor body can be.

Der Halbleiterkörper kann dabei auf die Leiterplatte oder auf die Leiterbahn aufgeklebt sein. Er ksnn auch auf die Leiterbahn aufgelötet sein. In Weiterbildung der Erfindung ist der Halbleiterkörper an seiner Oberseite mit metallischen Anschlußkontakten versehen, und diese Anschlußkontakte sind mit ihnen zugeordneten Leiterbahnen elektrisch leitend verbunden.The semiconductor body can be on the circuit board or on the Be glued conductor track. It can also be soldered onto the conductor track. In A further development of the invention is the semiconductor body with metallic elements on its upper side Connection contacts provided, and these connection contacts are associated with them Conductor paths connected in an electrically conductive manner.

Durch die Erfindung wird ein Vcrurteil beseitigt, das darin bestand, daP ein Halbleiterkörper zur Rlärmeabfuhr und zum Schutz ein besonderes Gehäuse haben müsse. Auf dieses Gehause wird geman der vorliegciiden Erfindung verzichtet. Der hierdurch erzielte Vorteil ist offensichtlich und beste in einer erheblichen Senkung der lieIstellungskosten gegenüber den entsprechenden herkömmlichen Schaltungsanordnungen.The invention removes a judgment which consisted in daP a semiconductor body for noise dissipation and a special housing for protection must have. This housing is dispensed with according to the present invention. The advantage achieved in this way is obvious and best in a considerable way Reduction of the location costs compared to the corresponding conventional circuit arrangements.

Die an der Oberseite des Halbleiterkörpers angebrachten AnschluE-kontakte können durch Bonddrähte mit den ihnen zugeordneten Leiterbahnen verbunden sein. Sie können aber auch durch Beam-Lead-Anschlüsse mit diesen Leiterbahnen verbunden sein. Im Bereich des Halbleiterkörpers und seiner elektrischen Anschlüsse kann die Anordnung mit einer Abdeckung versehen sein. Vorteilhaft besteht die Leiterplatte aus einem Kunststoff, beispielsweise aus glasfaserverstärkten Epoxydharz oder aus Hartpapier. Die Leiterbahnen bestehen zweckmäßig aus Kupfer mit einer Dicke größer a]s 20 m. Die Herstellung der Leiterbahnen kann dabei in der bei gedruckten Schaltungen üblichen Weise durch Eupferkaschierung der Leiterplatte und anschließendes rreiätzen der Leiterbahnen mit Hilfe einer gebräuchlichen Naskierungstechnik erfolgen. Zur besseren Ableitung der im Halbleiterkörper entstehenden Verluatwärme kann die den Tlalblelterkörper tragende Leiterbahn im Vergleich zu den anderen teiterbahnen grofflächig ausgebildet und/oder mit einer Lotschicht belegt sein. Zur weiteren Verbesserung der Wärmeableitung kann darüber hinaus das die teiterplatte bildende, aus Kunststoff bestehende Substrat in seinem Innern mit einem gut wärmeleitenden Füllstoff, beispielsweise mit einen Gewebe aus Metalldraht, versehen sein. Eine weitere Vjaßnahme zur Verbesserung der VJärmeableitung besteht darin, daß die den Halbleiterkörper tragende Leiterbahn mit mindestens einem weiteren Kühlkörper in Wärmekontakt gebracht ist. Gemäß einer Weiterbildung der Erfindung ist es vorteilhaft, den Halbleiterkörper am Rande der großflächig ausgebildeten Leiterbahn anzubrigen und die mit seinen metallischen Anschlußkontakten elektrisch leitend verbundenen Leiterbahnen von einer Seite her an die den Halbleiterkörper tragende Leiterbahn heranzuführen. Gemaß einer zweiten Weiterbildung der Erfindung kann es auch vorteilhaft sein, den Halbleiterkörper auf einen seitlich vorspringenden Teil der großflächig ausgebildeten Leiterbahn aufzubringen und die mit den metallischen Anschlußkontakten des Halbleiterköpers elektrisch leitend verbundenen Leiterbahnen von drei Seiten her an den den Halbleiterkörper tragenden Vorsprung heranzuführen. Gemäß einer dritten Weiterbildung der Erfindung besteht auch die Möglichkeit, die großflächig ausgebildete Leiterbahn an'der Stelle, wo sie den Halbleiterkörper trägt, als schmalen Verbindungssteg zweier großflächiger Teil bereiche auszubilden und die mit den metallischen Anschlußkontakten des Halbleiterkörpers elektrisch leitend verbundenen Leiterbahnen von zwei Seiten her an diesen Verbindungssteg heranzuführen.The connection contacts attached to the top of the semiconductor body can be connected to the conductor tracks assigned to them by bonding wires. However, they can also be connected to these conductor paths using beam lead connections be. in the Area of the semiconductor body and its electrical connections the arrangement can be provided with a cover. The printed circuit board is advantageous from a plastic, for example from glass fiber reinforced epoxy resin or from Hard paper. The conductor tracks are expediently made of copper with a greater thickness a] s 20 m. The production of the conductor tracks can be done in the at printed Circuits in the usual way by Eupferkaschierung the circuit board and then The conductor tracks can be etched using a conventional masking technique. For better dissipation of the lost heat generated in the semiconductor body, the The conductor track carrying the valley parent body compared to the other conductor tracks be formed over a large area and / or covered with a layer of solder. To further Improvement of the heat dissipation can also be achieved by the Plastic substrate inside with a good heat conductor Filler, for example with a fabric made of metal wire, be provided. One Another measure to improve heat dissipation is that the Conductor track carrying semiconductor bodies with at least one further heat sink in Thermal contact is brought. According to a further development of the invention, it is advantageous to attach the semiconductor body to the edge of the conductor track formed over a large area and the electrically conductively connected with its metallic connection contacts Conductor tracks from one side to the conductor track carrying the semiconductor body to introduce. According to a second development of the invention, it can also be advantageous be the semiconductor body on a laterally protruding part of the large area to apply trained conductor track and with the metallic connection contacts of the semiconductor body electrically conductively connected conductor tracks from three sides bring it up to the projection carrying the semiconductor body. According to a third Further development of the invention there is also the possibility of the large area formed Conductor track at the point where it meets the semiconductor body carries than to form narrow connecting web of two large sub-areas and the electrically conductive with the metallic connection contacts of the semiconductor body lead connected conductor tracks from two sides to this connecting web.

In weiterer Ausgestaltung der Erfindung ist es besonders zweckmäßig, alle außer dem Halbleiterkörper vorgesehcndiskreten elektrischen Bauelemente an einer der beiden Oberflächenseiten der Leiterplatte anzubringen, die zugehörigen Leiterbahnen an der gegenüberliegenden Oberflächenselte der Leiterplatte anzubringen, die Anschlußleiter der diskreten elektrischen Bauelemente durch Bohrungen hindurchzuführen, die sowohl die Leiterplatte als auch die diesen Anschlußleitern zugeordneten Leiterbahnen durchdringen, und diese Änschlußleiter mit den ihnen zugeordneten Leiterbahnen zu verlöten. Der Halbleiterkörper kcnn hierbei an der den diskreten elektrischen Bauelementen gegenüberliegenäen Oberflächenseite der Leiterplatte, die sämtliche Leiterbahnen trägt, angebracht sein. Statt dessen ist es aber auch möglich, beide Cberfl.chenseiten der Leiterplatte mit Leiterbahnen zu versehen, den llalbleiterkörper an deråenigen Oberflächenseite, der Leiterplatte anzubringen, an der die diskreten elektrischen Bauelemente untergebracht sind, und die mit den Anschlußkonta'r:ten des Halbleiterkörpers elektrisch leitend verbundenen Leiterbahnen der einen Oberflächenseite mit den zugehörigen Leiterbahnen Der anderen Oberflächenseite über Durchk.ontaktierungen zu verbinden.In a further embodiment of the invention, it is particularly useful all discrete electrical components provided except for the semiconductor body to attach one of the two surface sides of the circuit board, the associated To attach conductor tracks to the opposite surface of the circuit board, to pass the connecting conductors of the discrete electrical components through bores, both the circuit board and the conductor tracks assigned to these connecting conductors penetrate, and these connection conductors with the conductor tracks assigned to them solder. The semiconductor body can be attached to the discrete electrical components Opposite the surface side of the printed circuit board, which contains all conductor tracks wears, be appropriate. Instead, however, it is also possible to have both surfaces to provide the circuit board with conductor tracks, the semiconductor body on the other Surface side of the printed circuit board to which the discrete electrical Components are housed, and those with the connection contacts of the semiconductor body electrically conductively connected conductor tracks of one surface side with the associated To connect the conductor tracks of the other surface side via through contacts.

Die Erfindung betrifft ferner ein Verfahren zur Herstellung der beschriebenen elektrischen Schaltungsanordnrn. # Dieses Verfahren ist dadurch gekennzeichnet, daß auf die vlit den Leiterbahnen wird mit den Bohrungen versehene Leiterplatte zuerst der an einer Oberflächenseite bereits mit Anschlußkontakten versehene Halbleiterkörper aufgebracht wird, daß diese Anschlußkontakte dann mit den ihnen zugeordneten Leiterbahnen elektrisch leitend verbunden werden, daß anschließend auf den Halbleiterkörper und seine elektrischen Anschlüsse die Abdeckung aufgebracht wird, daß hierauf sämtliche diskreten elektrischen Bauelemente mit ihren nschlu=-leitern von derjenigen Oberflächenseite der Leiterplatte her, die den ihnen zugeordneten Lefterbahnen gegenüberliegt, in die Bohrungen gesteckt werden und daß dann diese Anschlußleiter mit den ihnen zugeordneten Leiterbahnen dadurch verlötet werden, daß die gesamte Anordnung über ein Lötbad geführt wird.The invention also relates to a method for producing the described electrical circuit assembly no. # This procedure is characterized by that on the vlit the conductor tracks is provided with the holes printed circuit board first the semiconductor body already provided with connection contacts on one surface side is applied that these connection contacts then with the them associated conductor tracks are electrically connected that then the cover is applied to the semiconductor body and its electrical connections is that on this all discrete electrical components with their connection = conductors from that surface side of the circuit board that is assigned to them Opposite Lefterbahnen, are inserted into the holes and then this Connecting conductors are soldered to the conductor tracks assigned to them, that the entire arrangement is passed over a solder bath.

Anhand der Zeichnung soll die Erfindung näher erläutert werden.The invention is to be explained in more detail with the aid of the drawing.

Es zeigen: Fig. 1 eine Draufsicht auf ein erstes Ausführungsbeispiel einer elektrischen Schaltungsanordnung gemäß der Erfindung, teilweise abgebrochen, Fig. 2 eine Draufsicht auf ein zweites Ausfübrungsbelspiel einer elektrischen Schaltungsanordnung gemäß der Erfindung, teilweise abgebrochen, Fig. 3 eine Draufsicht auf ein drittes Ausführungsbeispiel einer elektrischen Schaltungsanoraiiung gemä der Erfindung, teilweise abgebrochen, Fig. 4 einen Schnitt durch ein viertes Ausführungsbeispiel einer elektrischen Schaltungsanor dnung gemäß der Erfindung, teilweise abgebrochen, Fig. 5 einen Schnitt durch ein fünftes Ausführungsbeispiel einer elektrischen Schaltungsanor dnung 0'emäß der Erfindung, teilweise abgebrochen, Fig. 5a einen Schnitt durch ein sechstes Ausführungsbeispiel einer elektrischen Schaltungsanordnung gemäß der Erfindung, teilweise abgebrochen.1 shows a plan view of a first exemplary embodiment an electrical circuit arrangement according to the invention, partially broken off, 2 shows a plan view of a second exemplary embodiment of an electrical circuit arrangement according to the invention, partially broken away, Fig. 3 is a plan view of a third Embodiment of an electrical circuit arrangement according to the invention, partially broken off, FIG. 4 shows a section through a fourth exemplary embodiment an electrical circuit arrangement according to the invention, partially broken off, 5 shows a section through a fifth exemplary embodiment of an electrical circuit arrangement elongation 0 'according to the invention, partially broken off, FIG. 5a shows a section through a sixth embodiment of an electrical circuit arrangement according to the invention, partially canceled.

Bei der in fig. 1 dargestellten elektrischen Schaltungsanordnung dient als Träger eine Leiterplatte 1, die aus einem isolierenden Substrat besteht. Auf die Leiterplatte 1 sind elektrische Leiterbahnen 2, 3, 4 und 5 aufgebracht, die in bekannter \eise eine sogenannte gedruckte Schaltung bilden. Die Leiterplatte 1 ist auerdem Träger von in Fig. 1 nicht dargestellten aktiven und/ oder passiven und/oder elektromechanischen Bauelementen, die in diskreter Technik ausgeführt und in ebenfalls bekannter Weise an die Leiterbahnen angeschlossen sind.In the case of the in fig. 1 shown electrical circuit arrangement is used as a carrier a printed circuit board 1, which consists of an insulating substrate. on the circuit board 1 are applied electrical conductor tracks 2, 3, 4 and 5, the as is known, form a so-called printed circuit. The circuit board 1 is also a carrier of active and / or passive ones, not shown in FIG. 1 and / or electromechanical components that are executed in discrete technology and are also connected to the conductor tracks in a known manner.

Erfindungsgemäß ist auf die Leiterbahn 2 ein Halbleiterkörper 10 aufgeklebt, der eine monolithisch integrierte Schaltung entilält.According to the invention, a semiconductor body 10 is glued to the conductor track 2, which entilält a monolithic integrated circuit.

Die Unterseite des Halbleiterkörpers 10 ist dabei nicht metallisiert. Sie bildet aber eine Elektrode, die unter Verwendung eines elektrisch leitenden Klebemittels mit der Leiterbahn 2 elektrisch leitend verbunden ist. Der Halbleiterkörper zlO kann jedoch auch auf die Leiterbahn 2 aufgelötet sein. Hierzu muß aber die Unterseite des Halbleiterkörpers 10 zusätzlich metallisiert sein. Es besteht auch die Möglichkeit, daß die Unterseite des Halbleiterkörpers 10 nicht als Elektrode ausgebildet ist. In diesem Falle kann der Halbleiterkörper entweder auf eine Leiterbahn, welche keinen Strom führt, aufgeklebt oder über eine Netallisierung auf diese aufgelötet sein. Er kann aber c auf eine Strom führende Leiterbahn mit Hilfe eines elektrisch nichtleitenden Klebers aufgeklebt sein.The underside of the semiconductor body 10 is not metallized. But it forms an electrode that is made using an electrically conductive one Adhesive is connected to the conductor track 2 in an electrically conductive manner. The semiconductor body However, z10 can also be soldered onto the conductor track 2. For this, however, the bottom must of the semiconductor body 10 can also be metallized. There is also the possibility that the underside of the semiconductor body 10 is not designed as an electrode. In this case, the semiconductor body can either be on a conductor track, which does not Current leads, glued on or soldered onto it via a metalization. But he can c on a current-carrying conductor track with the help of an electrically non-conductive one Adhesive be stuck on.

Der Halbleiterkörper 40 besitzt an seiner Oberseite drei weitere Elektroden, Gle e im Gegensatz zur Unterseite des Halbleterit5rprs mit metallischen Anschlußkontskten « , '2 und -3 versehen sind; diese Anschlußkontakte sind über Bonddrähte 11a, 12a, 13a mit den Leiterbahnen X, 4,5 verbunden. Anstelle der Bonddrähte können auch Beam-Lead-Anschlüsse verwendet werden. Da die Leiterbahn 2 die im Halbleiterkörper 10 entstehende Verlustwärme abführen muß, muß sie besonders großflächig ausgebildet sein. Andererseits darf der Abstand des Halbleiterkörpers 10 zu den Leiterbahnen 3, 4 und 5 nicht zu groß sein, damit die Bonddrähte « a, -2a und -3a leicht angebracht werden können. Deshalb ist in Fig. 1 die Anordnung sc gewählt, daß der Halbleiterkörper 10 am Sande der Leiterbahn 2 angebracht ist und die Leiterbahnen 3, 4 und 5 von einer Seite her an den Halbleiterkörper 40 herangeführt sind.The semiconductor body 40 has three further electrodes on its upper side, Same in contrast to the underside of the half-meter with metallic connection contacts «, '2 and -3 are provided; these connection contacts are via bonding wires 11a, 12a, 13a connected to the conductor tracks X, 4,5. Beam-lead connections can also be used instead of the bond wires be used. Since the conductor track 2 absorbs the heat loss occurring in the semiconductor body 10 must discharge, it must be designed to be particularly large. On the other hand, may the The distance between the semiconductor body 10 and the conductor tracks 3, 4 and 5 should not be too great, so that the bonding wires «a, -2a and -3a can be attached easily. Therefore In Fig. 1, the arrangement sc selected that the semiconductor body 10 on the sand of the conductor track 2 is attached and the conductor tracks 3, 4 and 5 from one side to the semiconductor body 40 are brought up.

In Fig. 2 ist eine elektrische Schaltungsanordnung dargestellt, be der eine in Fig. als Träger eine Leiterplatte 1 verwendet ist, die aus einem isolierenden Substrat besteht. Die Leiterplatte ist nicht flexibel und besteht in bekannter Weise aus Kunstharz.In Fig. 2 an electrical circuit arrangement is shown, be The one in Fig. As a carrier is used a circuit board 1, which is made of an insulating Substrate. The circuit board is not flexible and is made in a known manner made of synthetic resin.

Auf die Leiterplatte i sind elektrische Leiterbahnen 2, 3, 4, 5, 6, 7, 8 und 9 aufgebracht. Diese Leiterbahnen führen zu in Fig. 2 nicht dargestellten diskreten BaueRementen, die in bekannter Weise an die Leiterbahnen angeschlossen sind. Auf die Leiterbahn 2 ist ein Halbleiterkörper 40, welcher eine monol4thiscb integrierte Schaltung enthält, elektrisch leitend oder elektrisch nichtleitend aufgeklebt, je nach dem, ob die Unterseite des llalbleiterkörpers als Elektrode ausgebildet ist oder nicht. Der Halbleiterkörper 10 hat an seiner Oberseite metallische Anschlußkontakte , 12; 3, 4, 15, 16 und 47, welche über Bonddrähte 11a, 42a, 3a, 04a, 5a, -6a und 17a mit den Leiterbahnen 3, 4, 5, 6, 7, 8 und 9 verbunden sind. Die Bonddrähte können hierbei auch durch Beam-Lead-Anschlüsse ersetzt sein, Um das Anbringen der Bonddrähte zu erleichtern, ist der Halbleiterkörper 10 auf einen seitlich vorspringenden Teil 2a der Leiterbahn 2 aufgebracht, und die Leiterbahnen 3, 4, 5, 6, 7, 8, 9 sind von drei Seiten her nahe an dieser vorspringenden Teil 2a herangeführt.Electrical conductor tracks 2, 3, 4, 5, 6, 7, 8 and 9 applied. These conductor tracks lead to not shown in FIG discrete components that are connected to the conductor tracks in a known manner are. On the conductor track 2 is a semiconductor body 40, which is a monol4thiscb contains integrated circuit, glued on to be electrically conductive or electrically non-conductive, depending on whether the underside of the semiconductor body is designed as an electrode is or not. The semiconductor body 10 has metallic connection contacts on its upper side , 12; 3, 4, 15, 16 and 47, which are connected via bond wires 11a, 42a, 3a, 04a, 5a, -6a and 17a with the conductor tracks 3, 4, 5, 6, 7, 8 and 9 are connected. The bond wires can in this case also be replaced by beam lead connections, in order to attach the bond wires To facilitate, the semiconductor body 10 is on a laterally protruding part 2a of the conductor track 2 applied, and the conductor tracks 3, 4, 5, 6, 7, 8, 9 are from three sides brought close to this projecting part 2a.

Fig. 3 zeigt eine Draufsicht auf ein drittes Ausführungsbeispiel einer elektrischen Schaltungsanordnung gemäß der Erfindung. Die großflächig ausgebildete Leiterbahn 2 ist bei diesem Ausführungsbeispiel an der Stelle, wo sie den Halbleiterkörper 10 trägt, als schmaler Verbindungssteg 2b zweier großflächiger Teilbereiche 2c, 2d ausgebildet. Die Leiterbahnen 3, 4, 5, 6, 7, die über Bonddrähte a, 42a, ^3a, 14a, 15a mit den metallischen Anschlußkontakten , 12, 13, 4, 45 des Halbleiterkörpers 40 verbunden sind, sind von nwei Seiten her an den Vcrbindungssteg 2b herangeführt.Fig. 3 shows a plan view of a third embodiment of a electrical circuit arrangement according to the invention. The extensively trained Conductor 2 is in this embodiment at the point where it carries the semiconductor body 10, as a narrow connecting web 2b of two large areas Subareas 2c, 2d formed. The conductor tracks 3, 4, 5, 6, 7, which are connected via bonding wires a, 42a, ^ 3a, 14a, 15a with the metallic connection contacts, 12, 13, 4, 45 des Semiconductor body 40 are connected, are from two sides to the connecting web 2b introduced.

Fig. 4 zeigt eine elektrische Schaltungsanordnung gemäß der Erfindung im Schnitt. Die Leiterplatte ist auch hier wieder mit 1 bezeichnet. Die elektrischen Leiterbahnen 2, 3 und -8 sind hier auf die Unterseite der Leiterplatte aufgebracht. Auf die Leiterbahn 2 ist der Halbleiterkörper 40 elektrisch leitend oder elektrisch nichtleitend aufgeklebt, wobei die Klebeschicht mit d9 bezeichnet ist. Der Halbleiterkörper 10 hat an seiner der Leiterbahn 2 abgekehrten Oberflächenseite einen metallischen Anschlußkontakt , der über einen Bonddraht -<a mit der Leiterbahn 3 elektrisch leitend verbunden ist. Darüber hinaus kann noch eine Vielzahl weiterer derartiger Anschlüsse vorgesehen sein.4 shows an electrical circuit arrangement according to the invention on average. The printed circuit board is again denoted by 1 here. The electric Conductor tracks 2, 3 and -8 are applied here to the underside of the circuit board. The semiconductor body 40 is electrically conductive or electrically on the conductor track 2 glued on in a non-conductive manner, the adhesive layer being denoted by d9. The semiconductor body 10 has a metallic surface on its surface side facing away from the conductor track 2 Connection contact, which is electrically connected to the conductor track 3 via a bonding wire - <a is conductively connected. In addition, a large number of other such Connections may be provided.

Zum Schutz des Halbleiterkörpers 10 und seiner elektrischen .0nschlüsse ist eine Abdeckung 20 vorgesehen, welche nach dem Anbringen des Bonddrahtes 4<a durch Lackieren, Auftropfen oder im Schwallverfahren aufgebracht wird. Die Abdeckung 20 kann aus Kunstharz, Silikongummi oder aus anderen Massen bestehen.To protect the semiconductor body 10 and its electrical connections a cover 20 is provided, which after attaching the bonding wire 4 <a is applied by painting, dripping or using a surge process. The cover 20 can be made of synthetic resin, silicone rubber or other masses.

Auf die Leiterplatte 1 ist eine Vielzahl weiterer elektrische Bauelemente von der Oberseite her aufgebracht. Als Beispiel ist in Fig. 4 ein in diskreter Technik ausgeführter Widerstand 21 dargestellt; welcher elektrische Anschlußleiter 22 und 23 hat.A large number of further electrical components are on the printed circuit board 1 applied from the top. As an example, FIG. 4 shows a discrete technique executed resistor 21 shown; which electrical connection conductor 22 and 23 has.

Der Anschlußleiter 22 ist mit der Leiterbahn 8, der Anschlußleiter 23 mit der Leiterbahn 3 elektrisch leitend verbunden.The connection conductor 22 is with the conductor track 8, the connection conductor 23 connected to the conductor track 3 in an electrically conductive manner.

Hierzu ist die Leiterplatte im Bereich der Leiterbahnen 8 und 3 jeweils mit einer Bohrung 22' bzw. 23' versehen, die auch die Leiterbahnen 48 und 3 durchdringt. Die Anschlußleiter 22 und 23 des Widerstandes 21 sind durch diese Bohrungen hindurchgesteckt und mit den Leiterbahnen 18 bzw. 3 mit Hilfe des Lotschwallverfahrens verlötet. Das von unten her im Schwallverfahren aufgebrachte flüssige Lot benetzt dabei nur diejenigen Teile der Leiterbahnen, welche nicht mit der Abdeckung 20 versehen sind.For this purpose, the circuit board is in the area of the conductor tracks 8 and 3, respectively provided with a bore 22 'or 23', which also the Conductor tracks 48 and 3 penetrates. The connecting conductors 22 and 23 of the resistor 21 are through these holes are inserted and connected to the conductor tracks 18 and 3 with the help of the Solder wave method soldered. The one applied from below in a surge process Liquid solder only wets those parts of the conductor tracks that are not the cover 20 are provided.

In Fig. 4 sind --außerdem zwei Kühlkörper 28 und 29 schematisch dargestellt, die mittels einer Schraube 30 und einer Mutter 31 mit der Leiterbahn 2, auf die der Halbleiterkörper 40 aufgebracht ist, gut wärmeleitend verbunden sind. Diese Kühlkörper dienen zur Ableitung der im Halbleiterkörper 10 entstehenden Verlustwärme.In Fig. 4 - two heat sinks 28 and 29 are also shown schematically, by means of a screw 30 and a nut 31 with the conductor track 2 on the the semiconductor body 40 is applied, are connected with good thermal conductivity. These Heat sinks serve to dissipate the heat losses that arise in the semiconductor body 10.

Die Kühlkörper 28 und 29 können auch Gehäuse von diskreten elektrischen Bauelementen sein.The heat sinks 28 and 29 can also be made of discrete electrical housings Be components.

Beim Aufbringen des flüssigen Lotes auf die Unterseite der gesamten Anordnung werden alte dort befindlichen metallischen Teile mit Lot benetzt, so daß sich Lot schichten 33 bilden.When applying the liquid solder to the bottom of the whole Arrangement old metallic parts located there are wetted with solder so that Solder layers 33 form.

Fig. 5 zeigt eine weitere, gegenüber Fig. 4 etwas abgewandelte Ausführung. Der Halbleiterkörper 10 i ist hier nicht wie in Fig. 4 an der Unterseite der Leiterplatte , sondern wie der Widerstand 24 an deren Oberseite angeordnet. Um dies zu ermöglichen, sind die Leiterbahnen 2 und 3 ebenfalls an der Oberseite der Leiter.-platte 1 angebracht. Die Leiterbahn r P) ist dagegen an der Unterseite der Leiterplatte angebracht. Ferner findet die Leiterbahn 3 eine Fortsetzung 3' an der Unterseite der Leiterplatte, wobei die Leiterbahnen 3 und 3' mittels einer sogenannten Durchkontaktierung 24 miteinander verbunden sind. Der Halbleiterkörper 10 und seine Anschlüsse sind auch hier mit einer Abdeckung 20 versehen. Diese Abdeckung 20 wird aber hier im Gegensatz zum Ausführungsbeisplel nach Fig. 4 beim Anlöten der Anschlußdrähte 22, 25 des Wi:derstands 21 zum Schutze des Halbleiterkörpers nicht benötigt, da der Halbleiterkörper hier an der Oberseite der Leiterplatte-angebracht ist. Die Abdeckung 20 dient aber zum Schutz des Halbleiterkörpers 10 und seiner Anschlüsse beim späteren Betrieb der gesamten Schaltungsanordnung. Abweichend von Fig. 4 ist ferne der Halbleiterkörper 40 auf die Leiterbahn 2 nicht aufgeklebt, sondern aufgelötet, und besitzt deshalb an seiner Unterseite eine Metallisierung 25. Die Lotschicht 26, die die Lötfuge bildet, bedeckt dabei die gesamte Oberseite der Leiterbahn 2 und dient gleichzeitig zur besseren Ableitung der im Halbleiterkörper 10 entstehenden Verlustwärme.FIG. 5 shows a further embodiment which is somewhat modified from FIG. 4. The semiconductor body 10 i is not here, as in FIG. 4, on the underside of the circuit board , but like the resistor 24 arranged on the top. In order to make this possible, the conductor tracks 2 and 3 are also attached to the top of the circuit board 1. The conductor track r P), on the other hand, is attached to the underside of the circuit board. Further the conductor track 3 finds a continuation 3 'on the underside of the circuit board, the conductor tracks 3 and 3 ′ by means of a so-called through-hole connection 24 are connected to each other. The semiconductor body 10 and its connections are also here provided with a cover 20. This cover 20 is in contrast here to the Ausführungsbeisplel according to Fig. 4 when soldering the connecting wires 22, 25 of the Wi: resistance 21 is not required to protect the semiconductor body, since the semiconductor body is here is attached to the top of the circuit board. The cover 20 is used for Protection of the semiconductor body 10 and its connections at a later date Operation of the entire circuit arrangement. In a departure from FIG. 4, the semiconductor body is distant 40 is not glued to the conductor track 2, but rather soldered, and therefore has a metallization 25 on its underside. The solder layer 26, which forms the solder joint forms, covers the entire top of the conductor track 2 and serves at the same time for better dissipation of the heat loss occurring in the semiconductor body 10.

Fig. 5 a zeigt eine gegenüber Fig. 5 abgewandelte Anordnung. Die in Fig. 5 links gezeichneten Teile 18, 2, 22 und 23 sind dabei beibehalten und deshalb nicht noch einmal gezeichnet. Abweichend von Fig. 5 ist dagegen der Halbleiterkörper 10 mittels einer Klebeschicht "9' direkt auf die Leiterplatte z aufgeklebt, so daß eine elektrisch leitende Verbindung der Unterseite des IIalbleiterkörpers 40 mit irgendeiner Leiterbahn hier ausgeschlossen wird. Ferner ist der Bonddraht Ila aus Fig. 5 hier durch einen Beam-Lead-Anschluß 27 ersetzt. Der Halbleiterkörper 10 und dieser Beam-Lead-Anachluß 27 sind auch hier wieder durch eine Abdeckung 20 gegen äußere Einflüsse geschützt. FIG. 5 a shows an arrangement that is modified from FIG. 5. the Parts 18, 2, 22 and 23 drawn on the left in FIG. 5 are retained and therefore not drawn again. In contrast, the semiconductor body differs from FIG. 5 10 glued directly to the circuit board z by means of an adhesive layer "9", so that an electrically conductive connection of the underside of the semiconductor body 40 with any trace here is excluded. Furthermore, the bonding wire Ila is off 5 replaced here by a beam lead connection 27. The semiconductor body 10 and this beam lead connection 27 are here again by a cover 20 against external influences protected.

Claims (22)

Anspr-iiche Claims Elektrische Schaltungsanordnung mit wenigstens einem Halbleiterkörper, welcher mindestens ein Halbleiterelement enthält, und mit einer aus einem isolierenden Substrat bestehenden Leiterplatte, auf die mindestens eine elektrische Leiterbahn und mindestens ein weiteres, diskretes elektrisches Bauelement aufgebracht ist, dadurch gekennzeichnet, daß der Halbleiterkörper (10) unmittelbar auf die die Leiterbahn tragende Leiterplate (1) aufgebracht ist.Electrical circuit arrangement with at least one semiconductor body, which includes at least one semiconductor element, and one of an insulating Substrate existing circuit board on which at least one electrical conductor track and at least one further, discrete electrical component is applied, characterized in that the semiconductor body (10) directly onto the conductor track load-bearing printed circuit board (1) is applied. 2. Schaltungsanordnung nach Anspruch- <7 dadurch gekennzeichnet, daß der Halbleiterkörper (10) auf die Leiterplatte () aufgeklebt ist (Fig. 5a). 2. Circuit arrangement according to claim <7, characterized in that that the semiconductor body (10) is glued to the circuit board () (Fig. 5a). 3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiterkörper (10) auf die Leiterbahn (2) aufgeklebt ist (Fig. 4). 3. Circuit arrangement according to claim 1, characterized in that the semiconductor body (10) is glued onto the conductor track (2) (FIG. 4). 4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiterkörper (10) auf die Leiterbahn (2) aufgelötet ist (Fig. 5). 4. Circuit arrangement according to claim 1, characterized in that the semiconductor body (10) is soldered onto the conductor track (2) (FIG. 5). 5. Schaltungsanordnung nach Anspruch , dadurch gekennzeichnet, daß der Halbleiterkörper (0) an seiner Oberseite mit metallischen Änschlußkontakten (11, 12, 43, 14, 15, 16, 17) versehen ist und daß diese Anschlußkontakte mit ihnen zugeordneten Leiterbahnen (3, 4, 5, 6, 7, 8, 9) elektrisch leitend verbunden sind.5. Circuit arrangement according to claim, characterized in that the semiconductor body (0) on its upper side with metallic connection contacts (11, 12, 43, 14, 15, 16, 17) is provided and that these connection contacts with them assigned conductor tracks (3, 4, 5, 6, 7, 8, 9) are connected in an electrically conductive manner. 6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die an der Oberseite des Halbleiterkörpers (10) angebrachten Anschlußkontakte (z4, 12, 13, 4, 15, 16, 17) durch Bonddrähte (11a, 12a, 13a, 14a, 15a, 16a, 17a) mit den ihnen zugeordneten Leiterbahnen (3, 4, 5, 6, 7, 8, 9) verbunden sind.6. Circuit arrangement according to claim 5, characterized in that the connection contacts (z4, 12, 13, 4, 15, 16, 17) with bonding wires (11a, 12a, 13a, 14a, 15a, 16a, 17a) the conductor tracks (3, 4, 5, 6, 7, 8, 9) assigned to them are connected. 7. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die an der Oberseite des Halbieiterkörpers (10) angebrachten Anschlußkontakte durch Beam-Scari-Anschlüsse (27) mit den ihnen zugeordneten Leiterbahnen (3) verbunden sind.7. Circuit arrangement according to claim 5, characterized in that through the connection contacts attached to the top of the semi-conductor body (10) Beam-Scari connections (27) connected to the conductor tracks (3) assigned to them are. 8. Schatungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Anordnung im Bereich des Halbleiterkörpers (10) und seiner elektrischen Anschlüsse mit einer Abdeckung (20) versehen ist.8. Shade arrangement according to claim 1, characterized in that the arrangement in the area of the semiconductor body (10) and its electrical connections is provided with a cover (20). 9. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Leiterplatte (1) aus einem Kunststoff besteht, daß die Leiterbahnen (2, 3, 4, 5, 6, 7, 8, 9; 48, 3') aus Kupfer bestehen und daß die Dicke der Leiterbahnen größer als 20» ist.9. Circuit arrangement according to claim 1, characterized in that the circuit board (1) consists of a plastic that the conductor tracks (2, 3, 4, 5, 6, 7, 8, 9; 48, 3 ') are made of copper and that the thickness of the conductor tracks is greater than 20 ». 40. Schaltungsanordnung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die den Halbleiterkörpers (10) tragende Leiterbahn (2) im Vergleich zu den anderen Leiterbahnen (3, Ll, 5, 6, 7, 8, 9) groSflächig ausgebildet ist (Fig. , Fig. 2 und Teig. 3) und/oder mit einer Lotschicht (26) belegt ist (Fig. 5).40. Circuit arrangement according to Claim 3 or 4, characterized in that that the conductor track (2) carrying the semiconductor body (10) in comparison to the others Conductor tracks (3, Ll, 5, 6, 7, 8, 9) is formed over a large area (Fig., Fig. 2 and Dough. 3) and / or is covered with a solder layer (26) (FIG. 5). 11. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, daß das die Leiterplatte (1) bildende, aus Kunststoff bestehende Substrat in seinem Innern mit einem gut wärmeleitenden Füllstoff versehen ist.11. Circuit arrangement according to claim 9, characterized in that the plastic substrate forming the circuit board (1) in its Inside is provided with a good heat-conducting filler. 12. Schaltungsanordnung nach Anspruch 11, dadurch gekennzeichnet, daß der Füllstoff ein aus einem Metalldraht bestehendes Gewebe niet.12. Circuit arrangement according to claim 11, characterized in that that the filler rivets a fabric consisting of a metal wire. 43. Schaltungsanordnung näch Anspruch 3 oder 4, dadurch gekennzeichnet, daß die den Halbleiterkörper (40) tragende Leiterbahn (2) mit mindestens einem weiteren Kühlkörper (28, 29) in Wärmekontakt gebracht ist (Fig. 4).43. Circuit arrangement according to claim 3 or 4, characterized in that that the conductor track (2) carrying the semiconductor body (40) with at least one further Heat sink (28, 29) is brought into thermal contact (Fig. 4). 4. Schaltungsanordnung nach Anspruch 3 oder 4 und nach den Ansprüchen 5 und 40, dadurch gekennzeichnet, daß der Halbleiterkörper (10) am Rande der großflächig ausgebildeten Leiterbahn (2) angebracht ist und daß die mit seinen metallischen Anschlußkontakten (11, 12, 3) elektrisch leitend verbundenen Leiterbahnen (3, 4, 5) von einer Seite her an die den Halbleiterkörper (10) tragende Leiterbahn (2) herangeführt sind (Fig. ).4. Circuit arrangement according to claim 3 or 4 and according to the claims 5 and 40, characterized in that the semiconductor body (10) on the edge of the large area formed conductor track (2) is attached and that with its metallic Connection contacts (11, 12, 3) electrically conductively connected conductor tracks (3, 4, 5) from one side to the conductor track (2) carrying the semiconductor body (10) are introduced (Fig.). 5. Schaltungsanordnung nach Anspruch 3 oder 4 und nach den Ansprüchen 5 und 40, dadurch gekennzeichnet, daß der Halbleiterkörper (10) auf einen seitlich vorspringenden Teil (2a) der großflächig aufgebildeten Leiterbahn (2) aufgebracht ist und daß die mit den metallischen Anschlußkontakten (, 12, 3, 14> 5, 16, 47) des Halbleiterkörpers (10) elektrisch leitend verbundenen Leiterbahnen (3, 4, 5, 6, 7, 8, 9) von drei Seiten her an den den Halbleiterkörper (10) tragenden Vorsprung (2a) herangeführt sind (Fig. 2).5. Circuit arrangement according to claim 3 or 4 and according to the claims 5 and 40, characterized in that the semiconductor body (10) on one side protruding part (2a) of the large-area conductor track (2) applied and that the ones with the metallic connection contacts (, 12, 3, 14> 5, 16, 47) of the semiconductor body (10) electrically conductively connected conductor tracks (3, 4, 5, 6, 7, 8, 9) from three sides onto the projection carrying the semiconductor body (10) (2a) are introduced (Fig. 2). 46. Schaltungsanordnung nach Anspruch 3 oder 4 w!d nach den Ansprüchen 5 und 0, dadurch gekennzeichnet, daß die großflächig ausgebildete Leiterbahn (2) an der Stelle, wo sie den Halbleiterkörper (40) trägt, als schmaler Verbindungssteg (2b) zweier großflächiger Teilbereiche (2c, 2d) ausgebildet ist und daß die mit den metallischen Anschlußkontakten (1, 2, 3, 14, 5) des Halbleiterkörpers (0) elektrisch leitend verbundenen teiterbahnen (3, 4, 5, 6, 7) von zwei Seiten her an diesen Verbindungsateg (2b) herangeführt sind (Fig. 3).46. Circuit arrangement according to claim 3 or 4 and according to the claims 5 and 0, characterized in that the large-area conductor track (2) at the point where it carries the semiconductor body (40), as a narrow connecting web (2b) two large areas (2c, 2d) is formed and that with the metallic connection contacts (1, 2, 3, 14, 5) of the semiconductor body (0) electrically conductively connected tracks (3, 4, 5, 6, 7) from two sides are brought up to this connection strategy (2b) (Fig. 3). 17. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß alle außer dem Halbleiterkörper (0) vorgesehenen diskreten elektrischen Bauelemente'(21) an einer der beiden Oberflächenseiten der Leiterplatte (-1) angebracht sind, daß die zugehörigen Leiterbahnen (18, 3 bzw. 8, 3' ) an der gegenüberliegenden Oberflächenseite der Leiterplatte (4) angebracht sind, daß die Anschlußleiter (22, 23) der diskreten elektrischen Bauelemente (2") durch Bohrungen (22', 23') hindurchgeführt sind, die sowohl die Leiterplatte (1) als auch die diesen Anschlußleitern (22, 23) zugeordneten Leiterbahnen (8, 3 bzw. 8, 3') durchdringen, und daß diese Anschlußleiter (22, 23) mit den ihnen zugeordneten Leiterbahnen (18, 3 bzw.17. Circuit arrangement according to claim 1, characterized in that all discrete electrical components provided except for the semiconductor body (0) (21) are attached to one of the two surface sides of the circuit board (-1) that the associated conductor tracks (18, 3 or 8, 3 ') on the opposite surface side the circuit board (4) are attached that the connecting conductors (22, 23) of the discrete electrical components (2 ") are passed through bores (22 ', 23') which both the circuit board (1) and those associated with these connecting conductors (22, 23) Conductor tracks (8, 3 or 8, 3 ') penetrate, and that these connecting conductors (22, 23) with the conductor tracks assigned to them (18, 3 or "8, 3') verlötet sind (Fig. 4 und Fig. 5). "8, 3 ') are soldered (Fig. 4 and Fig. 5). 18. Schaltungsanordnung nach Anspruch 17. dadurch gekennzeichnet, daß der Halbleiterkörper (0) an der den diskreten elektrischen Bauelementen (2") gegenüberliegenden Oberflächenseite der Leiterplatte (1), die sämtliche Leiterbahnen (2, 3, 18) trägt, angebracht ist (Fig. 4).18. Circuit arrangement according to claim 17, characterized in that that the semiconductor body (0) on the discrete electrical components (2 ") opposite surface side of the circuit board (1), the all conductor tracks (2, 3, 18) is attached (Fig. 4). 19. Schaltungsanordnung nach Anspruch 47, dadurch gekennzeichnet, daß beide Oberflächenseiten der Leiterplatte () mit Leiterbahnen versehen sind, daß der Halbleiterkörper (10) an derjenigen Oberflächenseite der Leiterplatte (1) angebracht ist, an der die diskreten elektrischen Bauelemente (21) untergebracht sind, und daß die mit den Anschlußkontakten (11) des Halbleiterkörpers (0) elektrisch leitend verbundenen Leiterbahnen (3) der einen Oberflächenseite mit den zugehörigen Leiterbahnen (3') der anderen Oberflächenseite über Durchkontaktierungen (24) verbunden sind (Fig. 5 und Fig. 5a).19. Circuit arrangement according to claim 47, characterized in that that both surface sides of the circuit board () are provided with conductor tracks, that the semiconductor body (10) on that surface side of the circuit board (1) is attached, on which the discrete electrical components (21) are housed are, and that with the connection contacts (11) of the semiconductor body (0) electrical Conductively connected conductor tracks (3) of one surface side with the associated Conductor tracks (3 ') on the other surface side connected via vias (24) (Fig. 5 and Fig. 5a). 20. Verfahren zur Herstellung einer elektrischen Schaltungsanordnung nach den Ansprüchen , 5, 8 und 17, dadurch gekennzeichnet, daß auf die mit den Leiterbahnen und mit den Bohrungen (22', 23') versehene Leiterplatte (1) zuerst der an einer Oberf3ächenseite bereits mit Anschlußkontakten (11, 12, 43, 14, 5, 6, 17) versehene Halbleiterkörper (10) aufgebracht wird, daß diese Anschlußkontakte dann mit den ihnen zueordneten Leiterbahmen (3, 4, 5, 6,'7, 8, 9) elektrisch leitend verbunden werden, daß anschließend auf den Halbleiterkörper (10) und seine elektrischen Anschlüsse die Abdeckung (20) aufgebracht wird, daß hierauf. sämtliche diskreten elektrischen Bauelemente (2") mit ihren Anschluß].eitern (22, 23) von derjeilgen Oberflächenseite der Leiterplatte (1) her, die den ihnen zugeordneten Leiterbahnen (18, 3 bzw. 8, 3') gegenüberliegt, in die Bohrungen (22', 23') gesteckt werden und daß dann diese Anschlußleiter (22, 23) mit den ihnen zugeordneten Leiterbahnen (18, 3 bzw.20. A method for producing an electrical circuit arrangement according to claims 5, 8 and 17, characterized in that on the with the conductor tracks and with the bores (22 ', 23') provided circuit board (1) first of all on one Surface side already provided with connection contacts (11, 12, 43, 14, 5, 6, 17) Semiconductor body (10) is applied that these connection contacts then with the their associated conductor frames (3, 4, 5, 6, '7, 8, 9) are electrically connected that then on the semiconductor body (10) and its electrical connections the cover (20) is applied that thereon. all discrete electrical Components (2 ″) with their connection ladders (22, 23) from the respective surface side the printed circuit board (1), the conductor tracks assigned to them (18, 3 or 8, 3 ') is opposite, are inserted into the bores (22', 23 ') and that then these connecting conductors (22, 23) with their associated conductor tracks (18, 3 resp. 48, 3') dadurch verlötet werden, daß die gesamte Anordnung über ein Lötbad geführt wird (Fig. 4 , Fig. 5 und Fig. 5a). 48, 3 ') are soldered in that the entire arrangement has a Solder bath is performed (Fig. 4, Fig. 5 and Fig. 5a). 21.Verfahren zur Herstellung einer elektrischenSchaltungsanordnung nach den Ansprüchen 1, 5 und 49, dadurch gekennzeichnet, daß auf die mit den Leiterbahnen, den Durchkontaktierungen (24) und den Bohrungen (22', 23') versehene Leiterplatte (1) zuerst der an einer Oberflächenseite bereits mit Anschlußkontakten (1, 12, 13, 14, 15, 16, 17) versehene Halbleiterkörper (10) aufge brachte wird, daß diese Anschlußkontakte dann mit den ihnen zugeordneten Leiterbahnen elektrisch leitend verbunden werden, daß anschließend sämtliche diskreten elektrischen Bauelemente (2") mit ihren Anschlußleitern (22, 23j von derjenigen Oberflächenseite der Leiterplatte (1) her, die den Halbleiterkörper (10) trägt, in die Bohrungen (22', 23') gesteckt werden und daß dann diese Anschlußleiter (22,23) mit den ihnen zugeordneten Leiterbahnen'(-18, 3') dadurch verlötet werden, daß die gesamte Anordnung über ein Lötbad geführt wird (Fig. 5 und Fig. 5a).21. A method of making electrical circuitry according to claims 1, 5 and 49, characterized in that with the conductor tracks, the vias (24) and the bores (22 ', 23') provided circuit board (1) first the one on one surface side already with connection contacts (1, 12, 13, 14, 15, 16, 17) provided semiconductor body (10) is brought up that these connection contacts are then connected to the conductor tracks assigned to them in an electrically conductive manner, that then all discrete electrical components (2 ") with their connecting conductors (22, 23j from that surface side of the printed circuit board (1) which has the semiconductor body (10) carries, are inserted into the bores (22 ', 23') and that then these connecting conductors (22,23) are soldered to the conductor tracks '(- 18, 3') assigned to them, that the entire arrangement is passed over a solder bath (Fig. 5 and Fig. 5a). 22. Verfahren nach Anspruch 21, dadurch grekennzeichnet, daß der Halbleiterkörper (10) und seine elektrischen Anschlüsse nach dem Anlöten der diskreten Bauelemente (2'1) mit der Abdeckung (20) versehen wird.22. The method according to claim 21, characterized in that the semiconductor body (10) and its electrical connections after soldering the discrete components (2'1) is provided with the cover (20).
DE2214163A 1972-03-23 1972-03-23 ELECTRICAL CIRCUIT ARRANGEMENT Pending DE2214163A1 (en)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE2214163A DE2214163A1 (en) 1972-03-23 1972-03-23 ELECTRICAL CIRCUIT ARRANGEMENT
US337742A US3919602A (en) 1972-03-23 1973-03-02 Electric circuit arrangement and method of making the same
NL7304025.A NL166362C (en) 1972-03-23 1973-03-22 ELECTRICAL SWITCHING CONTAINING A CONDUCTOR PLATE COMPOSING AN INSULATING SUBSTRATE WITH A CONDUCTOR PATTERN OF CONDUCTIVE COURSES ATTACHED TO IT, AND AT LEAST ONE SEMICONDUCTOR CONNECTED AT LEAST CONNECTED AT LEAST THROUGH AT LEAST CONNECTED THROUGH AT LEAST CONNECTED. ONE OF THE CONDUCTIVE COURSES, AT LEAST THE SEMICONDUCTOR ELEMENT AND THE CONNECTORS ARE ELECTRICAL, INCLUDING A CONDUCTOR PLATE COMPRISING
GB1375673A GB1428701A (en) 1972-03-23 1973-03-22 Electrical circuit arrangements
IT22000/73A IT987041B (en) 1972-03-23 1973-03-22 SEMICONDUCTOR CIRCUIT ELECTRICAL DEVICE AND PROCEDURE FOR ITS MANUFACTURING
SE7304071A SE395200B (en) 1972-03-23 1973-03-22 ELECTRICAL COUPLING DEVICE AND KIT FOR ITS MANUFACTURE
JP48033390A JPS4913666A (en) 1972-03-23 1973-03-23
FR7310642A FR2177106B1 (en) 1972-03-23 1973-03-23
US428910A US3885304A (en) 1972-03-23 1973-12-27 Electric circuit arrangement and method of making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2214163A DE2214163A1 (en) 1972-03-23 1972-03-23 ELECTRICAL CIRCUIT ARRANGEMENT

Publications (1)

Publication Number Publication Date
DE2214163A1 true DE2214163A1 (en) 1973-10-11

Family

ID=5839921

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2214163A Pending DE2214163A1 (en) 1972-03-23 1972-03-23 ELECTRICAL CIRCUIT ARRANGEMENT

Country Status (1)

Country Link
DE (1) DE2214163A1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2758890A1 (en) * 1977-01-27 1978-08-03 Tokyo Shibaura Electric Co SEMICONDUCTOR DEVICE WITH THERMAL FUSE
DE3424241A1 (en) * 1983-07-04 1985-01-17 Cables Cortaillod S.A., Cortaillod Automated production method for a printed circuit or printed-circuit board, and the field of applicability of the said printed circuit or printed-circuit board
US5547730A (en) * 1994-02-23 1996-08-20 Robert Bosch Gmbh Device having a mounting board and method for applying a passivating gel
US6222732B1 (en) 1991-09-21 2001-04-24 Robert Bosch Gmbh Electrical device, in particular a switching and control unit for motor vehicles
US6377462B1 (en) 2001-01-09 2002-04-23 Deere & Company Circuit board assembly with heat sinking

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2758890A1 (en) * 1977-01-27 1978-08-03 Tokyo Shibaura Electric Co SEMICONDUCTOR DEVICE WITH THERMAL FUSE
DE3424241A1 (en) * 1983-07-04 1985-01-17 Cables Cortaillod S.A., Cortaillod Automated production method for a printed circuit or printed-circuit board, and the field of applicability of the said printed circuit or printed-circuit board
US6222732B1 (en) 1991-09-21 2001-04-24 Robert Bosch Gmbh Electrical device, in particular a switching and control unit for motor vehicles
US5547730A (en) * 1994-02-23 1996-08-20 Robert Bosch Gmbh Device having a mounting board and method for applying a passivating gel
US6377462B1 (en) 2001-01-09 2002-04-23 Deere & Company Circuit board assembly with heat sinking

Similar Documents

Publication Publication Date Title
EP0934687B1 (en) Assembly consisting of a substrate for power components and a cooling element and method for the production thereof
DE3686990T2 (en) METHOD FOR PRODUCING A SEMICONDUCTOR ARRANGEMENT WHILE A FILM CARRIER TAPE IS APPLIED.
DE69615038T2 (en) METHOD FOR SURFACE MOUNTING A HEAT SINK ON A CIRCUIT BOARD
DE68908687T2 (en) Printed circuit board.
DE2247902A1 (en) Printed circuit board and process for making same
DE4021871C2 (en) Highly integrated electronic component
DE19921109A1 (en) Electronic component
EP1186035A1 (en) Electronic component with flexible contact structures and method for the production of said component
DE10016132A1 (en) Electronic component with flexible contact points and method for its production
DE19650296A1 (en) Semiconductor device, e.g. ball grid array, production method
WO2005081315A2 (en) Semiconductor component comprising a stack of semiconductor chips and method for producing the same
DE112015005881B4 (en) MOUNTING STRUCTURE FOR MOUNTING A SHUNT RESISTOR AND METHOD FOR MANUFACTURING THE MOUNTING STRUCTURE FOR MOUNTING A SHUNT RESISTOR
EP0645953B1 (en) Method of producing a two or multilayer wiring structure and two or multilayer structure made thereof
EP0630176B1 (en) Electrical assembly
DE102008058003B4 (en) Method for producing a semiconductor module and semiconductor module
DE4416403C2 (en) Cooling device for a printed circuit board and method for producing such a cooling device
DE19739495A1 (en) Piezoelectric component for AM filter
DE9109295U1 (en) Electronic circuit arrangement
DE2214163A1 (en) ELECTRICAL CIRCUIT ARRANGEMENT
DE1943933A1 (en) Printed circuit
DE10302022B4 (en) Method for producing a reduced chip package
DE69609921T2 (en) MANUFACTURING METHOD OF A SEMICONDUCTOR ARRANGEMENT SUITABLE FOR SURFACE MOUNTING
DE10059808A1 (en) Method of connecting an integrated circuit and a flexible circuit
DE10223203B4 (en) Electronic component module and method for its production
DE2226395A1 (en) ELECTRICAL CIRCUIT ARRANGEMENT

Legal Events

Date Code Title Description
OHW Rejection