DE2161994A1

DE2161994A1 - Fehlerfeststellungsschaltung bei einer Datenverarbeitungsanlage

Info

Publication number: DE2161994A1
Application number: DE19712161994
Authority: DE
Inventors: Alan Forbes Mt. Tabor N.J. McPherson (V.StA.). P
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1971-03-16
Filing date: 1971-12-14
Publication date: 1972-10-12
Also published as: NL7117116A; BE776641A; IT943264B; US3713095A; GB1370925A; FR2129346A5

Description

WESTERN ELECTRIC COMPANY McPherson 1

Incorporated

NEW YORK ,(N. Y.) 10007 , USA

Fehlerfeststellungsschaltung bei einer
Datenverarbeitungsanlage

Die Erfindung bezieht sich auf eine Fehle rf eststellungs schaltung für eine Datenspeichereinrichtung, die eine Mehrzahl von Eingängen, eine Mehrzahl von Ausgängen, mindestens ein Register zur Speicherung von Information, die auf einem der Eingänge empfangen worden ist, sowie zur nachfolgenden Weitersendung an einen der Ausgänge, und Verknüpfungsschaltungen zur
Steuerung der Ein- und Aus speicherung von mindestens einem Register aufweist. .

Die zunehmende Verwendung von hochkömplexen Einrichtungen und Programmen bei modernen digitalen Rechenanlagen ermöglicht immer schwierigere Probleme zu lösen. Die aus der Verwendung solcher komplizierter Technik erwachsenden Vorteile werden jedoch etwas durch die Tatsache vermindert, daß in solchen Rechenanlagen vorkommende Fehler zunehmend

209342/1008

komplizierter werden und daher immer schwieriger festzustellen und zu korrigieren sind.

Der Stand der Technik kennt viele Einrichtungen und Techniken zur Fehlerentdeckung und Steuerung in digitalen Verarbeitungsanlagen, Eine der ältesten Techniken besteht in der Verwendung von Paritätsbits. Jedesmal, wenn das Wort gelesen wird, wird gemäß dieser Technik die Parität überprüft und ein möglicherweise aufgetretener Fehler kann so festgestellt werden.

Zusätzlich zu der Paritätsprüfung sind kompliziertere Techniken, beispielsweise Programmüberprüfung, Fehlerfeststellungscodes und Systemverdoppelung im Stand der Technik bekannt. Diese Methoden sind beispielsweise in Electronic Digital Systems von R. K. Richards, Verlag John Wiley & Sons, 1966, Seiten 583-58 5, diskutiert.

Alle obigen Methoden sehen Wege der Überprüfung der fortdauernden Gültigkeit der in einem digitalen Wort enthaltenen

209342/100.8

Information durch die Verwendung von Info rmations redundanz in der einen oder anderen Form vor. Eine Schwierigkeit kann jedoch auftreten, wenn eine logische Schaltung ,oder Bauteil in einer solchen Weise ausfällt, daß die Daten in einer Weise verstümmelt werden, die nicht durch diese normalen Fehlerfeststellungeinrichtungen festgestellt werden können. Beispielsweise kann ein solcher Fehler zur Auslösung einer unlogischen Prozessorfolge führen. In diesem Zusammenhang bezieht sich der Ausdruck, "unlogische Folge" auf eine unbeabsichtigte Serie von Operationen, die auf der Mikroprogrammebene auftreten, insbesondere das nicht richtige Ein- und Ausspeichern eines Registers. Dieser Ausdruck ist von einer Folge von Programmbefehlen zu unterscheiden; er bezieht sich auf die Operation der digitalen Schaltung und nicht auf Programmregeln und der Programmsprache zugeordnete Feststellungen, die von dem Prozessor ausgeführt werden. · ,

Eine unlogische Folge, z.B. die unerwünschte gleichzeitige Eingabe in ein Register von zwei oder mehreren Quellen

209842/1008

kann dazu führen, daß ein Informations wort zerstört wird, ohne daß irgendeine Art von Fehlersignal erzeugt wird. In ähnlicher Weise kann die Aus speicherung eines Registers mit einem nicht richtigen Ausgangs signal die Wirkung haben, daß ein neues Wort erzeugt wird, wo keines existieren sollte. Diese beiden Bedingungen können in solcher Weise vorkommen, daß Paritätsregeln nicht verletzt werden. Obwohl es zutrifft, daß solche Fehler gegebenenfalls zu Daten führen, die so sehr verzerrt sind, daß sie durch gewöhnliche Mittel festgestellt werden können, verstreicht oft eine längere Zeit zwischen dem Zeitpunkt der Fehlerentstehung und der Fehlerfeststellung. Dies macht nicht nur die Identifikation der Fehlerquelle unmöglich, insbesondere im Falle von vorübergehenden Fehlern, sondern macht es auch sehr schwierig, festzustellen, wieviele Daten verstümmelt worden sind. Dieses Problem ist insbesondere in einem Realzeit-P Datenverarbeitungs system wichtig.

Ein weiterer Nachteil der bekannten Fehlerfeststellungseinrichtungen besteht darin, daß diese gewöhnlich Konstruktionsfehler oder Ausfälle nicht feststellen können. Selbst wenn die Einrichtung

209842/1008

richtig funktioniert, können noch Schwierigkeiten auftreten, wenn die Konstruktion derart ist, daß gewisse Kombinationen von Bedingungen nicht richtig behandelt werden» Beispielsweise findet ein Arbeitsschritt nicht statt, von dem angenommen wird, daß er beim Eintritt eines speziellen Stimulus auftreten sollte, oder ein unerwünschter Arbeits schritt tritt auf in Abhängigkeit zu dem auslösenden Ereignis. Die Wahrscheinlichkeit des Auftretens dieser Schwierigkeit nimmt mit großen Vielprozeß-Vielprogramm-Anlagen zu.

Der Erfindung liegt die Aufgabe zugrunde, eine Fehlerfeststellungsschaltung zu schaffen, mit welcher Fehler festgestellt werden können, die auf unlogische Prozessorfolgen zurückgehen, welche durch Bauelementfehler oder durch fehlerhafte Konstruktion erzeugt werden.

Die gestellte Aufgabe wird mit einer Fehlerfeststellungsschaltung der eingangs angegebenen Art dadurch gelöst, daß diese eine Sequenzüberwachungsschaltung aufweist, die zur Erzeugung eines Fehlersignals in Abhängigkeit

209842/1008

einer fehlerhaften Folge von Ein- und Aus speicherbefehlen dient, welche der Verknüpfungsschaltung der Datenspeichereinrichtung zugeführt werden.

Die Erfindung wird anhand der Zeichnung besprochen. Dabei zeigt:

Fig. 1 ein Blockschaltbild, welche eine allgemeine Anwendung der Erfindung darstellt;

Fig. 2 . ein mehr ins Einzelne gehendes Schaltbild

der logischen Schaltung, die in Fig. 1 gemäß Erfindung benutzt wird;

Fig. 3 eine Ausführungsform einer speziellen digitalen Prozessorschaltung, bezüglich welcher die Erfindung vorteilhaft angewendet werden kann;

Fig. 4 eine Logikschaltung, welche einen Teil der

Schaltung illustriert, die gemäß der Erfindung bezüglich der Schaltung nach Fig. 3 angewendet wird;

209842/1008

Fig. 5 eine Logikschaltung eines anderen Abschnittes der Schaltung, die in der Schaltung nach Fig.

ι zugeordnet ist.

Ein Aspekt der Erfindung besteht darin, eine Einrichtung zur Feststellung von Datenfehlern vorzusehen, die durch Einrichtungsfehler bedingt werden, sobald solche Fehler vorkommen.

Ein zweiter Aspekt der Erfindung besteht darin, unlogische Prozessorfolgen festzustellen, die aufgrund von Fehlern an Einrichtungsbauteilen auftreten oder bedingt sind durch fehlerhafte Konstruktion der Einrichtung.

Ein mit der Erfindung erzielter Vorteil besteht darin,, daß eine Einrichtung zur Durchführung der genannten Aspekte in einen bestehenden Datenprozessor eingefügt werden kann, . ohne daß eine Änderung der Steuerung und der Taktgabe der existierenden Prozessorfolge aufgrund dieser Überprüfungen notwendig wäre.

209842/1008

Ein weiterer Vorteil der Erfindung besteht darin, daß der erforderliche Aufwand an Schaltmittel bei der Durchführung der Erfindung klein ist, während die Anzahl der überprüfbaren Logikschaltungen groß ist.

Die Aspekte werden gemäß Erfindung durch eine neue Anordnung von logischer Schaltung erzielt. Diese logische Schaltung ermöglicht die Feststellung von unlogischen Prozessorfolgen durch Überprüfung spezieller Register in der Prozessoreinheit. Die Überprüfung wird durch Verwendung der bestehenden Systemtaktsignale durchgeführt, welche die Ein- und Ausspeicherung der zu überprüfenden. Register, steuern. Die neue Logikschaltung stellt die gleichzeitige Einspeicherung von mehr als einer Quelle und die gleichzeitige Aus speicherung zu mehr als einem Bestimmungsort fest. Zusätzlich werden die Be- und Entladeimpulse des Registers von allen Quellen gezählt, um sicherzustellen, daß jede Einspeicheranforderung von einer und nur einer Ausspeicheranforderung begleitet wird. Die Feststellung einer dieser Fehlerbedingungen führt zur Erzeugung eines Fehlersignals, das zur Unterbrechung der

203842/1008

Anlage Verwendung finden kann, oder welches in einem, speziellen System in irgendeiner anderen bestimmten Weise verwendet werden kann.

Fig. 1 ist ein verallgemeinertes Blockschaltbild, welches die Anwendung der Erfindung darstellt, wobei angenommen wird, daß die Folge der Operationen bezüglich des gemeinsamen Registers 1 überwacht werden soll. Das gemeinsame Register kann von den Quellenregistern 2, 3 oder 4 über zusammenführende oder konvergierende Verknüpfungsglieder 5 beaufschlagt werden und kann über Ausgangsglieder 9 in Richtung auf Bestimmungsregister 6, 7 oder 8 aus gespeichert werden. Die Einspeicherung des Registers 1 wird durch eine Einspeicherungssteuerung 10 gesteuert, während die Ausspeicherung des Registers 1 durch eine Aussteuerschaltung 11 gesteuert wird. Diese Operationen werden durch die Folgeüberwachungsschaltung gemäß Erfindung überwacht, die in dem strichpunktierten Block 12 in Fig, 1 enthalten ist.

Die Folgeüberwachungsschaltung 12 in Fig. 1 umfaßt vier grundlegende Bauelemente. Ein Einspeichersteuerüberwacher 13

209842/1008

weist als Eingangs signale die gesamten Steuersignale auf den Leitungen 20 - 23 auf, die zur Einspeicherung des gemeinsamen Registers 1 über die konvergierenden Glieder 5 verwendet werden. Ein Ausspeichersteuerüberwacher 14 weist als Eingangssignale alle Steuersignale auf den Leitungen 24 - 27 auf, die zur Aus speicherung des gemeinsamen Registers 1 über die Aus gangs glieder 9 benutzt werden. Ein Ein-Ausspeichersteuerüberwacher 15 empfängt seine Eingangs signale von dem Einspeichersteuerüberwacher 13 und dem Ausspeichersteuerüberwacher 14. Ein Fehlersignalgenerator 16 empfängt seine Eingangs signale von den Überwachern 13, 14 und 15 und erzeugt ein Fehler signal auf der Leitung 17,

Fig. 2 stellt eine mehr ins Einzelne gehende Schaltung des Einspeichersteuerüberwachers 13, des Aus Speichersteuerüberwachers 14, des Ein- und Aus speicher steuerüberwachers 15 sowie des Fehlersignalgenerators 16 dar, welche die Folgeüberwachungsschaltung darstellen, die als Block 12 in Fig. 1 angedeutet ist.

20984.2/1008

Wie sich aus Fig. 2 ergibt, umfaßt der' Einspeichersteuerüber wacher 13 eine Mehrzahl von UND-Glieder und ODER-Glieder und einen Inverter. Die Eingänge der UND-Glieder 100, 101, 102 und 106 bestehen aus den Steuerleitungen.20 - 23 von der Einspeichersteuerschaltung 10. In diesem speziellen Beispiel wird angenommen, daß die Signale auf den Leitungen 20 - 22 Spannungspegel darstellen, die im Nachfolgenden als "Befehle¹¹ bezeichnet werden, während das Signal auf der Leitung 23 einen Taktschritt darstellt. Demgemäß schaltet das konvergierende Glied 5 in Fig. 1 den Inhalt desjenigen Registers 2-4, welches durch einen Befehl auf einer der Leitungen 20 - 22· zu der Zeit bezeichnet wird, wenn der Taktimpuls auf der gemeinsamen Einspeicherleitung 23 erscheint.

Das UND-Glied 100 erzeugt dann und nur dann ein Aus gangssignal, wenn Befehle zur Beaufschlagung des Registers 1 aus dem Register 2 und dem Register 4 gleichzeitig vorkommen. Die UND-Glieder 101 und 102 erzeugen in ähnlicher Weise jeweils ein Aus gangs signal, wenn zwei Einspeichersignale gleichzeitig vorliegen. Ein Ausgangs signal aus einem

209842/1008

dieser UND-Glieder bedeutet, daß eine unerwünschte, gleichzeitige Einspeicherung stattgefunden hat. Daher werden die Ausgangs signale der UND-Glieder 100, 101 und 102 auf ein gemeinsames ODER-Glied 103 geführt, und das Aus gangs signal des ODER-Gliedes 103 ist mit dem Fehlersignalgenerator verbunden.

Ein ODER-Glied 104 erzeugt ein Ausgangssignal zu dem Ein-Ausspeichersteuerüberwacher 15, wenn ein Befehl von der Einspeichersteuerschaltung 10 ausgesendet wird. Das Ausgangssignal des ODER-Gliedes 104 wird durch einen Inverter 105 invertiert und an das UND-Glied 106 angelegt. Das Signal für gemeinsames Einspeichern/load common signal wird über die Leitungen 23 an das UND-Glied 106 angelegt. Das Aus gangs signal des Inverters 105 betätUgt das UND-Glied 106 in der Abwesenheit von Einspeichersteuerbefehlen von der Einspeichersteuerschaltung 10. Wenn das UND-Glied 106 gleichzeitig von dem Signal für gleichzeitiges Einspeichern auf der Leitung 23 betätigt wird, welches anzeigt, daß keines der Quellenregister 2, 3 oder 4 zum Zeitpunkt des Auftretens eines Taktimpulses ausgewählt

209842/1008

worden ist, dann erzeugt das UND-Glied 106 ein Ausgangssignal, welches anzeigt, daß die Bedingung "keine Einspeicherung¹¹ vorliegt. Dieses Aus gangs signal wird dem Fehlergenerator 16 zugeführt.

Der Ausspeichersteuerüberwacher 14 arbeitet in genau analoger Weise zu dem Einspeicher steuerüberwache r 13, und war in Abhängigkeit von den Aus speicher Steuerbefehlen auf den Leitungen 24 bis 26 und dem Signal für gemeinsames Ausspeichern auf der Leitung 27. Dies bedeutet, daß die UND-Glieder 110, 111 und 112 in Kombination mit dem ODER-Glied 113 zur Erzeugung eines "Vielfachaus speiche rungs "-Signals dienen, wenn zwei oder mehrere Ausspeichersteuerbefehle gleichzeitig zugegen sind. Das Aus gangs signal der ODER-Gliedes 113, welches eine "Vielfachausspeicherungs"-Bedingung anzeigt, wird dem Fehlersignalgenerator 16 zugeführt. Das ODER-Glied 114 arbeitet in analoger Weise zum ODER-Glied 104 bei der Zuführung eines Signals zu dem Einspeicher/Aus speicher-Steuerüberwacher 15. Zusätzlich wird das Aus gangs signal des ODER-Gliedes 114 durch einen Inverter 115 invertiert und dem. UND-

209842/1008*

Glied 116 zugeführt. Das Aus gangs signal des Inverters 115 betätigt das UND-Glied 116 in Abwesenheit von Aus speichersteuerbefehlEH von der Aus speicher steuerschaltung 11. Wenn das UND-Glied 116 gleichzeitig durch das Signal für gemeinsames Ausspeichern auf der Leitung 27 betätigt wird, welches anzeigt, daß keines der Bestimmungsregister6, 7 oder 8 zur Zeit des Ausspeicherungstaktimpulses ausgewählt worden ist, dann erzeugt das UND-Glied 116 ein Ausgangs signal, welches anzeigt,'daß eine Bedingung "kein Ausspeichern" eingetreten ist. Dieses Aus gangs signal wird auch dem Fehlersignalgenerator 16 zugeführt.

Der Einspeicher/Ausspeicher-Steuerüberwacher 15 in Fig. 2 umfaßt einen doppelstufigen Einbitzähler, welcher Flip-Flops 130, 135 und Koppelglieder 131 und 132 umfaßt. Der Einspeicher/Aus speicher- Steuerüberwacher 15 braucht nur einen Einbitzähler, da er nur die letzten empfangenen Befehle speichern, ihn mit dem laufenden Befehl vergleichen und ein Aus gangs signal erzeugen muß, wenn diese die gleichen sind. Deshalb dient das Flip-Flop 130 nur als eine Haltestüfe

209842/ 1008

iür das Flip-Flop 13 5, während der Anwesenheit jedes Befehls. Diese Anwendung der Haltestufe zeigt implizit, daß. direkt gekoppelte Transistorlogik (DGTL) zur praktischen Durchführung der Schaltung nach Fig. 2 angewendet wird. Während diese Art der Logikschaltung unzweifelhaft bei Anwendungen · für hohe Betriebs geschwindigkeit · verwendet werden würde, bestehen viele Anwendungen, welche keine hohen Geschwindigkeiten erforderlich machen» Jn diesen Fällen könnte eine· langsamere Logikschaltung in der Art mit Feststellung der Nachlaufflanken benutzt werden. In. solchen Fällen könnte das Flip-Flop 130, die UND-Glieder 131 und 132, sowie die Inverter. 136 und 137 aus Fig. 2 fortgelassen werden, und die Ausgänge der ODER-Glieder 104 und 114 könnten direkt mit Rücksetz- bzw, Setzeingang des Flip-Flops 135 verbunden werden.. .

Wie aus Fig. 2 ersichtlich, gibt das ODER-Glied 104 des Einspeichersteuerüberwachers 13 ein Eingangssignal an den Rücksetzeingang des Flip-Flops 130, wenn ein Einspeicherbefehl von der Einspeicher Steuer schaltung 10 erzeugt wird.

209842/1008

In ähnlicher Weise gibt das ODER-Glied 114 ein Eingangssignal an das Flipflop 130 ab, wenn ein Ausspeicherbefehl von der Ausspeichersteuerschaltung 11 erzeugt wird. Die UND-Glieder 131 und 132 dienen zur Schaltung der Rücksetz- und Setzausgänge des Flip-Flops 130 zum Flip-Flop 135, Diese UND-Glieder werden zur Einstellung einer richtigen Schaltzeit für das Flip-Flop 130 benötigt. Die Inverter 136 und 137 dienen zur Sperrung der UND-Glieder 131 bzw. 132 während der Abwesenheit von entweder einem Einspeicher Steuerbefehl oder einem Aus Speiehersteuerbefehl. Daher wird der laufende Inhalt des Flip-Flops 130 nicht auf das Flip-Flop 135 übertragen, bis die jeweiligen Steuerbefehle eingetreten sind.

Wie oben angedeutet, dient der laufende Zustand des Flip-Flops 135 zu einer speziellen Zeit dazu, den letzten empfangenen Befehl zu identifizieren. Wenn das Flip-Flop 135 im Rucks etzzustand ist, war der letzte Steuerbefehl ein Einspeicherbefehl. Wenn es im Setz zustand ist, war der letzte Steuerbefehl ein Ausspeicherbefehl. Das UND-Glied 140 kombiniert das Rücksetzaus gangs signal des Flip-Flops 135 mit dem Ausgangs-

209842/1008

signal des ODER-Gliedes 104. Daher erzeugt das UND-Glied 140 dann und nur dann ein Ausgangs.signal, wenn der zuletzt empfangene Steuerbefehl ein Einspeicherbefehl und der laufende Steuerbefehl ein Einspeicherbefehl ist, um so ein"doppeltes Einspeichern" anzudeuten. Das UND-Glied 141 wird mit dem Setzausgang des Flip-Flops 135 und mit dem Ausgang des ODER-Gliedes 114 verbunden. Das UND-Glied 141 erzeugt demnach dann und nur dann ein Aus gangs signal, wenn der zuletzt empfangene Steuerbefehl ein Ausspeicherbefehl und der laufende Steuerbefehl ein Ausspeicherbefehl ist, wo-mit ein "doppeltes Ausspeichern" angezeigt wird. Die Ausgangs signale der UND-Glieder 140 und 141 werden dem Fehlersignalgenerator 16 zugeführt.

Der Fehlersignalgenerator 16 in Fig. 2 umfaßt ein einzelnes ODER-Glied 150 mit vielen Eingängen. Das ODER-Glied 150 gibt ein Aus gangs signal auf der Leitung 17 immer dann ab, wenn ein Signal bezüglich "keine Einspeicherung", "Vielfacheinspeicherung", ^lIDoppeleinspeicherung", "keine Aus speicherung", "Vielfachaus speicherung" oder "doppelte Aus speicherung"

209842/1008

empfangen wird. Dieses Fehlersignal kann von zugeordneter Einrichtung in jeweils gewünschter Weise ausgewertet werden.

Die UND-Glieder, ODER-Glieder, Inverter und Flip-Flops nach Fig. 2 sind, wie bereits angedeutet, vom bekannten DCTL-Typ. Sie können beispielsweise aus der MECL-Serie der integrierten logischen Schaltungen gebildet werden, die von der Firma Motorola Semiconductor Products, Inc. vertrieben werden. Zusätzlich kann die Erfindung durch andere Arten von bekannten logischen Gliedern durchgeführt werden, beuspielsweise aus NAND- oder NOR-Glieder. Die spezielle Wahl der logischen Glieder, welche zur Anwendung der Erfindung auf ein bestehendes digitales System benötigt werden, bilden keinen Teil der Erfindung und werden nicht weiter diskutiert, da eine solche Wahl dem Fachmann offensteht,

Fig. 3 stellt eine spezielle digitale Prozessorschaltung dar, welche einen Vier-Register-Zwischenspeicher bzw. Datenpuffer darstellt. Bei der gewünschten Operation der Schaltung

209842/1008

nach Fig. 3 dienen Puffensgister 201, 202, 203 und 204 zum Empfang von Information aus einer Quelle 206 und zur Übertragung dieser zu einer Bestimmungsstelle 207. Die Quelle 206 und die Bestimmungs stelle 207 kennen weitere Datenregister, Datenkanäle oder andere bekannte Dateneinrichtungen aufweisen.

Die Einspeicherung der Puffeire gis te r 201- 204 wird von einem Einspeicher zähler 208 gesteuert« Der Einspeicherzähler 208 ist ein Ringzähler mit vier Ausgängen, welcher bei fehlerfreiem Betrieb gleichzeitig nur ein Aus gangs signal auf einer Ausgangsleitung erzeugt und nachfolgend dieses Au s gangs signal zwischen den vier Ausgangsleitungen weiterschaltet. Die Aus gangs signale der Einspeicherzähler 208 werden über die UND-Glieder 209 - 212 an die UND-Glieder 214 - 221 angelegt. Die UND-Glieder 214 - 221 schalten die Information von der Quelle 206 in die Pufferegister 201 - 204 weiter. Die UND-Glieder 209-212 werden zusätzlich von einem auf der Leitung 213 erscheinenden Aufforderungseinspeicherbefehl betätigt. Daraus ist ersichtlich, daß die Puffer

209842/1008

2181994

201 - 204 als Zwischenspeicher für die Quelle 206 in einer sequentiellen Art dienen. Es ist ferner ersichtlich, daß bei der Abwesenheit eines Fehlers jeweils nur ein Puffeiregister 201 - 204 zu einer speziellen Zeit beaufschlagt werden kann. Dies bedeutet, daß gleichzeitiges Einspeichern.nicht stattfinden kann.

Die Aufspeicherung der Puffer-Register 201 - 204 zu der B estimmungs stelle 207 wird durch den Aus speicher zähler gesteuert. UND-Glieder 236 - 243 dienen zur Aus speicherung des Inhalts der Puffer-Register 201 - 204 in Richtung auf die Bestimmungs stelle 207 in analoger Weise, wie die UND-Glieder 214 - 221 digitale Worte von der Quelle 206 in die Puffer-Register eingespeichert haben. Die UND-Glieder 23.1 - 234 dienen zur Schaltung des Ausgangs signals des Ausspeicherzählers 230 auf die UND-Glieder 236- 243, und zwar unter der Steuerung des auf der Leitung 235 erscheinenden Aufforderungs Aus Speicher signals,

Wie aus obiger Beschreibung der Schaltung nach Fig. 3 ersichtlich

209842/1008

ist, ist die richtige Betriebsweise sowohl vom Einspeicherzähler 208 und Ausspeicherzähler 230. kritisch bezüglich des richtigen Ein- und Ausspeichern der Puffer-Register 201 - 204, Ein Fehler in dem Aus speicher zähler 208 kann zu einem neuen Wort von der Quelle 206 führen, welches in ein bereits volles Puffer-Register eingeschrieben wird, was zu einem vollständigen Verlust des zuvor in dem Pufferregister enthaltenen Wortes führt. In ähnlicher Weise kann ein Fehler im Ausspeicherzähler 230 die unrichtige Übertragung eines Wortes von einem der Puffer-Register zur Bestimmungsstelle 207 verursachen. Da die Puffer-Register zwischen Ein- und Aus speicherung nicht gelöscht werden, kann dies die Wirkung haben, daß ein Wort erzeugt wird, welches nicht existieren sollte. Diese Fehlerbedingungen können gemäß vorliegender Erfindung festgestellt werden, indem diese sowohl bezüglich des Einspeicherzählers 208 und Aus speicher zähle rs 230 angewendet wird.

Fig. 4 zeigt die Anwendung der Erfindung auf einen Einspeicherzähler 208 gemäß Fig. 3. Wie aus Fig. 4 hervorgeht, weist der

209842/1008

Einspeicher zähler 208 vier Flip-Flops 301 - 304 auf.

Damit diese 4 Flip-Flops als Ringzähler arbeiten, müßten sie in geeigneter Weise miteinander verbunden werden, wie es bekannt ist. Diese Verbindungen bilden keinen Teil der Erfindung und sind aus Fig. 4 aus Gründen der Übersicht- ' lichkeit fortgelassen w.orden.

Jedes Flip-Flop 301 - 304 dient zur Erzeugung eines Betätigungssignals für eine der Puffer-Register, wie auch durch jeweilige Aufschriften in Fig. 4 hervorgeht. Beispielsweise erzeugt das Flip-Flop 301 das Betätigungssignal zur Einspeicherung des Puffer-Registers 201.

In Fig. 4 gezeigte UND-Glieder 305 - 310 dienen zur UND-Verknüpfung aller möglichen Zwei-zu-gleicher-Zeit-Kombinationen . der Setzausgänge der Flip-Flops 301 - 304. So wird beim gleichzeitigen Vorkommen eines Setzausganges bei beliebigen zwei Flip-Flops 301 - 304 ein Aus gangs signal aus einem der UND-Glieder 305 - 310 erzeugt. Die Ausgangs signale der UND-Glieder 305 -310 werden dem ODER-Glied 311 zugeführt, dessen

209842/1008

Aus gangs signal wiederum an das UND-Glied 31'2 angelegt wird» Das auf der Leitung 314 erscheinende Aufforderungseinspeichersignal wird zusätzlich an das UND-Glied 312 angelegt« Das UND-Glied 312 erzeugt ein Aus gangs signal auf der Leitung 315, wenn zwei der Flip-Flops 301 - 304 gleichzeitig während der Existenz des Anforderungs-Einspeiehersignals gesetzt sind. Das Aus gangs signal des UND-Gliedes 312 zeigt somit eine Bedingung "vielfache Einspeicherung¹¹ an. Dies bedeutet, daß, wenn immer das UND-Glied 312 ein Aus gangs signal erzeugt, zwei der vier Puffer-Register 201 - 204 in Fig. 3 gleichzeitig das gleiche digitale Wort von der Quelle 206 empfangen, in Übereinstimmung mit obiger Beschreibung derichtigen Betriebsweise der Schaltung nach Fig. 3 stellt dies ersichtlich eine Fehlerbedingung dar.

Das in Fig. 4 gezeigte UND-Glied 313 dient zur Kombination der Rücksetzaus gangs signale der Flip-Flops 301 - 304 mit demauf der Leitung 314 !erscheinenden Aufforderungs-Einspeichersignal. Daher erzeugt das UND-Glied 313 ein

209842/1008

Au s gangs signal, wenn jedes der UND-Glieder 301 - 304 ■ in einer Rucks etzbedingung während der Zeit der Existenz eines Aufforderungs-Einspeichersteuersignals ist« Dies bedeutet im wesentlichen, daß eine Aufforderung zur Einspeicherung in eines der Puffer-Register 201 - 204 herausgegeben worden ist, ohne daß eines der vier Puffer-Register durch den Einspeicherzähler 208 im einzelnen angegeben worden ist. Dies bedeutet, daß keine der UND-Glieder bis 212 in Fig. 3 ein Aus gangs signal abgeben wird» Dies hätte das Ergebnis, daß das laufende, von der Quelle 206 kommende Wort nicht in eines der Puffer-Register 201 eingespeichert werden würde. Dies ist ersichtlich eine Fehlerbedingung und deshalb wird ein Signal "keine Einspeicherung¹¹ auf der Leitung 315 durch das UND-Glied 313 erzeugt.

Wie aus einer Betrachtung der Fig. 4 hervorgeht, muß genau die gleiche Kombination von UND- und ODER-Glied.er dem Ausspeicherzähler 230 in Fig. 3 zugeordnet werden. Da diese in genau der gleichen Weise arbeiten, wird es als überflüssig erachtet, diese noch weiter zu erläutern.

209842/1008

Pig. 5 zeigt die Art und Weise, wie die Ausgangs signale von der Fehle rüberp ruf schaltung nach Fig. 4 mit Signalen von ähnlichen Fehlerüberprüfungs schaltungen kombiniert werden, welche dem Aus.speicherzähler 230 in Fig» 3 zugeordnet sind, um die Erzeugung eines Fehlersignals vorzusehen. Die in Fig. 5 gezeigten Leitungen 401 und 402 entsprechen genau den Leitungen 315 und 316 nach Fig. 4. In ähnlicher Weise entsprechen die Leitungen 403 und 404 den analogen Ausgängen zu der Fehlerfeststellungsschaltung, die dem Ausspeicherzähler 230 nach Fig. 3 zugeordnet ist. Das Aufforderungs-Ausspeichersignal auf der Leitung 406 ist das gleiche wie das auf der Leitung 314 in Fig. 4 und der Leitung 213 in Fig. 3 geführte Signal . Das Aufforderungs-AusSpeichersignal auf der Leitung 408 entspricht dem auf der Leitung 235 nach Fig. geführten Signal. Das Signal für "Puffer voll" auf der Leitung 405 und das Signal für "Puffer leer" auf der Leitung 407 sind gemäß vorliegender Annahme von einer Quelle verfügbar, die der Datenverarbeitungs schaltung zugeordnet ist, aber nicht speziell in den Fig. 3 und 4 gezeigt ist. Das Signal für "Puffer voll" auf der Leitung 405 und das Aufforderungs -

209842/1008

Einspeichersignal auf der Leitung 406 werden in dem UND-Glied 410 kombiniert. Das gleichzeitige Vorkommen der beiden Signale signalisiert einen .Versuch zur Einspeicherung eines Puffer-Registers, welches gerade voll ist. Da dies eine Fehlerbedingung darstellt, wird das Aus gangs signal des UND-Gliedes 410 dem ODER-Glied 414 zugeführt. Wie aus Fig. 5 hervorgeht, zeigt das auf der Leitung 415 erscheinende Ausgangs signal des ODER-Gliedes 414 an, daß ein Folge fehler bezüglich ches Puffer-Registers vorgekommen ist. Das ODER-Glied 414 stellt somit ein analoges Bauteil zu dem Fehlersignalgenerator 16 nach Fig. 1 dar.

4»

Das UND-Glied 412 kombiniert das Signal für "Puffer leer*¹ auf der Leitung 407 und das Aufforderungs-Aus speicher signal auf der Leitung 410. Das gleichzeitige Vorkommen dieser beiden Signale zeigt an, daß ein gerades, leeres Puffer-Register ausgespeichert wird. Da dies ebenfalls eine Fehlerbedingung darstellt, wird das Aus gangs signal des Gliedes 412 an das Glied 414 angelegt. Da die auf den Leitungen 401 - 404 erscheinenden Signale bereits

209842/1008

216199A

das Vorkommen einer Fehlerbedingung anzeigen, werden sie alle direkt an das ODER-Glied 414 angelegt. .

20984271008

Claims

PATENTANSPRÜCHE ... .

11.' Fehlerfeststellungsschaltung für eine Datenspeichereinrichtung, die eine Mehrzahl von Eingängen, eine Mehrzahl von Ausgängen, mindestens ein Register zur Speicherung von Information, die auf einem der Eingänge empfangen worden ist, sowie zur nachfolgenden Weiterleitung an einen der Ausgänge, und Verknüpfungsschaltungen zur Steuerung der Ein- und Aus speicherung von mindestens einem Register aufweist,

dadurch gekennzeichnet, daß die Fehlerfeststellungsschaltung eine Sequenzüberwachungsschaltung (12, Fig. 1; 208, 209, Fig. 3 und Fig. 4, 5 ) aufweist, die zur Erzeugung eines Fehlersignals in Abhängigkeit einer fehlerhaften Folge von Ein- und Aus speicherbefehlen dient, welche der Verknüpfungsschaltung (5, 9, Fig, 1; 214 - 221, 236, 243, Fig. 3) der Datenspeichereinrichtung zugeführt werden»

209342/1008
2. Fehlerfeststellungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Sequenzübe rwachungsschaltungf 12, Fig. 1; 208, 209, Fig. 3 und Fig. 4, 5) eine Einspeicher Steuer-Überwachungsschaltung {13, Fig. 1, 2; 301 - 314, Fig. 4) aufweist, welche wiederum eine erste Schaltung f 104 - 106, Fig. 2; 313, 314, Fig. 4) sowie eine zweite Schaltung ,{100 - 103Fig.l; 301 -312, Fig. 4) aufweist, wobei die erste Schaltung {104 - 106, Fig. 2; 313, 314, Fig. 4) zur Erzeugung eines Fehlersignals in Abhängigkeit von der Feststellung der Bedingung eingerichtet ist, wenn keine der Datenspeicherregister {Fig. 1; 201 - 204, Fig. 3) über einen der Mehrzahl der Eingänge beaufschlagt wird, wenn ein Einspeicherbefehl gegeben wird, und wobei die zweite Schaltung {100 - 103 Fig. 1; 301 - 312, Fig. 4) zur Erzeugung eines Fehlersignals eingerichtet ist, und zwar in Abhängigkeit von der Feststellung einer unerwünschten gleichzeitigen Einspeicherung imDatenspeicherregister über mehr als eine der Vielzahl der Eingänge .
3. Fehlerfeststellungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Sequenzübe rwachungs-

209342/1008

schaltung (12, Fig. 1; 208, 209, Fig. 3 und 4, 5) eine Ausspeichersteuer-Überwachungsschaltung {14, Fig. 1, 2; 301-314, Fig. 4) aufweist, welche wiederum eine erste Schaltung ( 114 - 116, Fig. 1; 313, 314, Fig. 4)sowie eine zweite Schaltung ,{110 - 113, Fig. 1; 301 - 312, Fig. 4) aufweist, wobei die erste Schaltung

fc j(114 - 116, Fig. .1; 313, 314, Fig. 4) zur Erzeugung eines.

Fehlersignals eingerichtet ist, und zwar in Abhängigkeit von der Feststellung der Bedingung, daß keine der Datenspeicherregister (1, Fig. 1; 201 - 204, Fig. 3) zu keinem der Mehrzahl der Ausgänge ausgespeichert werden, während ein Ausspeicherungsbefehl gegeben ist, und wobei die zweite Schaltung !(110- 113, Fig.. 1; 301 - 312, Fig. 4) zur Erzeugung eines Fehler signals dient, und zwar in

. Abhängigkeit von der Feststellung einer unerwünschten

gleichzeitigen Aus speicherung aus dem Datenspeicherregister zu mehr als einem der Mehrzahl der Ausgänge.
4. Fehlerfeststellungs schaltung nach einem der Ansprüche oder 3, dadurch gekennzeichnet, daß die zweite

209342/1008

Schaltung (100 - 103, Fig. 1; 301-312, Fig. 4) der Einspeichersteuer-Überwachungsschaltung und die zweite Schaltung JlIO - 113, Fig« Ij 301 - 312,'Fig. 4 ) der Ausspeichersteuer-Überwachungsschaltung jeweils eine Mehrzahl von UND-Gliedern (100 - 102, Fig. 2; 305 - 310, Fig. 4) und ODER-Glieder (103, Fig. 2j 311, Fig. 4) aufweisen, wobei die UND-Glieder (100 - 102, Fig. 2 · 305 - 310, Fig. 4) zum Empfang der Steuersijgnale für die Verknüpfungsschaltung j(5, 9, Fig. Ij 214 - 221, 236 -.243, Fig. 3) der Datenspeichereinrichtung geschaltet ist, welche Verknüpfjmgsschaltung entweder zur Ein- oder Aus speicherung von mindestens einem Register (1, Fig. Ij 201 - 204, Fig. 3) dient, und die UND-Glieder so geschaltet sind, daß alle möglichen Zwei-zu-gleicher-Zeit-Kombinationen der Steuersignale erhalten werden j und wobei das ODER-Glied ,(103, Fig. 2j 311, Fig. 4) mit den Ausgängen der Mehrzahl der UND-Glieder verbunden ist und zur Übertragung eines Fehlersignals dient, welches durch die Mehrzahl der UND-Glieder erzeugt "«jurde.

209842/1008
5. Fehlerfeststellungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Sequenzüberwachungsschaltung eine Einspeicher/Ausspeichersteuerüberwachungsschaltung{15, Fig. 1, 2; 405 - 408, 410, 412, Fig. 5) aufweist, die zur Erzeugung eines Fehle rs ignals in Abhängigkeit von der Feststellung von einer der Bedingungen dient,

. daß a in mindestens ein Register (1, Fig. 1; 201 - 204, Fig. 3)

zweimal in Aufeinanderfolge eingespeichert wird, ohne daß es aus ge speichert wurde, und daß b aus mindestens einem Register zweimal aufeinanderfolgend aus ge speichert wird, ohne daß es eingespeichert worden ist.
6. Fehlerfeststellungsschaltung nach Anspruch 5,

dadurch gekennzeichnet, daß die Einspeicher/Ausspeichersteuerüberwachungs schaltung ein Ein-Bit-Speicher ,{135, Fig. 2) enthält.

209842/1008

Leerseite