DE2126759A1 - Verfahren und Systeme zur Erzeugung eines Ausgangssignales entsprechend einer auf einem Aufzeichnungsmedium gespeicherten binären Information - Google Patents

Description

Patentanwalt 8000 München 26, Postfach 4

Mein Zeichen: P 1205

Anmelder: Honeywell Information Systems Inc. . 200 Smith Street Waltham/Massachusetts, V.St,A.

Verfahren und Systeme zur Erzeugung eines Ausgangssignales entsprechend einer auf einem Aufzeichnungsmedium gespeicherten binären Information

Die Erfindung bezieht sich auf ein Datenspeicher- und Datenwiederbereitstellungasystem und insbesondere auf Verfahren und Vorrichtungen zur Ermittlung von auf einem Aufzeichnungsträger gespeicherten Binärziffern (Bits), welche in binärer Form Informationen zur Prequenzverdoppelung und Phasenmodulationeinformationen umfassen.

Die Erfindung wird in mit hoher Geschwindigkeit arbeitenden informatioasYerarbeitenden Systemen benutzt, in denen die jeweils verarbeitete Information von irgendeiner externen Quelle aus einer Vielzahl unterschiedlicher externer Quellen abgegeben wird. Bei diesen externen Quellen kann es sich zum Beispiel um magnetische oder thermoplastische Aufzeiohnungsbänder, Magnetscheiben, Hagnettrommeln, magnetische:: Dünnschichtspeicher:., Lochstreifen, Lochkarten, magnetisch lesbare Aufdrucke tragende Schriftstücke, optisch erkennbare codierte Aufdrucke, maschinell oder τοπ Hand aufgezeichnete

109850/1698

Markierungen oder um sonst irgendeine Informationsquelle handeln, deren Information ohne weiteres in elektrische Informationssignale umgewandelt werden kann.

In jedem Datenwiederbereitstellungssystem besteht die Hauptaufgabe darin, die jeweils gewünschte Information genau wieder^bereitzustellen. In modernen informationsverarbeitenden Systemen, in denen die Information zwischen externen Speichereinriohtungen und der Systemverarbeitungseinriehtung ausgetauscht wird, wird die genaue und zuverlässige Informationebereitstellung jedoch kritisch. Sie Notwendigkeit, eine relativ grosse Datenmenge an digitalen Baten aus einen relativ kleinen Teil eines Speichermediums herauszuziehen, und zwar in der Weise, dass die gespeicherten Daten genau aus elektrischen Signalen gebildet werden können, die verschiedentlich durch in unmittelbarer Nähe gespeicherte Informationen verzerrt worden sind, hat die Weiterentwicklung zuverlässiger Datenwiederbereitstellungssysteme gehemmt.

Es ist an sich bekannt, dass digitale Informationen in einem Speiehermedium gespeichert werden können, das eine magnetische Oberfläche besitzt, und dass die so abgespeicherten Informationen dadurch wiedergewonnen werden können, dass zwischen dem betreffenden Speichermedium und einem elektromagnetischen Wandler eine Relativbewegung hervorgerufen wird. Der betreffende Wandler ist dabei im Stande, zwischen diskreten Bereichen auf der Oberfläche des betreffenden Speichermediums vorhandene Huster von magnetischen Polaritätsweehseln oder Übergängen festzustellen bzw. zu ermitteln und ein Wechselstrom-Lesesignal zu erzeugen, dessen wechselnde Polarität den Hustern der magnetisches Polaritätsübergänge entspricht. Dieses festgestellte folaritäteübergangsmuster bzw. diese festgestellten "Fluss"-TJmkahruxsgen, wie sie allgemein bezeichnet werden, sind bei Auswertung in Verbindung mit einem zusätzlichen Parameter (wie der Zeit oder Lage) kennzeichnend für die in einer

1 098B0/ 1 693

Vielzahl von auf der Oberfläche des Speiohermediums befindlichen diskreten «agnetieierten Bereichen (auch "Zellen" genannt) gespeicherte Information. Das so ermittelte Muster der magnetischen Polaritätsübergänge wird allgemein als "Code" bezeichnet.

Bei einem derartigen bekannten System zur Speicherung von Informationen auf einem Hagnetband, auf Hagnettrommeln und Hagnetscheiben wird mit einem Code gearbeitet, der als "Doppelfrequenz"-Code bekannt ist. In einem mit einem Doppel-Prequenz-Gode arbeitenden magnetischen Speichersystem erfährt jede Bit-Zelle an ihren Grenzen eine Polaritatsänderung. Bei dem Doppelfrequenz-Code werden im übrigen zwei Frequenzen benutzt, wobei eine Einhelts-Prequenz zu einer vollständigen Flussänderungsperiode innerhalb einer Bit-Zelle führt, während eine doppelte Einheits-Frequenz zu einer halben Flussänderungeperiode innerhalb einer Bit-Zelle führt. Demgemäss kann das Binärzeiohen *1" durch einen Magnetisierungsweohsel von einem negativen Hagnetisierungszustand zu einem positiven Magnetisierung» zustand oder umgekehrt in der Hitte der jeweiligen Bit-Zelle dargestellt werden, während ein Binärzeichen "0" durch das Fehlen eines Hagnetisierungsweohsels in der Mitte einer Zelle gekennzeichnet ist.

Bei einem weiteren bekannten System zur Speicherung von Informationen auf einem Magnetband, auf Magnettrommeln und Magnetscheiben wird mit einem Code gearbeitet, der als "Phasenmodulations^M-Code bekannt ist. In einem mit der Phasenmodulation arbeitenden magnetischen Speichersystem erfährt jede Bit-Zelle eine Polaritätsänderung in ihrer Mitte. Sie Richtung oder das "Vorzeichen" eines Polaritätsweehsels entspricht dabei der jeweiligen binären Information. So kann zum Beispiel ein Binärzeichen "1" dadurch dargestellt werden, dass In der Mitte der betreffenden Bit-Zelle ein Übergang von der positiven

109850/1698

Magnetisierung zu dar negativen Magnetisierung erfolgt, während ein Binärzeiohen ^w0^tt dadurch dargestellt werden kann, dass ein Magnetisierungswechsel von der negativen Magnetisierung zu der positiven Magnetisierung hin erfolgt. Darüber hinaus können zusätzliche Magnetisierungsweehsel an den Zellen-Grenzen auftreten, und zwar in den Fällen, in denen es erforderlieh ist, das Auftreten der Polaritätsänderungsrichtung (Phase) in der Mitte der jeweiligen Bit-Zelle zu gewährleisten, wie dies in dem obigen Beispiel ausgeführt worden ist.

Wenn nun bei den oben beschriebenen bekannten Systemen eine Binärziffer aus einer Zelle gelesen wird, in welcher ein Polaritätsübergang erfolgt ist, wird ein kritischer Bereich auf dem jeweils gelesenen Signal mit einer konstanten Breite und während eines genauen Zeitintervalls bzw. mit Hilfe eines "Abtastfensters" in der Mitte der jeweiligen Zelle überprüft, um nämlich das Auftreten oder Nichtauftreten eines Polaritätsübergangs festzustellen. Im Zusammenhang mit dem bisher bekannten Phasenmodulationssystem ist es ausserdem erforderlich, nicht nur das Auftreten eines magnetischen Flussübergangs festzustellen, sondern auch die Sichtung oder das Vorzeichen der magnetischen Polarität. Dabei tritt ein besonders schwerwiegendes Problem dadurch auf, dass das gelesene Wechselstrom-Signal als ein Signal ermittelt wird, das mit einem Spitzenwert oder einem abgeleiteten Nulldurchgang oder Knoten in der Mitte der jeweiligen Zelle auftritt, und zwar entsprechend einem Polaritätsübergang innerhalb eines festliegenden Abtastfensters. Dies führt dazu, dass bei der Ermittlung von mit hoher Dichte auftretenden Daten Fehler auftreten, und zwar zufolge der Impulszusammendrängungseffekte, die als Impulsspitzenverschiebung und Amplitudenverschlechterung bekannt sind. Zufolge dieser Wirkungen werden nämlich die Amplitudenspitzen oder ihre abgeleiteten Nulldurohgänge aus dem Abtastfenster herausgeschoben, oder die Amplitude weist einen Wert auf, der nicht ausreicht, die betreffende Amplitude als kenn-

109850/1698

zeichnend für das Vorhandenaein einea FlusaÜbergangs auswerten zu können.

Bei sehr hohen Dichten sind ferner mechanische Toleranzen kritisch, so dass geringe Gesehwindigkeitsänderungen bei dem jeweiligen Aufzeichnungsträger zu einer erheblichen Zeitverschiebung des jeweils gelesenen Signals führen können. Dadurch kann dann die Informationsermittlung in einea genauen Zeitintervall innerhalb eines Abtaatfensters zu der Abgabe eines fehlerhaft ermittelten Zeichens führen.

Der Erfindung liegt demgemäss die Aufgabe augrunde, ein verbessertes Verfahren und eine verbesserte Vorrichtung zur Wiederbereitstellung von gespeicherten binären Informationen zu schaffen. Das neu zu schaffende Verfahren und die neu zu schaffende Vorrichtung sollen dabei einen Betrieb mit höherer Dichte und mit höherer Zuverlässigkeit auszuführen gestatten.

Gelöst wird die vorstehend aufgezeigte Aufgabe bei einem Verfahren zur Erzeugung eines Ausgangssignals, das kennzeichnend ist für eine in einer Speicherzelle eines Speiehermediums in Form eines Binärziffernmusters gespeicherte binäre Information, erfindungsgemäss dadurch,

a) dass für jede Zelle ein erste· Abtastsignal erzeugt wird, das kennzeichnend ist für eine von zwei Polaritäten, die dem Binärziffernannter an einer Stelle innerhalb der ersten Hälfte der jeweiligen Zelle entspricht,

b) dass je Zelle ein zweites Abtastsignal erzeugt wird, das kennzeichnend ist für eine von zwei Polaritäten des Binärziffernmusters an einer Stelle innerhalb der zweiten Hälfte der jeweiligen Zelle,

c) dass das erste Abtastsignal und das zweite Abtastsignal der jeweiligen Zelle miteinander verglichen werden und

109850/1698

d) dass auf diesen Vergleich, hin ein Ausgangssignal erzeugt wird, das kennzeichnend ist für den Binärziffernwert.

Damit wird also die Polarität des τοη dem Speichermedium jeweile gelesenen Signals dazu benutzt, Hen Binärziffernwert und das Auftreten eines Fehlers zu.ermitteln.

Sie durch aufeinanderfolgende Übergänge in den Zellen dargestellte Information wird somit ermittelt oder festgestellt, und schliesslich wird ein differenziertes Wechselstrom-Lesesignal erzeugt. Dabei werden die ersten und zweiten elektrischen Abtastsignale, die das Polaritätarorzeichen des gelesenen

darstellen, differenzierten Wechselstromsignala/erzeugt und miteinander verglichen. Zufolge dieses Vergleiche werden Ausgangssignale abgegeben, die kennzeichnend sind für das Auftreten einer Änderung oder keiner Änderung in dem Polar!tätevorζeichen. Das eine dieser Ausgangssignale kennzeichnet dabei die Dateninformation, die durch das Vorzeichen der Polaritäten dargestellt ist, welche durch aufeinanderfolgende Signalpaare von ersten und zweiten elektrischen AbtaatSignalen gekennzeichnet sind. Durch ein zweites Ausgangssignal der Auegangssignale wird ein fehler dargestellt.

Im besonderen betrifft die Erfindung die Feststellung der Ziffern für eine mit einem Doppelfrequenz- und Phasenmodulationscode auftretende Information'. Sine Yergleichseinrichtung bewirkt dabei zur Ermittlung einer ersten und zweiten Ziffer in einem Doppelfrequenz-Code die Feststellung eines entsprechenden oder nicht entsprechenden Polaritätsvorzeichens für das erste und zweite elektrische Abtastsignal. Dabei wird ein Fehler dann ermittelt, wenn ein zweites elektrisches Abtastsignal für eine entsprechende Zelle mit einem ersten elektrischen Abtastaignal für eine unmittelbar vorangehende Zelle verglichen wird. Die Vergleichs einrichtung dient im

109850/1698

übrigen zur Ermittlung einer ersten und zweiten Binärziffer in einem Phasenmodulationscode, und zwar auf einen Vergleich der für die beiden entgegengesetzten Polaritatsvorzeichen, daa heisst für das erste utid zweite Polaritätsvorzeichen, kennzeichnenden ersten und zweiten Abtastsignale hin. Dabei wird ein Fehler dann ermittelt, wenn auf einen Vergleich des ersten und zweiten Abtastsignals hin keine Änderung in dem PolaritätsVorzeichen festgestellt wird.

G-emäs8 dem vorliegenden System wird ein Polaritätsvergleich vorgenommen, um aus jeder Zelle eine binäre Information zu lesen, und ferner dazu, mit einer gemeinsamen Vergleichseinrichtung Fehler in dem differenzierten Wechselstroa-Lesesignal festzustellen. Ba die jeweilige Binärziffer dadurch gelesen wird, dass zwei Abtastsignal-Polaritätsdarstellungen auf die Ermittlung oder Abtastung des differenzierten Weehselstrom-Leaesignals verglichen werden, 1st somit an irgendeinem Punkt, der einer Stelle innerhalb einer vollständigen ersten oder zweiten Hälfte einer Zelle entspricht, die Breite eines Abtastfensters über eine gesamte halbe Zellenbreite erstreckt. Hierdurch werden Entscheidungsfehler vermindert, die sich aus der Anwendung eines schmalen, eine konstante Breite besitzenden Abtastfensters ergeben, wenn bei diesem aufgrund einer Impulszusammendrängung bei den bisher bekannten Systemen Impulsspitzen-rVerschiebeeffekte auftreten. Da im übrigen der Vergleich vollkommen von der Feststellung des jeweiligen Polaritätszeichens abhängt anstatt von der Amplitude des Lesesignals, wirkt sich eine Amplitudenverzerrung hier weniger stark zu einem Fehler aus als bei den bisher bekannten Anordnungen, und zwar aufgrund der niedrigere Signalamplitude. Zufolge der somit erzielten wirksamen Vergrösserung des Zellenzeitintervalls für die Feststellung des differenzierten Wechsel« strom-Lesesignals und für die Polaritatsfeststellung sind somit P:*iler aufgrund von Impulsspitzenversehiebeeffekten und Impulsverzerrungen im Vergleich zu bisher bekannten Anordnungen

•^8850/1698

vermindert.

Durch die Erfindung ist ferner ein Binärdaten-Peststellsystem geschaffen,-das dadurch gekennzeichnet ist,

a) dass eine Feststelleinrichtung vorgesehen ist, die auf die Peststellung eines Darstellungsmusters, das einer Polge von Binärziffern entspricht, die in aufeinanderfolgenden Speicherzellen eines Aufzeichnungsträgers gespeichert sind, ein Wechselstromsignal erzeugt,

b) dass Differenziereinrichtungen vorgesehen sind, die das Wechselstromsignal aufnehmen und als differenziertes Signal mit wechselnder Polarität abgeben, welche den Darstellungsmustern entspricht,

c) dass Peststelleinrichtungen vorgesehen sind, die das differenzierte Signal aufnehmen und auf die Peststellung der Polarität dieses differenzierten Signals hin ein erstes Abtastsignal je Zelle der aufeinanderfolgenden Zellen erzeugen, das kennzeichnend ist für eine Polarität von zwei Polaritäten entgegengesetzter Richtung, und zwar entsprechend den Darstellungsmustern an einer Stelle innerhalb einer ersten Hälfte der jeweiligen Zelle, wobei diese Peststelleinrichtungen ein zweites Abtastsignal je Zelle der aufeinanderfolgenden Zellen erzeugen, das kennzeichnend ist für eine Polarität der beiden Polaritäten entgegengesetzten Vorzeichens, und zwar entsprechend dem Darstellungsmuster an einer Stelle innerhalb einer zweiten Hälfte der jeweiligen Zelle, und

d) dass Vergleichseinrichtungen vorgesehen sind, die die für eine entsprechende Zelle erzeugten ersten und zweiten Abtastsignale aufnehmen und ein für den jeweiligen Binärziffernwert kennzeichnendes Ausgpagssignal erzeugen.

109850/1693

Die vorliegende Vorrichtung benutzt dabei ein einziges Vergleichsnetzwerk für die Datenermittlung und für die Fehlerermittlung. Die vorliegende Vorrichtung ist im übrigen aber ohne weiteres im Stande, Binärziffern wiederzugewinnen bzw. bereitzustellen, die entweder in Form eines Doppelfrequenzcodes oder in Form eines Phasenmodulationscodes vorliegen.

Anhand von Zeichnungen wird die Erfindung nachstehend näher erläutert»

Fig. 1 zeigt eine Binärdaten-Wiederbereitstellungsschaltung für die Verwendung mit der Erfindung.

Fig. 2 zeigt in einer ersten Ausführungsform einer Datenwiederbereitstellungsschaltung gemäss der Erfindung auftretende Aufzeichnungs-, Datenwiedergewinnungs- und Taktsignalzüge.

Fig. 3 zeigt eine zweite Ausführungsform einer Binärdatenwiederbereitstellungssehaltung gemäss der Erfindung.

Fig. 4 zeigt in der zweiten Ausführungsform der Datenwiederbereitstellungsschaltung gemäss der Erfindung auftretende Aufzeichnungs- und Wiedergabesignalzüge.

Fig. 5 zeigt in einem Fluss3Lagramm Verfahrensschritte, die in einem Binärdaten-Feststellverfahren gemäss der Erfindung ausgeführt werden.

Zur Erzielung eines vollständigen Verständnisses der Erfindung seien zunächst das in Fig. 1 dargestellte Verknüpfungsdiagramm und die zugehörigen Zeitdiagramme in Fig. 2 betrachtet, die Signalzlige zeigen, welche mit Doppelfrequenz-Schreibstrom, Leoeapannung, differenzierte Spannung, Vergleicher-Ausgangsspannung, Taktimpulse,2X, 2XFF1, 2XFFO, 01, 02 und Daten bezeichnet sind.

10 9 0 5 0/1693

Die im folgenden betrachteten Signale werden als mit hohem Pegel auftretende Signale oder als Freigabesignale einerseits und als mit niedrigem Pegel auftretende Signale oder als Sperrsignale andererseits bezeichnet. Die dargestellte Verknüpfung bzw. Logik ist dabei in herkömmlicher Weise ausgeführt. Dies bedeutet, dass ein UND-Glied ein mehrere Eingänge aufweisendes Verknüpfungselement ist, das ein mit hohem Pegel auftretendes Ausgangssignal bzw. ein Freigabesignal nur dann abgibt, wenn an seinen sämtlichen Eingängen Freigabesignale liegen. Ein ODER-Glied ist demgegenüber ein eine Anzahl von Eingängen aufweisendes Verknüpfungselement, das ein mit hohem Pegel auftretend 33 Ausgangsagnal oder Freigabesignal abgibt, wenn wenigstens eines seiner Eingangssignale mit hohem Pegel auftritt bzw. durch ein Freigabeaignal gebildet ist. Mit dem hier benutzten Ausdruck Flipflop wird eine bistabile Kippschaltung bezeichnet, die zwei stabile Zustände einzunehmen vermag. Diese bistabile Kippschaltung gibt im Setzzustand, in welchem sie ein Binäzeiehen ^M1^W speichert, ein Signal mit hohem Pegel bzw. ein Freigabesignal an ihrer ^W1"-Ausgangsklemme ab. Im Rucksteilzustand ist in der betreffenden Kippschaltung ein Binärzeichen "0" gespeichert, weshalb die betreffende Kippschaltung an ihrer ^M1"-Ausgangsklemme ein Ausgangssignal mit niedrigem Pegel bzw. ein Sperrsignal abgibt.

Der im Rahmen der vorliegenden Anmeldung benutzte Flipflop-Typ weist drei Eingangsklemmen auf, nämlich eine S-(Setz)-Klemme, eine T-(Trigger)-Klemme und eine R-(Rucksteil)-Klemme. Dieser Flipflop-Typ wird als getriggertes Flipflop bezeichnet. Bei diesem Flipflop bewirkt das gleichzeitige Auftreten eines mit hohem Pegel auftretenden Freigabesignals an der 3-Klemme und an der T-Klemme, dass das betreffende getriggerte Flipflop In seinen Setzzustand gelangt, während das gleichzeitige Auftreten eines mit hohem Pegel auftretenden Freigebesignals an dar R-Klemme und an der T-Klemme dazu führt, dass das betreffende getriggerte Flipflop in seinen Rüekate11zustand gelangt. Im

09850/1698

Rahmen der vorliegenden Erfindung wird ferner eine monostabile Kippschaltung benutzt, die zwei Zustände einzunehmen vermag und die normalerweiee im stabilen Rtickstellzustand ist. Bin dieser monostabilen Kippschaltung zugeführtes geeignetes Eingangssignal triggert diese Kippschaltung in ihren astabilen Zustand, in welchem diese Kippschaltung während einer bestimmten, durch ihren Aufbau festgelegten Zeitspanne verbleibt, woraufhin sie automatisch wieder in ihrem Rucksteilzustand zurückkehrt. Ein Beispiel für eine derartige monostabile Kippschaltung ist in dem Buch "Design of Transistorized Circuits for Digital Computers" von Abraham I.Pressman in Fig. 11-15, John F. Rider, Publisher, Inc. New York 1959» angegeben.

Nachstehend sei auf Fig. 1 und 2 Bezug genommen. In Fig. 1 ist ein Speiehermediua 10 dargestellt, das die Form einer Speicherscheibe mit einem magnetisierbaren Überzug besitzt. Diese Speicherscheibe ist zur Drehung um eine Achse 12 mittels geeigneter, hier nicht näher dargestellter Antriebseinrichtungen im Uhrzeigersinn drehbar. Eine auf dem Speichermedium 10 vorgesehene Informationsspur 16 dient zur Speicherung von Nachrichten in Form von diskreten magnetisch polarisierten Bereichen, und zwar in einer Aufeinanderfolge von Datenzellen. Diese Datenzellen sind in Fig. 2 als Zellen in dem Sehreibstrom-Signal dargestellt, das mit Grenzen und Mittelpunkten entsprechend den Zeitpunkten 3?« und T₁ auftritt. Neben der Information sepur 16 ist ein geeigneter Wandler 24 vorgesehen, der dazu dient, auf die Relativbewegung zwischen der Scheibe und dem Wandler 24 hin elektrische Signale zu erzeugen. Diese elektrischen Signale werden dabei auf das Auftreten von Polaritätswechseln diskreter Bereiche der Aufzeichnungsspur erzeugt. Die so erzeugten Ausgangssignale werden dann mit Hilfe eines Verstärkers 26 erzeugt, der schlieaslioh das Lesespannungssignal abgibt, wie es in Fig. 2 gezeigt ist. Hierauf wird we·⁵ „er unten noch näher eingegangen werden. Dieses Lesespannungs-Signal wird einem Differenzierglied 28 zugeführt. Das Dif-

103850/1698

ferenzierglied 28 erzeugt ein differenziertes Signal, das dann einem zweiten Verstärker 30 zugeführt wird. Das Ausgangssignal dieses zweiten Verstärkers 30 wird s chiles such dem einen Eingang eines Vergleicherverstärkers 32 zugeführt. Das Ausgangssignal dieses Vergleicherverstärkers 32 wird seinerseits einer Impulsverarbeitungaeinrichtung 34 und einem zweistufigen Schieberegister 38 zugeführt.

Eine geeignete Vergleicherverstärkerschaltung ist in dem Buch "Pulse, Digital and Switching Wave-forms¹¹ von J.Millman und H.Taub, McGraw-Hill Book Comp. 1965, Pig. 7-26, Seite 257, angegeben. Der Vergleicherverstärker 32 arbeitet dabei in der Weise, dass dann, wenn der Signalpegel von dem Verstärker 30 mit einem niedrigeren Wert auftritt als dem Null-Volt-Bezugspegel, am Ausgang des betreffenden Vergleicherverstärkers 32 ein niedriger Sperrpegel auftritt. Wenn das dem Eingang des Vergleicherverstärkers 32 zugeführte Ausgangssignal des Verstärkers 30 den Null-Volt-S$wellwertpegel überschreitet,. tritt das Ausgangssignal des Vergleioherverstärkers 32 mit einem hohen Freigabepegel auf. Demgemäss tritt am Ausgang des Vergleieherveretärkers 32 ein Signal auf der Vergleicher-Ausgangaspannungeleitung mit dem in Pig. 2 dargestellten Vergleicherauegangsspannungs-Verlauf auf.

Die Impuleverarbeitungseinrichtung 34 führt eine Reihe von aufeinanderfolgenden Operationen aus. Die Operationen sind dabei eine geeignete Filterung, Verstärkung, Begrenzung, Differenzierung und Gleichrichtung, und zwar in der Weise, dass die mit Taktimpulse (Fig. 2) bezeichneten Impulse von der Vergleioherausgangaspannung her erhalten werden. Die Impuleverarbeitungseinrichtung 34 erzeugt somit eine Reihe von mit positiver Polarität auftretenden Impulsen, die einem Phasendetektor 40 zugeführt werden. Das Ausgangs signal des Phasendetektors 40 ist eine Fehler-Vorzeichen-Spannung, die einem spannungsgeregelten Oszillator 42 zugeführt wird.

109850/1698

Das Auagangssignal dieses Oszillators 42 ist in Fig. 2 anreis, die Signalfolge 21 dargestellt. Die dabei mit le elite ckf ons auftretenden Rechteeksignale 2X weisen "bei dieser Ausführungsform eine Frequenz auf, die dem Zweifachen der Wiederholungsfrequenz der in der Informationsspur 16 auftretenden Batenzellen entspricht. Die Ausgangssignale des spannungsgeregelten Oszillator» 42 werden über eine Eückkopplungssehleife 41 dem Pitasendetektor 40 zugeführt.

Der Phasendetektor 40 vergleicht die Phasenlage seines Eingangssignals von der Impulsverarbeitungseinriehtung 34 mit dem Ausgangssignal des spannungsgeregelten Oszillators 42} er gibt ein Ausgangsspannungssignal ab, das entwedei positiv oder negativ ist und das die Phasendifferenz zwischen diesen beiden Signalen kennzeichnet. Dieses Ausgangsspannungssignal wird dem spannungsgeregelten Oszillator 42 zugeführt, dessen Ausgangsfrequenz sich daraufhin ändert, und zwar derart, dass das Ausgangssignal 22 auf die Gxundfrequenz der Signale praktisch synchronisiert ist, die von der Informationsspur der Speicherscheibe 10 gewonnen worden sind.

Es sei an dieser Stelle bemerkt, dass die hier benutzten Ausdrücke Information und Daten synonym benutzt werden. Das 2X-Signal von dem Oszillator 42 wird einer T-Eingangsklemme eines 2X FF Flipflops und einer T-Eingangsklemme einer ersten Stufe eines zweistufigen Schieberegisters 38 zugeführt. Das dem T-Bingang des 2X PP Plipflops zugeführte 2X-Signal bewirkt die Steuerung des Setzens und Zurücksteilens des 2X PP Plipflops, und zwar zur Abgabe der Ausgangssignale 2X FP1 und 2X PPO von den Ausgangsklemmen 1 bzw. 0 dieses Plipflops, wie dies in Fig. 2 durch die Signalfolgen 21 PP1 und 2X PPO veranschaulicht ist.

Das Auegangssignal 21 PP1 wird einer monostabilen Kippschaltung 46 zugeführt, um den in Fig. 2 mit C2 bezeichneten

109850/169 8

Ausgangsimpuls C2 zu erzeugen. Demgegenüber wird das Ausgangssignal 2Σ ffO einer monostabilen Kippschaltung 48 zugeführt, die daraufhin einen 01-Ausgangsimpuls abgibt, wie er in Fig. 2 durch die Impulsfolge Ct veranschaulicht ist. Die Alisgangsimpulse 01 und 02 werden einer I-Eingangsklemme eines Daten-Flipflops 53 bzw. eines Fehler-Flipflops 52 zugeführt.

Bezugnehmend auf Fig. 2 sei bemerkt, dass die Ausgangsimpulse bzw. Impulsfolgen 01 und 02 erkennen lassen, dass der C2-Impuls während eine-r ersten Hälfte der jeweiligen Zellenzeit auftritt und dass der 01-Impuls während einer zweiten Hälfte der jeweiligen Zellenzeit auftritt. Die 02- und 01-Impulse können beispieleweise während des zweiten Viertels und dee vierten Viertels der jeweiligen Zellenzeit geliefert werden. In entsprechender Weise zeigt die 2X-Impulsfolge (Fig. 2)» dass ein Impuls in der ersten Hälfte und in der zweiten Hälfte der jeweiligen Zeilenzeit auftritt. Die 2I-Impulsfolge kann zum Beispiel Impulse liefern, die im ersten Viertel und dritten Viertel der jeweiligen Zellenzeit auftreten. Demgemäss liefert die 2I-Impulsfolge Signalimpulse, die zur Abtastung der Vergleieherausgangsspannungssignale zu einem Zeitpunkt innerhalb der ersten Hälfte einer Zellenzeit und zu einem Zeitpunkt innerhalb der zweiten Hälfte einer Zellenzeit benutst werden, wie dies weiter unten noch näher erläutert werden wird.

Die für die Wiedergewinnung einer in dem Doppelfreqiienzcode aufgezeichneten Information dienende Leselogik bzw. Lese-Verknüpfungsaehaltung ist in Pig. 1 dargestellt. Diese Verknüpfungsschaltung enthält ein zweistufiges Schieberegister 38, Inverter 35 bis 37, UND-Glieder 50 und 51, Flipflops 52 und 53 und ein ODER-Glied 55.

109850/1698

Die Vergleicherausgangsspannung ändert sich zwiashen dem hohen Freigabepegel und dem niedrigen Sperrpegel für die Darstellung der positiven und negativen Magnetisierungspolarität in ;jeder der in Fig. 2 dargestellten sechs Zellen. Das von dem Vergleicherverstärker 32 abgegebene Ausgangssignal wird direkt einer S-Eingangsklemme und über einen Inverter 35 einer R-Eingangsklemme des zweistufigen Schieberegisters 38 zugeführt, wie es in fig. 1 dargestellt ist. Das auf der 2X-Leitung auftretende Ausgangssignal des spannungsgeregelten Oszillators wird direkt der T-Eingangsklemme der ersten Stufe des zweistufigen Schieberegisters 38 zugeführt. Das 2X-Signal an der T-Eingangsklemme bewirkt in Verbindung mit dem Vergleieherausgangsspannungssignal an der S-Eingangsklemme, das über den Inverter 35 der R-Eingangsklemme zugeführt worden ist, dass eine Feststell- oder Abtasteinrichtung am Eingang des zweistufigen Schieberegisters 38 gebildet ist. Die die Eingangsklemmen S und T bzw. T und R umfassenden Eingangsglieder wirken dabei als Abtastgatter, die das Vergleicherausgangsspannungssignal zu den Zeiten feststellen oder abtasten, die den Positionen innerhalb einer ersten und zweiten Hälfte der jeweiligen Zelle entsprechen und die damit einen Satz von Abtastsignalen intern an das Schieberegister liefern. Diese Abtastsignale sind dabei kennzeichnend für die Polarität der Vergleicherausgang8spannung.

Der die Polarität zu einem Zeitpunkt entsprechend einer bestimmten Stelle innerhalb einer ersten und zweiten Hälfte einer Zelle kennzeichnende Abtastsignalsatz wird dann von dem Schieberegister dazu benutzt, nacheinander ein erstes und zweites Abtastsignal in die erste Stufe des Schieberegisters einzugeben.

Eine in einem Doppelfrequenzcode aufgezeichnete Binärzifferndarstellung eignet sich für die Feststellung durch die leselogik, auf die nachstehend im Zusammenhang mit Figur 2 be-

10 9 8 5 0/1698

züglich eines Doppelfrequenz-Schreibstromsignalzuges eingegangen werden wird. Figur 2 veranschaulicht dabei anhand des Doppelfrequenz-Schreibstromsignalzugs, dass die Flussumkehrpositionen oder Daratellungsmuster von links nach rechts gelesen werden. Diese Darstellungsmuster sind dabei auf einer magnetischen Aufzeichnungsfläche entsprechend einer 6-Bit-Konfiguration 100010 aufgezeichnet. Diese 6 Bits sind in 6 entsprechenden Zellen gespeichert. So ist zum Beispiel ein Binärzeichen ^W1^M als Flussumkehrung· an den Zeitpositionen Tq und T. der ersten Zelle aufgezeichnet, und ein Binärzeichen ⁿ0ⁿ ist als Flussumkehrung nur an der Tq-Normal-Position der dritten Zelle aufgezeichnet. Der Doppelfrequenz-Schreibstromsignalzug stellt dabei einen idealisierten Stromsignalzug dar, der einer Aufzeichnungskopfwicklung eines Wandlers zugeführt werden kann, um auf einem geeigneten Medium Magnetisierungsmuster zu speichern, die der Binärzifferndarstellung entsprechen.

In Fig. 2 ist mit dem Lesespannungssignalzug ein elektrisches Lese-Wechselspannungssignal dargestellt, das dem Flussumkehrmuster entspricht, wie es durch den Doppelfrequenz-Schreibetrom veranschaulicht ist. Diese· Lesespannungssignal kann von einem Wandler oder einer Abtasteinrichtung erhalten werden, die die Flussumkehrmueter feststellt. In Fig. 2 ist mit der differenzierten Signalfolge eine Signalfolge gezeigt, wie sie nach Differenzierung des Lesespannungssignale erhalten wird. Wae zuvor als Nulldurchgangspunkte und Impulsspitzen des Lese-βpannungssignals dargestellt worden ist, ist in dem differenzierten Signal als Spitzensignale bzw. Nulldurchgangspunkte dargestellt. In Fig. 2 ist ferner mit dem Vergleicherausgangsepannungssignal eine Signalfolge dargestellt, wie sie nach Abgabe der differenzierten Signalfolge an den Vergleicherverstärker 32 erhalten wird, der dabei eine Rechteckdareteilung der differenzierten Signalfolge liefert. Bezugnehmend auf Figur 2 sei somit angenommen, dass bei der dargestellten,

109850/ 1 698

sechs Zellen umfassenden und von links nach rechts laufend zu lesenden Binärziffernkonfiguration zunächst ein mit hohem Pegel auftretendes 2X-I*reigabesignal bzw. ein entsprechender Preigabeimpμls auftritt und dass zum Zeitpunkt T_e in einer

el

ersten Zelle ein mit niedrigem Pegel auftretendes Sperrsignal in der Vergleicherausgangsspannungssignalfolge als Kennzeichen für eine negative Polarität vorhanden ist. Das gleichzeitige Auftreten eines mit hohem Pegel auftretenden 2X-]?reigabesignals an der T-Eingangsklemme und eines mit hohem Pegel auftretenden Freigabeaignals über den Inverter 35 an der R-Eingangskiemme führt dazu, dass ein für eine negative Polarität charakteristisches Abtaatsignal abgegeben wird, welches die erste Stufe des Schieberegisters in den Rückstellzustand bzw. "O^tt-Zustand überführt. Demgemäss zeigt die im Rückstellzustand befindliche erste Stufe des Schiebeigigters eine negative Polarität zu einem Zeitpunkt an, der der Position T_Q innerhalb der ersten

el

Hälfte der ersten Zelle entspricht.

Zum Zeitpunkt des Auftretens des nächsten, einen hohen Pegel besitzenden 2X-Freigabesignals bzw. Freigabeimpulses an der T-Eingangsklemme, nämlich zum Zeitpunkt T^ , wie dies Fig. 2 veranschaulicht, und zwar in Verbindung mit einem einen hohen Pegel besitzenden Freigabe-Vergleicherausgangsspannungssignal an der S-Eingangsklemme wird die erste Stufe des Schieberegisters in den Setz- oder ^W1"-Zustand übergeführt, während gleichzeitig die zweite Stufe dieses Schieberegisters in den ⁿO^tt-Zustand übergeführt wird. Nach Auftreten der ersten beiden, einen hohen Pegel besitzenden 2X-Preigabesignale zu den Zeitpunkten T und T-J₃ der ersten Zelle ist somit in dem zweistufigen Schieberegister das Bitmuster 01 gespeichert, das die Ermittlung einer negativen Polarität innerhalb der ersten Hälfte der ersten Zelle und die Ermittlung einer positiven Polarität innerhalb der zweiten Hälfte der ersten Zelle anzeigt.

109850/1698

Das zweistufige Schieberegister 38 stellt in Verbindung mit einem UND-Glied/und einem UND-Glied 51 eine Einrichtung dar, die als Vergleicher bezeichnet wird, da· die Polari"cätsanzeigen vergleicht, die in dem zweistufigen Schieberegister oder in dieser Speichereinrichtung gespeichert sind, um nämlich die Binär ziffer zu bestimmen, die aus einer Zelle gelesen worden ist. Die betreffenden gespeicherten Anzeigen werden nunmehr mit Hilfe der UND-Glieder 50 und 51 verglichen, um nämlich zu bestimmen, ob aus der betreffenden Zelle ein Binärzeichen ^ηϊ^η oder ein Binärzeichen ^w0^w gelesen worden ist.

Bei Speicherung eines Binärzeiehena "1^W in der ersten Stufe des Schieberegisters wird von deren ^Η0^η-Ausgangsklemme an den einen Eingang des UND-Gliedes 51 ein mit niedrigem Pegel auftretendes Sperrsignal abgegeben, auf deaasn Auftreten hin das betreffende UND-Glied 51 sperrt. Da in der zweiten Stufe des zweistufigen Schieberegisters 38 ein Binärzeichen "0ⁿ gespeichert ist, wird von deren ^H1"-Ausgang an den einen Eingang des UND-Gliedes 50 ein mit niedrigem Pegel auftretendes Sperrsignal abgegeben, auf dessen Auftreten hin das UND-Glied 50 sperrt. Bei gesperrten UND-Gliedern 50 und 51 ist das ODER-Glied 55 ebenfalls gesperrt, wodurch von dessen Ausgang ein mit niedrigem Pegel auftretendes Sperrausgangssignal abgegeben wird, das nach Invertierung durch den Inverter 37 als ein mit hohemi Pegel auftretendes Freigabesignal der Eingangsklemme des Daten-Flipflops 53 zugeführt wird. Nach Ablauf einer geeigneten Verzögerungszeitspanne im Anschluss an das Auftreten eines einen hohen Pegel besitzenden Freigabesignals an der S-Eingangsklemme tritt ein einen hohen Pegel besitzendes Freigabeaignal 01 an der T-Eingangsklemme auf, und zwar zu einem Zeitpunkt, wie er durch die Impulsfolge 01 in Fig. 2 bezeichnet ist.

Das Daten-Flipflop 53 wird mit Auftreten eines einen hohen Pegel besitzenden Freigabeimpulses bzw. Freigabesignals C1

109850/1698

in den Setzzustand .übergeführt, in welchem von der ^W1"-Ausgangsklemme dieses Flipflops 53 ein mit hohem Pegel auftretendes Freigabeausgangssignal abgegeben wird. Damit tritt auf der Daiaaleitung die in Fig. 2 dargestellte Datensignalfolge auf. Das mit hohem Pegel auftretende Daten-Freigabesignal zeigt dabei den Datenauswerteschaltungen an, die zum Beispiel in einem Datenverarbeitungssystem enthalten sein können, dass aus der ersten Zelle eine Binärziffer "1" gelesen worden ist. In entsprechender Weise wird für die zweite Zelle zu den Zeitpunkten T_c und T_d gemäss Fig. 2 angezeigt, dass eine Bitfolge "ΟΙ¹¹ in das zweistufige Schieberegister eingegeben worden ist. Ferner wird angezeigt, dass ein Binärzeichen ^W1^W aus der zweiten Zelle gelesen worden ist, und zwar mit Auftreten eines einen hohen Pegel besitzenden 01-Freigabesignals bzw. Freigabeimpulses.

Die dritte Zelle enthält ein Binärzeichen ⁿ0^w, so dass mit Auftreten eines einen hohen Pegel besitzenden 2X-Freigabesignals zu dem mit T bezeichneten Zeitpunkt die Vergleicherauegangsspannungssignalfolge ein mit niedrigem Pegel auftretendes Sperrsignal führt, das dann durch den Inverter 35 invertiert als ein mit hohem Pegel auftretendes Freigabesignal der R-Eingangsklemme des zweistufigen Schis beregisters 38 zugeführt wird. Dieierste Stufe des zweistufigen Schieberegisters wird somit in den Setzzustand übergeführt, wodurch das Vorhandensein einer negativen Polarität zu der T -Zellen-

zeit angezeigt wird. Mit Auftreten des nächsten 2X-Freigabesignals mit hohem Pegel zu dem Zeitpunkt T~ führt die Vergleicherausgangsspannungssignalfolge wieder einen niedrigen Pegel bzw. einen Sperrpegel. Durch diesen Pegel verbleibt die erste Stufe des Schieberegisters im Rückstellzuatand. Der vorhergehende Rückstellzustand der ersten Stufe wird mit Auftreten des den hohen Pegel besitzenden 2I-Freigabesignals jedoch in die zweite Stufe geschoben, so dass nunmehr in dem

109850/1698

zweistufigen Schieberegister 38 die Bitfolge 00 gespeichert ist.

Bis erste und zweit© Stufe äes ssweistufigen Schieberegisters befinden sich im Rücksteil&u®tand, weshalb sie von ihren ^M0^M-AusgangskleBBSzi an jedeu der "beiden liagäage des UND-Gliedes ein aiaea hohes Pegel besi-fegeades Freigabeausgangssignal abgelöQii. SaönreJb. ist das HEilB-Grlied 51 üfeer-tragungsfähig, weshalb es über das QDIR-G-lieö. 55 ein Ireigabeaignal mit hohem Pegel abgibt. Bei übertragungsfähigem ODER-G-lisd 55 wird sin mit hohem Pegel auftretendes Freigabesignalcter R-Eingangsklenaae des Daten-Flipflops 53 sugeführt, das zusammen mit Auftreten einea einen hohen Pegel besitzenden CL-Impulses an der T-Eingangskleaime in den Rüekstellsiistand gelangt, wie dies die in Pig, 2 dargestellte Bateaaignalfolg© -»/eransohaulicht. Das auf der Daten-Auagangssigaalleltyng auftretende Datensignal besitzt dann einen niedrigen Signalpegel baw. Sperrpegel, der anaeigt, dass ein Binärzeiehen "0" aus der dritten Zelle gelesen worden ist. Ie eatepreshender Weise wird ein Binärseieiien ^ei0^w bezüglich der yiartes Zelle geleaes, während ein Binärzeichen ⁿ1^£9 in aei' ssiiTor beaohriebeEeza Weise bezüglich der fünften Zelle gelesen wird, Bezüglioh der sechsten Zelle wird sehlieaslich ein Binärseichen ¹⁵O" gelesen.

Zu einem durch das Auftreten eines einen hohen Pegel besitzenden !Freigabesignalimpulses 02, wie er in fig. 2 in der 02-Signalfolge Teransehaulicht iet₃ bezeichnetes Zeitpunkts wird ein einen hohen Pegel besitzendes Freigabesignal der T-Eingangsklemme des Fehler-Flipflops 52 zugeführt. Ba für den Doppelfrequens-Aufzeichnungecode ein Polaritätsübergang bzw. Polaritätswechsel stets zu einem SransZeitpunkt oder T_Q-Zeitpunkt zwischen zwei Zellen auftreten sollte, sollten die Zustände der ersten und zweiten Stufe des zweistufigen Schieberegisters im Anschluss an das Auftreten des ersten, einen hohen Pegel besitzenden 2X-FreigabesigiBLa während einer Zellenzeit stets

109850/1698

unterschiedlich, sein. Demgemäss wird zum Zeitpunkt des Auftretens des C2-Freigabesignalimpulses mit hohem Pegel im Anschluss an das Auftreten des ersten 2X-Freigabesignals mit hohem Pegel der Inhalt des zweistufigen Schieberegisters 38 erneut mit Hilfe der Vergleichergatter 50 und 51 verglichen.

Zum Zeitpunkt des Auftretens des 02-Signalimpulses für die zweite in Pig. 2 dargestellte Zelle ist in dem zweistufigen Schieberegister 38 die Bitfolge 10 gespeichert, die einer positiven Polarität für die zweite Hälfte der ersten Zelle und einer negativen Polarität für die erste Hälfte der zweiten Zelle oder der unmittelbar vorhergehenden Zelle entspricht. Diese Bitfolge ist damit kennzeichnend für eine unterschiedliehe Polarität an den Zellengrenzen. Im Falle einer Bitfolge 10 führt das mit niedrigem Pegel auftretende Sperrausgangssignal

dazu am ^M0^w-Ausgang der ersten Stufe des Schieileregisters/' dass die Vergleichs-üffD-Glieder 51 und 50 nicht übertragung fähig sind.

Das ODER-Glied 55 ist damit nicht übertragungsfähig, weshalb von dem Inverter 36 ein mit hohem Pegel auftretendes Freigabeausgangsaignal der R-Bingangsklemme des Fehler-Flipflops zusammen mit einem einen hohen Pegel besitzenden Preigabe-02-Signal an der T-Bingangsklemme zugeführt wird. Dadurch wird dieses Plipflop 52 in den Rückstellzustand gebracht. Bin mit niedrigem Pegel auftretendes Sperrausgangssignal wird von der "1^H-Ausgangsklemme des Plipflops 52 über die Fehler-Leitung abgegeben, wodurch den Datenauswerteschaltungen angezeigt wird, dass kein Fehlerzustand vorliegt. In entsprechender Weise führt eine Bitfolge 01 zu einer Eein-Fehler-Anzeige. Wenn in dem zweistufigen Schieberegister Anzeigen bezüglich entsprechender Polarität gespeichert sind, ist eines der Vergleichs-UHD-GHieder 50, 51 übertragungsfäÄig, wodurch das Fehler-Plipflop 52 in den Setzzustand übergeführt wird.

109850/1698

Daduroii wird von der ⁿ1^M-Ausgangsklemme dieses Fehler-Plipflops 52 über die Fehlerleitung ein mit hohem Pegel auftretendes Freigabesignal abgegeben, das den Datenauswerteschaltungen eines Fehleranstand anzeigt. So bewirkt zum Beispiel die Bitfolge 00, dass von den ^M0^H-Ausgangsklemmen der ersten und zweiten Stufe des Schieberegisters Freigabesignale mit hohem Potential auftreten und das UND-Glied 51 übertragungsiäiig machen» Mit Auftreten einer Bitfolge 11 treten an den ^W1^W-Ausgangsklemmen FreigabesignaHe mit hohem Potential auf, wodurch das UND-Glied 50 übertragungafäig ist. Bei übertragungsfähigem UND-Glied oder 51 ist das ODER-Glied 55 übertragungsfähig, weshalb ein Freigabesignal mit hohem Pegel an der S-Eingangsklemme des Fehler-Flipflops 52 auftritt, und zwar zusammen mit dem einen hohen Pegel besitzenden C2-Freigabesignal an der T-Eingangsklemme dieses Flipflops. Dadurch gelangt das Flipflop 52 in den Setzzustand. Bei im Setzzustand befindlichem Flipflop 52 wird τοπ dessen ¹M"-Ausgangsklemme ein einen hohen Pegel besitzendes Freigabeausgangssignal abgegeben. Dieses auf der Fehler-Leitung auftretende Freigabe-Ausgangssignal zeigt den Datenauswerteschaltungen einen Fehler an.

Da die Yergleicherausgangsspannung ein Signal mit einem hohen Pegel bzw. Freigabepegel darstellt, der einer positiven oder negativen Magnetisierungspolarität entweder über eine gesamte erste Hälfte oder eine gesamte zweite Hälfte der jeweiligen Zelle entspricht, kann ein Abtastfenster bzw. eine Abtastzeitsjanne, die durch ein 2X-Signal ausgelöst sein kann, zu irgendeinem Zeitpunkt innerhalb eines halben Zellenzeitintervalls auftreten. Damit erstreckt sich das Abtastfenster auf die Breite einer vollständigen halben Zelle. Hierdurch wird die Forderung nach einer zeitlich genauen Abtastung an einem sehmalen Mittelpunkt der jeweiligen Zelle vermieden, also eine Abtastung, wie sie bei bisher bekannten Anordnungen vorgenommen ist. Auaaerdem wird dieselbe Vergleichseinrichtung, bestehend aus dem zweistufigen Schieberegister 38, den Vergleiohö-

109850/ 1698

MD-Gliedern 50,51 und dem ODER-Glied 55, dazu herangezogen, die in dem zweistufigen Schieberegister 38 gespeicherten Polaritätsanzeigen sowohl für die Lieferung einer Datenanzeige als auch für die Lieferung einer Fehleranzeige festzustellen. Demgemäss dient die in Pig. 1 dargestellte Logik, die zur Wiederbereitstellung von Informationen vorgesehen ist, welche in dem Doppelfrequenzcode aufgezeichnet worden sind, sowohl zur Ermittlung von Fehlern als auch zur Ermittlung von Daten unter Ausnutzung einer gemeinsamen Logik. Diese gemeinsame Logik ist dabei auch ohne weiteres im Stande, Informationen wieder bereitzustellen, die in einem Phasenmodulationscode gespeichert sind, worauf nachstehend noch näher eingegangen werden wird.

Zur Erzielung eines vollständigeren Verständnisses der zweiten Ausführungsform der Erfindung seien nunmehr der in Fig. 3 dargestellte Yerknüpfungsplan sowie die zugehörigen Zeitdiagramme gemäss Fig. 2 und 4 betrachtet. Die Ausnutzung der Taktsignale und das Verfahren zur Erzeugung der Taktsignale entsprechen dan Verhältnissen, wie sie zuvor im Zusammenhang mit dea Lesen des Doppelfrequenzeotes erläutert worden sind. Dabei sind zuvor bei dem Doppelfrequenzcode-Betrieb beschriebenen Elementen und Signalzügen hier entsprechende Elemente und Signalzüge mit entsprechenden B_ezugszeichen versehen, denen jeweils ein Apostroph nachfolgt.

In Fig. 3 ist eine für die Wiederbereitstellung bzw. Wiedergewinnung von unter Anwendung eines Phasenmodulationscodes aufgezeichnsten binären Informationen geeignete Datenwiedergewinnungslogik gezeigt. Diese Datenwiedergewinnungslogik besteht aus einem zweistufigen Schieberegister 38', Invertern 35' > 36' und 72, UND-Gliedern 50', 51^f und 75 und einem Fehler-Flipflop 52· sowie einem Daten-Flipflop 53'. In Figur 4 iet eine Binärziffernfolge gezeigt, die in einem für die Wiederbereitstellung durch die Datenwiedergabelogik geeigneten Phasenmodulationsoode auf-

109850/1698

gezeichnet ist» Hierauf wirä nachstehend noch näher eingegangen werden»

In Pig* 4- sind TereeMeisae Sigsalfolgea bsw. Impulsfolgen dargestellt und ait ?has©HEioeLid,atioaas©lis?Qibstro3i_s Lesespannung* differaasiert© BpaBaimg ' mcd ITergleicherausgengsspammiag * Bai diesen Signal- bzw. Impulsfolgen handelt es ein In einem Plicseanodulationscods aufgezeichnetes Muetar aus ifagaetflusei^mlseli^misgeK. bzw. im. ein durch Feststellen der FlussTnakehiniagGE gelesenes Signal bsaw. ua ein differeaziertes Lesesigaal bsw. ras eiae Esolitecksignalfolge des differenzierten Isseeigaala für eine 6-»Bit-Polgs 110010;, bei Ausführung feines läeseTO^gaags toh linke nach reehts.

Aus dsr in Fig„ 4 iargestelltan Sölirisilbcitroiii'-Signalfolge dürfte ersichtlich seisp clacjs ®ia© Hussiiiskehrirag bzw. eis Flugsübergang jeweils is elsi" litt© siaer Zelle von Baten auftritt, die in den Phaseassodulationscode aufgezeichnet sind, niülit aber aa der jevfeiligeK G-reasliHie,, vrie dies auvor bezügliöh des Doppelfrocraensooelss anfgeseigt worden ist. Unter Heranziehung der swtot fessGkil©fc@23©n Psststsll-= bzw. Prüf™ verfehren für di© Erkennung tob Baten_s äia unter Heranziehung des HiaseniiodiilatJaja-AijLfEeiobHii.agscodee auf ge ze lohn st sind, dürfte ergiclitlish sein«, iass für die Wiedergewinnung einer Binärziffer ⁹¹I⁸* aus iai³ erst©n ia Fig. 4 äargegtellten Zelle eine Bitfolge 01 achliesslieh In daa z??eistufige Schieberegister 38^f eingegeben wir el, und zwar zufolge der Abtastung der Yergleioherauagangsspaanuiigs'-Signalfolge mit Hilfe"der Signale, die den 8- vmä T'~lisgasgsklemm©n direkt zugeführt werden und der R-Eingangsklemme indirekt über den Inverter 35^{. Ein von der "C'-Ausgangskleimiie der zweiten Stuf© des Schieberegisters abgegebenes Preigabeausgangsaignal mit hohem Pegel wird dem einen Eingang des UHD-G-Iiedes 50' zugeführt. Auaserdem wird ein einen hohen Pegel besitzendes Freigabeeignal

109850/1898

von der "1"-Ausgangsklemme der ersten Stufe des Schieberegisters dem zweiten Eingang des UND-Gliedes 50' zugeführt. Das Vergleichs-UND-Glied 50· ist damit übertragungsfähig, wodurch der S-Eingangsklemme des Daten'-Flipflops 53' ein Freigabesignal mit hohem Pegel zugeführt wird.

Das Auftreten eines einen hohen Pegel besitzenden Freigabe-01-Impulses bewirkt, wie dies Pig. 2 veranschaulicht, mit Abgabe an die T-Eingangsklemmen des Fehler'-Flipflops 52· und des Daten'-Flipflops 53'» dass gleichzeitig-Fehler und das jeweilige Binärzeichen bzw. die jeweilige Binärziffer ermitißLt werden, die aus einer Zelle gelesen worden ist. Da das Vergleichs-UND-Glied 50· übertragungsfähig ist, wird der S-Eingangsklemme des Daten'-Flipflops 53' ein einen hohen Pegel besitzendes Freigabe-Eingangssignal zugeführt, so dass mit Auftreten eines einen hohen Pegel besitzenden Freigabe-C1-Impulses das Daten'-Flipflop 53' in den Setzzustand gelangt und damit über die Daten'-Leitung ein mit hohem Pegel auftretendes Freigabesignal an Datenauswerteschaltungen abgibt, wie dies in Fig. 4 durch die Daten'-Signalfolge veranschaulicht ist. Die zweite Zelle, die eine Binärziffer "1" enthält, wird gleichzeitig ausgelesen,und das Ausgangssignal auf der Daten'-Leitung tritt mit einem hohen Freigabepegel auf. Damit wird angezeigt, dass ein Binärzeiohen ^N1^tt aus der zweiten Zelle gelesen worden ist.

Bei der Wiedergewinnung der jeweiligen Binärziffer ⁿtⁿ gibt das Vergleiehs-UND-Glied 50' im übertragungsfähigen Zustand über den Inverter 71 ein mit niedrigem Pegel auftretendes Sperrausgangssignal an das UND-Glied 75 ab, das daraufhin in den nichtübertragungsfähigen bzw. gesperrten Zustand gelangt. Das gesperrte UND-Glied 75 gibt dann ein mit niedrigem Pegel auftretendes Sperrsignal an die S-Eingangsklemme des Fehler¹-Flipflops 52· und über den Inverter 36' ein mit hohem Pegel

109850/16 9 8

1 / K 7

I Z Ö /

auftretendes Freigabesignal an die R-Eingangsklemme dieses Flipflops 52« ab. Das Fehler'-Flipflop 52' verbleibt somit im Rucksteilzustand, in welchem es ein mit niedrigem Pegel auftretendes Sperrsignal über die Fehler'-Ausgangsleitung abgibt. Das Auftreten dieses Signals zeigt den Datenauswert©- schaltungen bzw. Datennutzschafcungen an, dass kein Fehler er- ■ mittelt worden ist.

Die dritte Zelle enthält eine Binärziffer bzw. ein Binärzeiehen ^M0^M, weshalb die Vergleioherausgangsspannungs'-Signalfolge gemäsa Pig. 4 zu, einem Zeitpunkt T¹ mit einem hohen Freigabepegel auftritt, der der S-Eingangsklemme der ersten Stufe des zweistufigen Schieberegisters zugeführt wird, und zwar in Verbindung mit einem mit hohem Pegel auftretenden Freigabe-2X-Signal an deren T-Eingangsklemme. Damit wird die erste Stufe des zweistufigen Schieberegisters zum Zeitpunkt T¹ der ersten Hälfte der dritten Zelle in den Setzzustand übergeführt. Zum Zeitpunkt T'_f führt das konjunktive Auftreten des einen niedrigen Pegel besitzenden Vergleieherausgangsspannungs·-Signals, das nach Invertierung durch den Inverter 35* zu einem einen hohen Pegel besitzenden Freigabe-Eingangssignal an der R-Eingangsklemme führt, und eines mit hohem Pegel auf-

dazu . tretenden 2X-Freigabesignals an der T-Eingangsklemme^/, dass die erste Stufe des zweistufigen Schieberegisters 38' in den Rückstellzuatand bzw. Binär zustand ^w0^w übergeführt wird.

Somit ist im Anschluss an das Auftreten des einen hohen Pegel besitzenden 2I-Freigabesignals zum Zeitpunkt T'-_f der Inhalt

des zweistufigen Schieberegisters gegeben durch die Bitfolge

Die zweite Stufe des zweistufigen Schieberegisters 38· befindet sich im Binärzustand "I", weshalb von ihrer ^W1^w-Ausgangsklemae an den einen Eingang des UND-Gliedes 51' ein einen hohen Pegel besitzendes Freigabeausgangssignal abgegeben wird.

109850/18 9 8

Dieses Signal tritt dabei gle ichzeitig mit einem einen hohen Pegel besitzenden Freigabeeingangssignal an dem zweiten Eingang des betreffenden UND-Gliedes auf. Dieses Freigabeeingangssignal wird von der ^wO^M-AvBgangaklemme der ersten Stufe des zweistufigen Schieberegisters 38» geliefert. Das ÜND-G-lied 51' ist damit übertragungsfähig, wodurch der R-Eingangsklemme des Baten'-Flipflops 53' ein mit hohem Pegel auftretendes Freigabesignal zugeführt wird. Mit Auftreten eines folgenden, einen hohen Pegel besitzenden Freigabe'signals an der T-Eingangsklemme des Daten'-Flipflops 53^f wird somit das Flipflop 53' in den Ruckstellzustand übergeführt. Dadurch wird angezeigt, dass aus der dritten Zelle eine Binäziffer ^w0" gelesen worden ist. Das Daten¹-Flipflop 53' befindet sich Hunmehr im Rücketeilzustand ν?ad gibt von seiner ^W1^M-Ausgangsklemme ein negatives Ausgangseignal über die Daten'-Leitung ab. Durch dieses Ausgangssignal wird den Hatenauswertaachaltungen angezeigt, dass eine Binärziffer "0" gelesen worden ist,

Ia entsprechender Weise ist im Anschluss an die Abtastung der Vergleioherausgangsspannungs*-Signalfolge zu dem Zeitpunkt T' und Τ¹. bzw. an der betreffenden Position tier vierten Zelle der Inhalt des zweistufigen Schieberegisters gegeben durch die Bitfolge 10, weshalb das Lesen eines Binärzeichens

wird ^H0^M ermittelt wird. Aus der fünften Zelliy, wie zuvor bezüglich der ersten und zweiten Zelle ausgeführt, eine Binärziffer ^W1^W gewonnen, und aus der sechsten Zelle wird, wie zuvor bezüglich der dritten und vierten Zelle erläutert, eine Binäziffer ^M0ⁿ gewonnen.

Die Vergleichslogik besteht aus dem zweistufigen Schieberegister 38', den Vergleichs-UND-Gliedern 50· und 51', den Invertern 36', 71 und 72, dem UND-Glied 75 und dem Fehler'-Flipflop 52« für eine Fehlerfeststellung. In dem Fall, dass ein Polaritätewe-chsel bezüglich irgendeiner Zelle nicht festgestellt wurden ist,

109850/1698

befinden sieh die beiden Stufen ies zweistufigen Schieberegisters 38' im selben Zustand» Dies seigt an, dass in beides Stufen entsprechende Polaritätsanaeigsa gespeichert sind. Wenn die beiden Stufen des zweistufiges Schieberegisters im selben Zustand sind_s eini. "beide TJlB-GfIi©der 50' und 51' gesperrt, wesiialb nach Invertierung dureli fiis Inverter 71 und 72 Bwei Mit hohem Pegel auftrstsMs Ireigabesignale das UHD-GIied in äea übertragungsfähigen Zustand steuern. Das im übertragungsfähigen Zustand befindliche MB-Glied 75 gibt ein einen hohen Pegel besitzendes Freigabeausgangsaignal an die S-Eizsgangsklemme des fehler'-Flipflops 52' ab₀ so daee in dea Fall, das3 daa nächste CI-Freigabesigaal mit faoh®m Pegel an der T-Eingangsklemme auftritt, dieses fehler'-Flipflop 52» ia den Setzzustand gelangt. Das Plipflop 52^f gibt in Setzsustand über die fehler'-Leitung an die-Datenauewerteg&haltungen ein mit hohem Pegel auftretendes freigabesignal ab_s äaa anzeigt, dase ein fehler ermittelt worden ist.

Demgemäss wird eine Reihe von Aötastsigaalen₉ die kennzeichnend sind für die Polarität eines Wsohseletrom-Lesesignals, wie es anhand der differenziertes iignalfolge' ermittelt wird, in Form von Polaritätsanseigen in dem zweistufigen Schieberegister 38' abgespeichert,miο. swar als folge der Abtastung der YergleieherausgangespamniHgs¹-Signalfolge. Sodann wird mit Hilfe des Schieberegisters 38« und der Vergleichs-UMD-G-lieder 50 · und 51' ein Vergleich bezüglich der Polaritätsanzeigen vorgenommen, um nämlich die jeweilige Binärziffer festzustellen, die aus der jeweiligen Zelle herausgezogen worden ist. Gleichzeitig wird Äas Yergleichsergebnis geprüft, um nämlich zu bestimmen, ob ein fehler aufgetreten ist. Wie in fig. 4 veranschaulicht, kana der Zeitpunkt T' während der ersten Hälfte der ersten Zelle variiert werden, um die richtige Polarität des Magnetflusses in der ersten Hälfte der betreffenden Zelle zu ermitteln, und ferner kann der Zeit-

109850/1 698

punkt bzw. die Position T'^ der ersten Zelle während der zweiten Hälfte der betreffenden ersten Zelle variiert werden, um nämlich, die Polarität des Magnetflusses in der zweiten Hälfte der betreffenden ersten Zelle zu ermitteln. Damit wird also ein Abtastfenster, das sich insgesamt über die Hälfte einer ZeILe erstreckt, benutzt. Damit wM also nicht ein Abtastfenster benutzt, das, wie dies bei bisher bekannten Anordnungen der Fall ist, auf eine kurze Zeitspanne in der Mitte der jeweiligen Zelle begrenzt ist.

Die logik der in Pig. 1 und 3 dargestellten Ausführungsformen für die Wiedergewinnung τοπ Informationen, die in einem Doppelfrequenzcode bzw. Phasenmodulationscode aufgezeichnet sind, ist dabei ohne weiteres im Stande, Daten zu lesen, die in einem der beiden Oodes aufgezeichnet sind. Die Anordnung gemäss Pig. 3 enthält einen zusätzlichen Inverter und ein UND-G-lied 75 anstelle des ODER-Grliedes 55 gemäss Pig. 1. Mit der Umordnung der Inverter und des Auetausches eines UND-Gliedes durch ein OD-S-Iied zeigt sich somit, dass die beiden Schaltungen weitgehend gleich sind. Im übrigen benutzen die beiden in Figur 1 und 3 dargestellten Daten-Wiedergewinnungsschaltungen eine gemeinsame Logik sowohl für die Datenermittlung als auch für die Fehlerermittlung.

Die zur Ermittlung von Binärziffern mit Hilfe der zuvor beschriebenen Doppelfrequenz- und Phaeenmodulationsleaelogik auszuführenden Verfahrenssehritte sind in dem Plussdiagramm gemäes Pig. 5 veranschaulicht. Bei dem ersten und zweiten Schritt werden erste und zweite Abtaatsignale erzeugt, die kennzeichnend sind für ein Polaritätsvorzeichen, das einem Darstellungemu· ter oder einer Magnetisierung an Positionen innerhalb einer ersten und zweiten Hälfte der jeweiligen Zelle entspricht. Bei dem dritten und vierten Schritt werden die ersten und zweiten Abtastsignale verglichen, und nach V^ygahme eines Vergleiche entsprechend dem festzustellenden Code/ein vierter Schritt ausgeführt, um ein Ausgangssignal zu erzeugen, das kennzeichnend iet für einen Binärziffernwert. In dem Pail, dase

109850/1698

der betreffende Vergleich, einen nicht richtigen Vergleich der Abtasteignale entsprechend den Eigenschaften des jeweiligen Codes anzeigt, wird auf den vierten Schritt hin oder neben diesem Schritt ein fünfter Schritt ausgeführt, der zur Erzeugung eines Ausgangsfehleraignals führt. Das Verfahren der Binärdatenwiedergewinnung und der Fehlermittlung wird somit durch einen Polaritätsvergleich ausgeführt.

109850/1698

Claims (1)

1. Patentansprüche

   1· Verfahren zur Erzeugung eines für eine in einer Speicherzelle eines Aufzeichnungsmediums entsprechend einem Binärziffern-Darstellungsmuster gespeicherte binäre Information kennzeichnenden Ausgangssignals, dadurch gekennzeichnet,

   a) daß je Speicherzelle ein erstes Abtastsignal erzeugt wird, das kennzeichnend ist für eine Polarität von zwei Polaritäten, mit denen das betreffende Darstellungsmuster an einer Stelle innerhalb der ersten Hälfte der betreffenden Speicherzelle auftritt,

   b) daß je Speicherzelle ein zweites Abtastsignal erzeugt wird, das kennzeichnend ist für eine Polarität der beiden Polaritäten, mit denen das betreffende Darstellungsmuster an einer Stelle innerhalb der zweiten Hälfte der betreffenden Speicherzelle auftritt,

   c) daß die je Speicherzelle erzeugten Abtastsignale miteinander verglichen werden und

   d) daß auf diesen Vergleich hin ein für den jeweiligen Binärziffernwert kennzeichnendes Ausgangssignal erzeugt wird.

   2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei Nichtermittelung eines Binärziffernwertes durch den genannten Vergleich ein Fehlersignal erzeugt wird.

   3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Abtastsignale in entsprechender Weise für aufeinanderfolgende Speicherzellen erzeugt und miteinander verglichen werden, daß auf den Vergleich von zwei miteinander verglichenen Abtastsignalen hin, die kennzeichnend sind für gleiche Polaritätsvorzeichen, ein Ausgangssignal erzeugt wird, das kennzeichnend ist

   109850/1698

   für eine Binärziffer eines ersten Ziffernwertes, und daß bei Auftreten eines unterschiedlichen Vorzeichens bei den miteinander verglichenen Abtastsignalen ein Ausgangssignal erzeugt wird, das kennzeichnend ist für eine Binärziffer mit einem zweiten Ziffernwert.

   4. Verfahren nach Anspruch 3, dadurch gekennzeichnet,

   daß das für die jeweils zweite Hälfte einer Speicherzelle erzeugte Abtastsignal mit dem für die erste Hälfte einer folgenden Speicherzelle erzeugten Abtastsignal verglichen wird und daß bei Ermittelung von entsprechenden Polaritätsvorzeichen ein Fehlersignal erzeugt wird.

   5. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß auf den Vergleich von zwei Abtastsignalen unterschiedlichen Polaritätsvorzeichens ein Ausgangssignal abgegeben wird, das kennzeichnend ist für einen ersten bzw. zweiten Binärziffernwert.

   6. Verfahren nach Anspruch 5» dadurch gekennzeichnet, daß auf den Vergleich von Abtastsignalen mit entsprechendem Polaritätsvorzeichen hin ein Fehlersignal erzeugt wird.

   7. Binärdaten-Feststellsystem zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet,

   a) daß eine Prüfeinrichtung (24) vorgesehen ist, die auf die Feststellung eines Binärziffern-Darstellungsmusters in aufeinanderfolgenden Speicherzellen eines Aufzeichnungsmediums (1O) hin ein elektrisches Wechselstromsignal erzeugt,

   109850/ 1698

   b) daß eine Differenziereinrichtung (28) das Wechselstromsignal aufnimmt und ein differenziertes Signal mit wechselnder Polarität entsprechend dem Binärziffern-Darstellungsmuster abgibt,

   c) daß eine Detektoreinrichtung (30) vorgesehen ist, die das differenzierte Signal aufnimmt und die Polaritäten dieses Signals zur Erzeugung eines ersten und zweiten Abtastsignals für die jeweilige Speicherzelle der aufeinanderfolgenden Speicherzellen ermittelt,und

   d) daß eine Vergleichseinrichtung (32) vorgesehen ist, die die erzeugten Abtastsignale für die jeweilige Speicherzelle vergleicht und ein für den jeweiligen Binärziffernwert kennzeichnendes Ausgangssignal liefert,

   8. System nach Anspruch 7, dadurch gekennzeichnet, daß die Vergleichseinrichtung (32) auf den Vergleich erster und zweiter Abtastsignale hin ein für einen Nicht-Binärziffernwert kennzeichnendes Fehlersignal zu erzeugen vermag.

   9, System nach Anspruch 7 öder 8, dadurch gekennzeichnet, daß die Vergleichseinrichtung (32) bei Vorliegen von je Speicherzelle zugehörigen Abtastsignalen mit entsprechenden Polaritätsvorzeichen ein erstes Ausgangssignal erzeugt, das kennzeichnend ist für einen ersten Binärziffernwert, und bei Vorliegen von je Speicherzelle zugehörigen Abtastsignalen mit unterschiedlichen Polaritätsvorzeichen ein zweites Ausgangssignal erzeugt, das kennzeichnend ist für einen zweiten Binärziffernwert.

   10. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die Vergleichseinrichtung (32) bei Ermittelung entsprechender Polaritätsvorzeichen bei^ersten Abtastsignal für eine folgende Speicherzelle und dem zweiten Abtastsignal für die gleiche überprüfte Speicherzelle ein Fehlersignal erzeugt.

   1098 50/1698

   11. System nach Anspruch 9, dadurch gekennzeichnet, daß die Vergleichseinrichtung (32) mit der Detjektoreinrichtung (30) für "die Aufnahme der erzeugten Abtastsignale verbunden ist.

   Al 2/Magnetisches Wiedergabesystem zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet,

   a) daß eine Kühleinrichtung (24) vorgesehen ist,, die entsprechend der durch Magnetisierung der auf einem Aufzeichnungsmedium (10) vorgesehenen aufeinanderfolgenden Speicherzellen gespeicherten binären Information ein differenziertes Wechselstromsignal mit einer ersten und zweiten Frequenz und mit wechselnder ersterund zweiter Polarität abgibt, wobei eine in einer Halbperiode der ersten Frequenz mit der ersten und zweiten Polarität entgegengesetzten Vorzeichens innerhalb einer Speicherzelle auftretende Magnetisierung der Darstellung eines ersten Binärziffernwerts dient, wobei eine in einer Vollperiode der zweiten Frequenz auftretende Magnetisierung bei Änderung von der ersten zur zweiten Polarität in der ersten und zweiten Hälfte der jeweiligen Speicherzelle der Darstellung eines zweiten Binärziffernwertes dient und wobei an der Grenzlinie zwischen jeweils aufeinanderfolgenden Speicherzellen ein Polaritätswechsel erfolgt,

   b) daß mit der Fühleinrichtung (24) ein Taktgenerator (42) für die Aufnahme des differenzierten Signals verbunden ist, der auf das differenzierte Signal hin erste, zweite und dritte Taktsignale erzeugt, wobei die ersten Taktsignale zu Zeitpunkten auftreten, die einer Viertelposition und einer Dreiviertelposition der jeweiligen Speicherzelle entsprechen, und

   wobei die zweiten und dritten Taktsignale zu Zeitpunkten auftreten, die einer Position innerhalb einer Zweiviertelposition bzw. einer Vierviertelposition der jeweiligen Speicherzelle entsprechen,

   c) daß mit dem Taktgenerator (42) und der Fülleinrichtung (24) ein Detektor (50,51) für die Aufnahme der ersten Taktsignale und des differenzierten Signals verbunden ist, wobei der Detektor (50,51) auf diese Signale hin für die jeweilige Speicherzelle der aufeinanderfolgenden Speicherzellen ein erstes Abtastsignal, das kennzeichnend ist für eine der Magnetisierung des Aufzeichnungsmediums (10) an einer Position innerhalb der ersten Hälfte der jeweiligen Speicherzelle entsprechende Polarität, und ein zweites Abtastsignal erzeugt, das kennzeichnend ist für eine der Magnetisierung des Aufzeichnungsmediums (.10) an einer Stelle innerhalb der zweiten Hälfte der jeweiligen Speicherzelle entsprechende Polarität,

   d) daß mit dem Detektor (50,51) eine Speichereinrichtung (38) für die Aufnahme der ersten und zweiten Abtastsignale verbunden ist, wobei diese Speichereinrichtung (38) auf die ersten und zweiten Abtastsignale einer entsprechenden Speicherzelle und auf das Auftreten des nächsten ersten Abtastsignals einer unmittelbar folgenden Speicherzelle Anzeigen speichert, die das Polaritätsvorzeichen der ersten und zweiten Abtastsignale der gerade berücksichtigten Speicherzelle und des nächsten ersten Abtastsignal der unmittelbar folgenden Speicherzelle darstellen, und

   e) daß mit dem Taktgenerator (42) und der Speichereinrichtung (38) eine Vergleichseinrichtung (50,51) verbunden ist, wobei die Verglexchsexnrichtung (50,51) auf das Auftreten der zweiten und dritten Taktsignale

   109850/1698

   und der Anzeigen hin, welche die Polaritatsvorzeichen der ersten und zweiten Abtastsignale und des nächsten ersten Abtastsignals anzeigen, aufnimmt und auf das Auftreten des zweiten Taktsignals und der Anzeigen, die kennzeichnend sind für die dem ersten und zweiten Abtastsignal der betreffenden Speicherzelle entsprechenden Polaritätsvorzeichen , ein erstes Ausgangssignal erzeugt, das kennzeichnend ist für einen ersten Binärziffernwert, wobei die Vergleichs— einrichtung (50,51) auf das Auftreten des zweiten Taktsignals und der gespeicherten Anzeigen hin, die kennzeichnend sind für Abtastsignale ungleichen Polaritätsvorzeichens der betreffenden Speicherzelle, ein zweites Ausgangssignal erzeugt, das kennzeichend ist für einen zweiten Binärziffernwert, und wobei die Vergleichseinrichtung (50,51) auf das Auftreten des dritten Taktsignals und der gespeicherten Anzeigen hin, die kennzeichnend sind für das zweite Abtastsignal und das nächstfolgende erste Abtastsignal entsprechenden Polaritätsvorzeichens, ein Fehlersignal erzeugt.

   13. System zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet,

   a) daß die Fühleinrichtung (24) der wechselnden Polarität der Magnetisierung auf dem Aufzeichnungsmedium (1O) entsprechende differenzierte Wechselstromsignale aufnimmt, die in aufeinanderfolgenden Speicherzellen gespeicherten binären Informationen entsprechen und bei denen ein Wechsel von einer ersten zu einer zweiten Polarität in der ersten und zweiten Hälfte der jeweiligen Speicherzelle zur Darstellung einer ersten Binärziffer und von der zweiten zur ersten Polarität in der ersten und zweiten Hälfte der

   109 850/1698

   jeweiligen Speicherzelle zur Darstellung einer zweiten Binärziffer erfolgt, wobei Polaritätswechsel in der Mitte der jeweiligen Speicherzelle auftreten,

   b) daß mit der Fühleinrichtung (24) ein Taktgenerator (42) verbunden ist, der zur Aufnahme des jeweils differenzierten Signals dient und der auf dieses differenziertes Signal hin erste und zweite Taktsignale erzeugt, wobei die ersten Taktsignale zu Zeitpunkten auftreten, die einer Einviertelposition und einer Dreiviertelposition der jeweiligen Speicherzelle entsprechen, und wobei die zweiten Taktsignale zu Zeitpunkten auftreten, die einer Position innerhalb einer Vierviertelposition der jeweiligen Zelle entsprechen,

   c) daß mit der Kühleinrichtung (24) und dem Taktgenerator (42) eine Detektoreinrichtung (52,53) für die Aufnahme der ersten Taktsignale und des differenzierten Signals verbunden ist, wobei die Detektoreinrichtung (52,53) auf das erste Taktsignal und auf das differenzierte Signal hin ein erstes und

   zweites Abtastsignal erzeugt, das kennzeichnend ist für eine Polarität entsprechend der Polarität des differenzierten Signals an einer Stelle innerhalb der ersten und zweiten Hälfte der jeweiligen Speicherzelle,

   d) daß mit der Detektoreinrichtung (52,53) eine Speichereinrichtung (38) für die Aufnahme der ersten und zweiten Abtastsignale verbunden ist, wobei die Speichereinrichtung (38) auf die ersten und zweiten Abtastsignale hin Anzeigen bezüglich der Polarität

   des jeweiligen ersten und zweiten Abtastsignals speichert, und

   109850/1698

   e) daß mit dem Taktgenerator (42) und der Speichereinrichtung (38) eine Vergleichseinrichtung (50,51) verbunden ist, die das zweite Taktsignal sowie das erste und zweite Abtastsignal aufnimmt, wobei die Vergleichseinrichtung (50,51) auf das Auftreten des zweiten Taktsignals und der den Abtastsignalen entsprechenden gespeicherten Anzeigen der ersten und zweiten Polarität hin ein Ausgangssignal erzeugt, das kennzeichnend ist für einen ersten Binärziffernwert, wobei die Vergleichseinrichtung (50,51) auf das Auftreten des zweiten Taktsignals und der den Abtastsignalen entsprechenden gespeicherten Anzeigen ' der zweiten und ersten Polaritäten hin ein zweites Ausgangssignal erzeugt, das kennzeichnend ist für einen zweiten Binärziffernwert, und wobei die Vergleichseinrichtung (50,51) auf das Auftreten des zweiten Taktsignals und der den Abtastsignalen entsprechenden gespeicherten Anzeigen entsprechender Polarität hin ein Fehlersignal erzeugt.

   109850/1698