DE2106763A1

DE2106763A1 - Dekodierschaltung

Info

Publication number: DE2106763A1
Application number: DE19712106763
Authority: DE
Inventors: Franklin Mass Regitz William M (V St A)
Original assignee: Honeywell Information Systems Italia SpA
Current assignee: Bull HN Information Systems Italia SpA
Priority date: 1970-02-12
Filing date: 1971-02-12
Publication date: 1971-08-26
Also published as: JPS4814618B1; FR2080983B1; GB1327255A; US3653034A; FR2080983A1

Description

,.■ Ecrdehle

2106163

Kein Zeichen: P 1100

Anmelder; Honeywell Information Systems Ine» .200 Smith Street
^faltham, Mass. V. St. A.

Dekodierschaltang

Die Erfindung bezieht sich generell auf Dekodierschaltungen und insbesondere auf mit hoher Geschwindigkeit arbeitende Dekodierschaltungen, die Transistoren verwenden, und zwar vorzugsweise Feldeffekt—Transistoren.

Es gibt bereits eine große Anzahl von Dekodierschaltungen. Diese Dekodierschaltungen erfordern im allgemeinen Eingangssignale sowie das Komplement der Eingangssignale. Die Eigenschaft derartiger Dekodierschaltungen erfordert dabei die Vornahme einer Inversion zum Zwecke der Ableitung der betreffenden Komplementsignale. Eine derartige Inversion verzögert den Betrieb der Schaltung insofern, als eine Dekodieroperation solange nicht beginnen kann, bis ein vorgesehener invertierender Verstärker gearbeitet hat. Mit Aufkommen der Schnellrechner ist diese Verzögerungszeit ziemlich

109835/1491

kritisch geworden. Demgemäß besteht der Wunsch, eine derartige Inversion oder die Forderung nach einem komplementären Eingangssignal zu vermeiden.

Eine Dekodierschaltung der vorstehend betrachteten bekannten Art ist insbesondere in dem Buch "MOSFET in Circuit Design" von Robert H. Crawford, Texas Instruments Electronics Series, McGraw-Hill Book Company, 1967, Seiten 113 und 114 angegeben. Dabei ist eine Matrixanordnung für eine Dekodierschaltung dargestellt, und zwar zur Veranschaulichung der Forderung nach einem Eingangssignal und nach dem Komplement dieses Eingangssignals. Der jeweils geeignete Kode wird in die betreffende Matrixanordnung dadurch eingegeben, daß aktive Schnittstellen der rechtwinkligen Anordnung von Aluminiumstreifen und zwei Diffusionsbereichen entsprechend gewählt werden. Die für die Erzeugung des.komplementären Eingangssignals vorgesehenen Einrichtungen/nicht dargestellt.

Der Erfindung liegt demgemäß die Aufgabe zu Grunde, eine Dekodierschaltung unter Anwendung der MOS-Technologie zu realisieren und durch Vermeidung der Forderung nach Komplementbildung des jeweiligen Eingangssignals die Arbeitsgeschwindigkeit beim Dekodieren zu erhöhen.

Gelöst wird die vorstehend aufgezeigte Aufgabe durch eine Dekodierschaltung erfindungsgemäß dadurch, daß eine Vielzahl von Unterschaltungen vorgesehen ist, daß eine Vielzahl von Eingangsleitungen mit sämtlichen Unterschaltungen verbunden ist, daß eine Vielzahl von Ausgangsleitungen mit unterschiedlichen Unterschaltungen verbunden ist, daß jede Unterschaltung zwei Schaltungsteile aufweist, daß die Unterschaltungen jeweils eine Anzahl von Transistoren

109836/1491

enthalten, daß der erste Schaltungsteil jeder Unterschaltung einen ersten Transistor und der zweite Schaltungsteil der jeweiligen Unterschaltung einen zweiten Transistor enthält, der mit dem ersten Transistor in Reihe geschaltet ist, daß jede der Ausgangsleitungen zwischen den beiden in Reihe geschalteten Transistoren vorgesehen ist, daß die übrigen Transistoren der jeweiligen·Unterschaltung mit zumindest einem Schaltungsteil verbunden sind, daß diejenigen Transistoren, die mit dem ersten Schaltungsteil verbunden sind, in Reihe zu dem ersten Transistor angeordnet sind, während diejenigen Transistoren de:¹ in der jeweiligen Unter schaltung übrigen Transistoren, die mit dem zweiten Schaltungsteil verbunden sind, parallel zu dem zweiten Transistor angeordnet sind, daß die Transistoren unter den Schaltungsteilen ■ in gesonderten Kombinationen verteilt sind und mit ihren Steuerelektroden an die Eingangsleitungen zum Zwecke der Bildung gesonderter Kombinationen für die Dekodierung der auf den Eingangsleitungen auftretenden Informationen angeschlossen sind und daß ein Ausgangssignal jeweils dann erzeugt wird, wenn sämtliche Transistoren der Reihenanordnung in einem ersten Zustand und sämtliche Transistoren der Parallelanordnung in einem zweiten Zustand sind.

Gemäß einer Ausführungsform der Erfindung erfolgt eine Umsetzung eines auf vier Eingangsleitungen auftretenden Binärkodes auf ein Auswahlsignal hin auf irgendeiner Leitung von 16 Ausgangsleitungen. Die Dekodierschaltung verwendet hierzu fünf Grund-Unterschaltungen, deren jede als eine Schaltung mit zumindest einer Transistorreihenanordnung, die zumindest mit einer Transistor-Parallelanordnung verbunden ist, aufgefaßt werden kann, wobei die Verbindung zwischen den beiden Transistoranordnungen eine der Ausgangsleitungen bildet. An dem Ausgang wird dabei ein Auswahlsignal

109835/U91

dann erzeugt, wenn jeder Transistor der Transistor-Reihenanordnung leitend ist und wenn jeder Transistor der Transistor-Parallelanordnung nicht leitend ist.

Eine erste Unterschaltung, die ein erstes Ausgangssignal bzw. NuI1-Ausgangssignal von 16 möglichen Ausgangssignalen liefert, verwendet vier Transistoren in einer Parallelanordnung. Jeder dieser Transistoren eapfängt ein ausgewähltes Bit der auf den Eingangsleitungen auftretenden Bits« Ein Auswahlsignal wird dabei dann erzeugt, wenn sämtliche vier Binäreingänge inaktiv oder in einem zweiten Zustand sind. Die Unterschaltung erzeugt das letzte oder fünfzehnte Ausgangssignal unter Verwendung von einer Reihenanordnung von vier Transistoren, deren jeder so geschaltet ist, daP er ein ausgewähltes Bit der Binäreingangssignale aufzunehmen vermag. Bei dieser Anordnung wird ein Auswahlsignal dann erzeugt, wenn sämtliche Binäreingänge aktiv oder in einem ersten Zustand sind« Zur Erzeugung eines Auswahlsignals auf die Aufnahme einer·Kombination von zwei oder drei jeweils in dem genannten ersten Zustand befindlichen binären EingangsSignalen wird eine Vielzahl von Unterschaltungen verwendet. Diese Unterschaltungen weisen Reihen-Transistoranordnungen und Parallel-Transistoranordnungen in ausgewählter Kombination auf, so daß jeweils ein entsprechendes Ausgangsoder Auswahlsignal von 16 Ausgangs- oder Auswahlsignalen erzeugt wird.

An Hand von Zeichnungen wird die Erfindung nachstehend an einem Ausführungsbeispiel näher erläutert.

Bevor auf das in den Zeichnungen dargestellte Ausführungsbeispiel näher eingegangen vird, sei zuvor bemerkt, daß

109835/U91

nicht beabsichtigt ist, die Erfindung auf bestimmte Arten von Transistoren zu beschränken. In den Zeichnungen sind die einzelnen Schaltungen dabei lediglich mit MOS-Feldeffekttransistoren oder mit eine Silizium-Gate-Elektrode aufweisenden Feldeffekttransistoren dargestellt, die einen p-Kanal aufweisen. Zur Erzielung eines vollkommenen Verständnisses derartiger ,Transistoren sei hier auf das Buch "MOSFET in Circuit Design" hingewiesen. Ferner sei auf den Artikel "Silicon-gate Technology" in der Zeitschrift IEEE Spectrum, Volume 6, Number 10, Oktober 1969, Seiten 23 bis 35, hingewiesen.

Die Eigenschaften derartiger Einrichtungen lassen sich, mit wenigen Worten gesagt, dadurch charakterisieren, daß die Impedanz zwischen einer Senke-Elektrode und einer Quelle-Elektrode durch die Spannung an einer Gate-Elektrode geregelt wird. Die der Gate-Elektrode zugeführte bzw, aufgedrückte Spannung legt dabei den Wert des in dem Transistor fließenden stromes fest. Wenn z.B. die Quelle-Elektrode und die Trägerschicht bzw. das Substrat des Transistors geerdet sind und die Senke- Elektrode ein negatives Potential führt, beginnt ein Strom zwischen der Senke-Elektrode und der Quelle-Elektrode·zu fließen,wenn die Gate- bzw. Tor-Spannung einen negativen Wert überschreitet, der allgemein als Schwellwertspannung bezeichnet wird und der gewöhnlich durch das Symbol V_T bezeichnet wird.

Ein typischer Wert für V„ liegt bei etwa -2 Volt. Als in den Rahmen der vorliegenden Erfindung fallend werden im übrigen auch MOS-Feldeffekttransistoren und Silizium-Feldeffekttransistoren vom n-ranal-Typ angesehen, wozu auch Transistoren des sogenannten Anreicherungstyps und des sogenannten Verarmungstyps gehören.

109835/U91

In der einzigen Figur ist eine bevorzugte Ausführungsform der Dekodierschaltung gemäß der vorliegenden Erfindung dargestellt. Dabei sind 16 Schaltungen vorgesehen, die ein Ausgangssignal auf irgendeine Ausgangsleitung von 16 Ausgangsleitungen X_Q bis X₁₅ erzeugen. Die Eingänge sämtlicher 16 Schaltungen sind an vier Eingangsleitungen X(1), X(2), X(4) und X(8), an eine eine Bezugsspannung oder ein erstes Zeitsteuersignal führende Klemme V-, und an eine eine Bezugsspannung oder ein zweites Zeitsteuersignal führende Klemme V_p angeschlossen. Die erwähnten Eingangsleitungen führen dabei binäre Eingangssignale. Mit Hilfe dieser Schaltungen wird also das Vorhandensein oder Fehlen der verschiedenen Kombinationen der binären Eingangssignale festgestellt oder zur Abgabe eines einzigen Ausgangsignals auf einer Ausgangsleitung entsprechend dem jeweiligen Binärzustand dekodiert.

Die Eingang—sleitungen X(1), X(2), X(4) und X(8) sämtlicher Schaltungen werden von ein und derselben Quelle gespeist, wie z.B. von einem Adressenregister, das in dem Speichersystem eines digitalen Rechners enthalten ist. Die betreffenden Leitungen sind dabei durch nicht näher dargestellte leitungen mit den entsprechenden Eingangsleitungen X(1}, X(2), X(4) und X(8) jeder der 16 Unterschaltungen verbunden. In jeder Schaltung ist die Senke-Elektrode des obersten Transistors in der Reihen-Transistoranordnung mit einem negativen Spannungspol -V_g verbunden, während der unterste Anschluß oder die Quelle-Elektroden der Parallel-Tranastoranordnung das Trägerschicht- bzw. Substrat-Potential, nämlich Erdpotential, führen.

109835/U91

Die Potentiale der Bezugs- bzw. Zeitsteuer-Signalklemmen ν_χ bzw. Vp sind während des Betrieb der Schaltung weitgehend komplementär zueinander. Während des Dekodierzyklus beträgt z.B. bei Ausführung einer Dekodieroperation das an der signalklemme V„ herrschende Potential -20 Volt, während das an der Bezugsklemme V_p herrschende Potential Null Volt beträgt, d.h. durch Erdpotential gebildet ist. Demgegenüber herrscht in dem Fall, da.R kein Dekodierzyklus vorliegt, an der Klemme ν_χ ein Nullpotential, während an der Klemme V_p ein Potential von -20 Volt herrscht.

Die dargestellte Dekodierschaltung weist 16 Ausgänge auf; sie ist aus fünf Grundtypen von Unterschaitungen aufgebaut. Ein erster Typ von Unterschaltung wird dabei zur Erzeugung des Xq- Ausgangssignals herangezogen, während der fünfte Grundtyp von Unterschaltung zur Erzeugung des X-c-Ausgangssignals herangezogen wird. Die Bedingungen für die Erzeugung eines Auswahl- oder Ausgangssignals an den Ausgängen des ersten und fünften Typs von Unterschaltungen bestehen darin, daß sämtliche Eingangsleitungen inaktiv bzw. daß sämtliche Eingangsleitungen aktiv sind. Bei der dargestellten Schaltung seien die Eingangsieitungen zum Zwecke der Erläuterung aktiv, wenn sie ein Potential von -20 Volt führen. Dieser Wert liegt dabei weit unterhalb der Schwellwertspannung V_T, die bei etwa -2 Volt liegt. Im Rahmen der nachstehenden Erläuterung wird dabei angenommen, daß die Eingangsleitungen inaktiv sind, wenn sie Erdpotential bzw. eine Spannung von Null Volt führen.

Die das X_n-AuSgangssignal abgebende Schaltung ist als Unterschaltung 10 bezeichnet, während die das X^,-- Aus gangssignal erzeugende bzw. abgebende Unterschaltung als Unterschaltung 12 bezeichnet ist. jede der Unterschaltungen ist

109835/1491

von gestrichelten Linien umrahmt. Die Unter scha.1 tungen, die ein Avswah1- oder Ausgangssignal an ihrem .Ausgang auf eine Kombination von einem aktiven und drei inaktiven binären Eingangssignalen erzeugen, sind als Unterschaltungen 14, 16, 18 und 20 bezeichnet. Diese Unterschaltungen sind alle von gleichem Aufbau; sie unterscheiden sich lediglich hinsichtlich der binären Eingangsverbindungen. Diejenigen Unterschaltungen, die ein Auswahlsignal an ihrem Ausgang erzeugen, wenn zwei aktive und zwei inaktive binäre Eingangssignale vorhanden sind, sind als Unterschaltungen 22, 24 _r 26, 28, 30 und 32 bezeichnet. Diese Unterschaltungen sind im Aufbau einander gleich; sie unterscheiden sich lediglich hinsichtlih der binären Eingangsverbindungen. Diejenigen Unterschaltungen, die ein Auswahlsignal an ihrem Ausgang erzeugen, wenn drei aktive und ein inaktives binäres Eingangssignal vorhanden sind, sind als Unterschaltungen 34, 36, 38 und 40 bezeichnet. Diese Unterschaltungen sind ebenfalls von gleichem Aufbau; sie unterscheiden sich ebenfalls jeweils lediglich hinsichtlich der binären Eingangsverbindungen. In den Zeichnungen sind dabei sämtliche zuvor erwähnten Anschaltungen der binären Eingangssignale veranschaulicht.

Sämtliche Unterschaltungen mit Ausnahme der Unterschaltungen und 12 sind in der Dekodierschaltung gemäß der Erfindung doppelt vorgesehen. Die Erläuterung des Aufbaus und der Arbeitsweise der Dekodierschaltung wird daher auf fünf Grundtypen von Unterschaltungen beschränkt werden. Die Arbeitsweise derartiger entsprechender Unterschaltungen ist die gleiche; eine Ausnahme besteht lediglich darin, daß die ausgewählten binären Eingangssignale von Unterschaltung zu Unterschaltung unterschiedlich sind und daß die Eingangs-■ leitungen an die einzelnen Unterschaltungen entsprechend dem jeweils zu erzeugenden Auswahlsignal angeschlossen sind.

10983S/U91

In der Unterschaltung 10 ist ein erster Transistor 42 mit seiner Senke-Elektrode, im folgenden auch nur kurz als Senke bezeichnet, an eine negative Speiseklemme -V₀ angeschlossen. Die Tor- bzw. Gate-Elektrode, im folgenden auch nur kurz als Gate bezeichnet, ist an einer Bezugsklemme V_v angeschlossen, und die Quelle-Elektrode, im folgenden auch nur kurz als Quelle bezeichnet, dieses Transistors ist mit den Senken der Transistoren 44, 46, 48, 50 und 52 verbunden. Die zuletzt genannten Transistoren sind dabei parallel angeordnet. Die anderen Enden bzw. die Quellen der in Parallelschaltung vorliegenden Transistoren sind geerdet. Der Transistor 52 liegt mit seinem Gate an einem Bezugspunkt V_pf während die übrigen parallel liegenden Transistoren mit ihren Gate-Elektroden jeweils an eine ausgewählte Eingangsleitung angeschlossen sind, Während des Betriebs in dem Nicht-Dekodier—Zyklus bzw. insbesondere dann, wenn der Bezugspunkt V_v nicht das Potential -20 V führt sondern Erdpotential bzw. eine Spannung von Null Volt, ist der Transistor 42 nicht leitend oder abgeschaltet. Dadurch fließt durch diesen Transistor 42 dann kein Strom. Gleichzeitig führt die Spannungsklemme V_p eine Spannung von -20 Volt, wodurch der Transistor 52 in den leitenden Zustand gelangt. Dadurch wird auf den X -Ausgangsleitungen ein Potential von etwa 0 Volt erzeugt, und zwar dadurch, daß jegliche an einer Streukapazität (nicht dargestellt), die zwischen der Ausgangsleitung und Erde liegt, sich ausbildende Spannung nach Erde abgeleitet wird. Während des Dekodierzyklus sinkt das Potential an der Klemme ν_χ auf -20 Volt ab, wodurch der Transistor 42 in den leitenden Zustand gelangt. Dadurch ist ein diesen Transistor 42 umfassender Stromweg geschaffen. Die Spannungsklemme V_p führt dabei eine Spannung von Null Volt, wodurch der Transistor 52 in den nichtleitenden Zustand gelangt. Ist einer der binären Eingänge aktiv, d.h.

109835/U91

führt er.ein Potential von -20 Volt, so wird der entsprechende Transistor in der Parallelanordnung von Transistoren in den leitenden Zustand übergeführt· Dabei bleibt ein Potential von Null Volt auf der Ausgangsleitung zurück, da die Ausgangskapazität entladen wird. Damit ein Auswahl-Zustand in der unterschaltung 10 auftritt, müssen sämtliche Eingangsleitungen, nämlich die Eingangsleitungen X(1), X(2), X(4) und X(8), inaktiv sein, d.h. ein Potential von Null Volt führen. In diesem Fall bleiben die betreffenden Transistoren der Unterschaltung 10 im nicht leitenden Zustand. Der durch den Transistor 42 fließende Strom lädt dann die Ausgangsstreukapazität auf, wodurch eine negative Spannung von etwa -15 Volt auf der Ausgangsleitung auftritt. Dies zeigt das Auftreten eines Auswahlsignals an. Die auf der Ausgangsleitung auftretende Spannung von -15 Volt wird dabei dadurch erzeugt, daß durch den leitenden Transistor 42 eine entsprechende Absenkung der Speisespannung -V₀ bewirkt wird.

Diejenigen Unterschaltungen, nämlich die Unterschaltungen 14, 16, 18 und 20, die die Ausgangssignale X^, X₂, X. bzw. Xg abgeben, werden nachstehend unter Bezugnahme auf die Unterschaltung 14 erläutert. Mit der Bezugsklemme V„ ist die Gate-Elektrode eines Transistors 54 verbunden, dessen Senke an einen Spannungspol -V_g angeschlossen ist. In Reihe mit dem Transistor 54 liegt ein Transistor 56, und zwar derart, daß die Quelle des Transistors 54 mit der Senke des Transistors 56 verbunden ist. Die Quelle des Transistors 56 ist mit einer Parallelanordnung von noch zu betrachtenden Transistoren verbunden. Die Gate-Elektrode des Transistors 56 ist mit einer ausgewählten Eingangsleitung verbunden, bei der es sich im Falle der Unter schaltung 14 um die Eingangsleitung X(1) handelt,

109835/U91

Die zu der Parallelanordnung von Transistoren gehörenden Transistoren 58, 60, 62 und 64 sind mit ihren Gate-Elektroden an die drei übrigen Eingangsleitungen bzw» an eine Bezugsspannungskle.mme Vp angeschlossen. Die Quellen der betreffenden Transistoren sind geerdet. Während des Nicht-Dekodierzyklus führt der Bezugsspannungspunkt V_v eine Spannung von Null Volt, Dadurch wird der Transistor 54 in den nicht leitenden Zustand übergeführt. Der Spannungspol V_p führt eine Spannung von -20 Volt, wodurch der Transistor 64 in den leitenden Zustand übergeführt wird. Dadurch tritt auf der Ausgangsleitung X1 ein Potential von Null Volt auf, und zwar dadurch, daß jegliche Spannung an der Ausgangsstreukapazität (nicht dargestellt) abgeführt wird. Auch hier zeigt das Potential von Null Volt auf der Ausgangsleitung das Vorliegen eines Nicht-Auswahlzustandes an„ Wenn der Dekodierzyklus eingeleitet wird, wird der Transistor 64 in den nicht leitenden Zustand und der Transistor 54 in den leitenden Zustand übergeführt. Um ein negatives Potential zu erzeugen, das bei etwa -V liegt und das kennzeichnend ist für ein Auswahlsignal in der Unterschaltung 14, muß die Eingangsleitung bzw. die binäre Eingangsleitung X(1) aktiv sein, während die übrigen Eingangsleitungen X(2), X(4) und X(8) inaktiv sein müssen. Wenn dies der Fall ist, ist auch der Transistor 56 leitend, während die Transistoren 58, 60 und 62 nicht leitend sind. Die Spannung -Vg bewirkt unter Berücksichtigung des Spannungsabfalls an den Transistoren 54 und 56 eine Aufladung des Ausgangsstreukapazität und damit die Erzeugung einer negativen Spannung auf der Ausgangsleitung X₁, Wenn eine der Eingangsleitungen X(2), X(4) und x(8) aktiv wäre, würde der entsprechende Transistor leitend sein. Dadurch würde auf der Ausgangsleitung ein Potential von etwa Null Volt erzeugt werden, und zwar unabhängig vom

109835/U91

Zustand der Transistoren 54 und 56. Der Grund hierfür liegt darin, daß der Stromweg zwischen der Klemme -V_Q und Erde im wesentlichen ein Kurzschluß wäre und daß die Spannungsteilerwirkung nicht auftreten würde.

Die Unterschaltung 16 unterscheidet sich von der Unterschaltung 14 darin, daß die Eingangsleitungen X(1) und X(2) miteinander vertauscht sind. Um dabei ein mit dem Potential von -Vq auftretendes Ausgangssignal an der Ausgangsklemme Xp zu erzeugen, muß die Eingangsleitung X(£) «ktiv sein, während die Eingangsleitungen X(1), X(4) und X(8) inaktiv sein müssen. In entsprechender Weise sind in der Unterschaltung 18 die Eingangsleitungen X(2), X(1) und X(8) an die parallel liegenden Transistoren angeschlossen, während die Eingangsleitung X(4) an den Reihen-Transistor angeschlossen -ist. Um ein Ausgangssignal auf der Ausgangsleitung X zu erzeugen, muß die Eingangsleitung X(4) aktiv sein, während die Leitungen X(2), X(1) und X(8) inaktiv sein müssen. In der Unterschaltung 20 sind die Eingangsleitungen X(2), X(4) und X(1) an die parallel liegenden Transistoren angeschlossen, während die Leitung X(8) an den Reihen-Transistor angeschlossen ist. Ein Auswahlsignal tritt dabei auf der Ausgangsleitung Xg auf, wenn die Eingangsleitung X(8) aktiv ist und wenn die Leitungen X(2), X(4) und X(1) inaktiv sind.

Die dritte grundsätzliche Unterschaltung umfaßt die Unterschaltungen 22, 24, 26, 28, 30 und 32. Diese Unterschaltungen gleichen sich weitgehend; eine Ausnahme besteht jedoch hinsichtlich der Eing^igsverbindungen. Die betreffenden Unterschaltungen werden nachstehend unter Bezugnahme auf die dargestellte Unterschaltung 22 näher erläutert. Die Transistoren 66, 68 und 70 sind zwischen der Speisespannungs-

109835/H91

klemme -V_g und den Senken der parallel liegenden Transistoren 72, 74 und 78 in Reihe liegend angeschlossen. Die Gate-Elektroden der Transistoren 66, 68 und 70 sind an der Bezugsspannungsklemme ν_χ bzw. an den Eingangsleitungen X(1), X(2) angeschlossen. Die Gate-Elektroden der parallel liegenden Transistoren sind an die anderen beiden Eingangsleitungen und an die Bezugsspannungsklemme V_p angeschlossen. Die Ausgangsleitung Χ« ist an dem. Verbindungspunkt der Reihen-Transistoranordnung und der Parallel-Transistoranordnung angeschlossen. Während des Nicht-Dekodierzyklus und unabhängig vom Zustand der binären Eingangssignale fließt durch die Reihen-Transistoranordnung kein Strom. Außerdem ist der Transistor 78 leitend, weshalb die Ausgangsspannung auf Null Volt abgeführt wird. Mit übergang auf den Dekodierzyklus wird der Transistor 78 in den nicht leitenden Zustand übergeführt, während der Transistor 66 in den leitenden Zustand gelangen kann, und zwar mit Rücksicht darauf, daß die Spannungsklemme ν_χ nunmehr -20 Volt führt. Ein Stromweg ist dabei jedoch solange nicht vollständig geschlossen, bis die Eingangsleitungen X(1) und X(2) bzw, die auf diesen Eingangsleitungen auftretenden Binärsignale aktiv sind. Der betreffende Stromweg verläuft dann über die Transistoren 66, 68 und 70 sowie über eine Streukapazität (nicht dargestellt), die zwischen der Ausgangsklemme bzw. Ausgangsleitung X„ und Erde vorhanden ist. Die betreffende Streukapazität ist, wie weiter oben im Zusammenhang mit anderen Unterschaltungen erwähnt, kein Teil der betreffenden Schaltung, obwohl sie in der betreffenden Schaltung ausgenutzt wird. Demgemäß wird der durch die betreffende Streukapazität gebildete Kondensator auf ein Potential von etwa -Vg aufgeladen, wenn die übrigen beiden binären Eingangssignale mit Null Volt auftreten und venn selbstverständlich die Bezugsspannungsklemme Vp ein Potential von Null Volt führt, wie dies für

109835/U91

den vorliegenden Pall zutrifft. Damit tritt ein Auswahlsignal' auf der Ausgangsleitung X_ auf· Wenn eines oder beide der binären Eingangssignale auf den Eingangsleitungen X(4) bzw. X(8) aktiv sind, verläuft der Stromweg über den einen Transistor oder über beide Transistoren, wodurch jegliche auf der Streukapazität gespeicherte Spannung abgeführt wird. Dadurch verbleibt das Potential auf der Ausgangsleitung X„ auf Null Volt, wodurch das Vorliegen eines Nicht-Auswahlzustands angezeigt wird.

Durch Verändern der Kombination von Verbindungen der Eingangsleitungen in den übrigen Unterschaltungen dieses Typs werden die geforderten Bedingungen für die Auswahlsignale entsprechend geändert·

Im folgenden sei die vierte Grund-Unterschaltung näher betrachtet, zu der die Unterschaltungen 34» 36, 38 und 40 gehören. Diese Unterschaltungen werden unter Bezugnahme auf die Unterschaltung 34 näher erläutert werden. Die Unterschaltung 34 enthält vier Transistoren 80, 82, 84 und 86, die zwischen der Speisespannungsklemme -V* und der Parallelkombination von Transistoren 88 und 90 in Reihe angeordnet sind· Die Gate-Elektrode des Transistors ist mit der Bezugsspannungsklemme ν_χ verbunden, während die Transistoren 82, 84 und 86 mit ihren Gate-Elektroden an die Eingangsleitungen X(1), X(2) bzw. x(4) angeschlossen sind. Mit der Bezugsspannungsquelle V_p ist die Gate-Elektrode des Transistors 90 verbunden, während mit der übrigen Signaleingangsleitung X(8) die Gate-Elektrode des Transistors 88 verbunden ist. Der Verbindungspunkt zwischen der Reihenkombination von Transistoren und der Parallelkomfcination von Transistoren bildet die Ausgangsleitung X„, Normalerweise führt die Ausgangsleitung X„ ein

109835/U91

Potential von Null Volt. Dies bedeutet, daß während des Nicht-Dekodierzyklus die Bezugsspannungsklei.-.me V, bei einem Potential von Null Volt den Transistor 80 veranlaßt, in den nicht leitenden Zustand zu gelangen, während die Bezugsspannungsklemme V_p dem Transistor 90 ermöglicht, in den leitenden Zustand zu gelangen. Dadurch wird jegliche Spannung von der AusgangsStreukapazität (nicht dargestellt) abgeleitet, und auf der Ausgangsleitung X₇ wird ein Potential von Null Volt erzeugt bzw. ein Nicht-Auswahlzustand angezeigt. Während des Dekodierzyklus vertauschen sich die Zustände der Bezugs spannungskleinnen V„ und V_p , weshalb der Transistor 80 dann in den leitenden Zustand und der Transistor 90 in den nicht leitenden Zustand gelangen kann. Dadurch wird auf der Ausgangsleitung X₇ eine bei -V₀ liegende negative Spannung erzeugt, und zwar dann, wenn die Eingangsleitungen X(1), X(2) und X(4) aktiv und die Eingangsleitung X(8) inaktiv wird. Wie bei den zuvor betrachteten Beispielen würde in dem Fall, daß einer der parallel-geschalteten Transistoren in den leitenden Zustand gelangt oder daß die Eingangsleitung X(8) aktiviert würde, der Transistor 88 in den leitenden Zustand gelangen, wodurch der Stromweg über die Reihenanordnung der Transistoren sowie den Transistor 80 nach Erde hin geschaffen wäre. Dadurch würde jegliche Spannung auf der Ausgangs-Streukapazität abgeleitet werden, so daß auf der Ausgangsleitung ein Fotential von Null Volt auftreten oder zurückbleiben würde. Sollte eine der Eingangsleitungen X(1), X(2) oder X(4) ein Potential von Null Volt führen, so würde jeglicher Stromweg über die Reihenkombination von Transistoren unterbrochen werden. In diesem Fall könnte die Streukapazität nicht auf die Spannung -V₃ aufgeladen werden, weshalb die Ausgangsleitung X₇ ein Potential von Null Volt weiterhin führen würde. Wie aus den obigen Beispielen und

109835/U91

aus den nachstehend noch erläuterten Beispielen ersichtlich sein dürfte, stellt die Bezugsspannungsklemme .V_p in Verbindung mit ihrem zugehörigen Transistor sicher., daß während des Nicht-Dekodierzyklus die Ausgangsstreukapazität über den betreffenden Schaltungsweg entladen wird, wodurch auf der entsprechenden Ausgangsleitung ein Null-Volt-Pegel erzeugt wird.

Nachdem die ersten vier Grund-Unterschaltungen der Dekodierschaltung gemäß der Erfindung erläutert worden sind, wird nachstehend die fünfte und letzte Grund-Unterschaltung näher erläutert, Diese Unterschaltung 12 wird einmal in der Schaltung verwendet; sie erzeugt dabei ein Ausgangssignal, wenn sämtliche binären Eingangssignale aktiv sind. Die Bezugsspannungsklemmen V„ und Vp müssen dabei, wie oben bereits erläutert, die geeigneten Potentiale führen. Die Eingangsleitungen X(1), X(2), X(4) und X(8) sind mit den Gate-Elektroden der Transistoren 92, 94, 96 bzw. 98 verbunden. Diese vier Transistoren sind mit einem Transistor 100 in Reihe geschaltet, dessen Gate-Elektrode mit der Bezugsspannung sklemme V_v verbunden ist. Die Senke des Transistors ist mit der Speisespannungsklemme -V„ verbunden. Das andere Ende dieser Reihenanordnung von Transistoren, nämlich die Quelle des Transistors 98, ist mit der Senke eines Transistors 102 verbunden, dessen Gate-Elektrode an der Bezugsspannungsklemme V_p angeschlossen ist. Es sei darauf hingewiesen, daß der Transistor, in diesem Fall der Transistor 102, bisher in Parallelanordnung mit zumindest einem der übrigen Transistoren geschaltet war, deren Eingängeajeweils ein ausgewähltes Binärsignal zugeführt wurde. Bezüglich der in Parallelanordnung vorgesehenen Transistoren sei somit bemerkt, daß eine solche Parallelanordnung auch die Möglichkeit der Verwendung nur eines Transistors umfaßt. Im

109835/U91

Betrieb beträgt zunächst während des Nicht-Dekodierzyklus die an der Klemme V_p herrschende Spannung -20 Volt, weshalb der Transistor 102 leitend ist. Unabhängig vom Zustand der Transistoren 92,"94, 96 und 98 wird auf der Ausgangsleitung X₁₅ ein Ausgangspotential von Null Volt erzeugt. Wenn die Bezugsspannungsklemme V_p ein Potential von Null Volt führt und wenn die Spannungsklemme V„ ein Potential von -20 Volt während des Dekodierzyklus führt, gelangt der Transistor 102 in den nicht—leitenden Zustand, während der Transistor 100 in den leitenden Zustand gelangen kann. Damit ein Auswahlzustand auftritt, müssen sämtliche binären Eingangssignale aktiv sein, was bedeutet, daß sämtliche Eingangsleitungen aktiviert sein müssen. Dadurch werden die entsprechenden Transistoren in den leitenden Zustand übergeführt, wodurch der Transistor 100 ebenfalls in den leitenden Zustand gelangen kann. Dies hat zur Folge, daß auf der Ausgangsleitung X₁₅ eine bei dem Spannungswert -Vg liegende Ausgangsspannung auftritt. Ist jedoch eines der binären Eingangssignale inaktiv geblieben, so führt die Ausgangsleitung X₁₅ weiterhin ein Ausgangspotential von Null Volt.

Im Vorstehenden sind die fünf Grund-Unterschaltungen der Erfindung erläutert worden. Die Arbeitsweise jeder dieser Unterschaltungen dürfte ersichtlich sein. Die Unterschaltung 18 erzeugt dabei z.B., mit wenigen Worten gesagt, ein Auswahlsignal auf der Ausgangsleitung X₄, wenn die Eingangsleitung X(4) aktiviert ist und wenn die Eingangsleitungen X(1), X(2) und X(8) inaktiviert sind oder jeweils ein Potential von Null Volt führen. Die Unterschaltung 36 erzeugt auf der Ausgangsleitung X₁₁ ein Auswahlsignal, wenn die Eingangsleitungen X(i), X(2) und X(8) aktiviert und wenn die Eingangsleitung X₄ inaktiviert ist. Damit bewirkt

109835/1491

die Kombination derjenigen drei binären Eingangssignale, welche die Dezimalzahl 11 darstellen, die Erzeugung eines Ausgangssignals von 16 AusgangsSignalen auf der Ausgangsleitung X₁-,. Eine weitere Unterschaltung der Unterschaltungen, deren Betriebsweise einzusehen sein dürfte, ist die Unterschaltung 28. Diese Unterschaltung 28 erzeugt ein Auswahlsignal auf der Ausgangsleitung X_g, wenn die Eingangsleitungen X(1) und X(8) aktiviert und wenn die Eingangsleitungen X(2) und X(4) inaktiviert sind.

Es dürfte einzusehen sein, daß die zu Grunde liegende Dekodieranordnung gemäß der Erfindung zwar dazu herangezogen wird, ein binäres Eingangssignal in ein Ausgangssignal von 16 Ausgangssignalen umzusetzen, daß aber die betreffende Anordnung so getroffen sein kann, daß irgendein erster Kode in einen zweiten Kode umgesetzt wird. So sind z.B. die Schaltungen gemäß der Erfindung nicht auf die Anzahl der dargestellten und in Reihe geschalteten Transistoren beschränkt. Vielmehr können zusätzliche Transistoren und damit zusätzliche Eingänge in einer Serienweise entsprechend angeordnet sein. Das gleiche trifft im übrigen auch für die in parallelanordnung vorgesehenen Transistoren vor, zu denen zusätzliche Transistoren hinzugefügt werden können. Die binären Eingangsleitungen bzw. die Eingangsleitungen können dabei so angeordnet sein, daß eine andere Kodeumsetzung bewirkt wird als die betrachtete.Kodeumsetzung. In entsprechender Weise können auch weniger Transistoren für die Dekodierung von weniger Eingangssignalen verwendet werden.

Es dürfte ferner einzusehen sein, daß die Dekodierschaltung mit einer Widerstands-Ausgangslast betrieben werden kann, so daß ein Strom in der jeweils ausgewählten Unterschaltung während des gesamten Dekodierzyklus fließen würde. Eine

109835/1491

derartige Unterschaltung würde auf ihre Auswahl hin nur solange leiten, bis die Ausgangsstreukapazität vollständig aufgeladen ist.

Ein weiteres Merkmal der vorliegenden Erfindung besteht noch darin, daß für den Betrieb der erfindungsgemäßen Schaltung ein geringer Leistungsbedarf vorhanden ist. Während des Nicht-Dekodierzyklus, d.h. wenn die Bezugsspannungsklemme Vy ein Potential von Null Volt führt und wenn die Bezugsspannungsklemme V_p ein Potential von -20 Volt führt, wird z.B. von der Speisespannungsklemme -V- kein strom gezogen, weshalb insgesamt dabei keine Leistung benötigt wird. Während des Dekodierzyklus fließt je nach Binäreingangssignalzustand in vielen Unterschaltungen kein Strom. Wenn. z.B. die Eingangsleitungen Χ(Ί ), X(4) und X(8) aktiviert/und die Eingangsleitung X(2) inaktiviert ist, gibt die Unterschaltung 38 ein Ausgangssignal über die Ausgangsleitung X₁- ab. In dem Fall, daß ein Ausgangssignal auf der Ausgangsleitimg X-» nicht erzeugt wird, fließt auch kein Strom in der Schaltung; eine Ausnahme hiervon bildet jedoch der Fall, daß sämtliche Eingangsleitungen aktiviert sind. Bezugnehmend auf die Unterschaltung 38 sei nochmals bemerkt, daß diese Leistungsersparung z.B. auch so dargestellt werden kann, daß angenommen wird, daß die Eingangsleitungen X(2) und X(1) inaktiviert sind, während die Eingangsleitungen X(4) und X(8) aktiviert sind. Ist die Eingangsleitung X(1) inaktiviert, so wird ihr entsprechender Transistor in den nicht leitenden Zustand übergeführt. Dadurch wird die Reihenschaltung geöffnet, wodurch in der Unterschaltung 38 kein Strom fließt. Die im Zusammenhang mit der Unterschaltung 38 erläuterte Leistungseinsparung wird im übrigen in jeder Grund-Unterschaltung erzielt.

109835/U91

Es dürfte ferner einzusehen sein, daß die Parallelanordnung des Transistors, der auf die an der Bezugsspannungsklemme Vp vorhandene Bezugsspannung anspricht, in der.Dekodierschaltung an sich nicht erforderlich ist, Eine Ausnahme bildet jedoch der Umstand, daß gewährleistet wird, daß die Ausgangsleitung während des Nicht-Dekodierzyklus auf Erdpotential liegt. Die einzige Ausnahme in diesem Zusammenhang, d.h. die einzige Unterschaltung, in der ein derartiger Transistor erforderlich ist, bildet bzw. ist die Unterschaltung 12. Sollte demgegenüber ein Auswahlsignal auf der Ausgangsleitung X auftreten, so wäre kein Abführweg für die Abführung des Auswahlsignals auf Null Volt während des Nicht-Dekodierzyklus vorhanden. Zur Vermeidung der Forderung nach einem Transistor, der auf die an der Bezugsspannungsklemme V_p herrschende Bezugsspannung anspricht, könnte eine zusätzliche Ausführungsform vorgesehen werden. Eine derartige Ausführungsform kann mit jeder der Unterschaltungen realisiert werden; sie würde eine etwas andere Zeitsteuerung erfordern. Im Zusammenhang mit der Unterschaltung 12 sei eine derartige Ausführungsform näher betrachtet. Bei dieser Ausführungsform sind die in der Unterschaltung 12 vorhandenen Transistoren 100 und 102 wegzulassen. Die Bezugsspannungsklemme V„ wäre dann mit der Senke des Transistors 92 verbunden, und während des Nicht-Dekodierzyklus würde jede Eingangsleitung auf ein Potential von -20 Volt zurückgesetzt werden. Während des Nicht-Dekodierzyklus, d.h. dann, wenn die Eingangsleitungen jeweils ein Potential von -20 Volt führen, sind bei dieser Anordnung die Transistoren 92, 94, 96 und 98 leitend. Da die Bezugsspannungsklemme V_y ein Potential von Null Volt führt, tritt auf der Ausgangsleitung X-,- somit ein Potential von Null Volt auf. Es dürfte jedoch einzusehen sein, daß zumindest ein Reihentransistor in jeder Unterschaltung vorhanden sein muß, weshalb in der Unterschaltung 10 der

109835/U91

Transistor 42 verbliebe, während der Transistor 52 weggelassen würde. Die Anschlüsse an die Bezugsspannungsklenune V,, und an die Speisespannungsklemme -V₀ würden dabei jedoch vertauscht werden.

109835/U91

Claims

Patentansprüche

Dekodierschaltung zur Dekodierung von kodiert auftretenden InformationsSignalen, dadurch gekennzeichnet, daß eine Vielzahl von Unterschaltungen (10 bis 40) vorgesehen ist, deren jede mit einer Vielzahl von Eingangsleitungen (X(1) bis X(4)) verbunden ist und an deren jede eine Ausgangsleitung (x_Q bis X-ic) angeschlossen ist, daß jede Unterschaltung aus zwei Schaltungsteilen besteht und eine Anzahl von Transistoren enthält, daß der eine Schaltungsteil jeder Unterschaltung einen ersten Transistor und der andere Schaltungsteil einen zweiten, zu dem ersten Transistor in Reihe liegenden Transistor enthält, daß die Ausgangsleitung der jeweiligen Unterschaltung zwischen den beiden in Reihe geschalteten Transistoren der betreffenden Unterschaltung angeschlossen ist, daß die übrigen Transistoren der jeweiligen Unterschaltung mit zumindest einem der genannten Schaltungsteile in der Weise verbunden sind, daß diejenigen Transistoren, die mit dem jeweiligen ersten Schaltungsteil verbunden sind, in Reihe zu dem jeweiligen ersten Transistor angeordnet sind, während diejenigen Transistoren der übrigen Transistoren in der jeweiligen Unterschaltung, die mit dem jeweiligen zweiten Schaltungsteil verbunden sind, parallel zu dem jeweiligen zweiten Transistor angeordnet sind, daß die Transistoren in den beiden Schaltungsteilen entsprechend gesonderten Kombinationen verteilt sind und mit ihren Steuerelektroden an die Eingangsleitungen angeschlossen sind, und daß ein Ausgangssignal von einer Unterschaltung dann abgegeben wird, wenn jeder Transistor der Transistor-Reihenanordnung in einem ersten Zustand und jeder Transistor der Transistor -Parallelanordnung der betreffenden Unterschaltung in einem zweiten Zustand ist.

109835/1491
2. Dekodierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß bei Dekodierung eines eine Vielzahl von Bits umfassenden Eingangssignals die Anzahl der

Eingangsleitungen jeder Unterschaltung der Anzahl der Bits in dem Eingangssignal entspricht und daß die Gesamtzahl von Transistoren in den Transistor-P.eihenanordnungen und in den Transistor-Parallelanordnungen zumindest der Anzahl von Eingangsleitungen in der jeweiligen Unterschaltung entspricht.
3. Dekodierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß von den in einer bestimmten Reihenfolge zusammengestellten Unterschaltungen die erste Unterschaltung (10) einen Transistor (42) in dem ersten Schaltungsteil und eine Vielzahl von Transistoren (44 bis 52) in der Transistor-Parallelanordnung enthält, daß die in der betreffenden Reihenfolge letzte Unterschaltung (12) eine Vielzahl von Transistoren (98 bis 100) in der Transistor-Reihenanordnungund einen Transistor (102) in dem zweiten Schaltungsteil enthält und daß die übrigen vorgesehenen Unterschaltungen eine Vielzahl von Transistoren in ihren Transistor—Reihenanordnungen und eine Vielzahl von Transistoren in ihren Transistor—

Parallelanordnungen enthalten.
4. Dekodierschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß in dem genannten ersten Zustand die Transistoren in der jeweiligen Transistor-Reihenanordnung leitend sind und daß in dem genannten zweiten Zustand die Transistoren in der jeweiligen Transistor-Parallelanordnung nichtleitend sind.

1 0 9 8 3 S / U 9 1
5· Dekodierschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß durch Abgabe eines ersten Zeitsteuersignals der Zeitpunkt der Decodierung festlegbar ist und daß der erste Schaltungsteil der jeweiligen Unter schaltung einen Zeitsteii.er-Transistor enthält, der auf die Abgabe des ersten Zeitsteuersignals hin in den leitenden Zustand gelangt und damit die Abgabe eines Auswahlsignals von der jeweiligen Unterschaltung ermöglicht.
6. Dekodierschaltung nach Anspruch 5, dadurch gekennzeichnet, daß ein zweites Zeitsteuersignal dann abgegeben wird, wenn das erste Zeitsteuersignal nicht abgegeben wird, und daß der zweite Schaltungsteil der jeweiligen Unterschaltung einen Klemmschaltungs-Transistor enthält, der auf die Abgabe des zweiten Zeitsteuersignals hin in den leitenden Zustand gelangt und das Auftreten eines Auswahlsignals auf der entsprechenden Ausgangsleitung verhindert.
7. Dekodierschaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Transistoren Feldeffekt-Transistoren sind,
8. Dekodierschaltung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß ein erstes Potential an das eine Ende der jeweiligen Transistor-Reihenanordnung und ein zweites Potential an das eine Ende der jeweiligen Transistor-Parallelanordnung liegt, daß die anderen Enden der jeweiligen Transistor-Reihenanordnung und Transistor-Parallelanordnung gemeinsam

mit einer Ausgangsleitung verbunden sind, und daß ein Ausgangssignal von einer Unterschaltung dann

109835/1491

abgegeben wird, wenn jeder Transistor der zugehörigen Transistor-Reihenanordnung leitend und jeder Transistor der zugehörigen Transistor-Parallelanordnung nichtleitend ist.
9. Dekodierschaltung nach Anspruch 8, dadurch gekennzeichnet, daß eine zusätzliche Unterschaltung vorgesehen ist, die eine eine Vielzahl von in Reihe geschalteten Transistoren enthaltende Transistor-Reihenanordnung aufweist, welche mit einem Ende ein Bezugssignal aufnimmt und mit dem anderen Ende an einer Ausgangsleitung angeschlossen ist, und daß die Transistoren dieser Transistor-Reihenanordnung mit Auftreten des Bezugssignals und auf Zuführung entsprechender Informationssignalbate hin in den leitenden Zustand gelangen und damit die Abgabe eines Ausgangssignals auf der zugehörigen Ausgangsleitung bewirken.
10. Dekodierschaltung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß eine erste Unterschaltung (10) einen ersten Reihentransistor (42), der auf ein erstes Zeitsteuersignal (ν_χ) anspricht, und eine Transistor-Parallelanordnung mit einer Vielzahl von parallelgeschalteten Transitoren .(44 bis 52) enthält, deren jeder auf ausgewählte Bits anspricht und die in Reihe zu dem genannten ersten Reihentransistor (42) geschaltet sind, daß eine Vielzahl von zveiten Unterschaltungen (14 bis 40) vorgesehen ist, deren jede einen zweiten Reihentransistor (54), der auf das erste Zeits&ersignal (ν_χ) anspricht, zumindest einen in Reihe mit dem zweiten Reihentransistor (54) geschalteten Transistor (56), der auf ein ausgewähltes Bit anspricht, und eine Transistor-Parallelanordnung mit einer zweiten Vielzahl von parallelgeschalteten

109835/U91

Transistoren (58 bis 64) enthält, deren jeder auf ausgewählte Bits anspricht und die in Reihe zu den in Reihe geschalteten Transistoren (54,56) angeordnet sind, daß eine dritte Unterschaltung (12) vorgesehen ist, die einen dritten Reihentransistor (100), der auf das erste Zeit steuersignal (V.,) anspricht, eine Transistor-Reihenanordnung mit einer dritten Vielzahl von in Reihe geschalteten Transistoren (92 bis 98), die mit dem dritten Reihentransistor (100) in Reihe geschaltet sind und die jeweils aus ausgewählte Bits ansprechen, und einen vierten Parallel-Transistor (102) enthält, der auf ein zweites ZeitSteuersignal (V_p) anspricht und der mit den in Reihe geschalteten Transistoren (92 bis 100) in Reihe liegt, und daß jede Unterschaltung am Verbindungspunkt zwischen zumindest einem ihrer in Reihe geschalteten Transistoren und zumindest einem ihrer parallelgeschalteten Transistoren mit einer Ausgangsleitung verbunden ist.
11. Dekodierschaltung nach Anspruch 10» dadurch gekennzeichnet, daß ein Transistor in der Transistor-Parallelanordnung der jeweiligen Unterschaltung auf das zweite Zeitsteuersignal (V_p) anspricht.

109835/1491

ι Λ *

Leerseite