DE2102897A1 - Verfahren zur gleichzeitigen Dop peldiffusion von leitfahigkeitsbestim menden Storstoffen in ein Halbleiter substrat beim Herstellen von Halblei terbauelementen und integrierten Schal tungen - Google Patents
Verfahren zur gleichzeitigen Dop peldiffusion von leitfahigkeitsbestim menden Storstoffen in ein Halbleiter substrat beim Herstellen von Halblei terbauelementen und integrierten Schal tungenInfo
- Publication number
- DE2102897A1 DE2102897A1 DE19712102897 DE2102897A DE2102897A1 DE 2102897 A1 DE2102897 A1 DE 2102897A1 DE 19712102897 DE19712102897 DE 19712102897 DE 2102897 A DE2102897 A DE 2102897A DE 2102897 A1 DE2102897 A1 DE 2102897A1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- layer
- conductivity
- diffusion
- impurities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/043—Dual dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Formation Of Insulating Films (AREA)
- Weting (AREA)
- Bipolar Transistors (AREA)
Description
21. Januar 1971 Dr. Schie/E
Docket FI 969 COJ U.S. Serial No. 5076
Anmelderin: International Business Machines Corporation, Ärmonk, New York 10504 (V. St. A.)
Vertreter: Patentanwalt Dr.-Ing. Rudolf Schiering, 703 Böblingen/Württ., V/esterwaldweg 4-
Verfahren zur gleichzeitigen Doppeldiffusion von leitfähigkeitsbestimiftenden Störstoffen in ein Halbleiter subs tr at beim
Herstellen von Halbleiterbauelementen und integrierten Schaltungen.
Die Erfindung betrifft die Fabrikation von Halbleiterbauelementen
und integrierten Schaltungen. Die Erfindung bezieht sich insbesondere auf ein Verfahren zum Diffundieren
leitfähigkeitsbestimmender Störstoffe in das Halbleitersubstrat
.
Mit dem Fortschreiten des technischen Fortschritts auf ,dem
Gebiet der Fabrikation von Mikrominiatur-Halbleiterbauelementen und integrierten Schaltungen sind Verfahrenshilfsmittel
und Abkürzungen zur Aussonderung konventioneller Verfahrensstufen unverändert gesuchte
Ein solches begehrtes Hilfsmittel ist ein wirkungsvolles und praktisch gleichzeitiges Doppeldiffusionsverfahren.
Unter der Doppeldiffusion versteht man die Diffusion von mehr als einem leitfähigkeitsbestimmenden Störstoff in einen
Abschnitt eines Halbleitersubstrats. Die Zeit und die
109831/2135
Temperatur für die Diffusion eines ,jeden der rJtörstoffe
sowie die Oberfl "c.-.enkonzei: tr tion und die Diffus !.onsgeschwinäigheider
Stcrstc-ffe bestir: ::.en i£-n uereic:. im Substrat,
in welchen Jeder der Störst :.ffe überwiegt.
Die Leitf "higkeit Jedes Bereiches wird du:-c„. is η "bedeutsamen"
Stcrstcff, 1DZVi. Verunreinigung be ;t:! nmt, welcher
in Jenem Bereich hervortritt.
Die Doppeldiffusion umfaßt gewöhnlich zwei .'itörstoffe, die
zur Bildung eines Paares angrenzender Zonen fährt, v/elcne
durch eine 3-renzschicht getrennt sind. i,ine ■',er bei.en Zonen
ist vor. der zu diffundierenden Gberfl^che v/eiter entfernt
als die andere Zone. Die leitff-'hi-keitsbestimmenden Stcrstoffe
kör-nen vorn ent jegengesetzter. Leitf-"higkeitstyp sein.
In diesem Falle wird ein P-BereicL und ein IT-Bereich gebildet.
Diese beiden Bereiche sind durch einen gleichrichtenden ΡΪΓ-Übergang getrennt.
Die beiden verschiedenen Störstoffe könne-- Jedoch vor. selben
Leitfähigkeitstyp sein.. In einem selchen Fall, wo die
entstehenden Bereiche den gleichen Leitf"iiigkeitstyp haben,
können die Diffusionsparameter so ausgewählt werden, daß die
entstehenden Zonen wesentlich unterschiedliche Störstellenniveaus, zum Beispiel Έ und Ii+ oder P und P+ haben. In diesem
Falle ist die Grenzschicht kein gleichrichtender Übergang, sondern ein Übergang bei den eine wesentliche Minderung
des Störstellenniveaus auftritt.
Bei fast allen Standard-Doppeldiffusionsprozessen wird die Diffusion Jedes der beiden Störstoffe oder Jedes von mehr
als zv;ei Störstoffen nacheinander durchgeführt. So wird zum Beispiel ein erster leitfähigkeitsbestimmender Störstoff in
die Substratoberfläche innerhalb eines Zeit-Temperatur-
109831 /2135
„y.:lu3 e'ndiiJui:-Ie_'t, "I-?r aucrelch -nd bemessen i:t, um Im
cüiöti'it einen gereich von vorgegebener Tiefe zu bilden,
I:. ;·;;;.■?:· ;t-r c-rv.ihnte eröts Lexrf"hi^ieitstyp vorhanden
Bai~r- ;vir: : .rt ~ie erv;"'hn*-e Cber-flV.cLe In den genannten
-üi-elcL e'.a entgegengesetzt leitf'fiiigkeitsbestimnenler 3tcrstcif
πιΐΰ e\:vr selchen .Konzentration und bei einem zusätzlichen
Zeit-Te-.T-cratur-Zyklus In derart ausreichender Bemessur^i"
elndllTundiert, daii uer üeil der erstgenannten Zone,
welcher ier Oberfläche am nächsten liegt, zu einer zweiten.
Zone konvertiert w^rd, welche vom entgegengesetzten Leitfähigkeltstyp
Ist«
Pur die Fabrikation des Halbleiterbauelements wsre es vorteilhaft,
wenn man die Doppeldiffusion gleichzeitig t statt
nacheinander durchführen könnte, womit man eine Einsparung
eines der beiden Zeit—Temperatur—Diffusionszyklen.gewinnen
würde.
Man hat in der Praxis bereits eine Annäherung hierfür dahingehend versucht, daß man einem Dampf die beiden oder mehr
als zwei Störstoffe zugesetzt hat, um eine gleichzeitige Diffusion aller Störstoffe zu gewinnen. Man hatte dieser
Methode große Bedeutung beigemessen, zur Zeit hat sich jedoch gezeigt, daß sie unter anderem wegen der Konzentration
von Kontrollprobleneii kommerziell wenig befriedigt.
Eine andere bekanntgewordene Annäherungsmethode besteht in der Anwendung einer Siliciumoxydsfihieht, welche das Oxyd
eines der beiden Störstoffe, zum Beispiel Phosphorpentoxyd enthält und welche auf die Substratoberfläche aufgetragen
ivlrd. Der zweite Störstoff ist ein Metall, zum Beispiel
Aluminium. Er wird dann in seiner elementaren Form aus dem
Dampfzustand durch die Silieiumoxydschicht in das Substrat
109831/2135
BAD ORIQiNAL
21028
gleichzeitig sit der Diffusion des ersten Storstoffes in
das Substrat e.·.^diffundiert. Die Hauptbesclenkung dieser
bekannten Methode liegt in der relativ niedrigen Geschwindigkeit,
mit der die meisten elementaren Störstcffe die
Oxyds chic lit bis in das Substrat durchsetzen.
Diese Geschwindigkeit ist tatsächlich so niedrig, daß nur
wenige Störstoffe, wie Gallium und Aluminium, die Oxydschiclit
mit einer arbeitsfähigen Geschv/indigkeit durchsetzen
kc-jien. Selbst bei Galliumstörstoffen und Aluminiumstörstoffen
muß jedoch die Oxydschicht so dünn sein, zum Beispiel in der Gr'Ben^rdnun ; von wenijer als 1000 An strοem, daß
das Problem der Verluste des ersten Störstoffs durch Ausdiffusion aus der Oxydschicht in die Umgebung akut wird.
Derart dünne Cxydschichten werden gewöhnlich anodisch aufgetragen, wie aus der amerikanischen Patentschrift 3 303 070
bekanntgeworden ist.
Die der Erfindung zugrunde liegende Aufgabe besteht danach
darin, eine praktische Llethcde ein-ir gleichzeitigen Doppeldiffusion
anzugeben.
Ein weiteres Ziel der Erfindung ist die Schaffung eines Verfahrens
zum gleichzeitigen Diffundieren einer Anzahl von Stcrstoffen in ein Halbleitersubstrat.
Ein anderes Ziel der Erfindung ist die Schaffung eines Verfahrens
zum Diffundieren ein-r Anzahl von leitf^higkeitsbestimmenden
Störstoffen in ein Halbleitersubstrat unter Bedingungen, welche leicht kontrollierbar sind.
Koch ein anderes Ziel, welches der Erfindung zugrunde liegt, ist die Schaffung einer neuen Halbleiterstruktur, welche für
ein Doppeldiffusionsverfahren nach der Erfindung verwertbar
— 5 —
109831/2135
;,«.>; BADORiGINAL
;,«.>; BADORiGINAL
Die Erfindung liefert ein Verfahren zum gleichzeitigen Diffimdieren
einer Anzahl von leitf'.'higkeitsbestimmenden Störstoffen
in ein Halbleitersubstrat zwecks Bildung einer Anzahl von Bereichen oder Zonen in Substrat. Diese Methode
enthält zuerst die Bildung einer Siiiciumoxydschicht und
der Oxyde einer Anzahl von Störstoffen auf der Substratoberfläche, wobei die ätörstoffe entsprechend die Leitfähigkeit
der Zonen im Substrat bestimmen.
Dann wird das beschichtete Substrat in einem Zeit-Temperatur-Zyklus
ausreichend erhitzt, so daß die leitfähigkeitsbestimmenden
Stcrstoffe aus der Schicht in das Substrat diffundiaren. Da der Zeit-Temperatur-Zyklus, welchem jeder
der Störstoffe ausgesetzt wird, für alle Störstoffe derselbe ist, wird das Überwiegen von Störstoffen in den Substratzonen
hauptsächlich durch die Konzentration an Störstoffen
und durch die DiffusionsGeschwindigkeiten der entsprechenden
Störstcffe bestimmt sein. Infolge der gleichzeitigen Diffusion wird das Halbleitersubstrat eine Anzahl
angrenzender Zonen verschiedener Leitfähigkeit erhalten»
Die jeweilige Leitfähigkeit ist durch das Überwiegen eines der genannten Störstoffe in jeder der erwähnten Zonen bestimmt.
Die Aufeinanderfolge der erwähnten Zonen hinsichtlich des Abstandes von der Substratoberfläche ist durch
die Konzentration und durch, die Diffusionsgeschwindigkeiten der entsprechenden Störstoffe gegeben.
Die Siiiciumoxydschicht kann aus einer einzelnen Schicht bestehen,
welche die Anzahl der verschiedenen Störstoffoxyde
enthält. Sie kann auch eine Anzahl von Schichten aufweisen» von denen bei mindestens zwei Schichten der3eitfähigkeitsbestimmende
Gehalt undereinander verschieden ist.
Wegen der größeren Diffundierbarkeit der Störstoffoxyde im
109831/2135 βΑΛ ■ ■
BAD OfTiQiNAU
-O-
Vergleich zu den elementaren StörstcTfen in Siiiciumoxydschichten,
können im brande g-inommen axe Oxyde aller· konventionellen
Stcrstci'fe verwendet werden und zv.ur ohne !Rücksicht
darauf, ob die Schicht eine £inzelschicr.t; cd or eine
Mehrlagensci.icht ist.
'Jährend der Diifusionsverfahrensstufe diffundieren die
Soörsroffe, v/elche in Fon ihrer entsprechenden Cxyde in
der Siliciumschicht vorliegen, durch die Schiene als Oxyde.
Zusammenfassend besteht die Erfindung in föl enden i.".aß_
nahmen: Sine gleichzeitige Dcr^.eldiffusionsicethc ^e, bei der
eine Schicht, welche ein Siliciumoxid und die Oxyde einer
Anzahl von lei-cföhigkeitsbestimmenden Störstoffe-r. verschiedener
Diffusionsfähigkeiten enthalt, auf der Oberfläche eines
Ealbieitersubstrates bei einer Temperatur gebildet wird,
bei welcher im wesen-eiiehen keine Diffusio : von Scörstoffen
in das Substrat stattfindet. I-as C"hs--_u.fc wi.d da;ui erhitzt,
so daß die Scörstoffe gleichzeitig in das Substrat diffundieren, um eine Anzahl anstoßender Bereiche im Substrat zu
bilden, welche durch Grenzflächen (junctions) getrennt sindo
Die Aufeinanderfolge der Bereiche hinsichtlich der Distanz zur Substratoberfläche 7/ird durch die leitf"higkeitsbeträge
der ausgewählten leitfähigkeitsbesti:rjnenden Störstoffe gesteuert.
Die Schicht kann eine Einlagenschicht oder eine Mehrlagenschicht sein. Im Falle der ilehrlagenschicht müssen
in wenigstens zwei Lagen verschiedene leitfähigkeitsbestimmende Störstoffe enthalten sein.
Die Erfindung sei nachstehend an Hand der schematischen Zeichnungen für vorteilhafte, bevorzugte Ausführungsformen
näher erläutert.
Fig. 1 zeigt in graphischer Darstellung den Zusammenhang der Störstellenvertellungsprofile im Halbleitersub-
109831/2135
BAD ORiGiNAL
sι.rat : ei einen. Paar verschieden leitfi-higkeitsbesti
Eendor Stcrstoffe.
Fi=r. 2 1st ein Verfahrens ablauf plan. Der Halbleiterkörper
ist isi Querschnitt gezeigt. Der Verfahrens ablauf plan
enthalt die Verfahrensstufen für zwei Ausflhrungsiorr.cn
des Verfaürens nach der Erfindung«
Fi.:. 3 seifrt für ei:_en im diagonalen Querschnitt dargestellten
Halbleiterkörper die einzelnen Verfahrensschritte 1 bis 5 näc:. einer weiteren AusführunGtsform des Verfahrens
nach der Erfindung.
In der Ξ1 -■. 2 ist in der ersten Stufe (Schritt 1) des Ablaufplanes
ein Halbleiterplätücheii von H-Leitungstyp dargestellt.
Dieses Plättchen hat einen rei-tiv hohen spezifischen
Widerstand in der Größe von IC Chm cm sowie eine Dicke
von etwa O,1770 wm bis 0,5810 mm und wird als Ausgangssubstrat
10 benutzt.
Das Substrat 10 -besteht vorzugsweise aus monokristallinem
Silicium und ist in der üblichen Weise, zum Beispiel durch Kristallziehen aus einer Schmelze, hergestellt, wobei dieser
Schmelze die verlangten Störstoffe in der gewünschten Konzentration zugesetzt sind. Nach de^- Ziehen wird der Kristall
in eine Anzahl von Plättchen aufgeschnitten. Es können bei der Erfindung auch andere Halbleitersubstrate, zum
Beispiel aus Germanium, zur Anwendung kommen. Dieses Substrat kann auch eine epitaktisch auf einer anderen Oberfläche
gewachsene Schicht aus Halbleitermaterial sein.
Für die Zwecke der Erfindungsbeschreibung ist auf eine Halbleiterkonfiguration Bezug genommen worden, bei welcher
ein Halbleiterbereich vom N-Typ als Substrat verwendet ist
und bei der die aufeinanderfolgenden Bereiche der Struktur
109831/2135 " 8 "
;>--'q- BAD OfH&NAl.
in den in den ZeicLnun en gezeigten- LeitfäMgkeitstypen
gebildet sind. Es ist Jedoch klsx, daß das Substrat und
die anderen Bereiche nach den Zeichnungen auch von umgekehrten
Leitfähigkeitstypen als in der Zeichnung dargestellt,
sein können.
Auf einer Oberfläche des Substrats 10 ist eine Schicht 11
aus einem Sillciumoxyd-Isoliermaterial, zum Beispiel SiIiciumdioxyd
aufgetragen, die mit den Oxyden von mindestens zwei verschiedenen leitfähigkeitsbestimmenden Störstoffen
dotiert ist. Die Oxyde in der Schicht können Oxyde der konventionellen Störstoffe aus der Gruppe III (P Typ bildende
Störstoffe)oder aus der Gruppe V (N Typ bildende Störstoffe), zum Beispiel die Elemente Bor, Aluminium, Gallium, Indium,
Phosphor, Arsen und Antimon, sein.
Die dotierte Oxydschicht 11 ist vorzugsweise nach irgendeiner an sich bekannten Methode hergestellt, bei welcher
ein Siliciumoxyd bei Temperaturen dargestellt wird, welche unter jenen Temperaturen liegen, bei denen die Störstoffe
aus der Cxydschicht in das Halbleitersubstrat diffundieren.
Aus Gründen der Illustration wird nachstehend ein Verfahren
beschrieben, in welchem Bor als Störstoff vom P-Typ und Arsen als Störstoff vom N-Typ verwendet wird. Durch pyrolythischen
Niederschlag wird eine mit den Oxyden des Bors (B2Ox) und des Arsens (As2O,) dotierte Siliciumdioxydschicht
gebildet. Das Niederschlagsverfahren für die dotierten Oxyde
kann im wesentlichen dasselbe sein, wie es in der amerikanischen Patentschrift 3 200 019, insbesondere Fig. 1 und insbesondere
an Hand der Beispiele 1 und 2, sowie in der Zeitschrift ECA Review, September 1965, Seiten 357 bis 368, insbesondere
Seiten 359 bis 361, beschrieben ist, ausgenommen in jenen meisten Fällen, wo mehrere Dotierungsmittel im
Äthylsilikat aufgelöst sind. ^0 ofWGINAL
— 9 — 109831/2135
Eine sehr geeignete Methode zur Bildung einer mit den Oxyden des Bors und des Arsens dotierten Siliciumdioxydsehicht
ist die im Journal of the Electrochemical Society, Mai 1969, auf den Seiten 645 bis 648 beschriebene pyrolythische
Niederscb-lagsmethode. Das vorliegende Verfahren kann
im wesentlichen identisch sein mit der Ausnahme, daß zusätzlich zum Sprudeln durch das Tetraäthylorthosilikat und
Tripropylborat auch das Argonträgergas durch Triäthylarsenit gesprudelt und die drei entstehenden Dämpfe gemischt werden.
Die Mischung wird über das Siliciumsubstrat geleitet, welches
auf einer Temperatur von etwa 690°C gehalten wird, damit sich eine Siliciumdioxydschicht von etwa 5000 Angstroem Dicke
und mit B2O^ und As2O3, dotiert niederschlagen kann. Die
Dämpfe sind in solchen Propo rtionen gemischt, daß die Schicht 11 folgende Zusammensetzung erhält:
B2°3 " 8 Mo1 ^
As2O5 - 15 bis 20 %
As2O5 - 15 bis 20 %
SiO2 - 72 bis 77 Mol %o
Wenn an Stelle des Argons ein Trägergas verwendet wird, welches
eine Mischung aus Sauerstoff und Argon ist, dann kann ^
die Hiederschlagstestperatur bei der Bildung von etwa 700°C
bis 450oG erniedrigt werden.
Die Schicht 11 kann alternativ, wie in der Stufe A dargestellt, in zwei Schritten gebildet werden. Zuerst wird die
Schicht HB, die aus mit B2O^ dotiertem Siliciumdioxyd besteht,
durch die oben erwähnte Methode unter Verwendung einer Kombination nur aus den Dämpfen von Tripropylborat und
Tetraäthylorthosilikat pyrolythisch niedergeschlagen.
Dann wird die entweder nach Schritt 1 oder IA beschichtete
Struktur im 2. Verfahrensschritt bei einer Temperatur von
■ ' ■ - 10 -
109831/2135 «DOMOHML
- ίο -
105O0C zwei bis vier Stunden lang erhitzt, damit aas Arsen
und das Bor in das Halbleitersubstrat 10 eindiffundieren und damit die N Zune 13, in welcher das Arsen der überwiegende
Störstoff ist, und die P Zone 12, in welcner das Bor der vorherrschende Störstoff ist, bilden.
Die Schicht 11 wird entfernt, um die komplette Struktur des 2. Verfahrensschrittes zu bekommen. Die Struktur nach Schritt
2 in Fig. 2 weist ein Störstellenverteilun^sprofil auf, das etwa dem in Fig. 1 gezeigten entspricht. Das Arsen mit seiner
kleineren Diffusionsgeschwindigkeit im Siliciumsubstrat hat eine Anfangskonzentration C , die an der Oberfläche etwa
21 5
2· 10 Atome pro cnr beträgt, und ein Profil 14. Dagegen hat
19 das Bor eine Anfansrskonzentration C von etwa 6· 10 Atomen
pro cm und eine größere Diffusionsgeschwindigkeit, die zu einem Profil 15 nach Fig. 1 führt.
Zwischen der Oberfläche und dem Pegel 16 im Halbleitersubstrat wird daher das Arsen der vorherrschende Störstoff und
die Zone vom N Leitfähigkeitstyp sein, wie in Fig. 2 als Zone 15 gezeigt ist.
Unter dem Höhenpegel 16 herrscht das Bor als Störstoff vor, so daß eine Zone 12 vom P Leitfähigkeitstyp entsteht, liach
Fig. 2 bildet die Niveaulinie 16 den Pfi-Ücergang.
Fach dem Pegel 17 fällt die Konzentration des Borstörstoffes unter den Wert 10 bis 10 ' Atome pro cm . Dies ist der
konstante Störstoffpegel des Substrats 10 vom ii-Typ. Unter
dem Pegel 17, der in Fig. 2 als PN-Übergang dargestellt ist, behält das Substrat 10 seinen ursprünglichen N-Leitfähigkeitstyp
bei.
Die Schicht 10 wird durch andere Methoden, zum Beispiel wie die handelsüblichen "paint-on" Filme, hergestel.11» Diese
109831/2135 -H-
Filme sind Schichten aus Siliciumdioxid und einem Verunr.;'nigungsoxyd,
zum Beispiel 3pO , in einem geeigneten
leichtflüchtigen Lösungsmittel. Die Beschichtung wird gewchr.lic;.
: ei Ziismertenpratur gemacht. Das Lösungsmittel
wira verdanpft, so daß eine Sehi^r.t aus SLliciumdioxyd
übrif-tlelbt, .'/eiche das Verunreinigungsoxyd aufweist. Die
"paint-on"-Schichtzusa: jaensetsung kann so modifiziert werden,
daß eine Anzahl von verschiedenen Verunreinigungsoxyden eingeschlossen wird. Es kann auch eine erste "painton"-8chicht
aufgetragen werden, welche ein Verunreinigungsoxyd enthält. Dann wira anschließend eine zweite "paint-onwoci.icht
aufgetragen, welche eine unterschiedliche Verunreinigung
enthält.
Die dotierte Schicht kann auch anodisch abgelagert sein, wie in der Veröffentlichung "Anodic Oxide Films for Device
Fabrication Silicon" von P.F. Schmidt und anderen im Journal of the Electrochemical Society, Juni 1964- auf den Seiten
682 bis 688 und auch in dem Aufsatz von A.E» Owen und P.F.
Schmidt in aer Zeitschrift Journal of the Electrochemical Society, Mai 1968 auf den Seiten 5^8 bis 553 beschrieben
ist.
Da die Schichten beim anodischen Abscheiden auf Dicken in
der Größenordnung bis zu 1000 Angstroem begrenzt sind, wird vorzugsweise eine undotierte Silieiumoxydschicht auf die
Schicht gemäß der zuletzt genannten Publikation aufgetragen., um einen Verlust an Dotierungsstoffen aus der Oxydschicht
durch Ausdiffusion in die Umgebung zu vermeiden.
Die dotierten Siliciumoxydschichten können auch durch Reaktion
von Sauerstoff mit einer Mischung aus Silan (SIEL·) und
einer Anzahl von Hydriden der verschiedenen Störstoffe gebildet werden. Das Silan wird in Siliciumdioxyd und die
Hydride in die Oxyde der Störstoffe umgewandelt. Dieses
109831/2135 ~12~
BAD
Verfahren ist in der Zeitschrift RCA Review, Dezember 1968,
Seiten 5^9 "bis 556 für die Herstellung dotierten Siliciumdioxyds
beschrieben. Bei der Bildung dotierter Siliciumdioxydschichten verwendet das Verfahren nach der Erfindung
Hydride einer Anzahl von Störstoffen.
Wo eine Anzahl von Siliciumoxydschichten verwendet wird,
brauchen nicht alle Schichten das Dotierungsmittel zu enthalten. So kann zum Beispiel, wie oben beschrieben, eine
undotierte Siliciumoxydschicht über den dotierten Schichten benutzt werden, um ein Ausdiffundieren in die Umgebung zu
verhindern.
Auch kann erfindungsgemäß eine undo^tierte Schicht zwischen
den dotierten Schichten und dem Substrat oder zwischen zwei dotierten Schichten als Zusatzmittel zur Kontrolle der Diffusion
in das Substrat vorgesehen werden. Auf diese Weise ist es möglich, die Diffusionsgeschwindigkeit von einem
oder von mehreren Störstoffoxyden in der Oxydschicht als eine Zusatzkontrolle bei der Bildung diffundierter Bereiche
im Substrat zu verwenden.
In diesem Falle zeigt sich, daß, derweil elementares Bor eine größere Diffusionsgeschwindigkeit hat als elementares
Arsen im Siliciumsubstrat, das Boroxyd eine kleinere Diffusionsgeschwindigkeit hat als Arsenoxyd in einer Siliciumdioxydschicht.
Ein solcher Übergang in den Diffusionsgeschwindigkeiten an der Grenzfläche des Oxyds zum Halbleiter
kann ein vorteilhaftes Hilfsmittel bei der Herstellung spezifischer diffundierter Strukturen sein.
Beim Herstellen von spezifischen Vorrichtungen bei integrierten Schaltungen kann es vorteilhaft sein, die gleichzeitige
Diffusion einer Anzahl von Störstoffen in einen Teil eines Halbleitersubstrats laufend mit der Diffusion eines anderen
109831/2135 - 15 -
Störstoffs in einen anderen Teil des Substrats durchzuführen.
Eine solche Ausführungsform der Erfindung ist in
Fig. 3 schematisch gezeigt. In der amerikanischen Patentanmeldung
vom 18. V. 1967 mit der Serialnummer 369 478 ist
von Barson ein Verfahren zum Herstellen von Hochfrequenztransistoren "beschrieben. Es handelt sich dabei insbesondere
um eine Methode zum Herstellen einer Planartransistorstruktur,
bei der der eigenleitende oder aktive Teil der Basis eine relativ schmale Breite und einen hohen spezifischen
Widerstand hat, während die Extrinsic teile der £ Basis, zu welchen Ohmsche Kontakte hergestellt sind, eine
dickere Breite und einen geringeren spezifischen Widerstand besitzen.
Das Verfahren nach Fig. 3 zeigt, wie die Methode nach der
Erfindung verwendet werden kann, um solch eine Transistorstruktur in einem einzigen Zeit-Temperatur-Zyklus zu fabrizieren.
Beim 1. Verfahrensschritt wird als Ausgangssubstrat 20 ein
Siliciumplattchen vom N-Typ benutzt, welches einen spezifischen
Widerstand in der Größenordnung von 10 Olim cm und eine Dicke von etwa 0,1778 mm bis 0,3810 mm aufweist. Auf ™
der Oberfläche des Substrats 20 wird nach irgendeiner der üblichen Methoden eine undotierte Silieiumdioxyd-Isolierschicht
21 gebildet.
Da im vorliegenden Falle das Substrat 20 aus Silicium besteht, kann die Isolierschicht 21 durch thermische Oxydation
des Substrats hergestellt werden. Unter Verwendung der Standard-Photodeckschicht und der bekannten Säureätzmethoden
wird dann im 2. Verfahrensschritt eine Öffnung 22 in die undotierte Siliciumdioxydschicht 21 gemacht. Die Öffnung
hat dieselben seitlichen Abmessungen wie die im Substrat anschließend zu bildende Basiszone.
BAD ORIGINAL ~ 14 109831/2135
- IA -
Unter Verwendung irgendeiner der ολβη bicc'riebe-'.en iiiederschlagsmetho;eii
wird dann aie Schicht 2$ über der Struktur
gebildet. Sie enthält mit BpO5. dotiertes Siliciumdioxyd.
Die Isolations-Siliciumdioxydschicht 21 sollt-e eine ausreichende
Dicke haben, um während des beim nächsten Verfahrensschritt
verwendeten Zeit-Temperatur-Zyklus eine Diffusion von BpO^ aus der Schicht 23 durch die Schicht 21 zum
Substrat 20 zu verhindern.
Unter Anwendung konventioneller iitzmetho^en wiiqfim dritten
Verfahrensschritt ein Locii 24- durch die Schicht; 22 geätzt.
Das Loch 24 hat die seitlichen Abmessungen der ei anleitenden
Basiszone und der im Substrat nachfolgend zu bildenden Emitterzone. Der Abschnitt 25 der mit BpO^ dotierten Oxydschicht
bleibt in Kon.akt mit dem Siliciumsutstrat 20. Der
Abschnitt 25, weicher die seitlichen Abmessungen der im
Substrat zu bildenden Extrinsic-Basiszone hac, wirkt f"ir diesen Bereich während des nachfolgend durchgeführten Diffusions-Yerfahrensschrittes
als Dotierungsquelle.
Im vierten Verfahrensschritt wird durch eine der vorstehend
beschriebenen Methoden die Schicht 26 aus Siliciumdioxyd, das mit BqO^ und AsqO^ dotiert ist, aufgetragen. In dieser
Verfahrensstufe sind in Kontakt mit dem Substrat die Dotierungsquellen zur Bildung des Transistors notwendig.
Im fünften Verfahrensschritt wird die Struktur einem Zeit-Temperatur-Zyklus
bei 10500C etwa zwei bis vier Stunden lang
zur Herstellung der Transistorstruktur ausgesetzt. Wie oben erörtert, hat das in das Substrat zu diffundierende Bor im
Silicium eine größere Diffusionsgeschwindigkeit als das Arsen. Die KonzentrationevOn As2O, und BpO^ in der Oxydschicht
werden deshalb so ausgewählt, daß die gleichzeitige Doppeldiffusion
aus der Oxydschicht 26 zu einer Emitterzone 27 führt, in welcher die Arsenstörstoffe vorherrschen, und eine
10983 1/2135
- 15 IηtrInsic-Bas:szone
28 ergibt, in welcher das Bor dominiert·
Zusätzlich, muß die ILonzentration aes B^CU im Abschnitt 25
der Oxydschicht 2$ ausreichend größer sein als die Konzentration
:es B-O2 in der Schicht 26, so dab eine dickere
und starker P dotxürte Extrinsic-Basiszone 29 zu Stande
kommt.
- 16 -109831/2135
Claims (1)
- Pat e nt ansp rü c he1.) Verfahren zur gleichzeitigen Doppeldiffusion von leitfähigkeitsbestimmenden Störstoi'fen in ein Halbleitersubstrat beim Herstellen von Halbleiterbauelementen und integrierten Schaltungen, dadurch gekennzeichnet, daß auf der Oberfläche des Substrats (10, 20) eine Schicht (11) gebildet wird, welche Siliciumoxyd und Oxyde unterschiedlicher leitfähigkeitsbestimmender Störstoffe enthält, wobei die Diffusionsgeschwindigkeiten dieser Stcrstoffe im Substrat verschieden sind, daß das so beschichtete Halbleitersubstrat (10, 20) derart erhitzt wird, daß unterschiedliche, leitfahigkeitsbestimmende Störstoffe gleichzeitig in das Substrat (10, 20) eindiffundieren, wobei eine Anzahl aneinanderstoßender Bereiche verschiedener Leitfähigkeit gebildet wird, deren Leitfähigkeitstyp durch das überwiegen eines der erwähnten Störstoffe in jedem Bereich bestimmt ist und daß die Aufeinanderfolge dieser Bereiche in Bezug auf den Abstand zur Substratoberfläche mindestens teilweise durch die Diffusionsgeschwindigkeiten der entsprechenden, ieitfähigkeitsbestimmenden Stcrstoffe kontrollierbar ist.2.) Verfahren nach Anspruch. 1, dadurch gekennzeichnet, daß das Halbleitersubstrat aus Silicium besteht.3.) Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß Siliciumdioxyd als Siliciumoxyd verwendet wird.4.) Verfahren nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die auf der Oberfläche des Substrats (10, 20) gebildete Schicht (11, 21) eine Mehrlagenschicht ist.- 17 109 8 31/21352102397 - ι? -5.) Verfahren nach. Anspruch 4, dadurch yekann.30ieh.r13b, daß eine -;;u3H/t3liche Schicht das Oxyd oiriea zweiten leitfähi^keitsbeatiniiaenien Stürstoffo enthäLb und auf der ersben Schicht gebildet wird, wobei die DLffusionsgeschwindigkelben der Störstoffe der bei Lan Schichten im Halbleitersubstrat verschieden sind.6.) Verfahren nach Anspruch 5, dadurch ekennzeLch.net, dato Störstoffe in verschiedenen Schichtlagen bzw. verschiedenen Schichten vom enbgegengesetisben LeLbfähLgkeitsüyp ™ sind.7») Verfahren nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die bei der Bildung der Scnicht (Ll, 21) verwendete Temperatur so niedrig gehaLfcen ist, daß im wesentlichen iceine Diffusion leifcfähigkeibsbestimmender Störsboffe während der Schichtbildung auftreben kann.8.) Verfahren nach den Ansprüchen L bis 7> dadurch gekennzeichnet, daß Oxyde der Schicht (11, 21) durch eine Reaktion zu Störstoffen konvertiert werden, we Lohe an der G-renz fläche' des Substrats mit der Störstof fquelienschicht m stattfindet.9.) Verfahren nach den Ansprächen 1 bis 8, dadurch gekennzeichnet, daß eine Anfangsschicht eLnen Teil der Substratoberfläche "bedeckb und eine andere Schicht auf einem anderen Teil der genannten Oberfläche gebildeb wird, welche das Siliciumoxid und das Oxyd eines einzeLnen Leibfähigkeicsbildenden Störstoffs enthält und daß der einzelne Störstoff in den Teil des Sucstrates unter der genannten anderen Schicht gleichzeitig mit der Diffusion der Mehrzahl der leibfähigkeibsbesbLmmenden Störstoffe in den TeiL des Substrates unter der Anfangsschichb diffundiert wird.BAD ORIGINAL- 18 -10983 1/2 1352102337LG.) 'in·:'a.'..:.£:- u^zL ieu Ans.r ^i-. 1 eis c*s ialureh ge-Loiriiit, o.a.. :ie ~1 ^irLumox./doc .1:;:ι£ (11, 21) einemic B;)C;. uri.i a:;;G:. iovi/rte viii:. ^umiioxjdscJ.:ht ist.11. j Verfuhren η ich Ans_ :·ΐ.;:. IC, a^ rax. Tekonna ε icb.net, ciH.» .ie "j:'-iic-iumd.iox7'lüchl"hu f" Lrer.de Zusai.aenöe-sung hat: E:,O, ml ζ - :;oL ,, Aa^O7 mi: 15 bic 20 LIoI J,O und 3iO2 nit;12,) Vzi . fairer. n\oL :ieu Jlnspr jh-.r. LO ur.i 12, ciija^rch. ^eker.nzeic η't, dr.-, die aus SiOp, 3p^3 un^ ^P^-i ^^3ΪβηΘη^6 hD lur-cr. p./rolytiscr.en l.ie ierscrlag gebildet wird.BAD ORIGINAL109831/2135Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US507670A | 1970-01-22 | 1970-01-22 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2102897A1 true DE2102897A1 (de) | 1971-07-29 |
Family
ID=21714049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19712102897 Pending DE2102897A1 (de) | 1970-01-22 | 1971-01-22 | Verfahren zur gleichzeitigen Dop peldiffusion von leitfahigkeitsbestim menden Storstoffen in ein Halbleiter substrat beim Herstellen von Halblei terbauelementen und integrierten Schal tungen |
Country Status (5)
Country | Link |
---|---|
US (1) | US3748198A (de) |
JP (1) | JPS4945188B1 (de) |
DE (1) | DE2102897A1 (de) |
FR (1) | FR2077264B1 (de) |
GB (1) | GB1326522A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10018371A1 (de) * | 2000-04-13 | 2001-10-25 | Infineon Technologies Ag | Verfahren zum Herstellen eines Halbleitersubstrats |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2186734A1 (en) * | 1972-05-29 | 1974-01-11 | Radiotechnique Compelec | Microwave semiconductor component production - by simultaneous multiple diffusion from doped insulation films |
IT993637B (it) * | 1972-10-16 | 1975-09-30 | Rca Corp | Metodo per la fabbricazione di dispositivi semiconduttori del tipo a doppia giunzione |
US3867204A (en) * | 1973-03-19 | 1975-02-18 | Motorola Inc | Manufacture of semiconductor devices |
US4099997A (en) * | 1976-06-21 | 1978-07-11 | Rca Corporation | Method of fabricating a semiconductor device |
JPS543479A (en) * | 1977-06-09 | 1979-01-11 | Toshiba Corp | Semiconductor device and its manufacture |
US5118631A (en) * | 1981-07-10 | 1992-06-02 | Loral Fairchild Corporation | Self-aligned antiblooming structure for charge-coupled devices and method of fabrication thereof |
JPS58191942U (ja) * | 1982-05-19 | 1983-12-20 | 吉岡 隆浩 | 角面取機の面取機構 |
JPS5933860A (ja) * | 1982-08-19 | 1984-02-23 | Toshiba Corp | 半導体装置およびその製造方法 |
US4632710A (en) * | 1983-05-10 | 1986-12-30 | Raytheon Company | Vapor phase epitaxial growth of carbon doped layers of Group III-V materials |
US4536945A (en) * | 1983-11-02 | 1985-08-27 | National Semiconductor Corporation | Process for producing CMOS structures with Schottky bipolar transistors |
NL8600022A (nl) * | 1986-01-08 | 1987-08-03 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een doteringselement vanuit zijn oxide in een halfgeleiderlichaam wordt gediffundeerd. |
US5504016A (en) * | 1991-03-29 | 1996-04-02 | National Semiconductor Corporation | Method of manufacturing semiconductor device structures utilizing predictive dopant-dopant interactions |
US5322805A (en) * | 1992-10-16 | 1994-06-21 | Ncr Corporation | Method for forming a bipolar emitter using doped SOG |
US20040121524A1 (en) * | 2002-12-20 | 2004-06-24 | Micron Technology, Inc. | Apparatus and method for controlling diffusion |
US7297617B2 (en) * | 2003-04-22 | 2007-11-20 | Micron Technology, Inc. | Method for controlling diffusion in semiconductor regions |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1424412A (fr) * | 1962-12-12 | 1966-01-14 | Siemens Ag | Procédé pour la production d'une zone dopée dans un corps semi-conducteur |
FR1418803A (fr) * | 1963-04-04 | 1965-11-26 | Texas Instruments Inc | Procédé de diffusion sur un substrat semiconducteur |
-
1970
- 1970-01-22 US US00005076A patent/US3748198A/en not_active Expired - Lifetime
- 1970-12-17 FR FR7047129A patent/FR2077264B1/fr not_active Expired
- 1970-12-17 JP JP45112593A patent/JPS4945188B1/ja active Pending
-
1971
- 1971-01-04 GB GB26371A patent/GB1326522A/en not_active Expired
- 1971-01-22 DE DE19712102897 patent/DE2102897A1/de active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10018371A1 (de) * | 2000-04-13 | 2001-10-25 | Infineon Technologies Ag | Verfahren zum Herstellen eines Halbleitersubstrats |
DE10018371B4 (de) * | 2000-04-13 | 2005-07-21 | Infineon Technologies Ag | Verfahren zum Herstellen eines Halbleitersubstrats |
Also Published As
Publication number | Publication date |
---|---|
US3748198A (en) | 1973-07-24 |
FR2077264B1 (de) | 1974-09-20 |
GB1326522A (en) | 1973-08-15 |
JPS4945188B1 (de) | 1974-12-03 |
FR2077264A1 (de) | 1971-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2102897A1 (de) | Verfahren zur gleichzeitigen Dop peldiffusion von leitfahigkeitsbestim menden Storstoffen in ein Halbleiter substrat beim Herstellen von Halblei terbauelementen und integrierten Schal tungen | |
DE2618733A1 (de) | Halbleiterbauelement mit heterouebergang | |
DE2752439A1 (de) | Verfahren zur herstellung von silicium-halbleiteranordnungen unter einsatz einer ionenimplantation und zugehoerige halbleiteranordnung | |
DE2615754C2 (de) | ||
DE2749607C3 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE3116268C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2449012A1 (de) | Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen | |
DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
DE2225374B2 (de) | Verfahren zum herstellen eines mos-feldeffekttransistors | |
DE2235185A1 (de) | Monolithische integrierte schaltung | |
DE2104752A1 (de) | Verfahren zum Herstellen einer Halbleiter-Kapazitätsdiode | |
DE1814747C2 (de) | Verfahren zum Herstellen von Feldefekttransistoren | |
DE3012119A1 (de) | Verfahren zum herstellen einer halbleitervorrichtung | |
DE1564423B2 (de) | Verfahren zum herstellen eines doppeltdiffundierten transistor sowie nach diesem verfahren hergestellter transistor | |
DE2752335B2 (de) | Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal | |
DE1806980A1 (de) | Halbleiter-Bauelement | |
DE2219696A1 (de) | Verfahren zur Isolationsbereichsbildung | |
DE2060161A1 (de) | Verfahren zur Herstellung von selbstjustierten Feldeffekttransistoren hoher Stabilitaet | |
DE2100292A1 (de) | Halbleiteranordnung mit relativ kleinen geometrischen Abmessungen und Verfahren zur Herstellung derselben | |
DE2107991A1 (de) | Hochleistungs Halbleiterbauelement. insbesondere Transistor, und Verfahren zum Herstellen dieses Bauelements | |
DE2131144A1 (de) | Verfahren zur Diffundierung von Aluminium | |
DE1805707B2 (de) | Verfahren zum herstellen von halbleiteranordnungen | |
DE1464921B2 (de) | Verfahren zum herstellen einer halbleiteranordnung | |
DE3146779A1 (de) | Integrierte halbleiterschaltung und verfahren zu ihrer herstellung | |
DE2732582A1 (de) | Verfahren zur herstellung einer halbleitervorrichtung |