[go: up one dir, main page]

DE19958904C2 - Verfahren zur Herstellung einer Hartmaske auf einem Substrat - Google Patents

Verfahren zur Herstellung einer Hartmaske auf einem Substrat

Info

Publication number
DE19958904C2
DE19958904C2 DE19958904A DE19958904A DE19958904C2 DE 19958904 C2 DE19958904 C2 DE 19958904C2 DE 19958904 A DE19958904 A DE 19958904A DE 19958904 A DE19958904 A DE 19958904A DE 19958904 C2 DE19958904 C2 DE 19958904C2
Authority
DE
Germany
Prior art keywords
hard mask
layer
mask layer
sio
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19958904A
Other languages
English (en)
Other versions
DE19958904A1 (de
Inventor
Martin Gutsche
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE19958904A priority Critical patent/DE19958904C2/de
Priority to PCT/DE2000/004188 priority patent/WO2001043171A1/de
Publication of DE19958904A1 publication Critical patent/DE19958904A1/de
Application granted granted Critical
Publication of DE19958904C2 publication Critical patent/DE19958904C2/de
Priority to US10/164,549 priority patent/US6852640B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstel­ lung einer Hartmaske auf einem Substrat, und insbesondere ein Verfahren zur Herstellung einer Hartmaske auf einer Hauptflä­ che eines Halbleitersubstrats.
Obwohl prinzipiell auf die verschiedensten Substratstrukturen anwendbar, werden die vorliegende Erfindung und die ihr zu­ grundeliegende Problematik anhand eines Halbleitersubstrats beschrieben.
Bisher wurde zur Ätzung von Halbleitersubstraten in einfachen Verfahrensausführungen lediglich ei­ ne Hartmaskenschicht verwendet, die direkt unter Zuhilfenahme einer photolithografisch strukturierten Lackmaske geöffnet wurde.
Ätzungen von Halbleitersubstraten mit extrem hohem Aspektver­ hältnis bzw. die Strukturierung schwer ätzbarer Materialien sind mit dieser Maske nicht mehr möglich, wenn für sie eine Hartmaskendicke erforderlich ist, die in einem einzigen Ätz­ schritt mit einer Photolackmaske gar nicht mehr geöffnet wer­ den kann.
In US 5,378,316, US 5,821,169, EP 0 932 187 A2 und DE 196 32 835 C1 sind jeweils Verfahren beschrieben, bei denen eine wei­ tere Hartmaskenschicht auf einer auf einem Substrat vorgesehenen ersten Hartmaskenschicht gebildet und strukturiert wird, um sodann mit Hilfe dieser strukturierten weiteren Hartmaskenschicht die darunter liegende erste Hartmaskenschicht einer Strukturierung zu unterziehen. Geeignete Materialien für Hartmaskenschichten sind in DE 197 28 473 A1 beschrieben, und verschiedene Schichten mit Maskenfunktion können EP 0 908 937 A2 entnommen werden.
Es ist Aufgabe der vorliegenden Erfindung, ein verbessertes Verfahren zur Herstellung einer Hartmaske erhöhter Ätzresistenz anzugeben, welches Ätzungen realisierbar macht, die durch Anwendung einer üblichen Hartmaskentechnik nicht mehr möglich sind.
Erfindungsgemäß wird diese Aufgabe durch das in Anspruch 1 an­ gegebene Verfahren gelöst.
Das erfindungsgemäße Verfahren weist gegenüber den bekannten Lösungsansätzen den Vorteil auf, daß Ätzungen von Halbleiter­ substraten mit extrem hohem Aspektverhältnis bzw. die Struktu­ rierung schwer ätzbarer Materialien mit dieser Hartmaske gut realisierbar sind.
Bei weiter abnehmender Photolackdicke (bei kleinerer Struktur­ größe) dürfte das beschriebene Verfahren ebenso an Attraktivi­ tät gewinnen.
Die der vorliegenden Erfindung zugrundeliegende Idee besteht darin, daß ein n-lagiges Hartmaskenschichtsystem verwendet wird, wobei n eine natürlich Zahl größer gleich 2 ist, um die Zielschicht bzw. das Zielschichtpaket n + 1 durch einen Ätzpro­ zeß, z. B. einen Trockenätzprozeß, strukturieren zu können.
Die Zielschicht ist dabei als Bestandteil des Substrats definiert oder kann auch dieses selbst sein. Eine geeignete Hintereinan­ derschaltung von Hartmasken wird dem Anwendungsfall entspre­ chend zu konzipieren sein.
In den Unteransprüchen finden sich vorteilhafte Weiterbildun­ gen und Verbesserungen des in Anspruch 1 angegebenen Verfah­ rens.
Gemäß einer bevorzugten Weiterbildung wird das Struk­ turieren benachbarter Hartmaskenschichten mittels zweier un­ terschiedlicher Ätzprozesse durchgeführt, welche es ermögli­ chen, die obere Hartmaskenschicht mit bestimmter Selektivität gegenüber der unteren Hartmaskenschicht zu ätzen sowie die un­ tere Hartmaskenschicht mit hoher Selektivität (d. h. bevorzugt) gegenüber der oberen Hartmaskenschicht zu ätzen.
Gemäß einer weiteren bevorzugten Weiterbildung wird das Struk­ turieren der obersten Hartmaskenschicht mit einer Photolack­ maske durchgeführt.
Gemäß einer weiteren bevorzugten Weiterbildung wird die Photo­ lackmaske nach dem Strukturieren der obersten Hartmasken­ schicht entfernt.
Gemäß einer weiteren bevorzugten Weiterbildung verbleibt nach dem Freilegen des Substrats ein Rest der zweituntersten Hart­ maskenschicht auf der untersten Hartmaskenschicht.
Gemäß einer weiteren bevorzugten Weiterbildung werden alter­ nierend Hartmaskenschichten zweier verschiedener Typen gebil­ det.
Gemäß einer weiteren bevorzugten Weiterbildung werden mit min­ destens einer Hartmaskenschichten gleichzeitig mindestens zwei darunter liegende Hartmaskenschichten geöffnet.
Gemäß einer weiteren bevorzugten Weiterbildung werden die bei­ den Materialien der Hartmaskenschichten aus folgenden Paaren ausgewählt: Si-SiO2; Si-SiN; SiO2-SiN; SiO2-Al.
Gemäß einer weiteren bevorzugten Weiterbildung werden die Ma­ terialien der Hartmaskenschichten aus folgenden ausgewählt:
Silizium, insbesondere α-Si, Poly-Si; Siliziumoxide, insbeson­ dere SiO, SiO2; Borsilikatglas BSG, Bor-Phosphor-Silikatglas BPSG; Flowable Oxide FOX, . . .); SiN; SiOxNy; W; WSi; Ti; TiN; TiSi; Al; Cu; Ta; TaN; Metalloxide, insbesondere Al2O3, TiO2, Ta2O5.
Gemäß einer weiteren bevorzugten Weiterbildung wird zwischen zwei benachbarten Hartmaskenschichten und/oder zwischen dem Substrat und der ersten Hartmaskenschicht eine dünne Barrie­ renschicht gebildet (typischerweise ≦ 10% der Dicke der Hart­ maskenschicht), die beim Ätzen ebenfalls strukturiert werden.
Gemäß einer weiteren bevorzugten Weiterbildung wird das erfin­ dungsgemäße Verfahren bei einer Kontaktlochätzung oder bei ei­ ner Deep Trench Ätzung oder bei einer Ätzung nicht-volatiler Materialien, wie z. B. Pt, Ir o. ä. angewendet.
Gemäß einer weiteren bevorzugten Weiterbildung sind bei dieser Anwendung die Hartmaskenschichten folgendermaßen aufgebaut: Oxid-X-Oxid-X . . ., insbesondere Oxid-X oder Oxid-X-Oxid, wobei X = Silizium, insbesondere α-Si, Poly-Si; SiN; Al; Al2O3; oder Oxid-X wobei X = A-B = Si-SiO2; Si-SiN; Si-Al2O3; SiN- SiO2; Al-SiO2; Al-SiN; Al-SiON (Erstgenanntes jeweils zu­ unterst).
Ausführungsbeispiele der vorliegenden Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
Es zeigen:
Fig. 1 eine schematische Darstellung eines Halbleitersub­ strates mit einem Stapel aus n Hartmaskenschichten zur Ilustration einer Ausführungsform des erfin­ dungsgemäßen Verfahrens; und
Fig. 2a-e eine Darstellung der wesentlichen Verfahrensschrit­ te einer weiteren Ausführungsform des erfindungsge­ mäßen Verfahrens mit einem Stapel aus 2 Hartmas­ kenschichten.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Elemente.
Fig. 1 zeigt eine schematische Darstellung eines Halbleiter­ substrates mit einem Stapel aus n Hartmaskenschichten mit nach unten zunehmender Dicke bzw. Ätzresistenz zur Ilustra­ tion einer Ausführungsform des erfindungsgemäßen Verfahrens.
In Fig. 1 bezeichnet Bezugszeichen 10 ein Halbleitersubstrat mit einer durch die Hartmaske zu ätzenden Schicht n + 1, welche per definitionem zum Substrat 10 gehört oder das Substrat selbst ist. Darüber sind Hartmaskenschichten n, n - 1, . . ., 3, 2, 1 mit jeweiliger Dicke di(i = 1, . . ., n) sowie eine be­ reits strukturierte Photolackschicht 0 der Dicke d0 vorgese­ hen, wobei letztere auf die oberste Hartmaskenschicht 1 der Dicke d1 aufgebracht ist.
Mit Hilfe eines geeigneten Ätzverfahrens wird die Hartmasken­ schicht 1 geöffnet und dann der Photolack vorzugsweise, aber nicht zwingend, entfernt. Die Hartmaskenschicht 1 dient dann als Hartmaske bei der Ätzung der Hartmaskenschicht 2, wobei vorzugsweise, aber nicht zwingend, ein Rest der Hartmasken­ schicht 1 auf der Hartmaskenschicht 2 verbleibt. Dann wird die Hartmaskenschicht 3 mit Hilfe der Hartmaskenschicht 2 strukturiert und so weiter und so fort.
Bei Wahl geeigneter Hartmaskenmaterialien und -dicken und entsprechender Ätzprozesse mit geeigneten Ätzselektivitäten kann mit Hilfe einer dünnen Photolackmaske und einer relativ dünnen Hartmaskenschicht 1 eine beliebig dicke bzw. beliebig ätzresistente Hartmaskenschicht n erzeugt werden, die dann letztendlich zusammen mit einer eventuell vorhandenen, nicht ganz aufgebrauchten Hartmaskenschicht n - 1 als Hartmaske zur Ätzung der Zielschicht n + 1 bzw. des Substrats dienen kann.
Zur quantitaiven Betrachtung werden folgende Symbole verwen­ det:
di Ausgangsdicke der Schicht i
ERp,i Ätzrate vom Material der Schicht i bei der Ät­ zung der Schicht p (Ätzprozess p)
Sp,ij = ERp,i/ERp,j Selektivität von Schicht i zu Schicht j während Ätzung der Maskenschicht p
fue,i Anteil der Schicht i, der nach Öffnung der Schicht i + 1 als Rest der Schicht i verbleibt
foe,i auf Schichtdicke di bezogener Überätzbeitrag während Ätzung der Schicht i
Für gegebene Ätzraten ERp,i und Selektivitäten Sp,ij sowie für bestimmte geforderte Überätzfaktoren foe,i und Restschichtdic­ kenfaktoren fue,i lassen sich folgende Formeln zwischen den Schichtdicken der Hartmaskenfilme herleiten. Mit Hilfe dieser Formeln lassen sich iterativ bei gegebenen Anfangsdicken d0, d1 die erzielbaren Maskendicken di und damit dn sowie die ereichbare Aetztiefe dn+1 in der Zielschicht n + 1 errechnen. Bei gegebenen Dicken dn und/oder dn+1 lassen sich die erfor­ derlichen Ausgangsdicken der obersten Hartmaske d1 bzw. der Photolackmaske d0 ermitteln.
di+1 = Si+1,i+1iFidi + Si+1,i+1i-1Gi-1di-1 (1)
mit
Fi = [1 - fue,i + (Si,i+1i/Si+1,i+1i)foe,i]/­ [1 + foe,i+1]
Gi-1 = fue,i-1/[1 + foe,i+1]
Werden die Überätzfaktoren foe,i und Restschichtdickenfaktoren fue,i vernachlässigt, so ergibt sich der einfache Ausdruck für die Ätztiefe dn+1 der Zielschicht:
dn+1 = Sn+1,n+1nSn,nn-1Sn-1,n-1n-2 . . . . . S2,21S110d0 (2)
Als Maskenmaterialien kommen besonders alle gängigen, in der Halbleiterindustrie Verwendung findende Materialien wie Si(α- Si, Poly-Si), Siliziumoxide (SiO, SiO2, BSG, BPSG, FOX, . . .), SiN, SiOxNy, W, WSi, Ti, TiN, TiSi, Al, Cu, Ta, TaN, aber auch Oxide, wie etwa Al2O3, TiO2, Ta2O5 usw., in Frage.
Fig. 2a-e zeigen eine Darstellung der wesentlichen Verfah­ rensschritte einer weiteren Ausführungsform des erfindungsge­ mäßen Verfahrens mit einem Stapel aus 2 Hartmaskenschichten.
Falls beispielsweise die Reste der Photolackmaske nach Ätzung der Schicht 1 entfernt werden, ergibt sich aus obiger Formel (1) im Fall einer solchen zweilagigen Hartmaske bei gegebenem d2 die erforderliche Schichtdicke d1:
d1 = [d2/S2,21] × [1 + foe,2]/[1 - fue,1 + (S1,21/S2,21)foe,1]
Gemäß Fig. 2a ist zunächst ein Stapel der Hartmaskenschichten 1, 2 und der lithographisch strukturierten Photolackschicht 0 auf dem Substrat 10 mit der zu ätzenden Schicht 3 vorgesehen, wobei die Schicht 3 als zum Substrat 10 gehörig definiert sein kann bzw. das Substrat selbst verkörpern kann.
Dann erfolgt gemäß Fig. 2b ein Strukturieren der Photolack­ schicht 0 zu einer Maske, mittels derer wiederum die Hartmas­ kenschicht 1 derart strukturiert wird, daß ein Bereich der unteren Hartmaskenschicht 2 freigelegt wird, wobei letztere, wie in Fig. 2b angedeutet, nur leicht angeätzt wird.
Es folgt gemäß Fig. 2c ein Entfernen der Photolackmaske 0.
In einem weiteren Schritt gemäß Fig. 2d findet ein Struktu­ rieren der unteren Hartmaskenschicht 2 unter Verwendung der oberen Hartmaskenschicht 1 als Maske derart statt, daß ein Bereich des Substrats 10 freigelegt wird.
Dabei wird das Strukturieren der unteren Hartmaskenschicht 2 mittels eines Ätzprozesse durchgeführt, welcher eine hohe Se­ lektivität gegenüber der oberen Hartmaskenschicht 1 aufweist.
Schließlich wird das Substrat 10 unter Verwendung der Hart­ maskenschicht 2 zusammen mit der vorhandenen, nur teilweise aufgebrauchten bzw. weggeätzten Hartmaskenschicht 1 als Hart­ maske geätzt, um so beispielsweise einen Deep Trench zu bil­ den.
Während der Ätzung des Substrats 10 fungiert der Rest der Hartmaskenschicht 1 je nach Wahl des Maskenmaterials 1 und/oder in Abhängigkeit vom Substratätzprozeß nur während eines Teils der Substratätzung als Hartmaske (z. B. beim Durchstoßen einer Zielschicht 3, bevor der Rest des Substrats unter Verwendung der Hartmaskenschicht 2 als Hartmaske geätzt wird), allgemein nur kurzzeitig als Hartmaske (bis der Rest der Hartmaskenschicht 1 aufgebraucht ist und die Hartmasken­ schicht 2 die Funktion der Hartmaske für den wesentlichen Teil der Substratätzung übernimmt) oder gar nicht explizit als Hartmaske (wenn der Substratätzprozeß keine erhöhte Se­ lektivität gegenüber dem Hartmaskenmaterial 1 aufweist und einzig Hartmaskenschicht 2 als Hartmaske dienen soll).
Im folgenden sollen exemplarisch noch ein paar weitere Aus­ führungsformen erwähnt werden.
Besonders zweckmäßig ist die abwechselnde Abscheidung zweier komplementärer Materialien X und Y zu einem Schichtpaket mit der Abfolge . . .XYXYXY. . (mindestens XY gemäß Fig. 2). Fuer X und Y existieren mindestens zwei Aetzprozesse, die es ermög­ lichen, sowohl die Schicht X selektiv zur Schicht Y als auch die Schicht Y selektiv zur Schicht X zu ätzen. Vorstellbar sind z. B. die Paarungen Siliziumoxid-SiN (wobei SiO exemplarisch für verschiedene Siliziumoxide steht: Es wäre also auch BSG-SiN denkbar), Silizium-SiO2 und Silizium-SiN, wobei Sili­ zium hier für α-Si und poly-Si steht. Man hätte dann eine Mehrschichthartmaske der Form SiN-SiO2-SiN-. . . (oder SiO2- SiN-. . .) oder der Form . . .-Si-SiO2-. . . oder der Form . . .-Si- SiN-. . .. Durch abwechselnde Anwendung selektiver Ätzungen lassen sich mit Hilfe dünner Photolackmasken relativ dicke Hartmasken strukturieren und damit in der Zielschicht bzw. im Substrat hohe Aspektverhältnisse realisieren.
Anwendungsmäßig gedacht wird z. B. an die Deep-Trench-Ätzung bei der DRAM-Herstellung. Bisher wird hier eine einfache Oxidmaske verwendet, wobei zwischen Oxidmaske und Substrat häufig noch ein Pad-Nitrid und eine oxidierte Si-Oberfläche liegen.
Hier liesse sich durch eine Hartmaskenkaskade bestehend aus mindestens 2 Hartmaskenschichten XY eine Erhöhung der Ätztie­ fe im Silizium und damit eine Erhöhung der Kondensator- Kapazität erzielen. Man könnte also über der schon vorhande­ nen Oxidmaske z. B. noch eine SiN- oder Si- aber etwa auch ei­ ne Al oder Al2O3-Maskenschicht plazieren, die es ermöglichen würde, die für das Erreichen hoher Trench-Aspektverhältnisse nötige dicke Oxidmaske zu öffnen.
Ebenfalls attraktiv wäre eine Mehrschichthartmaske auch für die Strukturierung schwer ätzbarer Materialien wie z. B. Pt oder Ir, wie sie fuer die Elektroden eines Stacked Capacitor bzw. Stapelkondensators benötigt werden. Bei einem gegenwär­ tig intensiv untersuchten Pt-Ätzprozess beträgt die Selekti­ vität Pt : SiO2 etwa 1 : 3. Um nur 250 nm Pt zu ätzen sind somit 750 nm SiO2 notwendig. Es ist abzusehen, dass bei 100 nm Mi­ nimalstrukturgrösse Pt-Elektrodenhöhen von 400-700 nm benö­ tigt werden. Es wären dann SiO2-Hartmaskenhöhen zwischen 1200 nm und 2100 nm notwendig. Die Verwendung der oben beschriebenen Hartmasken-Kaskade kann auch hier Abhilfe schaffen. Even­ tuell wären noch eine weitere ARC-Schicht (ARC steht für Anti Reflection Coating = Antireflexionsbeschichtung) zwischen der Photolackmaske und der obersten Hartmaskenschicht und/oder eine zusätzliche Barrierenschicht (z. B. TiN, TaSiN, usw.) zwischen Pt und der untersten Hartmaskenschicht erforderlich.
In gewissen Fällen mag es auch notwendig sein, zusätzliche duenne Barrierenschichten zwischen die Hartmaskenschichten X und Y zu plazieren. Als Beispiel sei die Kombination Al-SiO2 genannt. Al läßt sich z. B. in chlorhaltigen Plasmen hervorra­ gend ätzen, während es sich in fluorhaltigen Plasmen nur mit geringer Rate abtragen läßt. Bei SiO2 ist es genau umgekehrt. Hartmasken-Kaskaden aus . . .Al-SiO2-Al-SiO2. . . sind somit mög­ lich. Allerdings kann es sinnvoll sein, dünne TiN- und/oder Ti-Schichten zwischen SiO2 und Al abzuscheiden.
Obwohl die vorliegende Erfindung vorstehend anhand bevorzug­ ter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modi­ fizierbar.
BEZUGSZEICHENLISTE
10
Substrat
1
,
2
,
3
, . . ., n - 1, n Hartmaskenschichten
0
Photolackmaske

Claims (14)

1. Verfahren zur Herstellung einer Hartmaske auf einem Sub­ strat (10), insbesondere auf einer Hauptfläche eines Halblei­ tersubstrats, welches folgende Schritte aufweist:
  • a) Bilden einer ersten Hartmaskenschicht (n) auf dem Substrat (10);
  • b) Bilden mindestens einer weiteren Hartmaskenschicht (n - 1) auf der ersten Hartmaskenschicht (n);
  • c) Strukturieren der weiteren Hartmaskenschicht (n - 1) derart, daß ein Bereich der ersten Hartmaskenschicht (n) freigelegt wird; und
  • d) Strukturieren der ersten Hartmaskenschicht (n) unter Ver­ wendung der weiteren Hartmaskenschicht (n - 1) als Maske derart, daß ein Bereich des Substrats (10) freigelegt wird,
dadurch gekennzeichnet, daß
mehrere weitere Hartmaskenschichten (n - 1, n - 2, . . ., 1) auf der ersten Hartmaskenschicht (n) gebildet werden, welche sukzessi­ ve unter Verwendung mindestens einer darüberliegenden Hartmas­ kenschicht als Maske strukturiert werden, bis der Bereich des Substrats (10) freigelegt ist, und
die Hartmaskenschichten (n, n - 1, . . . 1) einen Stapel mit nach unten in Richtung auf das Substrat (10) zunehmender Dicke bzw. Resistenz der jeweiligen Maske gegen ein beim Strukturie­ ren der im Stapel unter dieser Maske liegenden Hartmasken­ schicht bzw. des Substrats (10) verwendetes Ätzmittel bilden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Strukturieren benachbarter Hartmaskenschichten (i, i - 1) mittels zweier unterschiedlicher Ätzprozesse durchgeführt wird, welche es ermöglichen, die obere Hartmaskenschicht (i - 1) mit bestimmter Selektivität gegenüber der unteren Hartmasken­ schicht (i) zu ätzen sowie die untere Hartmaskenschicht (i) mit hoher Selektivität gegenüber der oberen Hartmaskenschicht (i - 1) zu ätzen.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Strukturieren der obersten Hartmaskenschicht (1) mit einer Photolackmaske (0) durchgeführt wird, wobei optionell zwischen der Photolackmaske (0) und der obersten Hartmaskenschicht (1) eine dünne Antireflexionsschicht (ARC) vorgesehen ist.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Photolackmaske (0) nach dem Strukturieren der obersten Hartmaskenschicht (1) entfernt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß nach dem Freilegen des Substrats (10) ein Rest der zweitunter­ sten Hartmaskenschicht (n - 1) auf der untersten Hartmasken­ schicht (n) verbleibt.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß alternierend Hartmaskenschichten (i, i - 1) zweier verschiedener Typen gebildet werden.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß mit mindestens einer Hartmaskenschicht (i - 2) gleichzeitig min­ destens zwei darunter liegende Hartmaskenschichten (i - 1, i) geöffnet werden.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die beiden Materialien der Hartmaskenschichten aus folgenden Paaren ausgewählt sind: Si-SiO2; Si-SiN; SiO2-SiN; SiO2- Al.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Materialien der Hartmaskenschichten aus folgenden ausge­ wählt sind: Silizium, insbesondere α-Si, Poly-Si; Siliziumoxi­ de, insbesondere SiO, SiO2; Borsilikatglas BSG, Bor-Phosphor- Silikatglas BPSG; Flowable Oxide FOX, TEOS, SOG, . . .; SiN; Si- OxNy; W; WSi; Ti; TiN; TiSi; Al; Cu; Ta; TaN; Metalloxide, ins­ besondere Al2O3.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß zwischen zwei benachbarten Hartmaskenschichten und/oder zwi­ schen dem Substrat (10) und der ersten Hartmaskenschicht eine dünne Barrierenschicht aus TiN oder Ti gebildet wird.
11. Anwendung der nach dem Verfahren nach einem der Ansprüche 1 bis 10 hergestellten Hartmaske zur Ätzung von ei­ ner Zielschicht, Mehrfachzielschichten oder einem Substrat, insbesondere bestehend aus Si, SiO2, SiN.
12. Anwendung der nach dem Verfahren nach einem der Ansprüche 1 bis 10 hergestellten Hartmaske zur Kontaktlochät­ zung oder bei einer Deep Trench Ätzung oder bei einer Ätzung nicht-volatiler Materialien, wie z. B. Pt, Ir o. ä.
13. Anwendung nach Anspruch 12, dadurch. gekennzeichnet, daß die Hartmaskenschichten folgendermaßen aufgebaut sind: Oxid-X- Oxid-X. . ., insbesondere Oxid-X oder Oxid-X-Oxid, wobei X = Si­ lizium, insbesondere α-Si, Poly-Si; SiN; Al; Al2O3; oder Oxid-X wobei X = A-B = Si-SiO2; Si-SiN; Si-Al2O3; SiN-SiO2; Al -SiO2; Al-SiN; Al-SiON (Erstgenanntes jeweils zuunterst), wobei Oxid bzw. SiO2 auch für ABSG, BPSG, TEOS, FOX, SOG u. ä. stehen.
14. Anwendung der nach dem Verfahren nach einem der Ansprüche 1 bis 10 hergestellten Hartmaske zur Strukturie­ rung der für einen Stapelkondensator notwendigen Elektroden­ struktur im Fall einer Ätzung mit hohem Aspektverhältnis in Polysilizium und/oder SiO2.
DE19958904A 1999-12-07 1999-12-07 Verfahren zur Herstellung einer Hartmaske auf einem Substrat Expired - Fee Related DE19958904C2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19958904A DE19958904C2 (de) 1999-12-07 1999-12-07 Verfahren zur Herstellung einer Hartmaske auf einem Substrat
PCT/DE2000/004188 WO2001043171A1 (de) 1999-12-07 2000-11-24 Verfahren zur herstellung einer hartmaske
US10/164,549 US6852640B2 (en) 1999-12-07 2002-06-07 Method for fabricating a hard mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19958904A DE19958904C2 (de) 1999-12-07 1999-12-07 Verfahren zur Herstellung einer Hartmaske auf einem Substrat

Publications (2)

Publication Number Publication Date
DE19958904A1 DE19958904A1 (de) 2001-06-21
DE19958904C2 true DE19958904C2 (de) 2002-01-24

Family

ID=7931681

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19958904A Expired - Fee Related DE19958904C2 (de) 1999-12-07 1999-12-07 Verfahren zur Herstellung einer Hartmaske auf einem Substrat

Country Status (3)

Country Link
US (1) US6852640B2 (de)
DE (1) DE19958904C2 (de)
WO (1) WO2001043171A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10303096B3 (de) * 2003-01-27 2004-08-12 Infineon Technologies Ag Hartmaske und entsprechendes Herstellungsverfahren
DE10312202A1 (de) * 2003-03-19 2004-10-07 Infineon Technologies Ag Verfahren zum Herstellen einer Ätzmaske auf einer Mikrostruktur, insbesondere einer Halbleiterstruktur mit Grabenkondensatoren, und entsprechende Verwendung der Ätzmaske
DE10345398B3 (de) * 2003-09-30 2005-08-11 Infineon Technologies Ag Hartmaske und Verfahren zur Herstellung einer Hartmaske auf einem Substrat
DE102004004879A1 (de) * 2004-01-30 2005-08-25 Infineon Technologies Ag Maskierungsvorrichtung zur Maskierung beim Trockenätzen und Verfahren zur Herstellung einer Hartmaske

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6839393B1 (en) * 1999-07-14 2005-01-04 Rambus Inc. Apparatus and method for controlling a master/slave system via master device synchronization
DE10153310A1 (de) 2001-10-29 2003-05-22 Infineon Technologies Ag Photolithographisches Strukturierungsverfahren mit einer durch ein plasmaunterstützes Abscheideeverfahren hergestellten Kohlenstoff-Hartmaskenschicht diamantartiger Härte
US20030119305A1 (en) 2001-12-21 2003-06-26 Huang Robert Y. S. Mask layer and dual damascene interconnect structure in a semiconductor device
GB2394879B (en) 2002-11-04 2005-11-23 Electrolux Outdoor Prod Ltd Trimmer
DE10301243B4 (de) * 2003-01-15 2009-04-16 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten Schaltungsanordnung, insbesondere mit Kondensatoranordnung
US7078351B2 (en) * 2003-02-10 2006-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Photoresist intensive patterning and processing
JP4170165B2 (ja) * 2003-06-30 2008-10-22 Ｔｄｋ株式会社 反応性イオンエッチング用のマスク材料、マスク及びドライエッチング方法
TW589708B (en) * 2003-08-19 2004-06-01 Nanya Technology Corp Method for defining deep trench in substrate and multi-layer hard mask structure for defining the same
US7015113B2 (en) * 2004-04-01 2006-03-21 Micron Technology, Inc. Methods of forming trench isolation regions
DE102004021457A1 (de) * 2004-04-29 2005-11-24 Infineon Technologies Ag Verfahren und Substrat zur Herstellung von Halbleiterbauelementen
US7037847B2 (en) * 2004-05-28 2006-05-02 Hitachi Global Storage Technologies Netherlands, B.V. Methods for fabricating read sensor for magnetic heads with reduced read track width
US7172969B2 (en) * 2004-08-26 2007-02-06 Tokyo Electron Limited Method and system for etching a film stack
WO2006058150A2 (en) * 2004-11-23 2006-06-01 Massachusetts Institute Of Technology Multilevel fabrication processing by functional regrouping of material deposition, lithography, and etching
US7857982B2 (en) * 2005-07-19 2010-12-28 Micron Technology, Inc. Methods of etching features into substrates
JP2007123721A (ja) * 2005-10-31 2007-05-17 Rohm Co Ltd 光電変換装置の製造方法および光電変換装置
KR20080022375A (ko) * 2006-09-06 2008-03-11 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP4237216B2 (ja) * 2006-10-05 2009-03-11 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
TW200824096A (en) * 2006-11-28 2008-06-01 Promos Technologies Inc Method of fabricating capacitor and electrode thereof
US8753974B2 (en) * 2007-06-20 2014-06-17 Micron Technology, Inc. Charge dissipation of cavities
KR101316058B1 (ko) * 2007-08-09 2013-10-10 삼성전자주식회사 반도체 소자의 제조 방법
DE102007061485A1 (de) * 2007-12-20 2009-06-25 Altis Semiconductor Snc Verfahren zum Herstellen einer integrierten Schaltung
US7799696B2 (en) 2007-12-20 2010-09-21 Qimonda Ag Method of manufacturing an integrated circuit
US8153348B2 (en) * 2008-02-20 2012-04-10 Applied Materials, Inc. Process sequence for formation of patterned hard mask film (RFP) without need for photoresist or dry etch
EP2330230A1 (de) * 2009-12-04 2011-06-08 Siemens Aktiengesellschaft Maskierungsmaterial, Maskierungsschicht, Verfahren zum Maskieren eines Substrats und Verfahren zum Beschichten eines Substrats
US8470708B2 (en) * 2010-02-25 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench in photolithography
CN103165416B (zh) * 2011-12-13 2015-09-30 中芯国际集成电路制造(上海)有限公司 用于刻蚀的硬掩膜及其制备方法以及mos器件的制造方法
JP6919350B2 (ja) * 2017-06-09 2021-08-18 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US10242883B2 (en) * 2017-06-23 2019-03-26 Lam Research Corporation High aspect ratio etch of oxide metal oxide metal stack
FR3117663B1 (fr) * 2020-12-14 2023-04-21 St Microelectronics Tours Sas Procédé de fabrication d'un condensateur

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5378316A (en) * 1991-04-03 1995-01-03 Eastman Kodak Company High durability mask for dry etch processing of GaAs
DE19632835C1 (de) * 1996-08-14 1998-04-02 Siemens Ag Verfahren zur Herstellung eines Kondensators in einer Halbeiteranordnung
US5821169A (en) * 1996-08-05 1998-10-13 Sharp Microelectronics Technology,Inc. Hard mask method for transferring a multi-level photoresist pattern
DE19728473A1 (de) * 1997-07-03 1999-01-07 Siemens Ag Strukturierungsverfahren
EP0908937A2 (de) * 1997-09-30 1999-04-14 Siemens Aktiengesellschaft Harte Ätzmaske
EP0932187A2 (de) * 1998-01-27 1999-07-28 International Business Machines Corporation Grabenätzen mittels Borosilikatglas-Maske

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6021540A (ja) * 1983-07-15 1985-02-02 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
US4746630A (en) * 1986-09-17 1988-05-24 Hewlett-Packard Company Method for producing recessed field oxide with improved sidewall characteristics
US5298790A (en) * 1990-04-03 1994-03-29 International Business Machines Corporation Reactive ion etching buffer mask
JPH04206820A (ja) * 1990-11-30 1992-07-28 Mitsubishi Electric Corp 半導体装置の製造方法
JP2956602B2 (ja) * 1996-08-26 1999-10-04 日本電気株式会社 ドライエッチング方法
EP0865079A3 (de) * 1997-03-13 1999-10-20 Applied Materials, Inc. Verfahren zur Beseitigung von auf geätzten Platinflächen abgelagerten Verunreinigungen
US6207573B1 (en) * 1999-05-19 2001-03-27 Infineon Technologies North America Corp. Differential trench open process

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5378316A (en) * 1991-04-03 1995-01-03 Eastman Kodak Company High durability mask for dry etch processing of GaAs
US5821169A (en) * 1996-08-05 1998-10-13 Sharp Microelectronics Technology,Inc. Hard mask method for transferring a multi-level photoresist pattern
DE19632835C1 (de) * 1996-08-14 1998-04-02 Siemens Ag Verfahren zur Herstellung eines Kondensators in einer Halbeiteranordnung
DE19728473A1 (de) * 1997-07-03 1999-01-07 Siemens Ag Strukturierungsverfahren
EP0908937A2 (de) * 1997-09-30 1999-04-14 Siemens Aktiengesellschaft Harte Ätzmaske
EP0932187A2 (de) * 1998-01-27 1999-07-28 International Business Machines Corporation Grabenätzen mittels Borosilikatglas-Maske

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10303096B3 (de) * 2003-01-27 2004-08-12 Infineon Technologies Ag Hartmaske und entsprechendes Herstellungsverfahren
DE10312202A1 (de) * 2003-03-19 2004-10-07 Infineon Technologies Ag Verfahren zum Herstellen einer Ätzmaske auf einer Mikrostruktur, insbesondere einer Halbleiterstruktur mit Grabenkondensatoren, und entsprechende Verwendung der Ätzmaske
DE10312202B4 (de) * 2003-03-19 2005-06-02 Infineon Technologies Ag Verfahren zum Herstellen einer Ätzmaske auf einer Mikrostruktur, insbesondere einer Halbleiterstruktur mit Grabenkondensatoren, und entsprechende Verwendung der Ätzmaske
US7037777B2 (en) 2003-03-19 2006-05-02 Infineon Technologies Ag Process for producing an etching mask on a microstructure, in particular a semiconductor structure with trench capacitors, and corresponding use of the etching mask
DE10345398B3 (de) * 2003-09-30 2005-08-11 Infineon Technologies Ag Hartmaske und Verfahren zur Herstellung einer Hartmaske auf einem Substrat
DE102004004879A1 (de) * 2004-01-30 2005-08-25 Infineon Technologies Ag Maskierungsvorrichtung zur Maskierung beim Trockenätzen und Verfahren zur Herstellung einer Hartmaske
DE102004004879B4 (de) * 2004-01-30 2008-03-13 Qimonda Ag Maskierungsvorrichtung zur Maskierung beim Trockenätzen und Verfahren zum Maskieren beim Trockenätzen eines zu strukturierenden Substrats

Also Published As

Publication number Publication date
DE19958904A1 (de) 2001-06-21
WO2001043171A1 (de) 2001-06-14
US6852640B2 (en) 2005-02-08
US20020173163A1 (en) 2002-11-21

Similar Documents

Publication Publication Date Title
DE19958904C2 (de) Verfahren zur Herstellung einer Hartmaske auf einem Substrat
DE69935100T2 (de) Verfahren zur Ätzung einer Metallisierung mittels einer harten Maske
DE69226133T2 (de) Verbindungsstruktur einer Halbleiteranordnung und ein Herstellungsverfahren dafür
DE102008048651B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit zwei Kondensatoren
EP1454344B1 (de) Verfahren zur herstellung eines integrierten halbleiterproduktes mit metall-isolator-metall-kondensator
DE102018122339A1 (de) Verschlussschicht-schema zum verbessern der rram-leistung
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
DE69922658T2 (de) Verfahren zum Ätzen einer Aluminium enthaltenden Schicht
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE19930295A1 (de) Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben
DE602004008429T2 (de) Magnettunnelübergang-stapelablagerung in zwei schritten
EP1584103B1 (de) Zweistufiges ätzverfahren zum herstellen einer integrierten schaltungsanordnung, insbesondere mit kondensatoranordnung
DE19603450B4 (de) Halbleitervorrichtung mit einer Polyzidstruktur und Verfahren zur Herstellung derselben
DE4139462A1 (de) Verfahren zur verbindung von schichten in einer halbleitervorrichtung
DE102004028026B4 (de) Zweischichtige Metallhartmasken zur Verwendung in Dual-Damascene-Ätzschemata und Verfahren zur Bereitstellung der Metallhartmasken
DE19620185C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung
DE19719909A1 (de) Zweifaches Damaszierverfahren
DE19906192A1 (de) Halbleiteranordnung mit Kapazitätselementen hoher Dichte und Herstellungsverfahren davon
DE10031881A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung
DE10334406A1 (de) Verfahren zur Ausbildung eines Kontaktes in einem Halbleiterprozeß
DE10344273A1 (de) Verbesserter Kontakt für Speicherzellen
DE10330795A1 (de) Kohlenstoff-Hartmaske mit haftfähiger Schicht zur Haftung auf Metall
DE10161286A1 (de) Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator
DE102006046364A1 (de) ARC-Schicht mit geringerer Neigung zum Ablösen und Verfahren zur Herstellung derselben
DE4316266C2 (de) Halbleitervorrichtung mit einer Mehrschicht-Verbindungsstruktur und Verfahren zum Herstellen einer solchen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee