DE19934646C2 - Verfahren und Vorrichtung zur iterativen Decodierung von verketteten Codes - Google Patents
Verfahren und Vorrichtung zur iterativen Decodierung von verketteten CodesInfo
- Publication number
- DE19934646C2 DE19934646C2 DE1999134646 DE19934646A DE19934646C2 DE 19934646 C2 DE19934646 C2 DE 19934646C2 DE 1999134646 DE1999134646 DE 1999134646 DE 19934646 A DE19934646 A DE 19934646A DE 19934646 C2 DE19934646 C2 DE 19934646C2
- Authority
- DE
- Germany
- Prior art keywords
- transformation
- codes
- decoder
- buffer
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 22
- 230000009466 transformation Effects 0.000 claims description 24
- 239000000872 buffer Substances 0.000 claims description 17
- 238000013139 quantization Methods 0.000 claims description 7
- 230000001131 transforming effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000009897 systematic effect Effects 0.000 description 2
- 238000000844 transformation Methods 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000012432 intermediate storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
- H03M13/6505—Memory efficient implementations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
- H03M13/6588—Compression or short representation of variables
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Description
Die Erfindung betrifft ein Verfahren zur iterativen Decodierung von verketteten Codes bei
dem Zuverlässigkeitsinformationen zwischen den Teildecodern ausgetauscht werden. Bei
diesem Verfahren wird das Codewort durch die Kombination von mehreren Untercodes
gebildet.
Iterative Decodierverfahren sind beispielsweise aus der US 5 446 747 und der US 5 563 897
bekannt. In der DE 195 26 416 A1 wird die Verwendung eines adaptiven Abbruchkriteriums
beim iterativen Decodieren übertragener, multidimensional codierter Information beschrieben.
Iterativ decodierte Codes sind z. B. Turbo-Codes, seriell verkettete Codes und Produktcodes.
Zur Decodierung der Teilcodes werden in der Regel Soft-In-Soft-Out Symbol- oder
Sequenzschätzer verwendet, die Zuverlässigkeitsinformationen untereinander austauschen.
Bei einem Verfahren zur iterativen Decodierung von verketteten Codes, bei dem
Zuverlässigkeitsinformationen (L-Werte) zwischen verschiedenen Teildecodern ausgetauscht
werden, wird das Codewort durch die Kombination mehrerer Untercodes gebildet. Die
Decodierung dieser Codes erfolgt in der Regel iterativ, d. h. es besteht eine Rückkopplung
zwischen den Teildecodern. Dabei werden nacheinander die Teilcodes decodiert und das
Decodierergebnis, die sogenannte extrinsic Information, als a-priori Information den anderen
Decodern zur Verfügung gestellt. Beispiele für iterativ decodierte Codes sind Turbo-Codes
und seriell verkettete Codes. Turbo-Codes wurden erstmalig in G. Berrou, A. Glavieux, P.
Thitimajshima, "Near Shannon limit error-correcting coding: Turbo codes" Proc. 1993
International Conference Communication, Genf, Mai 1993, Seiten 1064-1070, vorgestellt.
Seriell verkettete iterativ decodierte Codes sind in S. Benedetto, G. Montorsi, "Serial
concatenation of block and convolutional codes" Electron. Lett., vol. 32, no. 10, Seiten 887-
888, Mai 1996 beschrieben.
Turbo-Codes werden seit wenigen Jahren eingesetzt und sind als grundlegendes Verfahren
zur Kanalcodierung für den Mobilfunkstandard der dritten Generation "IMT-2000"
vorgeschlagen worden. Turbo-Codes haben den Vorteil eines hohen Codiergewinnes und
können flexibel an die Kanalerfordernisse angepaßt werden.
Zur iterativen Decodierung werden Decoder für die Teilcodes verwendet, welche neben den
Zuverlässigkeitswerten des übertragenen Codeworts außerdem a-priori Informationen nutzen
können. Als Decodierergebnis wird eine extrinsic Information berechnet, welche den
Decodern der anderen Teilcodes wiederum als a-priori Information zur Verfügung steht.
Diese Decoder werden allgemein SISO (Soft-In-Soft-Out) genannt.
Realisierungen eines SISO-Decoders sind z. B. MAP oder SOVA-Decoder. Der MAP-
Algorithmus wurde in L. Bahl, J. Cocke, F. Jelinek, and J. Raviv, "Optimal decoding of linear
codes for minimizing symbol error rate" IEEE Transactions on Information Theory, Seiten
284-287, März 1974 beschrieben. Der SOVA-Algorithmus wurde in J. Hagenauer et al.
"Iterative ("Turbo") decoding of systematic convolutional codes with MAP and SOVA
algorithms", ITG Fachtagung "Codierung", München, Okt. 1994, beschrieben.
Da im Coder die Informationssymbole in der Regel verschachtelt den Teilcodern zugeführt
werden, ist bei der Decodierung ein Zwischenspeicher für die extrinsic Information zum
Aufheben der Verschachtelung notwendig. Dieser Zwischenspeicher verbraucht einen
erheblichen Anteil an der für den gesamten Decoder notwendigen Fläche auf einem
Schaltkreis.
Bei einer ASIC Realisierung eines iterativen Decoders wird üblicherweise der SISO-Decoder
so gestaltet, daß mit ganzen Zahlen (Integer) für die extrinsic Information gearbeitet wird.
Die benötigte Wortbreite dieser Darstellung bestimmt zusammen mit der
Verschachtelungstiefe die notwendige Größe des extrinsic Zwischenspeichers.
Der Erfindung liegt die Aufgabe zugrunde, das iterative Decodierverfahren hinsichtlich des
Realisierungsaufwandes so zu verbessern, daß der für die Decodierung notwendige extrinsic
Zwischenspeicher bei gleicher Leistungsfähigkeit des Decoders kleiner sein kann, als es nach
dem Stand der Technik üblich ist.
Gemäß der Erfindung wird diese Aufgabe durch ein Verfahren mit den im Oberbegriff des
Anspruchs 1 genannten Merkmalen dadurch gelöst, daß die berechnete extrinsic Information
mit einer Anzahl m-Bit vor der Speicherung in einem Zwischenspeicher in eine
Zahlendarstellung mit einer geringeren Anzahl n-Bit transformiert und beim Auslesen aus
dem Zwischenspeicher durch eine Rücktransformation die ursprüngliche Zahlendarstellung
wiederhergestellt wird.
In einer Ausgestaltung der Erfindung wird die Transformation so vorgenommen, daß die
berechneten extrinsic Werte einer Quantisierung unterworfen und danach binär codiert
werden.
In einer weiteren Ausgestaltung der Erfindung wird die Transformation so vorgenommen, daß
die Quantisierung nichtlinear erfolgt.
In einer weiteren Ausgestaltung der Erfindung ist die Quantisierungskennline so gestaltet, daß
kleine Amplitudenwerte der extrinsic Information feiner unterteilt werden als große Werte.
Bei einer geeigneten Einteilung der Intervalle ergibt sich keine signifikante Verschlechterung
des Decodierergebnisses.
Gemäß der Erfindung wird die Aufgabe außerdem durch eine Vorrichtung in Verbindung mit
den im Oberbegriff des Anspruchs 8 genannten Merkmalen dadurch gelöst, daß zwischen
einem Teildecoder und einem Zwischenspeicher Mittel zur Transformation einer Anzahl m-
Bit in eine Anzahl n-Bit und zwischen einem Zwischenspeicher und einem Teildecoder Mittel
zur Rücktransformation einer Anzahl n-Bit in eine Anzahl m-Bit vorgesehen ist, wobei die
Anzahl m-Bit größer als die Anzahl n-Bit ist.
Vorteilhaft ist als Mittel zur Transformation und Rücktransformation jeweils eine
Transformationsbox vorgesehen.
Der Vorteil der Erfindung besteht darin, daß der erforderliche Speicherbedarf für den
Zwischenspeicher reduziert werden kann, ohne die Decodierleistung des Decoders signifikant
zu beeinträchtigen.
Das Verfahren kann prinzipiell für alle Decodierverfahren verwendet werden, die extrinsic
Informationen zwischenspeichern.
Die Erfindung wird nachfolgend anhand eines Ausführungsbeispieles näher erläutert. In den
zugehörigen Zeichnungen zeigen:
Fig. 1 ein Blockschaltbild eines Turbo-Code Encoders
Fig. 2 ein Blockschaltbild eines Turbo-Code Decoders
Fig. 3 ein Blockschaltbild bei Durchführung von Transformation und Rücktransformation
Fig. 4 eine Quantisierungskennline der extrinsic Information
Fig. 5 ein Beispiel für eine Transformationstabelle
Fig. 6 ein Beispiel für eine Rücktransformation
Fig. 7 eine Darstellung eines Simulationsergebnisse.
Im Bereich der Kanalcodierung spielen Turbo-Codes aufgrund des hohen erzielbaren
Codierungsgewinns eine wichtige Rolle. Turbo-Codes sind parallel verkettete rekursive
systematische Faltungscodes. Die Struktur eines herkömmlichen Turbo-Code Encoders mit
zwei Faltungscodes der Einflußlänge von drei Symbolen ist in Fig. 1 dargestellt. Ein
Faltungscoder verwendet die Informationssymbole uk direkt während der anderer
Faltungscoder diese Informationssymbole verschachtelt (interleavt) verarbeitet. Die
Redundanzsymbole des ersten Faltungscoders werden als up k1 und die Redundanzsymbole des
zweiten Faltungscoders werden als up k2 bezeichnet. Die Redundanzsymbole können mittels
eines optionalen Punktierungsblocks selektiv gelöscht werden, um eine bestimmte Coderate
zu erzielen. Die verbleibenden Redundanzsymbole bilden zusammen mit den
Informationssymbolen das zu übertragende Codewort.
Der iterative Turbo-Decoder ist eine Decoderanordung, die für die Decodierung von Turbo-
Codes geeignet ist und dort Anwendung findet. Fig. 2 zeigt eine herkömmliche Turbo-
Decoder Struktur. Die vom Demodulator kommenden Daten werden den einzelnen SISO-
Faltungsdecodern, die den jeweiligen Encodern entsprechen, zugeführt. Der Decodiervorgang
erfolgt iterativ, d. h. nach der Decodierung eines Teilcodes erfolgt die Decodierung des
anderen Teilcodes unter Einbeziehung des Decodierergebnisses (extrinsic Information) des
vorherigen Prozesses. Der Turbo-Decoder kann mit einem einzigen SISO-Decoder, der
zeitmultiplex betrieben wird, oder parallel (zwei SISO für eine Iterationsstufe) aufgebaut
werden. Auch Mischformen sind möglich.
In der Fig. 3 ist ein Blockschaltbild dargestellt, das sich bei Durchführung von
Transformation und Rücktransformation in Form von dazu eingesetzten Boxen ergibt. Einem
SISO-Decoder ist eine T-Box nachgeschaltet, mit deren Hilfe eine Anzahl m-Bit auf eine
Anzahl n-Bit transformiert wird. Diese reduzierte Anzahl von Bit wird zur Verarbeitung
zwischengespeichert. Nach der Verarbeitung wird die reduzierte Anzahl mittels einer T-1-Box,
die dem Zwischenspeicher nachgeschaltet ist, in das ursprüngliche Format rücktransformiert,
bevor diese von einem weiteren SISO-Decoder weiterverarbeitet wird.
Zur Decodierung der einzelnen Faltungscodes wird generell ein Soft-Input-Soft-Output
Decoder (SISO) verwendet. Dieser kann durch verschiedene Algorithmen realisiert werden
(MAP, Max-Log-MAP, SOVA).
Für die Softwerte werden allgemein logarithmierte Wahrscheinlichkeitsverhälnisse (L-Werte)
verwendet. Der Betrag |L(k)| gibt die Zuverlässigkeit der Entscheidung an, das Vorzeichen
sign(L(k)) stellt die harte Entscheidung dar.
Als Decodierergebnis des SISO-Decoders wird die extrinsic Information Le(k) für das
Informationssymbol uk bereitgestellt. Diese berechnet sich wie folgt:
Le(k) = L(k) - L(uk) - Lcys k (1)
Dabei stellt L(k) die Zuverlässigkeit des k-ten Informationssymbols, L(uk) die a-priori In
formation über das zu decodierende Bit und Lcys k die Kanalinformation des zu decodierenden
Bits dar.
Die berechneten extrinsic Werte werden mit Hilfe einer Tabelle oder durch logische
Verknüpfungen quantisiert und binär codiert. Diese Aufgabe kann durch Tabellenauslese in
einem Schritt erfolgen, wie in Fig. 5 dargestellt. Die ermittelten Werte werden dann in dem
extrinsic Zwischenspeicher abgelegt.
Bevor die Werte für die nächste Iterationsstufe wieder Verwendung finden, wird die
ursprüngliche Zahlendarstellung wiederhergestellt. Diese Aufgabe kann wiederum durch
Tabellenauslese realisiert werden, wie in Fig. 6 dargestellt. Eine weitere Möglichkeit der
Rücktransformation stellt die Realisierung durch logische Verknüpfungen dar.
In Fig. 3 ist das Transformationsverfahren als separates Modul (T-Box) dargestellt. Prinzipiell
läßt sich die Funktionalität der T-Box und T-1-Box auch in das SISO-Modul integrieren.
Das erfindungsgemäße Verfahren erlaubt die Verwendung von 3-bit breitem extrinsic
Zwischenspeicher ohne signifikante Verschlechterung der Decodierleistung. Als Beispiel ist
in Fig. 7 das Simulationsergebnis der Bitfehlerrate (BER) mit und ohne extrinsic
Transformation dargestellt. Für die Simulation der Bitfehlerrate wurde ein Turbo-Code mit
dem Generatorpolynom (gfeedback, gparity) = (7 oct, 5 oct) der Teilcodes, die Blocklänge 668 bits,
ein AWGN-Kanal und als SISO-Decoder ein Max-Log-MAP Decoder verwendet.
Claims (9)
1. Verfahren zur iterativen Decodierung von verketteten Codes, bei dem nacheinander die
einzelnen Teilcodes decodiert werden und eine extrinsic Information zwischen den
Teildecodern über einen Zwischenspeicher ausgetauscht wird, dadurch gekennzeichnet,
daß die berechnete extrinsic Information mit einer Anzahl m-Bit vor der Speicherung in
einem Zwischenspeicher in eine Zahlendarstellung mit einer geringeren Anzahl n-Bit
transformiert und beim Auslesen aus dem Zwischenspeicher durch eine
Rücktransformation die ursprüngliche Zahlendarstellung wiederhergestellt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichet, daß die Transformation der extrinsic
Werte mit Hilfe einer Quantisierung derselben erfolgt.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Transformation der
extrinsic Werte mit Hilfe einer nichlinearen Quantisierungskennlinie erfolgt.
4. Verfahren nach einem der Ansprüche 2 bis 3, dadurch gekennzeichnet, daß durch die
Quantisierungskennlinie kleine Werte feiner aufgelöst werden als große Werte.
5. Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß die
Quantisierungsergebnisse binär codiert werden.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die
Transformation und Rücktransformation der extrinsic Information durch Tabellenauslese
erfolgt.
7. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die
Transformation und Rücktransformation der extrinsic Information durch logische
Operationen erfolgt.
8. Vorrichtung zur iterativen Decodierung von verketteten Codes, bei der eine extrinsic
Information zwischen Teildecodern (Decoder 1, 2) über Zwischenspeicher (Interleaver)
ausgetauscht wird, dadurch gekennzeichnet, daß zwischen einem Teildecoder (Decoder
1) und einem Zwischenspeicher Mittel zur Transformation einer Anzahl m-Bit in eine
Anzahl n-Bit und zwischen einem Zwischenspeicher und einem Teildecoder (Decoder 2)
Mittel zur Rücktransformation einer Anzahl n-Bit in eine Anzahl m-Bit vorgesehen ist,
wobei die Anzahl m-Bit größer als die Anzahl n-Bit ist.
9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß als Mittel zur Transformation
und Rücktransformation jeweils eine Transformationsbox (T-Box, T-1-Box) vorgesehen
ist.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1999134646 DE19934646C2 (de) | 1999-07-16 | 1999-07-16 | Verfahren und Vorrichtung zur iterativen Decodierung von verketteten Codes |
AU69793/00A AU6979300A (en) | 1999-07-16 | 2000-07-10 | Method and device for iterative decoding interlinked codes |
DE10082067T DE10082067D2 (de) | 1999-07-16 | 2000-07-10 | Verfahren und Vorrichtung zur iterativen Decodierung von verketteten Codes |
PCT/DE2000/002211 WO2001006662A1 (de) | 1999-07-16 | 2000-07-10 | Verfahren und vorrichtung zur iterativen decodierung von verketteten codes |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1999134646 DE19934646C2 (de) | 1999-07-16 | 1999-07-16 | Verfahren und Vorrichtung zur iterativen Decodierung von verketteten Codes |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19934646A1 DE19934646A1 (de) | 2001-02-01 |
DE19934646C2 true DE19934646C2 (de) | 2001-09-13 |
Family
ID=7915856
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1999134646 Expired - Fee Related DE19934646C2 (de) | 1999-07-16 | 1999-07-16 | Verfahren und Vorrichtung zur iterativen Decodierung von verketteten Codes |
DE10082067T Expired - Fee Related DE10082067D2 (de) | 1999-07-16 | 2000-07-10 | Verfahren und Vorrichtung zur iterativen Decodierung von verketteten Codes |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10082067T Expired - Fee Related DE10082067D2 (de) | 1999-07-16 | 2000-07-10 | Verfahren und Vorrichtung zur iterativen Decodierung von verketteten Codes |
Country Status (3)
Country | Link |
---|---|
AU (1) | AU6979300A (de) |
DE (2) | DE19934646C2 (de) |
WO (1) | WO2001006662A1 (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6956912B2 (en) | 2000-11-14 | 2005-10-18 | David Bass | Turbo decoder with circular redundancy code signature comparison |
US7533320B2 (en) | 2000-11-14 | 2009-05-12 | Interdigital Technology Corporation | Wireless transmit/receive unit having a turbo decoder with circular redundancy code signature comparison and method |
US9979580B2 (en) | 2001-02-01 | 2018-05-22 | Qualcomm Incorporated | Coding scheme for a wireless communication system |
US6961388B2 (en) | 2001-02-01 | 2005-11-01 | Qualcomm, Incorporated | Coding scheme for a wireless communication system |
FR2828359A1 (fr) * | 2001-07-31 | 2003-02-07 | Koninkl Philips Electronics Nv | Emetteur, recepteur, procedes, programme et signal adaptes a des modulations a grand nombre d'etats |
US6973579B2 (en) | 2002-05-07 | 2005-12-06 | Interdigital Technology Corporation | Generation of user equipment identification specific scrambling code for the high speed shared control channel |
EP1562295A1 (de) * | 2004-02-09 | 2005-08-10 | Matsushita Electric Industrial Co., Ltd. | Methode zur Verringerung des Speicherbedarfs eines Deinterleavers in einem Digitalen Rundfunk (DAB) Empfänger unter Verwendung von Datenkompression |
DE102008040797B4 (de) | 2008-07-28 | 2010-07-08 | Secutanta Gmbh | Verfahren zum Empfangen eines Datenblocks |
DE102008055139B4 (de) | 2008-12-23 | 2010-12-09 | Secutanta Gmbh | Verfahren zum Empfangen eines Datenblocks |
US9425922B2 (en) | 2014-08-15 | 2016-08-23 | Nxp B.V. | Reduced memory iterative baseband processing |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5446747A (en) * | 1991-04-23 | 1995-08-29 | France Telecom | Error-correction coding method with at least two systematic convolutional codings in parallel, corresponding iterative decoding method, decoding module and decoder |
US5563897A (en) * | 1993-11-19 | 1996-10-08 | France Telecom | Method for detecting information bits processed by concatenated block codes |
DE19526416A1 (de) * | 1995-07-19 | 1997-01-23 | Siemens Ag | Verfahren und Anordnung zur Bestimmung eines adaptiven Abbruchkriteriums beim iterativen Decodieren multidimensional codierter Infomation |
DE19736625C1 (de) * | 1997-08-22 | 1998-12-03 | Siemens Ag | Verfahren zur Datenübertragung auf Übertragungskanälen in einem digitalen Übertragungssystem |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5663897A (en) * | 1995-06-08 | 1997-09-02 | Strokz Digital Sports, Inc. | Method and apparatus for analyzing a swimmer's swim stroke |
EP1601109B1 (de) * | 1997-07-30 | 2010-04-21 | Samsung Electronics Co., Ltd. | Verfahren und Vorrichtung zur adaptiven Kanalcodierung |
US6631491B1 (en) * | 1997-11-10 | 2003-10-07 | Ntt Mobile Communications Network, Inc. | Interleaving method, interleaving apparatus, and recording medium in which interleave pattern generating program is recorded |
CN100388632C (zh) * | 1998-11-05 | 2008-05-14 | 高通股份有限公司 | 高效迭代解码 |
US6378101B1 (en) * | 1999-01-27 | 2002-04-23 | Agere Systems Guardian Corp. | Multiple program decoding for digital audio broadcasting and other applications |
-
1999
- 1999-07-16 DE DE1999134646 patent/DE19934646C2/de not_active Expired - Fee Related
-
2000
- 2000-07-10 WO PCT/DE2000/002211 patent/WO2001006662A1/de active Application Filing
- 2000-07-10 AU AU69793/00A patent/AU6979300A/en not_active Abandoned
- 2000-07-10 DE DE10082067T patent/DE10082067D2/de not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5446747A (en) * | 1991-04-23 | 1995-08-29 | France Telecom | Error-correction coding method with at least two systematic convolutional codings in parallel, corresponding iterative decoding method, decoding module and decoder |
US5563897A (en) * | 1993-11-19 | 1996-10-08 | France Telecom | Method for detecting information bits processed by concatenated block codes |
DE19526416A1 (de) * | 1995-07-19 | 1997-01-23 | Siemens Ag | Verfahren und Anordnung zur Bestimmung eines adaptiven Abbruchkriteriums beim iterativen Decodieren multidimensional codierter Infomation |
DE19736625C1 (de) * | 1997-08-22 | 1998-12-03 | Siemens Ag | Verfahren zur Datenübertragung auf Übertragungskanälen in einem digitalen Übertragungssystem |
Non-Patent Citations (6)
Title |
---|
#### * |
BAHL, L.R., COCKE, J., JELINEK, F., RAVIV, J.: Optimal Decoding of Linear Codes for Minimizing Symbol Error Rate. In: IEEE Transactions on Information Theory, März 1974, Vol. IT-20, Nr.3, S.284-287 * |
BENEDETTO, S., MONTORSI, G.: Serial concatena- tion of block and convolutional codes. In: Elec- tronik Letters, 1996, Vol.32, Nr.10, S.887-888 * |
BERROU, C., GLAVIEUX, A., THITIMAJSHIMA, P.: Near Shannon Limit Error-Correcting, Coding and Decoding, Turbo-Codes (1). In: IEEE Int. Conf. on Communications Icc'93, Genua, 1993, S.1064 bis 1070 * |
HAGENAUER, Joachim: Iterative ("Turbo") deco- ding of systeematic convolutional codes with MAP and SOVA algorithm. In: ITG-Fachtagung "Codie- rung", München, Okt. 1994 * |
RAPHAELI, D., ZARAI, Y.: Combined Turbo Equali- zation and Turbo Decoding. In: IEEE Communica- tions Letters, 1998, Bd.2, Nr.4, S.107-198 * |
Also Published As
Publication number | Publication date |
---|---|
DE10082067D2 (de) | 2002-09-26 |
AU6979300A (en) | 2001-02-05 |
WO2001006662A1 (de) | 2001-01-25 |
DE19934646A1 (de) | 2001-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69736881T2 (de) | Parallel verketteter tail-biting-faltungskode und dekoder dafür | |
DE69700532T2 (de) | Verfahren und vorrichtung zur faltungskodierung und -dekodierung von datenblöcken | |
DE69838451T2 (de) | Verfahren und schaltung zur adaptiven kanalkodierung | |
DE3910739C2 (de) | ||
DE69923970T2 (de) | Kanaldecodiereinrichtung und Verfahren zum Kanaldecodieren | |
DE69513720T2 (de) | Codiereinrichtung für punktierten Faltungscode | |
DE60001988T2 (de) | Turbo Dekodierung mit variabler Anzahl von Iterationen | |
DE69905255T2 (de) | Verbesserte verschachteler für turbo-kodes | |
DE112004002008B4 (de) | Vereinheitlichter Viterbi/Turbo-Decoder für mobile Telekommunikationssysteme | |
DE19934646C2 (de) | Verfahren und Vorrichtung zur iterativen Decodierung von verketteten Codes | |
DE60111974T2 (de) | Abbruchkriterium für einen Turbodekoder | |
DE102005010006B4 (de) | Verfahren und Vorrichtung zum Terminieren einer iterativen Turbo-Dekodierung | |
DE10310812A1 (de) | Dekodiervorrichtung, Trellis-Prozessor und Verfahren | |
DE69908629T2 (de) | Hybrid verschachteler für turbo-kodierer | |
WO2002030073A2 (de) | Abschnittsweise entschachtelung | |
EP1269633A2 (de) | Optimierter turbo-decodierer | |
DE10214393A1 (de) | Verfahren zur iterativen Decodierung von verketteten Codes | |
DE19521327A1 (de) | Verfahren und Codiereinrichtung zur gesicherten Übertragung von Information mittels Mehrkomponenten-Codierung | |
DE10001856A1 (de) | Verfahren zur Decodierung eines Datensignals | |
DE19725275C2 (de) | Verfahren zur Decodierung von block- oder faltungscodierten digitalen Signalen | |
DE69908366T2 (de) | SOVA Turbodekodierer mit kleinerer Normalisierungskomplexität | |
DE102010054228B4 (de) | Verfahren zum Übertragen von Daten | |
DE19520987A1 (de) | Verfahren zur Terminierung des Trellis bei rekursiven systematischen Faltungscodes | |
DE10000932C2 (de) | Verfahren und Vorrichtung zum Decodieren einer Folge von Codewörtern variabler Länge, Verfahren und Vorrichtung zum Erzeugen eines Datenstroms und Verfahren und Vorrichtung zum Decodieren eines Datenstroms | |
WO1998052362A2 (de) | Kanalcodierungsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: VOGT, JOERG, PROF. DR., 01277 DRESDEN, DE |
|
8339 | Ceased/non-payment of the annual fee |