DE19926767A1 - Ferroelektrischer Transistor und Verfahren zu dessen Herstellung - Google Patents
Ferroelektrischer Transistor und Verfahren zu dessen HerstellungInfo
- Publication number
- DE19926767A1 DE19926767A1 DE19926767A DE19926767A DE19926767A1 DE 19926767 A1 DE19926767 A1 DE 19926767A1 DE 19926767 A DE19926767 A DE 19926767A DE 19926767 A DE19926767 A DE 19926767A DE 19926767 A1 DE19926767 A1 DE 19926767A1
- Authority
- DE
- Germany
- Prior art keywords
- dielectric
- intermediate layer
- source
- thickness
- dielectric structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000000034 method Methods 0.000 title claims description 6
- 238000004519 manufacturing process Methods 0.000 title description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 84
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 16
- 230000003647 oxidation Effects 0.000 claims description 15
- 238000007254 oxidation reaction Methods 0.000 claims description 15
- 239000011229 interlayer Substances 0.000 claims description 14
- 239000000203 mixture Substances 0.000 claims description 5
- 230000010287 polarization Effects 0.000 description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 238000002513 implantation Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 2
- 239000003963 antioxidant agent Substances 0.000 description 2
- 230000003078 antioxidant effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 101100400378 Mus musculus Marveld2 gene Proteins 0.000 description 1
- 229910020684 PbZr Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0415—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having ferroelectric gate insulators
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/701—IGFETs having ferroelectric gate insulators, e.g. ferroelectric FETs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
In einem Halbleitersubstrat sind zwei Source-/Draingebiete und ein dazwischen angeordneter Kanalbereich vorgesehen. An der Oberfläche des Kanalbereichs ist ein Gatedielektrikum angeordnet, das eine dielektrische Zwischenschicht und eine dielektrische Struktur umfaßt. Die dielektrische Struktur grenzt an mindestens einer einem der Source-/Draingebiete zugewandten Seite an die dielektrische Zwischenschicht an und bewirkt, daß die Dicke des Gatedielektrikums oberhalb des Randes des Source-/Draingebietes größer als die Dicke der dielektrischen Zwischenschicht ist.
Description
Die Erfindung betrifft einen ferroelektrischen Transistor,
der zwei Source-/Draingebiete, einen Kanalbereich und eine
Gateelektrode aufweist, wobei zwischen der Gateelektrode und
dem Kanalbereich eine Schicht aus ferroelektrischem Material
vorgesehen ist. Die Leitfähigkeit dieses Transistors ist von
dem Polarisationszustand der Schicht aus ferroelektrischem
Material abhängig. Derartige ferroelektrische Transistoren
werden im Hinblick auf nichtflüchtige Speicher untersucht.
Dabei werden zwei verschiedenen logischen Werten einer digi
talen Information zwei verschiedene Polarisationszustände der
Schicht aus ferroelektrischem Material zugeordnet. Weitere
Einsetzmöglichkeiten für derartige ferroelektrische Transi
storen sind z. B. neuronale Netze.
Da ferroelektrisches Material, das an der Oberfläche eines
Halbleitersubstrats angeordnet ist, schlechte Grenzflächenei
genschaften zeigt, die einen negativen Einfluß auf die elek
trischen Eigenschaften eines ferroelektrischen Transistors
ausüben, ist vorgeschlagen worden, in einem ferroelektrischen
Transistor zwischen der ferroelektrischen Schicht und dem
Halbleitersubstrat eine Zwischenschicht aus SiO2 (siehe EP 0
566 585 B1), MgO, CeO2, ZrO2, SrTiO3, Y2O3 (siehe H. N. Lee et
ab Ext. Abstr. Int. Conf. SSDM, Hamatsu, 1997, S. 382-383)
oder Si3N4 (siehe zum Beispiel J. P. Han et al. Integrated
Ferroelectrics, 1998, Vol. 22, pp. 213 bis 221) zu verwenden.
Diese Materialien sind isolierende stabile Oxide, die eine
ausreichend gute Grenzfläche zwischen der ferroelektrischen
Schicht und der Oberfläche des Halbleitersubstrats sicher
stellen.
Um den Polarisationszustand der ferroelektrischen Schicht zu
bestimmen, wird zwischen die beiden Source-/Draingebiete eine
Spannung angelegt und der Stromfluß zwischen den beiden Sour
ce-/Draingebieten, der durch den Polarisationszustand be
stimmt wird, bewertet. Beim Anlegen einer Spannung zwischen
die beiden Source-/Draingebiete fällt auch über die ferro
elektrische Schicht eine Spannung ab. Es hat sich gezeigt,
daß diese zu einer unbeabsichtigten Änderung des Polarisati
onszustandes der ferroelektrischen Schicht führen kann.
Der Erfindung liegt das Problem zugrunde, einen ferroelektri
schen Transistor sowie ein Verfahren zu dessen Herstellung
anzugeben, bei dem ungewollte Änderungen des Polarisationszu
standes bei Anlegen einer Spannung zwischen die Source-
/Draingebiete vermieden wird.
Dieses Problem wird gelöst durch einen ferroelektrischen
Transistor gemäß Anspruch 1 sowie ein Verfahren zu dessen
Herstellung gemäß Anspruch 8. Weitere Ausgestaltungen der Er
findungen gehen aus den übrigen Ansprüchen hervor.
Der ferroelektrische Transistor weist ein Halbleitersubstrat
auf, in dem zwei Source-/Draingebiete und ein dazwischen an
geordneter Kanalbereich vorgesehen sind. An der Oberfläche
des Kanalbereichs ist ein Gatedielektrikum angeordnet, das
eine dielektrische Zwischenschicht und eine dielektrische
Struktur umfaßt. Die dielektrische Struktur grenzt an minde
stens eine Seite der dielektrischen Zwischenschicht an. Die
Seite der dielektrischen Zwischenschicht, an der die dielek
trische Struktur angrenzt, ist einem der Source-/Draingebiete
zugewandt. Die Dicke des Gatedielektrikums ist dabei größer
als die Dicke der dielektrischen Zwischenschicht. Oberhalb
der dielektrischen Zwischenschicht und der dielektrischen
Struktur sind eine ferroelektrische Schicht und eine Ga
teelektrode angeordnet.
Der Erfindung liegen folgende Überlegungen zugrunde: Wird in
einem ferroelektrischen Transistor eine Spannung zwischen den
beiden Source-/Draingebieten angelegt, so fällt eine Spannung
zwischen der Gateelektrode und demjenigen der Source-
/Draingebiete ab, dessen Spannungspegel sich von dem Span
nungspegel der Gateelektrode unterscheidet. Der Spannungspe
gel des anderen Source-/Drain-Gebietes ist im wesentlichen
gleich dem Spannungspegel der Gateelektrode, so daß auf der
anderen Seite keine oder nur eine geringe Spannung abfällt.
Die Spannung, die zwischen der Gateelektrode und dem Source-
/Draingebiet abfällt, teilt sich entsprechend den Kapazitäten
der ferroelektrischen Schicht und der dielektrischen Zwi
schenschicht bzw. der dielektrischen Struktur auf. Im Bereich
der größeren Dicke des Gatedielektrikums fällt somit aufgrund
der größeren Dicke ein größerer Anteil der Spannung über das
Gatedielektrikum ab. Entsprechend fällt in diesem Bereich ein
geringerer Anteil über die ferroelektrische Schicht ab, der
zur Änderung des Polarisationszustandes der ferroelektrischen
Schicht nicht mehr ausreichend ist. Somit wird vermieden, daß
durch Anlegen einer Spannung zwischen den beiden Source-
/Draingebieten unbeabsichtigt der Polarisationszustand der
ferroelektrischen Schicht verändert wird.
Soll dagegen der Polarisationszustand der ferroelektrischen
Schicht gezielt verändert werden, so wird zum Beispiel zwi
schen das Halbleitersubstrat und die Gateelektrode eine ent
sprechende Spannung angelegt. Wegen der geringeren Dicke der
dielektrischen Zwischenschicht fällt diese Spannung haupt
sächlich über der ferroelektrischen Schicht ab, so daß eine
wirksame Änderung des Polarisationszustandes möglich ist.
Die ferroelektrische Schicht kann alle ferroelektrischen Ma
terialien enthalten, die für einen ferroelektrischen Transi
stor geeignet sind. Insbesondere enthält die ferroelektrische
Schicht SBT (SrBi2Ta2O9), PZT (PbZrxTi1-xO2) oder BMF
(BaMgF4).
Vorzugsweise ist die Dicke des Gatedielektrikums oberhalb des
Randes des Source-/Drain-Gebietes um einen Faktor zwischen 2
und 20 größer als die Dicke der dielektrischen Zwischen
schicht.
Im Hinblick auf ein vereinfachtes Schaltungsdesign ist es
vorteilhaft, die dielektrische Struktur aus mindestens zwei
Teilen vorzusehen, die jeweils an den den Source-
/Draingebieten zugewandten Seiten der dielektrischen Zwi
schenschicht an die dielektrische Zwischenschicht angrenzen.
In diesem Fall kann jedes der Source-/Draingebiete das Sour
ce-/Draingebiet sein, daß im Fall eines Stromflusses durch
den ferroelektrischen Transistor die größere Spannungsdiffe
renz zur Gateelektrode aufweist.
Gemäß einer Ausgestaltung der Erfindung unterscheiden sich
die Materialzusammensetzungen der dielektrischen Zwischen
schicht und der dielektrischen Struktur. Dabei liegt es im
Rahmen der Erfindung, die dielektrische Zwischenschicht aus
CeO2, ZrO2, MgO, SrTiO3, Y2O3, oder Si3N4 und die dielektrische
Struktur aus SiO2 vorzusehen. Die Herstellung der dielektri
schen Struktur erfolgt in diesem Fall vorzugsweise durch lo
kale Oxidation. Dazu wird auf der Oberfläche des Halbleiter
substrats eine Maske aus einem oxidationsbeständigen Materi
al. zum Beispiel Si3N4 gebildet, die im Bereich der dielek
trischen Struktur eine Öffnung aufweist. Die dielektrische
Struktur wird durch thermische Oxidation im Bereich der Öff
nung der Maske gebildet. Nach Entfernen der Maske wird die
dielektrische Zwischenschicht aus einem der genannten Mate
rialien abgeschieden und so strukturiert, daß sie an die die
lektrische Struktur angrenzt bzw. diese teilweise überlappt.
Alternativ können die dielektrische Zwischenschicht und die
dielektrische Struktur dadurch gebildet werden, daß eine
Schicht aus Si3N4 auf die Halbleiteroberfläche aufgebracht
wird und im Bereich der dielektrischen Struktur selektiv oxi
diert wird. Dieses kann durch eine Implantation mit Sauer
stoff im Bereich der dielektrischen Struktur und/oder eine
Implantation mit Stickstoff außerhalb des Bereiches der die
lektrischen Struktur und anschließende thermische Oxidation
erfolgen. Die Implantation mit Sauerstoff fördert die SiO2-
Bildung, während die Implantation mit Stickstoff die SiO2-
Bildung unterdrückt. Alternativ kann die selektive Oxidation
der Si3N4-Schicht dadurch bewirkt werden, daß auf die Ober
fläche der Si3N4-Schicht eine Maske aufgebracht wird aus ei
nem oxidationshemmenden Material, die im Bereich der dielek
trischen Struktur eine Öffnung aufweist. Durch thermische
Oxidation wird die dielektrische Struktur im Bereich der Öff
nung gebildet. Nach der selektiven Oxidation wird in beiden
Fällen die dielektrische Struktur und die dielektrische Zwi
schenschicht durch Strukturierung der Si3N4-Schicht gebildet.
Gemäß einer anderen Ausgestaltung der Erfindung weisen die
dielektrische Struktur und die dielektrische Zwischenschicht
im wesentlichen dieselbe Materialzusammensetzung auf. Dabei
liegt es im Rahmen der Erfindung, daß die dielektrische
Struktur und die dielektrische Zwischenschicht SiO2 enthal
ten. Die Herstellung dieser Ausgestaltungsform erfolgt vor
zugsweise durch Bildung einer SiO2-Schicht, deren Dicke der
Dicke der Zwischenschicht entspricht und nachfolgende lokale
Oxidation mit Hilfe einer Maske aus einem oxidationshemmenden
Material, z. B. Si3N4, die eine Öffnung im Bereich der dielek
trischen Struktur aufweist. Nachfolgend werden die dielektri
sche Struktur und die dielektrische Zwischenschicht durch
Strukturierung der selektiv oxidierten SiO2-Schicht fertigge
stellt.
Nachfolgend wird die Erfindung anhand von Ausführungsbeispie
len, die in den Figuren dargestellt sind, näher erläutert.
Fig. 1 zeigt einen Schnitt durch einen ferroelektrischen
Transistor, der eine dielektrische Zwischenschicht
und eine dielektrische Struktur mit derselben Mate
rialzusammensetzung aufweist.
Fig. 2 zeigt einen Schnitt durch einen ferroelektri
schen Transistor, der eine Zwischenschicht aus Si3N4
und eine dielektrische Struktur aus SiO2 aufweist.
Fig. 3 zeigt einen Schnitt durch einen ferroelektrischen
Transistor, der eine dielektrische Struktur aus SiO2
und eine durch nachfolgende Abscheidung gebildete
dielektrische Schicht aufweist.
In einem Halbleitersubstrat 11 aus monokristallinem Silizium
mit einer Dotierung von einigen 1016 cm-3 Bor sind zwei Sour
ce-/Draingebiete 12 vorgesehen, die mit einigen 1020 cm-3 As
n+-dotiert sind (siehe Fig. 1). Der zwischen den beiden
Source-/Draingebieten 12 angeordnete Teil des Halbleitersub
strats 11 wirkt als Kanalbereich. An der Oberfläche des Halb
leitersubstrats 11 ist zwischen den beiden Source-/Drain-
Gebieten 12 ein Gatedielektrikum 130 angeordnet, das eine
dielektrische Zwischenschicht 13 und eine dielektrische
Struktur umfasst. Die dielektrische Zwischenschicht 13 grenzt
im Bereich der beiden Source-/Draingebiete 12 jeweils an ein
Teil der dielektrischen Struktur 14 an. Die dielektrische
Zwischenschicht 13 und die dielektrische Struktur 14 bestehen
beide aus SiO2 und gehen ineinander über. Die Dicke der die
lektrischen Zwischenschicht 13 oberhalb des Kanalbereichs be
trägt 3 bis 5 nm. Die Dicke der dielektrischen Struktur 14
beträgt bis zu 25 nm. Somit beträgt die Dicke des Gatedielek
trikums 130 im Bereich der dielektrischen Struktur ca. 30 nm.
Oberhalb der dielektrischen Zwischenschicht 13 und der die
lektrischen Struktur 14 ist eine ferroelektrische Schicht 15
aus SBT in einer Dicke von 200 nm und eine Gateelektrode 16
aus Ir oder Pt angeordnet.
Die Herstellung der dielektrischen Zwischenschicht 13 und der
dielektrischen Struktur 14 erfolgt durch Abscheidung einer
SiO2-Schicht, Maskierung der SiO2-Schicht mit einer Si3N4-
Maske, die im Bereich der dielektrischen Struktur 14 Öffnun
gen aufweist, durch lokale Oxidation der SiO2-Schicht und
Strukturierung der SiO2-Schicht. Bei der lokalen Oxidation
wird die Dicke der SiO2-Schicht lokal vergrößert. Diese Be
reiche größerer Dicke bilden die dielektrische Struktur 14.
Vorzugsweise erfolgt die Strukturierung der selektiv oxidier
ten SiO2-Schicht gemeinsam mit der ferroelektrischen Schicht
15 und der Gateelektrode 16.
In einem p-dotierten Halbleitersubstat 21 mit einer Bor-
Dotierung von einigen 1016 cm-3 sind zwei Source-
/Draingebiete 22 mit einer n+-Dotierung von einigen 1020
cm-3 As angeordnet. Der zwischen den beiden Source-
/Draingebieten 22 angeordnete Teil des Halbleitersubstats 21
wirkt als Kanalbereich. Oberhalb des Kanalbereichs ist ein
Gatedielektrikum 230 angeordnet, das eine dielektrische Zwi
schenschicht 23 aus Si3N4, die oberhalb des Kanalbereichs ei
ne Dicke von 3 bis 5 nm aufweist, und eine dielektrische
Struktur 24 aus SiO2 umfaßt (siehe Fig. 2).
Auf beiden Seiten, die den beiden Source-/Draingebieten 22
zugewandt sind, der dielektrischen Zwischenschicht 23 grenzen
Teile der dielektrischen Struktur 24 an die dielektrische
Zwischenschicht 23 an. Auf der den Source-/Draingebieten 22
jeweils zugewandten Seite weist das Gatedielektrikum 230 eine
größere Dicke als die dielektrische Zwischenschicht 23 auf.
Das Gatedielektrikum 230 weist am Rand eine Dicke von 10 bis
20 nm auf.
Oberhalb der dielektrischen Zwischenschicht 23 und der di
elektrischen Struktur 24 sind eine ferroelektrische Schicht 25
aus SBT in einer Dicke von 100 nm und eine Gateelektrode 26
aus Pt oder Ir in einer Dicke von 50 nm angeordnet.
Die Herstellung der dielektrischen Struktur 24 und der Zwi
schenschicht 23 erfolgt durch Abscheidung der Zwischenschicht
23 aus Si3N4 und nachfolgende Implantation von Sauerstoff in
dem Bereich der Si3N4-Schicht, in dem die dielektrische
Struktur 24 gebildet werden soll. Außerhalb des Bereichs für
die dielektrische Struktur 24 wird Stickstoff implantiert.
Bei einer nachfolgenden Oxidation hemmt der implantierte
Stickstoff eine Oxidation des Si3N4, während der implantierte
Sauerstoff die Oxidbildung fördert. Auf diese Weise wird
durch Umwandlung von Si3N4 in SiO2 die dielektrischen Struktur
24 gebildet. Durch Einbau von Sauerstoff vergrößert sich da
bei die Dicke im Vergleich zur ursprünglichen Dicke der
Si3N4-Schicht.
In einem p-dotierten Halbleitersubstrat 31 mit einer Dotie
rung von einigen 1016 cm-3 sind zwei Source-/Draingebiete 32,
die n+-dotiert sind, mit einer Dotierstoffkonzentration von
einigen 1016 cm-3, angeordnet. Der zwischen den beiden Sour
ce-/Draingebieten 32 angeordnete Teil des Halbleitersubstrats
31 wirkt als Kanalbereich. Oberhalb des Kanalbereichs ist ein
Gatedielektrikum 330 angeordnet, das eine dielektrische Zwi
schenschicht 33 aus ZrO2 und eine dielektrische Struktur 34
aus SiO2 umfasst. Die dielektrische Zwischenschicht 33 weist
eine Dicke von 5 bis 10 nm auf und überlappt die dielektri
sche Struktur 34, die zwei Teile aufweist, die jeweils an der
Oberfläche des Halbleitersubstrats 31 eines der Source-
/Draingebiete 32 und dem benachbarten Kanalbereich überlappen
(siehe Fig. 3). Das Gatedielektrikum 330 weist in dem Be
reich, in dem das jeweilige Source-/Draingebiet 32 an den Ka
nalbereich angrenzt, eine größere Dicke als die dielektrische
Zwischenschicht 33 auf. Die Dicke des Gatedielektrikums 330
am Rand des Source-/Draingebietes 32 beträgt 15 bis 20 nm.
Oberhalb der dielektrischen Struktur 34 und der dielektri
schen Zwischenschicht 33 ist eine ferroelektrische Schicht 25
aus SBT in eine Dicke von 100 nm und eine Gateelektrode 36
aus Ir oder Pt eine Dicke von 50 nm angeordnet.
Die Herstellung der dielektrischen Struktur 34 erfolgt durch
lokale Oxidation der Oberfläche des Halbleitersubstrats 31
unter Verwendung einer Siliziumnitridmaske. Nachfolgend wer
den die Schichten für die dielektrische Zwischenschicht 33,
die ferroelektrische Schicht 34 und die Gateelektrode 36 ab
geschieden und strukturiert.
Die Herstellung der anhand der Fig. 1 bis 3 erläuterten
ferroelektrischen Transistoren erfolgt im übrigen in bekann
ter Weise.
Der Unterschied in der Dicke zwischen der dielektrischen
Schicht und der dielektrischen Struktur kann umso mehr ver
ringert werden, je mehr sich die Dielektrizitätskonstanten
der Materialien in beiden Bereichen unterscheiden. Eine be
sonders günstige Konfiguration kann zum Beispiel aus ZrO2 im
Bereich der dielektrischen Schicht mit einer Dielektrizitäts
konstanten von ca. 20 bis 25 und SiO2 im Bereich der dielek
trischen Struktur mit einer Dielektrizitätskonstanten von 3.9
bestehen.
Claims (10)
1. Ferroelektrischer Transistor,
- - bei dem in einem Halbleitersubstrat zwei Source-/Drain- Gebiete und ein dazwischen angeordneter Kanalbereich Vor gesehen sind,
- - bei dem an der Oberfläche des Kanalbereichs ein Gatedi elektrikum angeordnet ist, das eine dielektrische Zwischen schicht und eine dielektrische Struktur, die an mindestens einer einem der Source-/Drain-Gebiete zugewandten Seite der dielektrischen Zwischenschicht an die dielektrische Zwischenschicht angrenzt, umfaßt,
- - bei dem die Dicke des Gatedielektrikums oberhalb des Ran des des Source-/Drain-Gebietes größer als die Dicke der dielektrischen Zwischenschicht ist,
- - bei dem oberhalb der dielektrischen Zwischenschicht und der dielektrischen Struktur eine ferroelektrische Schicht und eine Gateelektrode angeordnet sind.
2. Ferroelektrischer Transistor nach Anspruch 1,
bei dem die Dicke des Gatedielektrikums oberhalb des Randes
des Source-/Drain-Gebietes um einen Faktor zwischen 5 und 20
größer als die Dicke der dielektrischen Zwischenschicht ist.
3. Ferroelektrischer Transistor nach Anspruch 1 oder 2,
bei dem die dielektrische Struktur mindestens zwei Teile auf
weist, die jeweils an den den Source-/Drain-Gebieten zuge
wandten Seiten der dielektrischen Zwischenschicht an die di
elektrische Zwischenschicht angrenzen.
4. Ferroelektrischer Transistor nach einem der Ansprüche 1
bis 3,
bei dem sich die Materialzusammensetzung der dielektrischen
Zwischenschicht und der dielektrischen Struktur unterschei
den.
5. Ferroelektrischer Transistor nach Anspruch 4,
- - bei dem die dielektrische Zwischenschicht CeO2, ZrO2 oder Si3N4 enthält,
- - bei dem die dielektrische Struktur SiO2 enthält.
6. Ferroelektrischer Transistor nach einem der Ansprüche 1
bis 5,
bei dem die dielektrische Struktur und die dielektrische Zwi
schenschicht im wesentlichen dieselbe Materialzusammensetzung
aufweisen.
7. Ferroelektrischer Transistor nach Anspruch 6,
bei dem die dielektrische Struktur und die dielektrische Zwi
schenschicht SiO2 enthalten.
8. Verfahren zur Herstellung eines ferroelektrischen Transi
stors,
- - bei dem in einem Halbleitersubstrat zwei Source-/Drain- Gebiete und ein dazwischen angeordneter Kanalbereich ge bildet werden,
- - bei dem ein Gatedielektrikum, das eine dielektrische Zwi schenschicht und eine dielektrische Struktur umfasst, an der Oberfläche des Kanalbereichs so erzeugt wird, daß die dielektrische Struktur an mindestens einer einem der Sour ce-/Drain-Gebiete zugewandten Seite der dielektrischen Zwischenschicht an die dielektrische Zwischenschicht an grenzt und daß die Dicke des Gatedielektrikums oberhalb des Randes des Source-/Drain-Gebietes größer als die Dicke der dielektrischen Zwischenschicht ist,
- - bei dem oberhalb der dielektrischen Zwischenschicht eine ferroelektrische Schicht und eine Gateelektrode gebildet werden.
9. Verfahren nach Anspruch 8,
bei dem zur Bildung der dielektrischen Struktur eine lokale
Oxidation der Oberfläche des Halbleitersubstrats durchgeführt
wird.
10. Verfahren nach Anspruch 8,
bei dem zur Bildung der dielektrischen Struktur eine maskier
te Oxidation der Oberfläche der dielektrischen Zwischen
schicht durchgeführt wird.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19926767A DE19926767A1 (de) | 1999-06-11 | 1999-06-11 | Ferroelektrischer Transistor und Verfahren zu dessen Herstellung |
| PCT/DE2000/001531 WO2000077857A1 (de) | 1999-06-11 | 2000-05-15 | Ferroelektrischer transistor und verfahren zu dessen herstellung |
| JP2001504015A JP2003502846A (ja) | 1999-06-11 | 2000-05-15 | 強誘電体トランジスタおよびその製造方法 |
| KR10-2001-7015910A KR100485916B1 (ko) | 1999-06-11 | 2000-05-15 | 강유전성 트랜지스터 |
| TW089111291A TW459396B (en) | 1999-06-11 | 2000-06-09 | Ferroelectric transistor and its production method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19926767A DE19926767A1 (de) | 1999-06-11 | 1999-06-11 | Ferroelektrischer Transistor und Verfahren zu dessen Herstellung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19926767A1 true DE19926767A1 (de) | 2000-12-21 |
Family
ID=7910988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19926767A Ceased DE19926767A1 (de) | 1999-06-11 | 1999-06-11 | Ferroelektrischer Transistor und Verfahren zu dessen Herstellung |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP2003502846A (de) |
| KR (1) | KR100485916B1 (de) |
| DE (1) | DE19926767A1 (de) |
| TW (1) | TW459396B (de) |
| WO (1) | WO2000077857A1 (de) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100229961B1 (ko) * | 1991-01-09 | 1999-11-15 | 피터 토마스 | 메모리셀 장치 및 동작방법 |
| US5384729A (en) * | 1991-10-28 | 1995-01-24 | Rohm Co., Ltd. | Semiconductor storage device having ferroelectric film |
| KR100290874B1 (ko) * | 1993-03-17 | 2001-10-24 | 김영환 | 모스펫(mosfet)제조방법 |
-
1999
- 1999-06-11 DE DE19926767A patent/DE19926767A1/de not_active Ceased
-
2000
- 2000-05-15 JP JP2001504015A patent/JP2003502846A/ja active Pending
- 2000-05-15 WO PCT/DE2000/001531 patent/WO2000077857A1/de active IP Right Grant
- 2000-05-15 KR KR10-2001-7015910A patent/KR100485916B1/ko not_active Expired - Fee Related
- 2000-06-09 TW TW089111291A patent/TW459396B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2000077857A1 (de) | 2000-12-21 |
| TW459396B (en) | 2001-10-11 |
| JP2003502846A (ja) | 2003-01-21 |
| KR20020010158A (ko) | 2002-02-02 |
| KR100485916B1 (ko) | 2005-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19630310C2 (de) | Halbleitervorrichtung mit einem Kondensator und Verfahren zu deren Herstellung | |
| DE69021419T2 (de) | Halbleiterspeicheranordnung mit einem ferroelektrischen Material. | |
| DE60224379T2 (de) | Methode, eine dielektrische Schicht abzuscheiden | |
| DE69633554T2 (de) | Festdielektrikumkondensator und verfahren zu seiner herstellung | |
| DE69226358T2 (de) | EPROM-Zelle mit Dielektricum zwischen Polysiliziumschichten, das leicht in kleinen Dimensionen herstellbar ist | |
| DE19603288B4 (de) | Halbleitervorrichtung | |
| DE3311635C2 (de) | ||
| DE19838741A1 (de) | Kondensator und Verfahren zur Herstellung eines Kondensators | |
| WO2002013275A1 (de) | Elektronisches bauelement und herstellungsverfahren für ein elektronisches bauelement | |
| DE2314260A1 (de) | Ladungsgekoppelte halbleiteranordnung und verfahren zu ihrer herstellung | |
| DE19946437A1 (de) | Ferroelektrischer Transistor | |
| DE19636054A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
| EP1149421B1 (de) | Femfet-vorrichtung und verfahren zu deren herstellung | |
| DE19649670A1 (de) | Verfahren zur Herstellung eines Kondensators einer Halbleitervorrichtung und zugehörige Anordnung | |
| EP1138084B1 (de) | Ferroelektrischer transistor und verfahren zu dessen herstellung | |
| DE19633689B4 (de) | Verfahren zum Herstellen von Kondensatoren für Halbleitervorrichtungen | |
| DE19854418C2 (de) | Halbleiterbauelement mit zumindest einem Kondensator sowie Verfahren zu dessen Herstellung | |
| EP0867926A1 (de) | Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall | |
| DE69025784T2 (de) | Nichtflüchtige Speicher-Halbleiteranordnung | |
| EP1138065A1 (de) | Verfahren zum herstellen einer strukturierten metalloxidhaltigen schicht | |
| DE19958200B4 (de) | Mikroelektronische Struktur und Verfahren zu deren Herstellung | |
| DE19926767A1 (de) | Ferroelektrischer Transistor und Verfahren zu dessen Herstellung | |
| DE2152225A1 (de) | Halbleiteranordnung | |
| DE19743268C2 (de) | Kondensator mit einer Barriereschicht aus einem Übergangsmetall-Phosphid, -Arsenid oder -Sulfid, Herstellungsverfahren für einen solchen Kondensator sowie Halbleiterspeicheranordnung mit einem solchen Kondensator | |
| DE19851280A1 (de) | Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8131 | Rejection |