DE19918025C2

DE19918025C2 - Schaltungsanordnung mit einer Ansteuerung für einen Halbleiterschalter mit sourceseitiger Last

Info

Publication number: DE19918025C2
Application number: DE1999118025
Authority: DE
Inventors: Axel Christoph
Original assignee: Siemens Corp
Current assignee: Infineon Technologies AG
Priority date: 1999-04-21
Filing date: 1999-04-21
Publication date: 2001-03-08
Anticipated expiration: 2019-04-22
Also published as: DE19918025A1

Description

Die Erfindung betrifft eine Schaltungsanordnung mit einem er sten Halbleiterschalter, der ein Drain, ein Source und ein Gate aufweist und der sourceseitig mit einer Last zwischen einem ersten und einem zweiten Versorgungspotentialanschluß verschaltet ist. Das Gate des ersten Halbleiterschalters ist mit einer Ladungspumpe gekoppelt. Ferner ist ein zweiter Halbleiterschalter vorgesehen, der mit seiner Laststrecke zwischen dem Gate und der Source des ersten Halbleiterschal ters verschalten ist. Eine Ansteuerung steuert nach Maßgabe eines an einem Eingang anliegenden Steuersignales die La dungspumpe sowie den ersten und den zweiten Halbleiterschal ter an.

Schaltungsanordnungen, die nach dem Prinzip der Spannungsver dopplerschaltung arbeiten, sind aus dem Stand der Technik hinlänglich bekannt. Hiermit ist es möglich, einen Halblei terschalter mit sourceseitiger Last auch dann voll leitend zu steuern, wenn die Spannung am Steuereingang kleiner als die Drainspannung ist.

Der prinzipielle Aufbau einer derartigen Schaltungsanordnung ist in Fig. 1 dargestellt. Zwischen einem ersten und einem zweiten Versorgungspotentialanschluß 1, 2 ist die Serien schaltung aus einem ersten Halbleiterschalter M1 und einer Last Z verschalten. Hierbei ist der Drainanschluß des als MOSFET ausgeführten Halbleiterschalters M1 mit dem ersten Versorgungspotentialanschluß 1 verbunden, an dem üblicher weise die Betriebsspannung V_BB anliegt. Sourceseitig ist der Halbleiterschalter M1 mit der Last Z verbunden. Der Halblei terschalter M1 wird über einen Widerstand R1 von einer La dungspumpe LP angesteuert, die ihrerseits über eine Ansteuer schaltung AS gesteuert wird. Die Ansteuerschaltung bzw. die Ladungspumpe LP beginnen zu arbeiten, wenn an einem Eingang 3 der Ansteuerschaltung AS ein entsprechendes Signal anliegt.

Ferner ist noch ein zweiter Halbleiterschalter M2 vorgesehen, der mit seinem Sourceanschluß mit dem Sourceanschluß des er sten Halbleiterschalters M1 verbunden ist. Drainseitig ist der zweite Halbleiterschalter M2 mit dem Widerstand R1 verbunden. Der zweite Halbleiterschalter M2 wird ebenfalls von der An steuerschaltung AS angesteuert. Bis auf die Last Z sind alle genannten Bauelemente auf einem integrierten Schaltkreis IC untergebracht. Der zweite Versorgungspotentialanschluß 2, der üblicherweise das Bezugspotential, z. B. Masse, darstellt ist üblicherweise nicht mit dem zweiten Versorgungspotentialan schluß 2' (ebenfalls Bezugspotential, Massepotential) des integrierten Schaltkreises IC verbunden. Durch das Leitendschalten des zweiten Halbleiterschalters M2 wird das Gate des ersten Halbleiterschalters M1 in Richtung zweites Versorgungspotential gezogen, so daß der erste Halbleiter schalter M1 sperrt.

Die genaue Ausgestaltung einer Ansteuerschaltung sowie der dazugehörigen Ladungspumpe einer gattungsgemäßen Schaltungs anordnung ist z. B. in der EP 0 572 706 A1 beschrieben. In der dortigen Fig. 1 ist ein Leistungs-FET 1 dargestellt, des sen Drain-Anschluß D über einen Anschluß 3 an einer Versor gungsspannung +U_BB liegt. Sein Source-Anschluß ist über einen Anschluß 4 mit einer Last 2 verbunden. Diese Last liegt ein seitig an Masse (Lastmasse). Zwischen dem Drain-Anschluß und dem Source-Anschluß des Leistungs-FET 1 liegt die Reihenschaltung aus einem zweiten FET 5 und einem Widerstand 14. Der FET 5 ist von dem Leistungs-FET entgegengesetzten Kanaltyp. Sein Source-Anschluß ist mit dem Drain-Anschluß des Leistungs-FET 1 verbunden, sein Drain-Anschluß mit dem Widerstand 14. Zwischen den Gate-Anschluß des zweiten FET 5 und sein Source-Anschluß ist ein Widerstand 6 angeschlossen.

Der Gate-Anschluß des Leistungs-FET 1 ist über Widerstände 17, 19 und eine erste Diode 9 mit einem Anschluß eines Kondensators 10 verbunden, sein anderer Anschluß mit einem Eingangsanschluß 11. Mit dem Verbindungspunkt zwischen Kondensator 10 und erster Diode 9 ist der Emitteranschluß eines npn-Bipolartransistors 8 verbunden. Sein Basisanschluß ist mit dem Drainanschluß des zweiten FET 5 verbunden, sein Kollektoranschluß mit dessen Source-Anschluß. Zwischen dem Gate-Anschluß des Leistungs-FET 1 und seinem Source-Anschluß liegt über einen Widerstand 18 die Drain-Source-Strecke eines dritten FET 16, der als Depletion-FET ausgebildet ist. Sein Source-Anschluß ist mit dem Source-Anschluß des Leistungs-FET 1 verbunden. Der Gate-Anschluß von 16 liegt einerseits über einen Widerstand 20 und einen steuerbaren Schalter 12 an einem zweiten Eingangsanschluß 13 und andererseits am Gate- Anschluß des zweiten FET 5.

Wird der steuerbare Schalter 12 eingeschaltet, so wird eine Eingangsspannung U_in an den Gate-Anschluß des FET 5 gelegt, die kleiner ist als die Versorgungsspannung +U_BB. Damit fließt ein Strom vom Anschluß 3 über den Widerstand 6, den Widerstand 20, den steuerbaren Schalter 12 zum Anschluß 13. Die Widerstände 6 und 20 sind derart bemessen, daß der FET 5 leitend gesteuert und der Depletion-FET 16 gesperrt wird. Da mit fließt ein Strom über die Drain-Source-Strecke des FET 5 einerseits durch den Widerstand 14 und andererseits in den Basisanschluß des Bipolartransistors 8. Der Bipolartransistor wird damit leitend gesteuert und ein Strom fließt über die Diode 9, die Widerstände 17 und 19 zum Gate-Anschluß des Lei stuns-FET 1 und lädt dessen Gate-Source-Kapazität auf. Dieser beginnt damit zu leiten. Gleichzeitig mit der Gate-Source-Ka pazität des Leistuns-FET 1 wird auch der Kondensator 10 über die Kollektor-Emitter-Strecke des Bipolartransistors 8 aufge laden. Wird nun in den Eingangsanschluß 11 eine Impulsfolge eingespeist, so wird das Potential am Verbindungspunkt zwi schen Kondensator 10 und Diode 9 angehoben und die Gate- Source-Kapazität des Leistungs-FET wird weiter aufgeladen.

Eine Entladung des Kondensators 10 über den Widerstand 14 und die Last 2 nach Masse wird über die in Sperrichtung vorge spannte Basis-Emitter-Strecke des Bipolartransistors 8 ver hindert. Die Basis-Emitter-Strecke des Bipolartransistors entspricht der zweiten Diode der bekannten Schaltung.

Zum Abschalten des Leistungs-FET 1 wird der steuerbare Schal ter 12 geöffnet. Damit steigt die Spannung am Gate-Anschluß des Depletion-FET 16 und dieser wird leitend gesteuert. Der FET 5 und der Bipolartransistor 8 werden gleichzeitig ge sperrt. Damit wird die Gate-Source-Kapazität des Leistungs- FET 1 entladen und der Transistor sperrt.

Ein prinzipieller Nachteil der gattungsgemäßen beschriebenen Schaltungsanordnungen besteht darin, daß beim Einschalten des Halbleiterschalters die Ladungspumpe von Beginn an arbeitet. In der Praxis schaltet der FET 16, der das Gate des Leistungs-FET entladen soll, jedoch erst mit einer gewissen Verzögerung aus. Somit ist ein Stromfluß durch den FET 16 erst dann unterbunden, wenn die Spannung am Ausgang 4 ca. 6 Volt unter der Betriebsspannung +U_BB am Versorgungspotentialanschluß 3 liegt. Durch das verzögerte Ausschalten des FETs 16 bedingt ergeben sich beim Einschalten eines High-Side-Schalters aufgrund des noch eingeschalteten Pfades über den FET 16 Stromänderungen am Ausgang 4. Hierdurch werden EMV-Störungen verursacht, die die geltenden Normen verletzen können. Dies stört um so mehr, wenn die Ansteuerung über eine Pulsweitenmodulation erfolgt.

In der DE 197 28 283 A1 ist eine Schaltungsanordnung gemäß dem Oberbegriff des Patentanspruchs 1 angegeben, bei der die Zeitkonstante der Verzögerung in einer Größenordnung der Einschaltzeit mit einem Bootstrap-Kondensator ausgebildet ist. Die DE 197 28 283 A1 offenbart jedoch nicht das Interagieren der Verzögerungsmittel mit der Ladungspumpe am Anfang des Sperrzustandes des zweiten Halbleiterschalters.

In der DE 196 35 911 C1 ist ebenfalls eine Schaltungsanord nung mit einem High-Side-Schalter und einer Ladungspumpe beschrieben. Dort ist ebenfalls eine Verzögerungsschaltung vorgesehen, die eine Verzögerung der Einschaltung der La dungspumpe vornimmt. Allerdings ist dort die Verzögerungszeit derart bemessen, dass nach deren Ablauf ein Schwellenwert auf der Einschaltanstiegsflanke des High-Side-Schalters erreicht ist. Damit braucht dessen Ansteueranschluss nicht permanent mit Ladung aus der Ladungspumpe gespeist zu werden. Ein zweiter Halbleiterschalter zwischen dem Gate-Anschluß und dem Source-Anschluß des High-Side-Schalters ist dort nicht vorgesehen.

Die Aufgabe der vorliegenden Erfindung besteht deshalb darin, eine gattungsgemäße Schaltungsanordnung so weiterzubilden, daß keine Stromänderungen am Ausgang entstehen.

Diese Aufgabe wird mit einer Schaltungsanordnung mit den Merkmalen des Patentanspruchs 1 gelöst.

Weitere vorteilhafte Ausgestaltungen ergeben sich aus den Un teransprüchen.

Vorteilhafterweise wird die Ladungspumpe erst dann einge schaltet, wenn der zweite Halbleiterschalter gesperrt ist. Hierdurch wird ein Stromfluß zum Ausgang, d. h. zum Source des ersten Halbleiterschalters unterbunden. EMV-Störungen können deshalb nicht entstehen.

Vorteilhafterweise ist die Ansteuerung über das Verzögerungs mittel mit der Ladungspumpe und dem zweiten Halbleiterschal ter verbunden. In einer konkreten Ausgestaltung weist das Verzögerungsmittel einen dritten Halbleiterschalter auf, dessen Steuer-Anschluß und Source-Anschluß mit dem jeweiligen Anschluß des zweiten Halbleiterschalters verschaltet ist und dessen Drain-Anschluß mit einem Stromspiegel verbunden ist, der einerseits mit dem Mittelabgriff eines Spannungsteilers und andererseits mit einem Eingang der Ladungspumpe verbunden ist. Mit anderen Worten bedeutet dies, daß ein Abbild des Stromes des zweiten Halbleiterschalters erzeugt wird, das einem Stromspiegel zugeführt wird. Erst wenn der Stromspiegel keinerlei Strom mehr produziert, d. h. der zweite Halbleiter schalter vollkommen sperrend ist, kann die Ladungspumpe zum Laufen beginnen.

Vorteilhafterweise weist der Spannungsteiler des Verzögerungsmittels einen vierten Halbleiterschalter auf, der nach Maßgabe des Steuersignals am Eingang der Ansteuerung leitend oder sperrend geschaltet wird. Hierdurch wird erzielt, daß bei einem entsprechenden Ansteuersignal die Ladungspumpe zum Laufen beginnen könnte, sofern der zweite Halbleiterschalter bereits sperrend geschaltet ist.

In einer weiteren vorteilhaften Ausgestaltung sind der zweite und der dritte Halbleiterschalter gleich dimensioniert. Auf diese Weise ist sichergestellt, daß ein genaues Abbild des Stromes durch den zweiten Halbleiterschalter erzeugt wird.

Die Erfindung wird anhand der nachstehenden Figuren näher er läutert. Es zeigen:

Fig. 1 eine prinzipielle Schaltungsanordnung für die An steuerung eines High-Side-Schalters nach dem Stand der Technik,

Fig. 2 eine prinzipielle Schaltungsanordnung zur Ansteuerung eines High-Side-Schalters nach der Erfindung und

Fig. 3 ein konkretes Ausführungsbeispiel der erfindungsgemä ßen Schaltungsanordnung.

Fig. 2 zeigt den prinzipiellen Aufbau einer erfindungsgemä ßen Schaltungsanordnung. Gegenüber dem bereits beschriebenen und in Fig. 1 dargestellten Schaltungsaufbau unterscheidet sich die Erfindung dadurch, daß die Ladungspumpe LP nicht di rekt von der Ansteuerung AS angesteuert wird, sondern daß eine Verzögerungsschaltung V zwischengeschalten ist. Die Ver zögerungsschaltung V ermittelt im wesentlichen, ob der zweite Halbleiterschalter M2 sich im sperrenden Zustand befindet oder nicht. Sobald der zweite Halbleiterschalter M2 gesperrt ist, kann die Ladungspumpe LP bei Erhalt eines entsprechenden Steuersignales durch das Verzögerungsmittel V den Halbleiterschalter M1 aufsteuern. Der erste Halbleiterschalter M1 wird somit leitend.

Fig. 3 zeigt ein konkretes Ausführungsbeispiel einer erfin dungsgemäßen Schaltungsanordnung. Die erfindungsgemäße Schal tungsanordnung weist einen Halbleiterschalter M1 auf, der sourceseitig mit einer Last Z verbunden ist. Die Reihenschal tung aus dem Halbleiterschalter M1 und der Last 2 befindet sich zwischen einem ersten und einem zweiten Versorgungspo tentialanschluß 1, 2. Die Schaltungsanordnung weist eine An steuerung auf, die im wesentlichen mit der aus der EP 0 572 706 A1 bekannten und bereits beschriebenen Ansteuerung identisch ist. Die Ansteuerschaltung besteht aus den Halbleiterschaltern M7, M8, M9 sowie den Widerständen R3, R4, R5 und einer Zenerdiode D1. Die dargestellten Ansteuerschaltung ist als exemplarisch zu betrachten. Der Einsatz der Erfindung ist prinzipiell zusammen mit jeder beliebigen Ansteuerschaltung denkbar.

Die Schaltungsanordnung weist ferner einen zweiten Halblei terschalter M2 auf, der sourceseitig mit dem Source-Anschluß des ersten Halbleiterschalters M1 verbunden ist. Der Drain- Anschluß des zweiten Halbleiterschalters M2 ist über einen Gate-Ladewiderstand R1 mit dem Gate des ersten Halbleiter schalters M1 verbunden. Der Verbindungspunkt zwischen dem zweiten Halbleiterschalter M2 und dem ersten Widerstand R1 ist ferner mit einem Ausgang LP2 einer Ladungspumpe LP ver bunden. Die Ladungspumpe LP weist zwei weitere Eingänge LP1 und LP3 auf. Das am Eingang LP1 anliegende Signal schaltet die Ladungspumpe ein, während am Steuereingang LP3 ein Takt signal z. B. von einem Oszillator angeschlossen ist. Eingangsseitig ist die Ladungspumpe LP mit dem Verzögerungs mittel V verbunden. Ein Eingang V1 des Verzögerungsmittels V ist mit einem Steuereingang 3 der Ansteuerung AS verbunden. Das Verzögerungsmittel V weist einen dritten Halbleiterschal ter M3 auf, dessen Gate-Anschluß mit dem Gate des zweiten Halbleiterschalters M2 verbunden ist. Sourceseitig ist der dritte Halbleiterschalter M3 mit dem Source-Anschluß des zweiten Halbleiterschalters M2 verbunden. Der Drain-Anschluß des dritten Halbleiterschalters M3 ist mit einem Stromspiegel verbunden, der aus einem fünften und einen sechsten Halblei terschalter M5, M6 besteht. Die Gate-Anschlüsse des fünften und des sechsten Halbleiterschalters M5, M6 sind miteinander verbunden, die Source-Anschlüsse des fünften und des sechsten Halbleiterschalters M5, M6 stehen mit dem ersten Versorgungs potentialanschluß 1 in Verbindung, an dem üblicherweise die Betriebsspannung V_BB anliegt. Der Dram-Anschluß des sechsten Halbleiterschalters M6 ist mit dem Eingang LP1 der Ladungs pumpe verbunden. Er steht weiterhin mit dem Mittelabgriff ei nes Spannungsteilers in Verbindung, der aus einem vierten Halbleiterschalter M4 und einem zweiten Widerstand R2 be steht. Der Widerstand R2 ist einerseits mit dem zweiten Ver sorgungspotentialanschluß 2' und andererseits mit dem Drain- Anschluß des vierten Halbleiterschalters M4 verbunden. Der Source-Anschluß des vierten Halbleiterschalters M4 ist mit dem ersten Versorgungspotentialanschluß 1 verbunden. Das Gate des vierten Halbleiterschalters M4 stellt den Eingang V1 des Verzögerungsmittels V dar. Die Halbleiterschalter M4, M5, M6 sind als p-Kanal-MOSFETs ausgeführt. Der dritte Halbleiter schalter M3 hingegen ist, wie der zweite Halbleiterschalter M2, als n-Kanal-Depletion-MOSFET ausgeführt. Der erste Halb leiterschalter M1 ist ein n-Kanal-Enhancement-MOSFET.

Im folgenden wird die Funktion der erfindungsgemäßen Schal tungsanordnung näher erläutert:

Liegt am Eingang 3 ein logisches H an, so ist der vierte Halbleiterschalter M4 gesperrt. Der Verbindungspunkt zwischen dem vierten Halbleiterschalter M4 und dem zweiten Widerstand R2 liegt auf niedrigen Bezugspotential, womit am Eingang LP1 der Ladungspumpe ein logisches L anliegt. Dies hat zur Folge, daß die Ladungspumpe LP ausgeschalten ist. Durch ein logi sches H am Steuereingang 3 ist der siebte Halbleiterschalter M7 andererseits leitend geschalten, wodurch der Verbindungs punkt zwischen dem siebten Halbleiterschalter M7 und dem dritten Widerstand R3 auf Bezugspotential liegt. Dies hat zur Folge, daß der zweite Halbleiterschalter M2 leitet und somit der erste Halbleiterschalter M1 gesperrt ist.

Wechselt am Eingang 3 das Signal von einem logischen H auf ein logisches L, so leitet der vierte Halbleiterschalter M4. Am Drain des vierten Halbleiterschalters M4 liegt in etwa das Versorgungspotential V_BB an. Dadurch, daß der siebte Halblei terschalter M7 sperrt, steigt das drainseitige Potential des siebten Halbleiterschalters M7 in Richtung des Versorgungspo tentials Vgg. Kurz nach dem Einschalten sind der zweite und der dritte Halbleiterschalter M2 noch im leitenden Zustand. Bedingt durch den Stromfluß über den dritten Widerstand R3 und den fünften Widerstand R5 beginnen der zweite und der dritte Halbleiterschalter M2, M3 zu sperren. Solange jedoch über den dritten Halbleiterschalter M3 noch ein Strom fließt, wird über den Stromspiegel M5, M6 ein Strom erzeugt, der ge gen den Strom aus dem Widerstand R2 arbeitet. Der zweite Wi derstand R2 und der sechste Halbleiterschalter M6 sind so di mensioniert, daß M6 einen größeren Strom produziert. Somit bleibt das Potential am Eingang LP1 der Ladungspumpe hoch, so daß die Ladungspumpe nach wie vor ausgeschalten bleibt. Erst wenn sich der dritte Halbleiterschalter M3 im gesperrten Zu stand befindet, (da M2 und M3 gleich dimensioniert sind, befindet sich auch der zweite Halbleiterschalter M2 im ge sperrten Zustand), erzeugt der Stromspiegel über M6 keinen Strom mehr. Am Eingang LP1 der Ladungspumpe liegt deshalb nun ein logisches L an, so daß die Ladungspumpe zu arbeiten be ginnen kann. Da sich der achte Halbleiterschalter M8 bei ei nem logischen L am Eingang 3 im leitenden Zustand befindet wird auch der neunte Halbleiterschalter M9, der als Bipolar transistor ausgeführt ist, leitend geschalten. Über den neun ten Halbleiterschalter M9 und die Ladungspumpe LP kann nun das Gate des ersten Halbleiterschalters M1 aufgeladen werden, so daß dieser leitend wird.

Durch die erfindungsgemäße Schaltungsanordnung wird erzielt, daß bei einem Einschalten der Schaltungsanordnung die Ladungspumpe erst dann zu laufen beginnt, wenn der zweite Halbleiterschalter M2 sperrend geschalten ist. Somit kann zum Ausgang 4 während des Einschaltens kein Strom fließen und eine störende EMV-Abstrahlung verursachen.

Wesentlich bei der Erfindung ist die direkte Kopplung des Verzögerungsmittels mit dem Hauptstörfaktor, dem zweiten Halbleiterschalter M2. Die Schaltungsanordnung weist eine hohe Zuverlässigkeit auf und benötigt als integrierte Schaltung nur wenig Platz. Somit ist sie kostengünstig zu realisieren.

Bezugszeichenliste

1

erster Versorgungspotentialanschluß

2

zweiter Versorgungspotentialanschluß

2

' Zweiter Versorgungspotentialanschluß

3

Eingang

4

Ausgang
LP Ladungspumpe
V Verzögerungsmittel
AS Ansteuerung (M

7

, R

3

, M

8

, M

9

, D

1

, R

4

, R

5

)
M1-M9 Halbleiterschalter
R1-R5 Widerstand
D1 Diode
Z Last
LP1 Eingang der Ladungspumpe
LP2 Ausgang der Ladungspumpe
LP3 Steuereingang der Ladungspumpe
V1 Eingang des Verzögerungsmittels

Claims

1. Schaltungsanordnung mit

- einem ersten Halbleiterschalter (M1), der ein Drain, ein Source und ein Gate aufweist, und der sourceseitig mit ei ner Last (Z) zwischen einem ersten und einem zweiten Ver sorgungspotentialanschluß verschaltet ist,
- einer Ladungspumpe (LP), die mit dem Gate des ersten Halb leiterschalters (M1) gekoppelt ist,
- einem zweiten Halbleiterschalter (M2), der mit seiner Last strecke zwischen dem Gate und der Source des ersten Halb leiterschalters (M1) verschaltet ist,
- einer Ansteuerung (AS), die nach Maßgabe eines an einem Eingang (3) anliegenden Steuersignals die Ladungspumpe (LP), sowie den ersten und den zweiten Halbleiterschalter (M1, M2) an steuert,
- einem Verzögerungsmittel (V), das die Ansteuerung der Ladungspumpe (LP) gegenüber dem zweiten Halbleiterschalter (M2) zeitlich verzögert,

dadurch gekennzeichnet, daß die Ladungspumpe (LP) erst dann eingeschaltet wird, wenn der zweite Halbleiterschalter (M2) gesperrt ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Ansteuerung über das Verzögerungsmittel (V) mit der Ladungspumpe (LP) und dem zweiten Halbleiterschalter (M2) verbunden ist.

3. Schaltungsanordnung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß das Verzögerungsmittel (V) einen dritten Halbleiterschal ter (M3) aufweist, dessen Steueranschluß und Source-Anschluß mit dem jeweiligen Anschluß des zweiten Halbleiterschalters (M2) verschaltet sind und dessen Drain-Anschluß mit einem Stromspiegel (M5, M6) verbunden ist, der einerseits mit dem Mittelabgriff eines Spannungsteilers (M4, R2) und anderer seits mit einem Eingang der Ladungspumpe verbunden ist.

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Spannungsteiler einen vierten Halbleiterschalter (M4) aufweist, der nach Maßgabe des Steuersignals am Eingang (3) der Ansteuerung leitend oder sperrend geschaltet wird.

5. Schaltungsanordnung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß der Stromspiegel aus einem fünften und einem sechsten Halbleiterschalter (M5, M6) besteht, deren Source-Anschlüsse mit einem ersten Versorgungspotentialanschluß (1) verbunden sind.

6. Schaltungsanordnung nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß der zweite und der dritte Halbleiterschalter (M2, M3) gleich dimensioniert sind.