DE19913367C1 - Method of making an electrical circuit - Google Patents
Method of making an electrical circuitInfo
- Publication number
- DE19913367C1 DE19913367C1 DE1999113367 DE19913367A DE19913367C1 DE 19913367 C1 DE19913367 C1 DE 19913367C1 DE 1999113367 DE1999113367 DE 1999113367 DE 19913367 A DE19913367 A DE 19913367A DE 19913367 C1 DE19913367 C1 DE 19913367C1
- Authority
- DE
- Germany
- Prior art keywords
- connection
- layer
- conductor
- solder material
- connection area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000004020 conductor Substances 0.000 claims abstract description 37
- 229910000679 solder Inorganic materials 0.000 claims abstract description 32
- 239000000463 material Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 39
- 239000010949 copper Substances 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052738 indium Inorganic materials 0.000 claims description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000003475 lamination Methods 0.000 claims description 3
- 238000007650 screen-printing Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 11
- 238000002844 melting Methods 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 5
- 239000007787 solid Substances 0.000 description 5
- 239000004922 lacquer Substances 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000002508 contact lithography Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
- 238000007704 wet chemistry method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01052—Tellurium [Te]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01061—Promethium [Pm]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Eine elektrische Schaltung (1) hat ein Kunststoffsubstrat (2), das Leiterbahnen (4, 6) mit wenigstens einem Anschlußbereich (5) für ein elektrisches Bauteil (11) aufweist. Auf dem Anschlußbereich (5) ist eine Lotmaterialschicht (10) vorgesehen, wobei der Anschlußbereich (5) und die Leiterbahnen (6) mit einem Laser eingebrachte Unterbrechungen (7) aufweisen. Dadurch sind fein gerasterte und mit Lotmaterial versehene Feinanschlußleiterbahnen (8) ausgebildet, die mit Anschlußkontakten (12) des elektrischen Bauteils (11) in Verbindung stehen.An electrical circuit (1) has a plastic substrate (2) which has conductor tracks (4, 6) with at least one connection area (5) for an electrical component (11). A solder material layer (10) is provided on the connection area (5), the connection area (5) and the conductor tracks (6) having interruptions (7) introduced with a laser. As a result, finely rastered and provided with solder material fine connection conductor tracks (8) are formed, which are connected to connection contacts (12) of the electrical component (11).
Description
Die Erfindung betrifft eine elektrische Schaltung sowie ein Verfahren zu deren Herstellung.The invention relates to an electrical circuit and a Process for their production.
Im Stand der Technik werden bei der Montage von Halbleiter chips auf Substraten wie beispielsweise auf Chipkarten aus Kunststoff hohe Kontaktdichten und möglichst niedrige Bond temperaturen angestrebt (siehe zum Beispiel H. Hübner, SMT/Hybrid, 22. bis 24.04.1997, Nürnberg, Seiten 85 bis 93). In einem sogenannten SOLID-Prozeß können auf einem Halblei terchip ca. 30 Kontakte pro Millimeter realisiert werden. Als Solid-Prozeß wird ein Verfahren bezeichnet, in dem zur Ver bindung zweier Objekte ein Gemisch aus zwei Metallkomponenten verwendet wird, von denen die eine flüssig und die andere fest ist, wobei sich die feste Komponente in der flüssigen Komponente unter Bildung einer festen, hochschmelzenden in termetallischen Phase löst. Die intermetallische Phase weist dabei eine höhere Schmelztemperatur als die Verarbeitungstem peratur des Gemisches auf. Dazu wird auf einer Chipseite noch vor der Vereinzelung auf dem Waverlevel eine Metallisierung aufgebracht und mit Fotolithografie und naßchemischer Ätzung strukturiert. Die Metallisierung besteht beispielsweise aus einer dünnen Cu-Sputterschicht. Diese Schicht wird mit einem Photolack, zum Beispiel AZ-Lack, beschichtet, der bei 100°C ausgeheizt und anschließend mit Kontaktlithographie belichtet wird. Durch das Ausheizen wird der Lack resistent gegen die folgende Ätzung der Cu-Schicht in einem Ätzbad. Diese Halb leiterchips lassen sich nur sehr aufwendig mit elektrischen Strukturen auf einem Substrat verbinden.In the prior art, when assembling semiconductors chips on substrates such as chip cards Plastic high contact densities and the lowest possible bond desired temperatures (see for example H. Hübner, SMT / Hybrid, April 22 to 24, 1997, Nuremberg, pages 85 to 93). In a so-called SOLID process, on a half lead terchip approx. 30 contacts per millimeter can be realized. As Solid process is a procedure in which ver binding two objects a mixture of two metal components is used, one of which is liquid and the other is solid, the solid component being in the liquid Component forming a solid, high melting point in releases the metallic phase. The intermetallic phase shows a higher melting temperature than the processing temperature temperature of the mixture. This will be done on a chip page Metallization before separation at the wave level applied and with photolithography and wet chemical etching structured. The metallization consists of, for example a thin layer of Cu sputtering. This layer is covered with a Photoresist, for example AZ lacquer, coated at 100 ° C heated and then exposed with contact lithography becomes. The paint becomes resistant to the following etching of the Cu layer in an etching bath. This half Conductor chips can only be made very elaborately with electrical ones Connect structures on a substrate.
Ein weiteres Verfahren zur Montage von Halbleiterchips ist aus DE 42 04 882 A1 bekannt. Dabei werden auf ein Trägersub strat Leiterbahnen mit wenigstens einem Anschlußbereich auf gebracht. Auf den Anschlußbereich wird eine Lotmaterial schicht aufgebracht und ein elektrisches Bauteil, so daß je ein Anschlußkontakt mit einer Feinanschlußleiterbahn in Kon takt steht.Another method for assembling semiconductor chips is known from DE 42 04 882 A1. Thereby, on a carrier sub strat conductor tracks with at least one connection area brought. A solder material is placed on the connection area applied layer and an electrical component, so that ever a connection contact with a fine connection conductor in Kon clock stands.
Aus DE 41 03 834 A1 und J. Kickelhain, Lasertechnik in der Leiterplattefertigung. In: Metalloberfläche 45 (1991) 8, Carl Hanser Verlag, München, sind Verfahren zum mechanischen Frä sen von Isolationskanälen und zur Laserstrukturierung von Leiterplatten sowie Verfahren, bei denen linienförmige Unter brechungen in Anschlußbereiche oder Leiterbahnen eingefügt werden, bekannt.From DE 41 03 834 A1 and J. Kickelhain, laser technology in the PCB manufacturing. In: Metallfläche 45 (1991) 8, Carl Hanser Verlag, Munich, are processes for mechanical milling isolation channels and for laser structuring of Printed circuit boards as well as processes in which linear sub Refractions inserted in connection areas or conductor tracks become known.
Aus DE 197 38 118 A1 ist die Verwendung von Indium für nied rig schmelzende Lote bekannt.DE 197 38 118 A1 describes the use of indium for low rig melting solders known.
Es ist daher Aufgabe der Erfindung, ein Verfahren zur Her stellung einer elektrischen Schaltung bereitzustellen, das sich einfach, zuverlässig und kostengünstig durchführen läßt. It is therefore an object of the invention to produce a method To provide an electrical circuit, the can be carried out easily, reliably and inexpensively.
Diese Aufgabe wird gemäß der Erfindung durch das Verfahren gemäß Patentanspruch 1 gelöst. Vorteilhafte Ausgestaltun gen ergeben sich aus den Unteransprüchen.This object is achieved according to the invention by the method according to claim 1 solved. Advantageous design conditions result from the subclaims.
Das erfindungsgemäße Verfahren basiert insbesondere auf den
folgenden Schritten:
The method according to the invention is based in particular on the following steps:
- - Bereitstellen eines beispielsweise aus Kunststoff herge stellten Trägersubstrats, das Leiterbahnen mit wenigstens einem Anschlußbereich für ein elektrisches Bauteil mit Anschlußkontakten aufweist, wobei zumindest der Anschluß bereich wenigstens teilweise im Bereich einer Oberfläche des Trägersubstrats gelegen ist,- Provide a plastic, for example provided carrier substrate, the conductor tracks with at least a connection area for an electrical component with Has connection contacts, at least the connection area at least partially in the area of a surface of the carrier substrate,
- - Aufbringen wenigsten einer Lotmaterialschicht auf den An schlußbereich,- Apply at least one layer of solder material to the surface closing area,
- - Einfügen von linienförmigen Unterbrechungen in den An schlußbereich und/oder in die Leiterbahnen, und zwar der art, daß in je einem für den Anschluß eines Anschlußkon takts vorgesehenen Abschnitt des Anschlußbereichs wenig stens je eine mit wenigstens einer Leiterbahn in Verbin dung stehende Feinanschlußleiterbahn ausgebildet wird,- Inserting line-shaped breaks in the line closing area and / or in the conductor tracks, namely the art that in one for connecting a connection con provided section of the connection area little at least one each with at least one interconnect in connection the existing fine connection conductor track is formed,
- - Aufbringen des elektrischen Bauteils auf den Anschlußbe reich derart, daß je ein Anschlußkontakt mit einer Fein anschlußbahn in Kontakt steht.- Applying the electrical component to the connector rich such that a connection contact with a fine connecting track is in contact.
Anders als bei den im Stand der Technik bekannten Verfahren werden die Feinanschlußbahnen im Bereich der Anschlußkontakte der elektrischen Schaltung nicht in ihrer endgültigen Form auf das Trägersubstrat aufgebracht. Vielmehr werden zunächst die Leiterbahnen und der Anschlußbereich auf das Trägersub strat aufgebracht, wobei in einem nachfolgenden Verfahrens schritt insbesondere mit einem Laserstrahl Unterbrechungen in den Anschlußbereich eingefügt werden. Diese Unterbrechungen stellen Randbereiche für Feinanschlußbahnen dar, die die Feinanschlußbahnen gegeneinander elektrisch isolieren. Da durch daß eine Lotmaterialschicht auf den Anschlußbereich aufgebracht ist, braucht das auf dem Trägersubstrat an die Leiterbahnen anzuschließende Bauteil nur noch so auf den An schlußbereich aufgesetzt werden, daß je ein Anschlußkontakt des elektrischen Bauteils mit einer zugehörigen Feinanschluß bahn in Kontakt steht. Durch nachfolgendes Erwärmen der elek trischen Schaltung insbesondere im Bereich der Anschlußkon takte des elektrischen Bauteils bzw. im Bereich der Feinan schlußbahnen verbindet sich das jeweils im Bereich des An schlußkontakts befindliche Lotmaterial der Lotmaterialschicht mit den Anschlußkontakten sowie mit den Feinanschlußbahnen und stellt eine leitende Verbindung zwischen diesen her.In contrast to the methods known in the prior art become the fine connection tracks in the area of the connection contacts the electrical circuit is not in its final form applied to the carrier substrate. Rather, initially the conductor tracks and the connection area on the carrier sub strat applied in a subsequent process paused in particular with a laser beam the connection area are inserted. These interruptions represent edge areas for fine connection tracks, which the Electrically isolate the fine connection tracks from each other. There through that a layer of solder material on the connection area is applied, that needs on the carrier substrate to the The component to be connected to the conductor tracks only in this way closing area that one connection contact each of the electrical component with an associated fine connection rail is in contact. Subsequent heating of the elec trical circuit especially in the area of the conn cycles of the electrical component or in the area of the precision final lanes connect in the area of the An closing contact of the solder material layer of the solder material with the connection contacts as well as with the fine connection tracks and creates a conductive connection between them.
Gemäß der Erfindung weisen die linienförmigen Unterbrechungen eine Breite von weniger als 10 µm auf, wobei auch geringere Breiten beispielsweise von weniger als 1 µm möglich sind.According to the invention, the line-shaped interruptions a width of less than 10 microns, although smaller Widths of less than 1 µm, for example, are possible.
Die Lotmaterialschicht kann Indium (In) oder eine Legierung aus Indium und Zinn (Sn) aufweisen. Die Verwendung einer sol chen Anschlußschicht ist besonders von Vorteil, weil sich solche Materialien dünn auswalzen lassen und niedrig schmel zende Eigenschaften aufweisen. In einem solchen Fall braucht die elektrische Schaltung zur Verbindung der Anschlußkontakte des elektrischen Bauteils mit den Feinanschlußbahnen nur um einen geringen Betrag erwärmt werden, so daß auch temperatur empfindliche Trägersubstrate wie beispielsweise aus Kunst stoff verwendet werden können. Gerade zu einem dünnen Film ausgewalztes Indium hat dabei die vorteilhafte Eigenschaft, auch auf nicht-metallischen Unterlagen wie beispielsweise auf Halbleitermaterialien zu haften, ohne daß hierfür ein Zusatz stoff notwendig ist. Damit läßt sich eine elektrische Schal tung bereitstellen, die einen zuverlässig und dauerhaft in einem Anschlußbereich befestigten Halbleiterchip aufweist. Dabei stellt die Lotmaterialschicht sowohl die elektrisch leitende Verbindung zwischen den Anschlußkontakten und den Feinanschlußbahnen als auch eine mechanisch feste Verbindung zwischen dem Halbleiterchip und übrigen Abschnitten des An schlußbereichs sicher.The solder material layer can be indium (In) or an alloy made of indium and tin (Sn). The use of a sol Chen connection layer is particularly advantageous because roll out such materials thinly and melt low have crucial properties. In such a case needs the electrical circuit for connecting the contacts of the electrical component with the fine connection tracks only around be heated a small amount, so that temperature sensitive carrier substrates such as those made of art fabric can be used. Straight to a thin film rolled indium has the advantageous property also on non-metallic documents such as Semiconductor materials to adhere without an addition fabric is necessary. This can be an electrical scarf provide a reliable and permanent in has a connection area attached semiconductor chip. The solder material layer provides both the electrical conductive connection between the contacts and the Fine connection tracks as well as a mechanically firm connection between the semiconductor chip and other sections of the An final area safe.
Vorzugsweise hat die Lotmaterialschicht eine mittlere Dicke von weniger als 100 µm und insbesondere von weniger als 10 µm. Solche Anschlußschichten können einfach aus Filmen hergestellt werden, die in vorkonfektionierter Form erhält lich sind.The layer of solder material preferably has an average thickness of less than 100 µm and especially less than 10 µm. Such connection layers can simply be made from films be produced, which receives in pre-assembled form are.
Die Lotmaterialschicht kann dabei mittels eines Laminierver fahrens hergestellt werden, indem ein Film auf, das Trägersub strat aufgebracht wird. Sie kann auch mit einem galvanischen Verfahren aufgebracht werden, indem auf dem Trägersubstrat eine Lotmetallschicht aufwachsen gelassen wird.The solder material layer can by means of a Laminierver be produced by placing a film on the carrier sub strat is applied. You can also use a galvanic Processes are applied by placing them on the carrier substrate a layer of solder metal is grown.
Das erfindungsgemäße Verfahren kann auch den Schritt des Er zeugens von Leiterbahnen durch Aufbringen und Strukturieren einer Leiterbahnschicht auf das Trägersubstrat aufweisen, wo bei die Leiterbahnschicht vorteilhafterweise als Kupfer schicht ausgeführt sein kann. Das Aufbringen der Leiterbahn schicht kann dabei mit einem Laminierverfahren erfolgen, wo bei nachfolgend das Strukturieren der Leiterbahnschicht mit einem Ätzverfahren durchgeführt werden kann. Hierzu ist es denkbar, ein mit einer Cu-Folie ganzflächig laminiertes Kunststoffsubstrat mit Abdecklack zu bedrucken, und zwar so, daß nur die Bereiche der späteren Leiterbahnen sowie des An schlußbereichs abgedeckt werden. Die offenen Flächen werden daraufhin naßchemisch weggeätzt.The method according to the invention can also include the step of generating conductor tracks by applying and structuring have a conductor track layer on the carrier substrate, where with the conductor track layer advantageously as copper layer can be executed. The application of the conductor track layer can be done with a lamination process where with subsequently structuring the conductor track layer an etching process can be performed. This is it conceivable, a laminated all over with a copper foil To print plastic substrate with masking lacquer, in such a way that only the areas of the later conductor tracks and the An final area to be covered. The open areas will then etched away wet-chemically.
Wenn in einem darauffolgenden Schritt die Lotmaterialschicht auf den Anschlußbereich aufgebracht wird, dann müssen nach folgend nur noch linienförmige Unterbrechungen in die Lotma terialschicht und in den darunterliegenden Anschlußbereich eingebracht werden, um Feinanschlußbahnen im Anschluß an die Leiterbahnen bereitzustellen. If in a subsequent step the solder material layer is applied to the connection area, then after following only linear interruptions in the Lotma material layer and in the underlying connection area be introduced to the fine connection tracks following the Provide conductor tracks.
Die Leiterbahnen können abweichend von der vorstehenden Tech nik auch unter Verwendung einer Siebdrucktechnik mit einer leitfähigen Paste hergestellt werden.Deviating from the above Tech nik also using a screen printing technique with a conductive paste.
Mit dem erfindungsgemäßen Verfahren können beispielsweise Chipkarten auf einfache Weise bei niedriger Temperatur herge stellt werden, wobei eine große Zuverlässigkeit erreicht wird. Durch das Vorsehen einer niedrigschmelzenden Lotlegie rung in Form einer Folie, die auf das Trägersubstrat aufge preßt und anschließend mit einem fokussierten Laserstrahl strukturiert wird, läßt sich eine schnelle und zuverlässige Herstellung erreichen. Vorzugsweise werden mit dem Laser strahl nur diejenigen Details hergestellt, die die höchste Strukturfeinheit aufweisen. Diese stellen insbesondere die Abschnitte des Anschlußbereichs dar, die in späteren Verfah rensschritten mit den Anschlußkontakten des elektrischen Bau teils verbunden werden. Gröbere Strukturen der elektrischen Schaltung werden vorteilhafterweise mit Siebdruck oder einem ähnlichen Verfahren hergestellt. Auf diese Weise läßt sich das erfindungsgemäße Verfahren schnell und zuverlässig durch führen.With the method according to the invention, for example Smart cards in a simple way at low temperature are made, with great reliability achieved becomes. By providing a low-melting solder alloy tion in the form of a film, which is applied to the carrier substrate presses and then with a focused laser beam is structured, can be quick and reliable Achieve manufacturing. Preferably with the laser beam made only those details that are the highest Have structural fineness. These represent in particular the Sections of the connection area, which in later proceedings steps with the contacts of electrical construction partly connected. Coarser structures of the electrical Circuit are advantageously with screen printing or a similar procedures. In this way the method according to the invention quickly and reliably to lead.
Die Erfindung ist in der Zeichnung anhand eines Ausführungs beispiels näher veranschaulicht.The invention is in the drawing based on an embodiment exemplified in more detail.
Fig. 1 zeigt eine Draufsicht auf einen Bereich einer er findungsgemäßen elektrischen Schaltung und Fig. 1 shows a plan view of an area of an inventive electrical circuit and
Fig. 2 zeigt eine Seitenansicht der elektrischen Schaltung aus Fig. 1 in einem Zustand vor der Endmontage. FIG. 2 shows a side view of the electrical circuit from FIG. 1 in a state before final assembly.
Die Fig. 1 und 2 zeigen eine elektrische Schaltung 1. Die elektrische Schaltung 1 gliedert sich in ein Trägersubstrat 2 aus Kunststoff, auf dem eine Metallisierung 3 aus Kupfer vor gesehen ist. Figs. 1 and 2 show an electrical circuit 1. The electrical circuit 1 is divided into a carrier substrate 2 made of plastic, on which a metallization 3 made of copper is seen before.
Wie man besonders gut in Fig. 1 sieht, ist die Metallisie rung 3 mit einer Struktur versehen, und zwar mit insgesamt vier Leiterbahnen 4, mit einem im wesentlichen rechteckigen Anschlußbereich 5 sowie mit einem Verbindungsbereich 6, der die Leiterbahnen 4 und einen Randabschnitt des Anschlußbe reichs 5 miteinander verbindet.As can be seen particularly well in Fig. 1, the Metallisie tion 3 is provided with a structure, namely with a total of four conductor tracks 4 , with a substantially rectangular connection area 5 and with a connection area 6 , the conductor tracks 4 and an edge portion of the Anschlussbe reichs 5 connects.
Wie man besonders gut in Fig. 1 sieht, sind im Verbindungs bereich 6 sowie im Anschlußbereich 5 schmale linienförmige Unterbrechungen 7 eingebracht, so daß sich elektrisch unter einander und vom Anschlußbereich 5 getrennte Feinleiterbah nen 8 ergeben, die an ihrem Ende Anschlußabschnitte 9 aufwei sen.As can be seen particularly well in FIG. 1, narrow line-shaped interruptions 7 are introduced in the connection area 6 and in the connection area 5 , so that there are electrical fine lines 8 separated from one another and from the connection area 5 , which have connection sections 9 at their end.
Wie man am besten in Fig. 2 sieht, ist auf dem Anschlußbe reich 5 ein nur wenige µm dicker Lotmetallfilm abgelagert, der insbesondere aus einem In/Sn-Film besteht. Dabei erstrec ken sich die Unterbrechungen 7 sowohl durch den Lotmetallfilm 10 als auch durch den Verbindungsbereich 6 hindurch, so daß diejenigen Abschnitte des Lotmetallfilms 10, die sich auf den Anschlußabschnitten 9 der Feinleiterbahnen 8 befinden, eben falls gegeneinander isoliert sind, was am besten in Fig. 1 nachvollzogen werden kann.As can best be seen in Fig. 2, a few µm thick solder metal film is deposited on the Anschlussbe 5 , which consists in particular of an In / Sn film. In this case, the interruptions 7 first occur both through the solder metal film 10 and through the connection region 6 , so that those sections of the solder metal film 10 which are located on the connection sections 9 of the fine conductor tracks 8 are also insulated from one another, which is best shown in FIG can be traced.. 1
Fig. 2 veranschaulicht einen Schritt vor der Endmontage der elektrischen Schaltung 1 zusammen mit einem auf dem Anschluß bereich 5 aufzusetzenden Halbleiterchip 11, der in Fig. 1 mit einer Strichlinie angedeutet ist. Der Halbleiterchip 11 weist dabei Anschlußkontakte 12 auf, die in Fig. 1 jeweils ebenfalls mit einer Strichlinie dargestellt sind. Fig. 2 illustrates a step before the final assembly of the electrical circuit 1 together with a to be placed on the connection area 5 semiconductor chip 11 , which is indicated in Fig. 1 with a broken line. The semiconductor chip 11 has connection contacts 12 , which are also shown in FIG. 1 with a dashed line.
Zur Herstellung und Fertigstellung der elektrischen Schal tung 1 wird folgendermaßen vorgegangen. Zunächst wird auf dem Trägersubstrat 2 aus Kunststoff die Metallisierung 3 erzeugt, indem ein mit einer Cu-Folie ganzflächig laminiertes Kunst stoffsubstrat mit Abdecklack bedruckt wird. Dies geschieht so, daß nur die Bereiche der späteren Leiterbahnen 4, des An schlußbereichs 5 und des Verbindungsbereichs 6 abgedeckt wer den. Die offenen Flächen werden naßchemisch weggeätzt. In ei nem abschließenden Schritt wird der Abdecklack entfernt.The procedure for producing and completing the electrical circuit 1 is as follows. First, the metallization 3 is produced on the carrier substrate 2 made of plastic by printing a plastic substrate which is laminated over the entire area with a copper foil with a resist. This is done in such a way that only the areas of the later conductor tracks 4 , the connecting area 5 and the connecting area 6 are covered. The open areas are etched away by wet chemistry. In a final step, the masking varnish is removed.
Daraufhin wird der Lotmetallfilm 10 auf dem Anschlußbereich 5 durch Auflaminieren abgelagert, wobei der Lotmetallfilm 10 dieselben Abmessungen hat wie der Anschlußbereich 5.The solder metal film 10 is then deposited on the connection region 5 by lamination, the solder metal film 10 having the same dimensions as the connection region 5 .
Anschließend wird mit einem fokussierten Laserstrahl der An schlußbereich 5 und der Verbindungsbereich 6 strukturiert, indem die Unterbrechungen 7 als Laserschnitte eingebracht werden. Dadurch werden die Feinleiterbahnen 8 mit den An schlußabschnitten 9 ausgebildet. Die Unterbrechungen sind da bei vorzugsweise ca. 10 µm breit. Bei dieser Strukturierung wird der Anschlußbereich 5 zusammen mit dem Lotmetallfilm 10 durchtrennt. Dabei treten nur lokal höhere Temperaturen auf und es kommt nicht zum Aufschmelzen des Lotmetallfilms 10 auf dem Anschlußbereich 5.Subsequently, the connection region 5 and the connection region 6 are structured with a focused laser beam by the interruptions 7 being introduced as laser cuts. As a result, the fine conductors 8 are formed with the circuit sections 9 . The interruptions are preferably about 10 microns wide. With this structuring, the connection region 5 is severed together with the solder metal film 10 . Higher temperatures only occur locally and there is no melting of the solder metal film 10 on the connection region 5 .
Zum Aufbringen des Lotmetallfilms 10 auf die strukturierte Cu-Substratmetallisierung im Anschlußbereich 5 kann auch eine zweite Lackschicht auf das Trägersubstrat und auf die Metal lisierung 3 aufgedruckt werden, die nur den Anschlußbereich 5 offen läßt. Darauf kann man stromlos oder mit galvanischen Methoden in dem so entstandenen Chipfenster eine Lotmetall schicht aufwachsen lassen. Nach dem Entfernen der zweiten Lackschicht oder davor kann die Feinstrukturierung durch Ein fügen der Unterbrechungen 7 mit einem Laser erfolgen.To apply the solder metal film 10 to the structured Cu substrate metallization in the connection area 5 , a second lacquer layer can also be printed on the carrier substrate and on the metal coating 3 , which only leaves the connection area 5 open. A solder metal layer can then be grown on the chip window thus created without current or using galvanic methods. After removing the second lacquer layer or before, the fine structuring can be done by inserting the interruptions 7 with a laser.
In einem abschließenden Schritt wird der Halbleiterchip 11 so auf den Lotmetallfilm 10 aufgebracht, daß je ein Anschlußkon takt 12 auf einem Anschlußabschnitt 9 zu liegen kommt. Durch kurzzeitiges lokales Erwärmen des Anschlußbereichs 5 und/oder des Halbleiterchips 11 schmilzt der Lotmetallfilm 10 auf und geht eine innige Verbindung sowohl zwischen dem Halbleiter chip 11 und dem von den Feinleiterbahnen 8 isolierten Ab schnitt des Anschlußbereichs 5 als auch zwischen den An schlußkontakten 12 und den Anschlußabschnitten 9 ein. Dadurch ergibt sich eine feste und zuverlässige elektrische und me chanische Verbindung zwischen dem Halbleiterchip 11 und dem Anschlußbereich 5. Die Anschlußkontakte 12 können danach ein fach und zuverlässig über die Leiterbahnen 4 mit Spannung be aufschlagt werden, ohne sich gegenseitig zu beeinflussen.In a final step, the semiconductor chip 11 is applied to the solder metal film 10 in such a way that a respective contact 12 comes to rest on a connecting section 9 . By briefly local heating of the connection area 5 and / or the semiconductor chip 11 , the solder metal film 10 melts and there is an intimate connection both between the semiconductor chip 11 and the section 8 isolated from the fine conductors From the connection area 5 and between the connection contacts 12 and the Connection sections 9 a. This results in a firm and reliable electrical and mechanical connection between the semiconductor chip 11 and the connection region 5 . The connection contacts 12 can then be opened easily and reliably via the conductor tracks 4 with voltage without influencing each other.
Claims (14)
- - Bereitstellen eines Trägersubstrats (2), auf das Lei terbahnen (4, 6) mit wenigstens einem Anschlußbereich (5) für ein elektrisches Bauteil (11) mit Anschlußkon takten (12) aufgebracht werden, wobei zumindest der Anschlußbereich (5) wenigstens teilweise im Bereich einer Oberfläche des Trägersubstrats (2) gelegen ist,
- - nachfolgend Einfügen von linienförmigen Unterbrechun gen (7) in den Anschlußbereich (5) und/oder die Lei terbahnen (6), und zwar derart, daß in je einem für den Anschluß eines Anschlußkontakts (12) vorgesehenen Abschnitt des Anschlußbereichs (5) wenigstens je eine mit wenigstens einer Leiterbahn (4) in Verbindung ste hende Feinanschlußleiterbahn (8) ausgebildet wird,
- - Aufbringen wenigstens einer Lotmaterialschicht (10) auf den Anschlußbereich (5),
- - Aufbringen des elektrischen Bauteils (11) auf den An schlußbereich (5) derart, daß je ein Anschlußkontakt (12) mit einer Feinanschlußleiterbahn (8) in Kontakt steht.
- - Providing a carrier substrate ( 2 ) on the conductor tracks ( 4 , 6 ) with at least one connection area ( 5 ) for an electrical component ( 11 ) with contact contacts ( 12 ) are applied, at least the connection area ( 5 ) at least partially in Area of a surface of the carrier substrate ( 2 ),
- - Subsequently inserting line-shaped interruptions ( 7 ) in the connection area ( 5 ) and / or the conductor tracks ( 6 ), in such a way that at least one section of the connection area ( 5 ) provided for connecting a connection contact ( 12 ) one fine connection conductor ( 8 ) is formed, which is connected to at least one conductor track ( 4 ),
- - applying at least one layer of solder material ( 10 ) to the connection area ( 5 ),
- - Application of the electrical component ( 11 ) to the connection area ( 5 ) in such a way that one connection contact ( 12 ) is in contact with a fine connection conductor ( 8 ).
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1999113367 DE19913367C1 (en) | 1999-03-24 | 1999-03-24 | Method of making an electrical circuit |
| PCT/DE2000/000902 WO2000057468A2 (en) | 1999-03-24 | 2000-03-24 | Electric circuit and its method of production |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1999113367 DE19913367C1 (en) | 1999-03-24 | 1999-03-24 | Method of making an electrical circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19913367C1 true DE19913367C1 (en) | 2000-12-14 |
Family
ID=7902254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1999113367 Expired - Fee Related DE19913367C1 (en) | 1999-03-24 | 1999-03-24 | Method of making an electrical circuit |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE19913367C1 (en) |
| WO (1) | WO2000057468A2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4103834A1 (en) * | 1991-02-08 | 1992-08-13 | Lpkf Cad Cam Systeme Gmbh | Circuit board mfr. by channelling into metallic coating - using laser beam brightness variation in conjunction with orthogonal movements of table under process computer control |
| DE4204882A1 (en) * | 1992-02-18 | 1993-08-19 | Helmut Walter Leicht | Soldering device for surface mounting components with close contacts - positions frame holding components over PCB, then presses component contacts against PCB contacts and solders |
| DE19738118A1 (en) * | 1996-09-02 | 1998-03-12 | Matsushita Electric Ind Co Ltd | Semiconductor device mounting on circuit board |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4753820A (en) * | 1986-10-20 | 1988-06-28 | United Technologies Corporation | Variable pitch IC bond pad arrangement |
| US5104480A (en) * | 1990-10-12 | 1992-04-14 | General Electric Company | Direct patterning of metals over a thermally inefficient surface using a laser |
| US5573171A (en) * | 1995-02-16 | 1996-11-12 | Trw Inc. | Method of thin film patterning by reflow |
| DE19603962A1 (en) * | 1996-01-26 | 1997-07-31 | Emi Tec Elektronische Material | Integrated circuit multi-lead connector of chip-and-foil type |
-
1999
- 1999-03-24 DE DE1999113367 patent/DE19913367C1/en not_active Expired - Fee Related
-
2000
- 2000-03-24 WO PCT/DE2000/000902 patent/WO2000057468A2/en active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4103834A1 (en) * | 1991-02-08 | 1992-08-13 | Lpkf Cad Cam Systeme Gmbh | Circuit board mfr. by channelling into metallic coating - using laser beam brightness variation in conjunction with orthogonal movements of table under process computer control |
| DE4204882A1 (en) * | 1992-02-18 | 1993-08-19 | Helmut Walter Leicht | Soldering device for surface mounting components with close contacts - positions frame holding components over PCB, then presses component contacts against PCB contacts and solders |
| DE19738118A1 (en) * | 1996-09-02 | 1998-03-12 | Matsushita Electric Ind Co Ltd | Semiconductor device mounting on circuit board |
Non-Patent Citations (2)
| Title |
|---|
| HÜBNER, H.: Solid- Ein neuartiges Lötverfahren für die Halbleiterfertigung, SMT-Hybrid, 22.-24.4.1997, Nürnberg, S. 85-93 * |
| KICKELHAIN, J.: Lasertechnik in der Leiterplattenfertigung, In: Metalloberfläche 45 (1991) 8, Carl Hanser Verlag, München * |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2000057468A3 (en) | 2001-05-31 |
| WO2000057468A2 (en) | 2000-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2247902A1 (en) | Printed circuit board and process for making same | |
| DE3125518A1 (en) | "Thin wiring arrangement" | |
| DE1614872A1 (en) | Multi-layered line system with ohmic contacts for integrated circuits | |
| EP3599636A1 (en) | Ceramic circuit carrier and electronic unit | |
| DE102016226231A1 (en) | INSULATED BUSBAR, METHOD FOR MANUFACTURING AN INSULATED BUSBAR AND ELECTRONIC DEVICE | |
| EP4115158A1 (en) | Temperature-sensor assembly and method for producing a temperature-sensor assembly | |
| DE10064629B4 (en) | Method for connecting printed circuit boards | |
| DE102008058003A1 (en) | Semiconductor module and method for its production | |
| WO2024126042A1 (en) | Contact-connection of a flexible conductor foil to a rigid printed circuit board and method for establishing a contact-connection of this kind | |
| DE1564066B2 (en) | Process for the production of electrical connections to contact layers on the surface of the semiconductor body of semiconductor arrangements | |
| DE10333840B4 (en) | Semiconductor component with a plastic housing, which has a Umverdrahrungsstruktur and method for their preparation | |
| WO2024079183A1 (en) | Method for producing a component, and component | |
| DE19913367C1 (en) | Method of making an electrical circuit | |
| DE102004005361B4 (en) | Process for the production of metallic interconnects and contact surfaces on electronic components | |
| DE102011004543B4 (en) | Resistor, circuit board and electrical or electronic device | |
| DE2546443C3 (en) | Composite microcircuit and process for its manufacture | |
| DE3522852C2 (en) | Process for producing an intermediate carrier for semiconductor bodies | |
| DE19916180C2 (en) | Process for the production of electrically insulated conductor crossings | |
| DE102015216417B4 (en) | Printed circuit board and method for producing such a printed circuit board | |
| WO1997042727A1 (en) | Process for producing a multilayered composite structure with electroconductive connections | |
| DE19512272C2 (en) | Method for producing a multilayer printed circuit board for a chassis of a consumer electronic device and printed circuit board produced according to this method | |
| DE102020203145B4 (en) | circuit board arrangement | |
| DE102009027470A1 (en) | Forming a contact surface on a circuit board | |
| DE19924654C2 (en) | Printed circuit board with an integrated metallic conductor structure and a printed circuit electrically connected to the conductor structure | |
| DE19549563B4 (en) | Semiconductor chip electronic component with current input and output conductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8100 | Publication of the examined application without publication of unexamined application | ||
| D1 | Grant (no unexamined application published) patent law 81 | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |