DE19903598A1 - Multi-dielectric semiconductor device - Google Patents
Multi-dielectric semiconductor deviceInfo
- Publication number
- DE19903598A1 DE19903598A1 DE19903598A DE19903598A DE19903598A1 DE 19903598 A1 DE19903598 A1 DE 19903598A1 DE 19903598 A DE19903598 A DE 19903598A DE 19903598 A DE19903598 A DE 19903598A DE 19903598 A1 DE19903598 A1 DE 19903598A1
- Authority
- DE
- Germany
- Prior art keywords
- dielectric
- gate
- semiconductor device
- layer
- gate dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 4
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 claims description 3
- 229910052741 iridium Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 description 17
- 230000005684 electric field Effects 0.000 description 10
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 238000013500 data storage Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 238000012217 deletion Methods 0.000 description 3
- 230000037430 deletion Effects 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 238000005036 potential barrier Methods 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000001050 lubricating effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
- H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
Landscapes
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
Die orliegende Erfindung betrifft eine Halbleitervorrichtung mit einem Mehrfachdielektrikum, insbesondere einem ONO- Dreifachdielektrikum mit einem Halbleitersubstrat eines er sten Leitungstyps; einem im Halbleitersubstrat vorgesehenen ersten Dotierungsbereich eines zweiten Leitungstyps; einem im Halbleitersubstrat vorgesehenen zweiten Dotierungsbereich des zweiten Leitungstyps; einem zwischen dem ersten und dem zwei ten Dotierungsbereich liegenden Kanalbereich; einem über dem Kanalbereich liegenden Gate-Dielektrikum, welches zumindest drei Schichten aufweist; und einem über dem Gate-Dielektrikum vorgesehenen Gate-Anschluß.The present invention relates to a semiconductor device with a multiple dielectric, in particular an ONO Triple dielectric with a semiconductor substrate most conduction type; one provided in the semiconductor substrate first doping region of a second conductivity type; one in Semiconductor substrate provided second doping region of the second conduction type; one between the first and the two th doping region lying channel region; one over the Channel region lying gate dielectric, which at least has three layers; and one over the gate dielectric provided gate connection.
Obwohl auf beliebige Halbleitervorrichtungen anwendbar, wer den die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in bezug auf MOS-Feldeffekt-Transistoren mit ei nem ONO-Dreifachdielektrikum erläutert.Although applicable to any semiconductor device, who the present invention and the one on which it is based Problems with MOS field effect transistors with egg nem ONO triple dielectric explained.
Allgemein kommen MOS-Feldeffekt-Transistoren mit ONO- Dreifachdielektrikum (SiO2 - Si3N4 - SiO2) in der Silizium- Halbleitertechnologie als nichtflüchtige Speicher (EEPROM) zum Einsatz. Solche sogenannten SONOS-Transistoren besitzen gegenüber Floating-Gate-Transistoren zahlreiche Vorteile. Zum einen zeichnen sie sich durch eine wesentlich geringere De fektdichte und eine einfachere Zellstruktur aus. Zum anderen führt ein Defekt im Gatedielektrikum nicht zum vollständigen Verlust der gespeicherten Ladung, da im Gegensatz zu Floa ting-Gate-Transistoren die Ladung in einer nichtleitenden Schicht gespeichert ist. In general, MOS field-effect transistors with ONO triple dielectric (SiO 2 - Si 3 N 4 - SiO 2 ) are used in silicon semiconductor technology as non-volatile memories (EEPROM). Such so-called SONOS transistors have numerous advantages over floating gate transistors. On the one hand, they are characterized by a much lower defect density and a simpler cell structure. On the other hand, a defect in the gate dielectric does not lead to the complete loss of the stored charge, since, in contrast to floating gate transistors, the charge is stored in a non-conductive layer.
Zukünftige EEPROM-Anwendungen fordern neben hoher Zuverläs sigkeit, hohen Packungsdichten und langer Datenhaltung vor allem niedrige Programmierspannungen und kurze Programmier zeiten. Floating-Gate-Transistoren können aufgrund sinkender Zuverlässigkeit bei dünnerem Tunneloxid die Dicke dieser Schicht nicht unter 8 nm reduzieren. Folglich können die Pro grammierspannungen nicht weiter sinken.Future EEPROM applications require high reliability liquid, high packing densities and long data storage especially low programming voltages and short programming times. Floating gate transistors can sink due to Reliability with thinner tunnel oxide the thickness of this Do not reduce the layer below 8 nm. Consequently, the Pro grammage tensions do not decrease further.
Heutige Floating-Gate-Speicher arbeiten mit einer Spannung von ca. 12 V. Moderne SONOS-Speicher sind auf ca. 10 nm Gate dielektrikum reduziert und besitzen Programmierspannungen un ter 10 V. Siehe dazu auch M. L. French, C.-Y. Chen, H. Sathi anathan, M. H. White, IEEE Trans. Comp., Packaging, and Manu facturing Tech. - Part A, Vol. 17, No. 3, 390-397 (1994) so wie T. Böhm, A. Nakamura, H. Aosaza, M. Yamagishi, Y. Ko matsu, Jpn. J. Appl. Phys., Vol. 35, 898-901 (1996).Today's floating gate memories operate with a voltage of approx. 12 V. Modern SONOS memories are at approx. 10 nm gate dielectric reduced and have programming voltages un ter 10 V. See also M. L. French, C.-Y. Chen, H. Sathi anathan, M.H. White, IEEE Trans. Comp., Packaging, and Manu facturing tech. - Part A, Vol. 17, No. 3, 390-397 (1994) so such as T. Böhm, A. Nakamura, H. Aosaza, M. Yamagishi, Y. Ko matsu, Jpn. J. Appl. Phys., Vol. 35, 898-901 (1996).
Die der vorliegenden Erfindung zugrundeliegende Aufgabe be steht darin, die Programmierspannungen von SONOS-Transistoren noch weiter zu senken oder wahlweise deren Datenhaltungszeit oder Löschgeschwindigkeit zu erhöhen.The problem underlying the present invention be is the programming voltages of SONOS transistors to lower it even further, or alternatively to keep its data retention time or increase deletion speed.
Erfindungsgemäß wird diese Aufgabe durch die in Anspruch 1 angegebene Halbleitervorrichtung gelöst.According to the invention, this object is achieved by the in claim 1 specified semiconductor device solved.
Die erfindungsgemäße Halbleitervorrichtung weist gegenüber den bekannten Lösungsansätzen den Vorteil auf, daß über der obersten Schicht des Gatedielektrikums eine geringere Span nung abfällt und somit dort geringere unerwünschte Leckströme fließen.The semiconductor device according to the invention faces the known approaches have the advantage that over the top layer of the gate dielectric has a lower span voltage drops and therefore there are fewer undesirable leakage currents flow.
Die der vorliegenden Erfindung zugrundeliegende Idee besteht darin, daß eine Halbleitervorrichtung mit einem Mehrfachdie lektrikum, insbesondere einem ONO-Dreifachdielektrikum, im Gatestapel vorgesehen wird. Die unterste Schicht des Gate- Dielektrikums weist eine wesentlich kleinere Dielektrizitäts konstante auf als die oberste Schicht des Gate-Dielektrikums.The idea on which the present invention is based exists in that a semiconductor device having a multiple die dielectric, in particular an ONO triple dielectric, in Gate stack is provided. The bottom layer of the gate Dielectric has a much lower dielectric constant on than the top layer of the gate dielectric.
In den Unteransprüchen finden sich vorteilhafte Weiterbildun gen und Verbesserungen der in Anspruch 1 angegebenen Halblei tervorrichtung.Advantageous further training can be found in the subclaims gene and improvements of the half lead specified in claim 1 device.
Gemäß einer bevorzugten Weiterbildung weist das Gate- Dielektrikum eine SiO2-Schicht als unterste Schicht und eine darüberliegende Si3N4-Schicht auf.According to a preferred development, the gate dielectric has an SiO 2 layer as the bottom layer and an Si 3 N 4 layer above it.
Gemäß einer weiteren bevorzugten Weiterbildung weist das Ga te-Dielektrikum als oberste Schicht eine Schicht aus minde stens einem der folgenden Materialien auf: Al2O3, HfO, CeO2, ZrO2, Ta2O5, Y2O3, TiO2.According to a further preferred development, the gate dielectric has a layer of at least one of the following materials as the top layer: Al 2 O 3 , HfO, CeO 2 , ZrO 2 , Ta 2 O 5 , Y 2 O 3 , TiO 2 .
Gemäß einer weiteren bevorzugten Weiterbildung weist der Ga te-Anschluß mindestens eines der folgenden Materialien auf: Pt, Au, W, Ir oder Silizide oder TiN oder polykristallines p-dotiertes Silizium.According to a further preferred development, the Ga te connection to at least one of the following materials: Pt, Au, W, Ir or silicide or TiN or polycrystalline p-doped silicon.
Gemäß einer weiteren bevorzugten Weiterbildung handelt es sich um einen MOS-Feldeffekttransistor in Silizium- Technologie.According to a further preferred development, it is a MOS field effect transistor in silicon Technology.
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher er läutert.Embodiments of the invention are in the drawings shown and in the description below he purifies.
Es zeigen:Show it:
Fig. 1 eine schematische Darstellung einer Ausführungsform der erfindungsgemäßen Halbleitervorrichtung in Form eines MOS-Feldeffekttransistors; Fig. 1 is a schematic representation of an embodiment of the semiconductor device according to the invention in the form of a MOS field effect transistor;
Fig. 2 das Bändermodell einer feldfreien SONOS-Struktur (Flachbandzustand) mit p-Substrat und n+-Gate; FIG. 2 shows the energy band diagram of a field-free SONOS structure (flat state) with p-substrate and n + gate;
Fig. 3 den Zustand einer SONOS-Struktur, an deren Gate ei ne positive äußere Spannung angelegt ist; und FIG. 3 shows the state of a SONOS structure on their gate ei ne positive external voltage is applied; and
Fig. 4 den Zustand einer SONOS-Struktur, an deren Gate ei ne negative äußere Spannung angelegt ist. Fig. 4 shows the state of a SONOS structure, at the gate ei ne negative external voltage is applied.
Fig. 2 zeigt das Bändermodell einer feldfreien SONOS-Struktur (Flachbandzustand) mit p-Substrat und n+-Gate, wie aus J. T. Wallmark, J. H. Scott, RCA Rev., Vol. 30, 335-381 (1969) be kannt. Fig. 2 shows the band model of a field-free SONOS structure (flat band state) with p-substrate and n + gate, as known from JT Wallmark, JH Scott, RCA Rev., Vol. 30, 335-381 (1969).
Wie aus Fig. 2 zu ersehen ist, liegt im Nitrid das Leitungs band höher und das Valenzband tiefer als im Substrat bzw. im Poly-Gate. Deshalb wird es ohne angelegte äußere Spannung zu keiner Ladungsinjektion ins Nitrid kommen.As can be seen from Fig. 2, the conduction band is higher in the nitride and the valence band is lower than in the substrate or in the poly gate. Therefore, no charge injection into the nitride will occur without external voltage being applied.
Fig. 3 und Fig. 4 kennzeichnen den Zustand einer SONOS- Struktur, an deren Gate eine positive bzw. negative äußere Spannung angelegt ist. Fig. 3 and Fig. 4 indicate the state of a structure SONOS at whose gate a positive or negative external voltage is applied.
Die geringere Dicke des Bottom-Oxids gegenüber der des Top-Oxids ermöglicht es, Ladungsträger vorzugsweise aus dem Substrat und nicht aus dem Gate zu injizieren, wie unten nä her beschrieben.The lower thickness of the bottom oxide compared to that of the Top-Oxides enables charge carriers to be removed preferably from the Substrate and not to inject from the gate as below described here.
In Fig. 3 entsteht an der Halbleiteroberfläche eine Inver sionsschicht und Elektronen können durch das dünne Bot tom-Oxid in das durch das elektrische Feld nach unten gezoge ne Leitungsband im Nitrid tunneln (1). Dort werden sie an lo kalisierte Haftstellen gebunden und wandern mittels Poo le-Frenkel-Leitung weiter in das Nitridvolumen hinein. Dies hat eine Aufladung der Nitrid-Schicht mit Elektronen zur Fol ge. Daraus resultiert eine Verschiebung der Flachbandspannung in positiver Richtung. Elektronen, die durch das elektrische Feld im Nitrid bis zum Top-Oxid driften, tunneln teilweise durch das Top-Oxid und fließen über das Gate ab (2).In Fig. 3, an inversion layer is formed on the semiconductor surface and electrons can tunnel through the thin bot tom oxide into the conduction band drawn down by the electric field in the nitride (1). There they are bound to localized points of detention and migrate further into the nitride volume by means of the Poo le-Frenkel line. This results in electrification of the nitride layer. This results in a shift in the ribbon tension in the positive direction. Electrons that drift through the electrical field in the nitride to the top oxide partially tunnel through the top oxide and flow off via the gate (2).
Außerdem werden Locher vom Valenzband des Polysiliziums durch das Top-Oxid ins Valenzband des Nitrids injiziert (3). Die Ladungsinjektion von Lochern ist aber aufgrund der größeren Oxiddicke und höheren Potentialbarriere wesentlich unwahr scheinlicher. Mit steigender Ladung im Nitrid erniedrigt sich (1) und (2) steigt an. Werden diese Strombeiträge gleich groß, wird Netto keine zusätzliche Ladung ins Nitrid inji ziert, d. h. die Verschiebung der Flachbandspannung geht in Sättigung.In addition, holes are cut through from the valence band of the polysilicon the top oxide is injected into the valence band of the nitride (3). The Charge injection of holes is due to the larger Oxide thickness and higher potential barrier much untrue more likely. With increasing charge in the nitride it decreases (1) and (2) increase. Will these electricity contributions be the same large, no additional net charge is injected into the nitride graces, d. H. the shift in ribbon tension goes in Saturation.
Das Programmieren mit positiver Spannung wird nach allgemei ner Konvention als Schreiben bezeichnet. Bei heutigen Anwen dungen sind die Programmierzeiten beim Schreiben zu kurz, als daß dieser Gleichgewichtszustand erreicht werden könnte.Programming with positive voltage becomes general convention called writing. For today's users programming times when writing are too short as that this state of equilibrium could be reached.
In Fig. 4 tunneln Locher vom Valenzband des Substrats ins Va lenzband des Nitrids (4) und rekombinieren mit den bereits injizierten Elektronen und führen so zum Löschen der gespei cherten Ladung. Außerdem ist es möglich, daß Elektronen, die durch Schreiben zuvor ins Nitrid injiziert wurden, zurück ins Substrat tunneln (5).In Fig. 4 holes puncture from the valence band of the substrate into the valence band of the nitride (4) and recombine with the already injected electrons and thus lead to the deletion of the stored charge. It is also possible that electrons that were previously injected into the nitride by writing can tunnel back into the substrate (5).
Die Flachbandspannung und somit die Einsatzspannung wird in negativer Richtung verschoben. Löcher, die sich in Richtung des Top-Oxids bewegen und ins Gate tunneln, sind zu vernach lässigen (6). Vielmehr können jedoch Elektronen vom Leitungs band des Poly-Gates ins Nitrid tunneln (7).The ribbon tension and thus the threshold voltage is in shifted negative direction. Holes that are towards moving the top oxide and tunneling into the gate are negligible casual (6). Rather, however, electrons from the line tunnel of the poly gate into the nitride (7).
Durch die sinkende negative Ladung bzw. Akkumulation positi ver Ladung im Nitrid vergrößert sich im Laufe des Löschvor gangs das elektrische Feld im Top-Oxid und führt somit zu verstärktem Elektronentunneln (7). Letztendlich kommt es zum Gleichgewicht zwischen (4)/(5) und (7). Als Netto-Effekt wird keine weitere Ladung im Nitrid getrappt.Due to the sinking negative charge or accumulation positi The charge in the nitride increases during the extinguishing process electric field in the top oxide and thus leads to enhanced electron tunneling (7). Ultimately it comes to Balance between (4) / (5) and (7). As a net effect no further charge trapped in the nitride.
Es sei hier angemerkt, daß diese Gleichgewichtssituation da durch ermöglicht wird, daß die Dicke der Potentialbarriere für Elektronen am Top-Oxid zwar größer, deren Höhe gegenüber der für Locher am Bottom-Oxid aber kleiner ist.It should be noted here that this equilibrium situation is there by allowing the thickness of the potential barrier larger for electrons at the top oxide, their height compared which is smaller for holes in the bottom oxide.
Der störende Einfluß des konkurrierenden Prozesses der La dungsinjektion aus der Gate-Elektrode tritt weniger beim Schreiben als vielmehr beim Löschen auf. Beim Löschen begibt sich die Verschiebung der Einsatzspannung umso früher in Sättigung, je größer (absolut) die angelegt Spannung ist.The disruptive influence of the competing process of the La Injection from the gate electrode occurs less when writing rather than when deleting. When deleting the shift in the threshold voltage occurs all the earlier in saturation, the greater (absolute) the applied voltage.
Um die Einsatzspannung auf den ursprünglichen Wert (vor dem Schreiben) zurückzustellen, darf die angelegte Spannung also einen gewissen Wert nicht überschreiten. Dies verhindert kür zere Löschzeiten.To restore the threshold voltage to the original value (before Writing), the voltage applied may do not exceed a certain value. This prevents kür zero deletion times.
In den bisher üblichen SONOS-Transistoren besteht das Drei fach-Dielektrikum aus der Schichtfolge SiO2 - Si3N4 - SiO2. Im ladungsfreien Zustand ist das elektrische Feld in Bottom- und Top-Oxid somit gleich groß. Im Verlauf der Injektion von La dungsträgern erniedrigt sich das elektrische Feld im Bot tom-Oxid und erhöht sich im Top-Oxid.In the usual SONOS transistors, the triple dielectric consists of the layer sequence SiO 2 - Si 3 N 4 - SiO 2 . In the charge-free state, the electric field in bottom and top oxide is therefore the same. In the course of the injection of charge carriers, the electric field in the bot tom oxide decreases and increases in the top oxide.
Ersetzt man das Dielektrikum SiO2 (εr = 4) im Top-Dielektrikum
durch ein Material mit einer größeren Dielektrizitäts
konstanten, erniedrigt sich das elektrische Feld im Top-Oxid.
Für den Fall, daß das Dielektrikum noch nicht geladen ist und
sich an den Grenzflächen keine Oberflächenladungen befinden,
liefert der Gaußsche Satz:
If the dielectric SiO 2 (ε r = 4) in the top dielectric is replaced by a material with a higher dielectric constant, the electric field in the top oxide decreases. In the event that the dielectric is not yet charged and there are no surface charges at the interfaces, the Gaussian theorem provides:
ETop-Oxid / EBottom-Oxid = εTop-Oxid / εBottom-Oxid (1)
E top oxide / E bottom oxide = ε top oxide / ε bottom oxide (1)
wobei ETop-Oxid das elektrische Feld des Top-Oxids, EBottom-Oxid das elektrische Feld des Bottom-Oxids, εTop-Oxid die Dielektri zitätskonstante des Top-Oxids und εBottom-Oxid die Dielektrizi tätskonstante des Bottom-Oxids bezeichnen.where E top oxide is the electric field of the top oxide, E bottom oxide is the electric field of the bottom oxide, ε top oxide is the dielectric constant of the top oxide and ε bottom oxide is the dielectric constant of the bottom oxide.
Tunnelströme durch das Top-Oxid werden je nach vorliegendem elektrischen Feld und Barrierenhöhe entweder durch Fowler- Nordheim-, modifiziertes Fowler-Nordheim- oder direktes Tun neln beschrieben.Tunnel currents through the top oxide will vary depending on the situation electric field and barrier height either by Fowler- Nordheim-, modified Fowler-Nordheim- or direct doing described.
Vereinfacht dargestellt gilt für alle drei Mechanismen im we
sentlichen folgende Abhängigkeit des Tunnelstroms j vom elek
trischen Feld E und Barrierenhöhe ϕB:
To put it simply, the following essentially applies to all three mechanisms: the tunnel current j depends on the electrical field E and the barrier height ϕ B :
j ~ 1/ϕB E2 exp (-ϕB 3/2/E) (2)j ~ 1 / ϕ B E 2 exp (-ϕ B 3/2 / E) (2)
Bei einem Dielektrikum mit εr = 20 und halber Barrierenhöhe (ϕB = 1.5 - 2.0 eV) im Vergleich zu SiO2 verringert sich der Tun nelstrom durch das Top-Dielektrikum bereits um ein bis zwei Größenordnungen.In the case of a dielectric with ε r = 20 and half the barrier height (ϕ B = 1.5 - 2.0 eV) in comparison to SiO 2 , the tunnel current is already reduced by one to two orders of magnitude through the top dielectric.
Bei Dielektrika mit εr = 100 und ϕB = 1.5 - 2.0 eV verringert sich der Tunnelstrom rechnerisch sogar um 6 Größenordnungen.In the case of dielectrics with ε r = 100 and ϕ B = 1.5 - 2.0 eV, the tunnel current is mathematically reduced by 6 orders of magnitude.
Im Gegensatz zu herkömmlichen SONOS-Transistoren ergeben sich
dabei folgende Auswirkungen:
In contrast to conventional SONOS transistors, this has the following effects:
- 1. Bei gleichbleibender Spannung fällt von dieser ein grö ßerer Anteil über dem Bottom-Oxid und ein kleinerer über dem Top-Dielektrikum ab. Dies führt zu erhöhter Ladungs injektion vom Substrat und damit zu kürzeren Program mierzeiten. 1. If the voltage remains constant, a large one falls from it a larger portion above the bottom oxide and a smaller portion above the top dielectric. This leads to increased charge injection from the substrate and thus to a shorter program eating times.
- 2. Außerdem tritt beim Löschen der oben geschilderte Gleichgewichtszustand erst später ein. Da man Transisto ren mit den neuen Top-Materialien bei gleicher Program mierspannung zu niedrigeren Einsatzspannungen verschie ben kann, kann man, um bei der gleichen Einsatzspannung zu landen, zu betragsmäßig höheren Spannungen übergehen. Das Löschen geht dann natürlich noch schneller.2. Also occurs when deleting the above State of equilibrium only later. Since you are Transisto with the new top materials with the same program Shift the lubricating voltage to lower threshold voltages ben can, in order to at the same threshold voltage to land, to higher tensions. Deleting is of course faster.
- 3. Ist man weniger an kürzeren Programmierzeiten interes siert, so kann man bei gleichbleibenden Zeiten die Pro grammierspannungen wesentlich erniedrigen.3. One is less interested in shorter programming times If the times are the same, you can use the Pro significantly reduce grammage tensions.
- 4. Jede Kombination aus 1. und 3. ist denkbar.4. Any combination of 1st and 3rd is conceivable.
- 5. Für die Datenhaltung (retention time) ist vor allem die Dicke des Bottom-Oxids entscheidend. Aufgrund ihres ei genen Feldes tunneln Ladungsträger aus dem Nitrid durch das dünne Bottom-Oxid zurück ins Substrat. Erhöht man die Dicke des Bottom-Oxids von beispielsweise 2 nm auf 3 nm, ist eine um Größenordnungen bessere Datenhaltung möglich. Um gleiche Programmierzeiten zu gewährleisten, muß die Spannung geringfügig angehoben werden, bleibt aber immer noch unter der herkömmlicher SONOS- Transistoren.5. For the data storage (retention time) is above all Bottom oxide thickness is crucial. Because of their egg In this field, charge carriers tunnel out of the nitride the thin bottom oxide back into the substrate. One increases the thickness of the bottom oxide from, for example, 2 nm to 3 nm, is an order of magnitude better data storage possible. To ensure the same programming times, if the voltage has to be raised slightly, remains but still under the conventional SONOS Transistors.
Die polykristalline Struktur dieser Materialien und ein damit verbundener erhöhter Leckstrom an den Korngrenzen spielt für die Datenhaltung keine Rolle, da im Nitrid die Ladungen an lokalisierten Haftstellen gespeichert sind.The polycrystalline structure of these materials and thus associated increased leakage current at the grain boundaries plays a role in Data storage is irrelevant because the charges are in the nitride localized detention places are stored.
Fig. 1 zeigt eine schematische Darstellung einer Ausführungs form der erfindungsgemäßen Halbleitervorrichtung in Form ei nes MOS-Feldeffekttransistors. Fig. 1 shows a schematic representation of an embodiment of the semiconductor device according to the invention in the form of a MOS field effect transistor.
In Fig. 1 bezeichnen 10 ein p-Silizium-Substrat, 20 eine n+- Source, 25 einen Kanalbereich, 30 einen n+-Drain, 40 ein Bot tom-Oxid, 50 ein Si3N4-Dielektrikum, 60 ein Top-Oxid, 70 ei nen Gate-Anschluß und UG eine Gate-Vorsorgungsspannung (Sub strat 10 liegt in diesem Beispiel auf Masse).In Fig. 1, 10 denote a p-silicon substrate, 20 an n + source, 25 a channel region, 30 an n + drain, 40 a bot tom oxide, 50 a Si 3 N 4 dielectric, 60 a top -Oxid, 70 ei NEN gate connection and U G a gate supply voltage (Sub strat 10 is in this example to ground).
Als Top-Dielektrikum 60 verwendet man bei diesem Ausführungs beispiel ein oder mehrere Materialien mit einer hohen Dielek trizitätskonstanten (relativ zu SiO2, welches das Bottom- Dielektrikum bildet), nämlich z. B. Al2O3 (εr = 12), HfO, CeO2, ZrO2, Ta2O5, Y2O3 (alle etwa εr = 20) oder TiO2 (je nach Textur bis zu εr = 100).As a top dielectric 60 used in this embodiment example one or more materials with a high dielectric constant (relative to SiO 2 , which forms the bottom dielectric), namely z. B. Al 2 O 3 (ε r = 12), HfO, CeO 2 , ZrO 2 , Ta 2 O 5 , Y 2 O 3 (all about ε r = 20) or TiO 2 (depending on the texture up to ε r = 100).
Das Dreifach-Dielektrikum eines solchen SONOS-Transistors hat
somit folgende Struktur:
The triple dielectric of such a SONOS transistor thus has the following structure:
SiO2 - Si3N4 - (Al2O3 und/oder HfO und/oder CeO2 und/oder ZrO2 und/oder Ta2O5 und/oder Y2O3 und/oder TiO2).SiO 2 - Si 3 N 4 - (Al 2 O 3 and / or HfO and / or CeO 2 and / or ZrO 2 and / or Ta 2 O 5 and / or Y 2 O 3 and / or TiO 2 ).
Als Gate-Anschluß 70 verwende man vorzugsweise Materialien mit hohen Austrittsarbeiten. Hier sind beispielsweise die Me talle Pt, Au, W, Ir oder Silizide oder TiN oder poly kristallines p-dotiertes Silizium (für p+-Polysilizium siehe H. Reisinger, M. Franosch, B. Hasler, T. Böhm, 1997 Symp. on VLSI Technol. Dig. of Tech. Papers, 1 13-1 14) zu nennen.Materials with high work functions are preferably used as gate connection 70 . Here are, for example, the metals Pt, Au, W, Ir or silicides or TiN or polycrystalline p-doped silicon (for p + polysilicon see H. Reisinger, M. Franosch, B. Hasler, T. Böhm, 1997 Symp. on VLSI Technol. Dig. of Tech. Papers, 1 13-1 14).
Aufgrund der höheren Potentialbarriere erreicht man dadurch eine verminderte Tunnelwahrscheinlichkeit für Elektronen aus dem Gate (beim Löschen). Sowohl n- als auch p-Kanal-Transi storen sind mit diesen Dreifach-Dielektrika realisierbar.Because of the higher potential barrier, this is achieved reduced tunneling probability for electrons the gate (when deleting). Both n and p channel transi blinds can be realized with these triple dielectrics.
Obwohl die vorliegende Erfindung vorstehend anhand bevorzug ter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modi fizierbar. Although the present invention is preferred based on the foregoing ter embodiments has been described, it is on it not limited, but modes in a variety of ways fitable.
1010th
p-Silizium-Substrat
p-silicon substrate
2020th
n+ n +
-Source
Source
2525th
Kanalbereich
Channel area
3030th
n+ n +
-Drain
-Drain
4040
Bottom-Oxid
Bottom oxide
5050
Si3 Si 3
N4 N 4
-Dielektrikum
-Dielectric
6060
Top-Oxid
Top oxide
7070
Gate-Anschluß
UG Gate connection
U G
Gate-Vorsorgungsspannung
Gate supply voltage
Claims (5)
einem Halbleitersubstrat (10) eines ersten Leitungstyps;
einem im Halbleitersubstrat (10) vorgesehenen ersten Dotie rungsbereich (20) eines zweiten Leitungstyps;
einem im Halbleitersubstrat (10) vorgesehenen zweiten Dotie rungsbereich (30) des zweiten Leitungstyps;
einem zwischen dem ersten und dem zweiten Dotierungsbereich (20, 30) liegenden Kanalbereich (25);
einem über dem Kanalbereich (25) liegenden Gate-Dielektrikum (40, 50, 60), welches zumindest drei Schichten aufweist; und
einem über dem Gate-Dielektrikum (40, 50, 60) vorgesehenen Gate-Anschluß (70);
dadurch gekennzeichnet, daß
die unterste Schicht (40) des Gate-Dielektrikums (40, 50, 60) eine wesentlich kleinere Dielektrizitätskonstante aufweist als die oberste Schicht (60) des Gate-Dielektrikums (40, 50, 60).1. Semiconductor device with a multiple dielectric, in particular an ONO triple dielectric, with:
a semiconductor substrate ( 10 ) of a first conductivity type;
a first doping region ( 20 ) of a second conductivity type provided in the semiconductor substrate ( 10 );
a second doping region ( 30 ) of the second conductivity type provided in the semiconductor substrate ( 10 );
a channel region ( 25 ) lying between the first and the second doping region ( 20 , 30 );
a gate dielectric ( 40 , 50 , 60 ) lying above the channel region ( 25 ) and having at least three layers; and
a gate terminal ( 70 ) provided over the gate dielectric ( 40 , 50 , 60 );
characterized in that
the bottom layer ( 40 ) of the gate dielectric ( 40 , 50 , 60 ) has a substantially smaller dielectric constant than the top layer ( 60 ) of the gate dielectric ( 40 , 50 , 60 ).
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19903598A DE19903598A1 (en) | 1999-01-29 | 1999-01-29 | Multi-dielectric semiconductor device |
| PCT/DE2000/000203 WO2000045441A2 (en) | 1999-01-29 | 2000-01-25 | Semiconductor device with a multiple dielectric |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19903598A DE19903598A1 (en) | 1999-01-29 | 1999-01-29 | Multi-dielectric semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19903598A1 true DE19903598A1 (en) | 2000-08-10 |
Family
ID=7895824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19903598A Ceased DE19903598A1 (en) | 1999-01-29 | 1999-01-29 | Multi-dielectric semiconductor device |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE19903598A1 (en) |
| WO (1) | WO2000045441A2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003030264A1 (en) * | 2001-09-28 | 2003-04-10 | Advanced Micro Devices, Inc. | Non volatile memory cell structure using multilevel trapping dielectric |
| DE10158019A1 (en) * | 2001-11-27 | 2003-06-12 | Infineon Technologies Ag | Floating gate field effect transistor |
| WO2003079451A1 (en) * | 2002-03-15 | 2003-09-25 | Motorola, Inc., A Corporation Of The State Of Delaware | Gate dielectric and method therefor |
| WO2004021399A2 (en) * | 2002-08-29 | 2004-03-11 | Freescale Semiconductor, Inc. | Dielectric storage memory cell (monos) having high permittivity top dielectric and method therefor |
| US7135370B2 (en) | 2004-07-01 | 2006-11-14 | Freescale Semiconductor, Inc. | Dielectric storage memory cell having high permittivity top dielectric and method therefor |
| DE102005008321B4 (en) * | 2005-02-23 | 2008-09-25 | Qimonda Ag | Field effect controllable semiconductor memory element with improved trapping dielectric |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6690601B2 (en) * | 2002-03-29 | 2004-02-10 | Macronix International Co., Ltd. | Nonvolatile semiconductor memory cell with electron-trapping erase state and methods for operating the same |
| US7790516B2 (en) | 2006-07-10 | 2010-09-07 | Qimonda Ag | Method of manufacturing at least one semiconductor component and memory cells |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4250206A (en) * | 1978-12-11 | 1981-02-10 | Texas Instruments Incorporated | Method of making non-volatile semiconductor memory elements |
| US4804640A (en) * | 1985-08-27 | 1989-02-14 | General Electric Company | Method of forming silicon and aluminum containing dielectric film and semiconductor device including said film |
| JP3635681B2 (en) * | 1994-07-15 | 2005-04-06 | ソニー株式会社 | Bias circuit adjustment method, charge transfer device, charge detection device, and adjustment method thereof |
| JP2871530B2 (en) * | 1995-05-10 | 1999-03-17 | 日本電気株式会社 | Method for manufacturing semiconductor device |
| JPH10178170A (en) * | 1996-12-19 | 1998-06-30 | Fujitsu Ltd | Semiconductor device and manufacturing method thereof |
| US6015739A (en) * | 1997-10-29 | 2000-01-18 | Advanced Micro Devices | Method of making gate dielectric for sub-half micron MOS transistors including a graded dielectric constant |
-
1999
- 1999-01-29 DE DE19903598A patent/DE19903598A1/en not_active Ceased
-
2000
- 2000-01-25 WO PCT/DE2000/000203 patent/WO2000045441A2/en active Application Filing
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003030264A1 (en) * | 2001-09-28 | 2003-04-10 | Advanced Micro Devices, Inc. | Non volatile memory cell structure using multilevel trapping dielectric |
| DE10158019A1 (en) * | 2001-11-27 | 2003-06-12 | Infineon Technologies Ag | Floating gate field effect transistor |
| DE10158019C2 (en) * | 2001-11-27 | 2003-09-18 | Infineon Technologies Ag | Floating gate field effect transistor |
| US6914292B2 (en) | 2001-11-27 | 2005-07-05 | Infineon Technologies Ag | Floating gate field-effect transistor |
| WO2003079451A1 (en) * | 2002-03-15 | 2003-09-25 | Motorola, Inc., A Corporation Of The State Of Delaware | Gate dielectric and method therefor |
| US6717226B2 (en) | 2002-03-15 | 2004-04-06 | Motorola, Inc. | Transistor with layered high-K gate dielectric and method therefor |
| WO2004021399A2 (en) * | 2002-08-29 | 2004-03-11 | Freescale Semiconductor, Inc. | Dielectric storage memory cell (monos) having high permittivity top dielectric and method therefor |
| WO2004021399A3 (en) * | 2002-08-29 | 2004-04-01 | Motorola Inc | Dielectric storage memory cell (monos) having high permittivity top dielectric and method therefor |
| US6812517B2 (en) | 2002-08-29 | 2004-11-02 | Freescale Semiconductor, Inc. | Dielectric storage memory cell having high permittivity top dielectric and method therefor |
| CN100466292C (en) * | 2002-08-29 | 2009-03-04 | 飞思卡尔半导体公司 | Dielectric memory storage cell with high-permittivity top dielectric and method thereof |
| US7135370B2 (en) | 2004-07-01 | 2006-11-14 | Freescale Semiconductor, Inc. | Dielectric storage memory cell having high permittivity top dielectric and method therefor |
| DE102005008321B4 (en) * | 2005-02-23 | 2008-09-25 | Qimonda Ag | Field effect controllable semiconductor memory element with improved trapping dielectric |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2000045441A2 (en) | 2000-08-03 |
| WO2000045441A3 (en) | 2001-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69119820T2 (en) | Semiconductor arrangement with reduced time-dependent dielectric errors | |
| DE112012001158B4 (en) | Mosfet with recessed channel thin film and abrupt transitions | |
| DE69733630T2 (en) | EEPROM and NVRAM low voltage transistors and methods of manufacture | |
| DE19752434C2 (en) | Non-volatile semiconductor memory device with a p-type doped floating gate electrode | |
| DE112004000248B4 (en) | SONOS flash memory devices and methods of protecting a SONOS flash memory device from UV-induced charging | |
| DE102009021486B4 (en) | Method for field effect transistor production | |
| DE102009011876B4 (en) | Memory devices comprising a gate electrode or gates with a carbon allotrope | |
| DE102010037120B4 (en) | A method of fabricating semiconductor devices having a control gate layer, charge storage layer, and select gate layer | |
| DE2627827A1 (en) | INTEGRATION TECHNOLOGY FOR N-CHANNEL MNOSFET SEMICONDUCTOR COMPONENTS WITH FIXED AND VARIABLE THRESHOLD VALUE | |
| DE60034328T2 (en) | ELECTROSTATICALLY CONTROLLED TUNNEL EFFECT TRANSISTOR | |
| DE112004000380T5 (en) | Charge carrier trap arrays with immunity to contact hole damage | |
| DE102007016303A1 (en) | Integrated circuit, cell, cell arrangement, method for manufacturing an integrated circuit, method for manufacturing a cell, memory module | |
| DE3485822T2 (en) | SEMICONDUCTOR STORAGE DEVICE WITH FLOATING GATE ELECTRODE. | |
| DE112017006252T5 (en) | Split-gate flash cell formed on cut-out substrate | |
| DE19747776A1 (en) | Semiconductor memory with stacked gate structure | |
| DE102008004290A1 (en) | Flash memory device with charge trapping layer and method of making the same | |
| EP1573820A1 (en) | Fin field effect transistor memory cell, fin field effect transistor memory cell arrangement, and method for the production of a fin field effect transistor memory cell | |
| WO2001024272A1 (en) | Ferroelectric transistor | |
| DE102004062969A1 (en) | Flash memory device and method for its programming and erasure | |
| DE10158019C2 (en) | Floating gate field effect transistor | |
| DE10262346B4 (en) | A non-volatile floating-trap semiconductor memory device comprising a high-dielectric-constant reverse-isolation layer | |
| DE2918888C2 (en) | MNOS memory cell and process for its operation and for its manufacture | |
| DE2432352A1 (en) | SEMICONDUCTOR STORAGE | |
| DE19748495C2 (en) | EEPROM cell structure and method for programming or deleting selected EEPROM cell structures and EEPROM cell field | |
| DE19903598A1 (en) | Multi-dielectric semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8127 | New person/name/address of the applicant |
Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE |
|
| 8131 | Rejection |