DE19837946A1

DE19837946A1 - Verfahren zur Bestückung eines Substrates mit Halbleiterchips

Info

Publication number: DE19837946A1
Application number: DE1998137946
Authority: DE
Inventors: Stefan Kaufmann; Thomas Lang; Mauro Nicola; Peter Streit
Original assignee: Asea Brown Boveri AG Switzerland; Asea Brown Boveri AB
Current assignee: ABB Semiconductors Ltd
Priority date: 1998-08-21
Filing date: 1998-08-21
Publication date: 2000-02-24

Abstract

In einem Verfahren zur Bestückung eines Substrates (1) mit Halbleiterchips (3), in welchem die Chips (3) auf das Substrat (1) gelötet werden, wird mindestens ein Teil einer mittels Lot (2) unbenetzbaren Oberfläche des Substrates (1) mit einer mittels Lot (2) benetzbaren Schicht (11) überdeckt. Die benetzbare Schicht (11) wird so partiell abgetragen, dass unbenetzbare Flächen (13) freigelegt werden, welche einzelne benetzbare Flächen (12) begrenzen, wobei pro benetzbarer Fläche (12) Lot (2) und je ein Chip (3) auf diese gelegt werden. Dadurch wird eine Selbstausrichtung der Chips während dem Lötvorgang ermöglicht.

Description

TECHNISCHES GEBIET

Die vorliegende Erfindung bezieht sich auf das Gebiet der Halbleitertechnik. Sie bezieht sich auf ein Verfahren zur Be stückung eines Substrates mit Halbleiterchips gemäss Ober begriff des Patentanspruches 1 und auf ein Halbleitermodul gemäss Oberbegriff des Patentanspruches 6.

STAND DER TECHNIK

Einige Halbleiterchips las sen sich nicht mit grossen Abmessun gen herstellen. Es werden deshalb mehrere derartiger Chips auf ein einziges Substrat angeordnet, um ein Halbleitermodul zu bilden. Die Chips werden dabei in Reih und Glied ausgerichtet und in dieser Lage auf das Substrat gelötet, welches hierfür mit einer mittels Lot benetzbaren Oberfläche versehen ist. Zur Ausrichtung der Chips wird eine Gittermaske verwendet, wie dies in Fig. 1 dargestellt ist. Die Gittermaske G wird auf das Substrat 1 aufgelegt, worauf je ein Lotplättchen 2 und ein Chip 3 nacheinander durch die einzelnen Gitteröffnungen auf das Substrat 1 gelegt werden. Der Chip 3 wird jeweils mit einem Gewicht P beschwert, um ihn möglichst in seiner Lage zu fixieren. Diese Vorrichtung wird anschliessend in einen Ofen geschoben und dort auf die zur Schmelzung des Lots notwendige Temperatur erhitzt. Nach dem Löten wird die Gittermaske wieder entfernt.

Dieses Verfahren weist den grossen Nachteil auf, dass es nicht gelingt, die Chips gleichmässig auszurichten und auch in dieser Lage zu halten. Da die Chips auf dem flüssigen Lot schwimmen, wirken Kräfte, welche den Chip innerhalb der leicht grösseren Gitteröffnung verschieben beziehungsweise drehen. Fliesst das Lot zudem ungleichmässig, so kann es im erstarrten Zustand durchaus verschieden dicke Stellen aufweisen. Dadurch neigt sich der Chip bezüglich der Substratoberfläche. Diese ungleichmässige Ausrichtung der Chips verunmöglicht eine maschinelle Weiterverarbeitung, insbesondere eine maschinelle Bestückung der Chips, wie das Anbringen von Druckfedern, Kontaktbügeln, Bonds und ähnlichem. Ferner besteht die Gefahr, dass die Lotschicht an einzelnen Stellen zu dünn ausfällt und somit eher Ermüdungserscheinungen unterliegt, so dass sich die Chips lösen.

Da das Gitter zudem meist einen anderen Wärmeausdehnung koeffizienten aufweist als der Chip, besteht des weiteren die Gefahr, dass der Chip beim Abkühlen der Vorrichtung vom Gitter eingeklemmt und beim Entfernen desselben beschädigt wird.

DARSTELLUNG DER ERFINDUNG

Es ist deshalb Aufgabe der vorliegenden Erfindung, ein Verfah ren und ein Halbleitermodul der eingangs genannten Art zu schaffen, welche die obengenannten Nachteile beheben.

Diese Aufgabe löst ein Verfahren mit den Merkmalen des Patent anspruches 1 sowie ein Halbleitermodul mit den Merkmalen des Patentanspruches 6.

Weitere vorteilhafte Ausgestaltungsformen gehen aus den abhän gigen Patentansprüchen hervor.

Erfindungsgemäss werden auf einem Substrat benetzbare Flächen gebildet, welche von unbenetzbaren Flächen begrenzt sind. Dies wird dadurch erreicht, dass eine benetzbare Schicht des Sub strates partiell abgetragen wird, bis der unbenetzbare Unter grund zum Vorschein kommt. Ein ungenau positionierter Chip, welcher auf eine benetzbare Fläche gelegt wird, richtet sich während dem Lötvorgang entsprechend der Strukturierung des Substrates selbständig aus. Grund hierfür sind die auf den Chip wirkenden Kräfte, welche durch das sich gleichmässig ver teilende, fliessende Lot entstehen. Weisen die unbenetzbaren Flächen dieselben oder kleinere Abmessungen auf als die darauf zu lötenden Chips, so ist eine deckungsgleiche beziehungsweise gleichmässig überlappende Ausrichtung der Chips am besten ge währleistet.

Ein derart strukturiertes Substrat ist einfach und kosten günstig herstellbar, wobei sich die benetzbaren Flächen mit hoher Präzision abgrenzen lassen. Da sich die Chips genau aus richten, lassen sie sich maschinell bestücken und weiterver arbeiten. Zudem ist die Gefahr, Chips beim Löten zu beschädigen, minimiert. Vorteilhaft ist ferner, dass die Chips mit einer gleichmässig dicken Lotschicht befestigt sind, was die Qualität der Lötverbindung erhöht. Das erfindungsgemässe Verfahren lässt sich auch mit Lot durchführen, welches eine hohe Schmelztemperatur aufweist und welches nicht in Kombination mit einer sogenannten Lötstop-Maske verwendet werden kann.

Eine genaue Ausrichtung der Chips erfolgt selbst dann, wenn zwischen Chip und Substrat noch weitere Elemente befestigt werden, beispielsweise ein Zwischenelement zur Verhinderung von Spannungen aufgrund der unterschiedlichen Ausdehnungs koeffizienten von Chip und Substrat. In diesem Fall richtet sich auch ein ungenau positioniertes Zwischenelement ent sprechend der Strukturierung des Substrates aus.

KURZE ERLÄUTERUNG DER FIGUREN

Anhand der beiliegenden Zeichnungen, in welchen zwei Aus führungsbeispiele eines erfindungsgemässen Halbleitermoduls dargestellt sind, wird im folgenden das erfindungsgemässe Ver fahren und das erfindungsgemässe Erzeugnis beschrieben. Es zeigen

Fig. 1 einen nicht maßstabsgetreuen Querschnitt durch ein Halbleitermodul mit einer Gittermaske zur Ausrichtung der Chips gemäss dem Stand der Technik;

Fig. 2 eine Ansicht eines in benetzbare und unbenetzbare Flächen unterteilten Substrats gemäss der Erfindung;

Fig. 3a und 3b einen vergrösserten Ausschnitt eines Halbleiters vor dem Löten;

Fig. 4a und 4b den Ausschnitt gemäss den Fig. 3a und 3b nach dem Löten und

Fig. 5 eine zweite Ausführungsform des erfindungsgemässen Halbleitermoduls.

WEGE ZUR AUSFÜHRUNG DER ERFINDUNG

Fig. 2 zeigt ein Substrat 1, welches erfindungsgemäss mit einem Raster bestehend aus benetzbaren und unbenetzbaren Flächen 12, 13 versehen worden ist. Das Substrat 1 ist ein Trä gerblock 10 oder Kühler, dessen Oberfläche mit einer Schicht 11 überdeckt ist. Der Trägerblock 10, welcher im allgemeinen zugleich als Kühler dient, besteht aus einem mit Lot unbenetz baren Material, vorzugsweise aus Aluminium Al oder Molybdän Mo. Die Schicht 11 hingegen ist mit Lot benetzbar und besteht vorzugsweise aus Nickel Ni, Silber Ag oder Gold Au. Im hier dargestellten Beispiel ist die gesamte Oberfläche des Substra tes 1 beschichtet. Dies erleichtert zwar die Herstellung, ist jedoch nicht zwingend notwendig. Es genügt, lediglich denjeni gen Teil der Oberfläche zu beschichten, auf welchen an schliessend Chips aufgebracht werden sollen.

Das Raster aus benetzbaren und unbenetzbaren Flächen 12, 13 ist so angeordnet, dass jede benetzbare Flächen 12 stets voll ständig von unbenetzbaren Flächen 13 umgeben ist und somit vollständig von den benachbarten benetzbaren Flächen 12 ge trennt ist. In diesem Beispiel ist ein rechtwinkliges Raster vorhanden, wobei die benetzbaren Flächen 12 Quadrate bilden und die unbenetzbaren Flächen 13 zwischen den Quadraten ver laufende Längs- und Quergräben sind. Dabei sind die Gräben schmaler ausgebildet als die Quadrate. Es sind jedoch auch andere Formen möglich.

Die Unterteilung in benetzbare und unbenetzbare Flächen 12, 13 erfolgt durch partielles, abrasives Entfernen der Schicht 11. Dies lässt sich auf unterschiedliche Art und Weise bewerk stelligen, vorzugsweise durch Schleifen, Fräsen oder Ver dampfung durch Laserbearbeitung. Die Lasermethode hat den Vor teil, dass sich die benetzbaren Flächen 12 massgenau mit einer Toleranz von wenigen Mikrometern ausschneiden lassen. Die Schicht 11 wird bei allen Abrasionsmethoden soweit entfernt, dass die darunter liegenden unbenetzbaren Flächen 13 freigelegt werden. In einer Variante wird nicht nur die Schicht, sondern auch ein Teil des Trägerblockmaterials 10 abgetragen, so dass die entstandenen unbenetzbaren Gräben zwischen den einzelnen benetzbaren Flächen 12 tiefer ausfallen.

Wie in Fig. 3a etwas übertrieben dargestellt ist, erhält die Oberfläche des Substrates 1 eine Struktur. Gräben oder Vertie fungen bilden die unbenetzbaren Flächen 13, Plateaus die be netzbaren Flächen 12. In den Fig. 3a und 3b ist ein ver grösserter, jedoch nicht maßstabsgetreuer Ausschnitt eines Halbleitermoduls vor dem Löten dargestellt. Auf einem der Plateaus ist bereits ein Lotplättchen 2 und ein Halbleiter- Chip 3 aufgelegt. Es lassen sich alle bekannten Lotmaterialien verwenden, wobei sie vorzugsweise die Form von Plättchen aufweisen. Die Fläche des Lotplättchens 2 ist maximal identisch wie, vorzugsweise jedoch kleiner als die benetzbare Fläche 12. Der Chip 3 weist dieselbe Grundfläche auf wie die benetzbare Fläche 12 oder ist leicht grösser. In den Fig. 3a und 3b ist dieser Chip noch nicht genau positioniert, sondern bezüglich der Rasterung des Substrats 1 gedreht dargestellt. Zur Verdeutlichung ist die Abweichung übertrieben dargestellt. Diese erste, grobe Positionierung des Chips 3 erfolgt vorzugsweise ebenfalls mittels einer Gittermaske gemäss Fig. 1, welche auf das strukturierte Substrat aufgelegt wird. Vorzugsweise ist dabei die Gittermaske in den Gräben gehalten. Ist das Substrat 1 wie gewünscht mit Lotplättchen 2 und Chips 3 bestückt, so wird es in einen Ofen geschoben, wo der gesamte Aufbau erhitzt und das Lot zum Schmelzen gebracht wird. Dabei wird vor Beginn des Lötvorgangs vorzugsweise die Gittermaske entfernt.

In den Fig. 4a und 4b ist ein Ausschnitt eines Halbleiter moduls nach dem Lötvorgang dargestellt, wobei zur Verein fachung der Figur lediglich ein einziger Chip 3 gezeichnet ist. Das Lot 2 hat sich gleichmässig über die benetzbare Fläche 12 verteilt und dabei den Chip 3 in die korrekte Lage bewegt. Grund hierfür ist, dass das flüssige Lot 2 versucht, die Oberflächenenergie zu minimieren und trotzdem die gesamte benetzbare Fläche 12 sowie die gesamte Unterseite des benetz baren Chips 3 auszunützen. Da der auf dem Lot 2 schwimmende Chip 3 relativ klein ist und ein geringes Eigengewicht auf weist, lässt er sich durch die wirkenden Kräfte deckungsgleich mit der benetzbaren Fläche 12 ausrichten, wie dies in den Fig. 4a und 4b dargestellt ist. Dabei behindern keine Gittermaske oder andere Hilfsmittel die Bewegung des Chips, so dass eine mechanische Zerstörung ausgeschlossen ist.

Im allgemeinen wird der Chip 3 nicht direkt auf das Substrat 1 gelötet, da Substrat 1 und Chip 3 unterschiedliche Wärme ausdehnungskoeffizienten aufweisen. Deshalb wird in der Halb leitertechnik meist ein Zwischenelement verwendet, welches entstehende Spannungen ausgleichen soll. Im allgemeinen handelt es sich hierbei um ein Molybdänplättchen. Ein derartiger Sandwichaufbau ist in Fig. 5 dargestellt. Auch dies ist wiederum eine rein schematische Wiedergabe. Auf das durch die benetzbare Fläche 12 gebildete Plateau ist in aufsteigender Reihenfolge ein erstes Lotplättchen 2, ein Molybdänplättchen 4, ein zweites Lotplättchen 2' und der Chip 3 aufgelegt. Dabei weisen Molybdänplättchen 4 und Chip 3 dieselben Abmessungen auf. Ferner entspricht ihre Grundfläche jeweils der benetzbaren Fläche 12 oder ist leicht grösser.

Auch dieser Aufbau lässt sich am einfachsten mit Hilfe einer Gittermaske gemäss Fig. 1 erstellen, welche vorzugsweise vor dem Löten wieder entfernt wird. Vorzugsweise wird der gesamte Aufbau in einem einzigen Lötvorgang miteinander verbunden. Dies ist vor allem dann zwingend, wenn Lot verwendet wird, welches einen relativ hohen Schmelzpunkt besitzt. Derartiges Lot wird jedoch aufgrund seiner Eigenschaften in der Halbleitertechnik gerne eingesetzt. Das Molybdänplättchen 4 wie auch der Chip 3 richten sich während dem Lötvorgang und der Auskühlung des Lots deckungsgleich mit der benetzbaren Fläche aus. Das Substrat 1 mit den aufgelöteten Halbleiterchips 3 lässt sich nun zu einem einsatzbereiten Halbleitermodul fertigstellen, insbesondere lässt es sich durch die gleichmässige Ausrichtung der Chips maschinell weiterverarbeiten.

Bezugszeichenliste

G Gitter
P Gewicht

1

Substrat

10

Trägerblock

11

Beschichtung

12

benetzbare Fläche

13

unbenetzbare Fläche

2

Lotplättchen

2

' Lotplättchen

3

Chip

4

Molybdänplättchen

Claims

1. Verfahren zur Bestückung eines Substrates (1) mit Halb leiterchips (3), wobei die Chips (3) auf das Substrat (1) gelötet werden, dadurch gekennzeichnet,
dass mindestens ein Teil einer mittels Lot (2) unbenetz baren Oberfläche des Substrats (1) mit einer mittels Lot (2) benetzbaren Schicht (11) überdeckt wird,
dass die benetzbare Schicht (11) so partiell abgetragen wird, dass unbenetzbare Flächen (13) freigelegt werden, welche einzelne benetzbare Flächen (12) begrenzen,
und dass pro benetzbare Fläche (12) Lot (2) und je ein Chip (3) auf diese gelegt werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass benetzbare Flächen (12) gebildet werden, welche jede gleich oder kleiner als eine Grundfläche eines auf sie auf zulegen den Chips (3) ist.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die benetzbare Schicht (11) mittels Schleifen, Fräsen oder Laserbearbeitung abgetragen wird.

4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass ein Lotplättchen (2) auf die benetzbare Fläche (12) gelegt wird, welches kleiner als diese ist.

5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass pro benetzbare Fläche (12) ein erstes Lot (2), ein Zwischen element (4), ein zweites Lot (2') und ein Chip (3) der Reihe nach auf diese gelegt werden und dieser Aufbau in einem gemeinsamen Verfahrensschritt gelötet wird.

6. Halbleitermodul hergestellt nach dem Verfahren gemäss Anspruch 1, mit einem Substrat (1) und darauf gelöteten Chips (3), dadurch gekennzeichnet,
dass das Substrat (1) aus einem Trägerblock (10) aus mittels Lot unbenetzbaren Material besteht, welcher mit einer mittels Lot benetzbaren Schicht (11) versehen ist,
dass im Substrat (1) Vertiefungen vorhanden sind, welche unbenetzbares Material freigeben und welche einzelne benetzbare Flächen (12) der Schicht (11) begrenzen,
und dass pro benetzbare Fläche (12) je ein Chip (3) auf diese gelötet ist.

7. Halbleitermodul nach Anspruch 6, dadurch gekennzeichnet, dass jede benetzbare Fläche (12) gleich oder kleiner als eine Grundfläche eines auf sie aufzulegenden Chips (3) ist.

8. Halbleitermodul nach Anspruch 6, dadurch gekennzeichnet, dass die Vertiefungen gitterförmig verlaufen.

9. Halbleitermodul nach Anspruch 6, dadurch gekennzeichnet, dass zwischen Chip (3) und Substrat (1) ein Zwischenelement (4) angeordnet ist.

10. Halbleitermodul nach Anspruch 9, dadurch gekennzeichnet, dass das Zwischenelement (4) dieselben Abmessungen aufweist wie der darüber angeordnete Chip (3).