[go: up one dir, main page]

DE19803852A1 - Verfahren zur Herstellung beidseitig oxidierter Siliziumwafer - Google Patents

Verfahren zur Herstellung beidseitig oxidierter Siliziumwafer

Info

Publication number
DE19803852A1
DE19803852A1 DE19803852A DE19803852A DE19803852A1 DE 19803852 A1 DE19803852 A1 DE 19803852A1 DE 19803852 A DE19803852 A DE 19803852A DE 19803852 A DE19803852 A DE 19803852A DE 19803852 A1 DE19803852 A1 DE 19803852A1
Authority
DE
Germany
Prior art keywords
wafer
silicon
etching
layer
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803852A
Other languages
English (en)
Other versions
DE19803852C2 (de
Inventor
Franz Dr Laermer
Wilhelm Dr Frey
Hans Artmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE19803852A priority Critical patent/DE19803852C2/de
Publication of DE19803852A1 publication Critical patent/DE19803852A1/de
Application granted granted Critical
Publication of DE19803852C2 publication Critical patent/DE19803852C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/32—Anodisation of semiconducting materials
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76245—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using full isolation by porous oxide silicon, i.e. FIPOS techniques
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12169—Annealing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • Optical Integrated Circuits (AREA)

Description

Stand der Technik
Aus der internationalen Anmeldung mit der Veröffentlichungs­ nummer WO 91/10931 ist ein Verfahren zur Herstellung eines Wellenleiters bekannt, bei dem poröses Silizium einem Oxida­ tionsprozeß ausgesetzt wird. Dabei ist das poröse Silizium auf einer Seite des Siliziumwafers angeordnet. Dies kann zu Schichtspannungen führen.
Vorteile der Erfindung
Das erfindungsgemäße Verfahren des unabhängigen Verfah­ rensanspruchs hat demgegenüber den Vorteil, daß mit ihm dic­ ke Siliziumdioxidschichten bis hin zu einer Dicke von 100 µ hergestellt werden können, wobei die gesamte Anordnung von Siliziumwafer sowie auf der Vorder- und der Rückseite des Wafers angeordneten dicken Siliziumdioxidschichten eine mi­ nimale Gesamtschichtspannung aufweist. Die beidseitige Her­ stellung einer dicken porösen Siliziumschicht auf dem Sili­ ziumwafer ermöglicht zudem ein schnelles Durchoxidieren der Waferoberfläche, wodurch das Verfahren kostengünstig ist. Derart beidseitig mit einer Oxidschicht versehene Silizium­ wafer können in vorteilhafter Weise in optischen Wellenlei­ teranordnungen bzw. aktiven optischen Komponenten eingesetzt werden bzw. zum Aufbau von "Silicon-on-Insulator"-Bau­ elementen eingesetzt werden, bei denen die Substratkapa­ zität minimiert sein muß.
Durch die in den abhängigen Ansprüchen aufgeführten Maßnah­ men sind vorteilhafte Verbesserungen des im unabhängigen Verfahrensanspruch angegebenen Verfahrens möglich. Besonders vorteilhaft ist die Durchführung des elektrochemischen Ätz­ vorganges in einem Ätzbecken und einem wechselseitigen Ätz­ vorgang durch Umpolen der angelegten Spannungsquelle. Da­ durch wird eine homogene dicke poröse Siliziumschicht her­ stellbar, unter Vermeidung von Gesamtschichtspannungen, da sich die Schichtspannungen auf der Vorderseite und der Rück­ seite des Wafers jeweils kompensieren, auch während der Her­ stellung der porösen Siliziumschicht, da diese wechselseitig erfolgt. Überdies wird durch wechselseitiges Ätzen die Poro­ sität erhöht, da, wenn beispielsweise die Vorderseite des Wafers gerade elektrochemisch geätzt wird, auf der Rückseite durch das Flußsäurebad ein isotropes Flußsäureätzen erfolgt, wodurch sich die Poren etwas vergrößern.
Überdies wird ein unerwünschtes Anwachsen der Porosität mit zunehmendem Ätzen vermieden. Im laufenden Ätzprozeß verklei­ nert sich nämlich die Flußsäurekonzentration, wodurch sich die Porosität erhöht. Durch wechselseitiges Ätzen wird dies vermieden, da Flußsäure nachfließen kann, bevor wieder ein anodischer Ätzvorgang erfolgt. Ein weiterer Vorteil des wechselseitigen Ätzvorgangs liegt in der homogenen Porosi­ tät. Durch gepulstes beidseitiges Ätzen wird die Erhöhung der Porosität gleichmäßiger und auf der Vorder- und Rücksei­ te annähernd gleich. Die Porosität auf der Vorderseite ent­ spricht der Porosität auf der Rückseite des Wafers, da die Seite des Wafers, die beim wechselseitigen Ätzvorgang momen­ tan nicht anodisch geätzt wird, jeweils nur für diese kurze Zeitspanne im Flußsäurebad liegt. Würde eine Seite sehr lan­ ge im Flußsäurebad liegen ohne anodisch geätzt zu werden, würde sich im Anschluß an den Ätzprozeß auf einer Seite des Wafers poröses Silizium mit einer höheren Porosität als auf der anderen Seite befinden.
Wird die Porosität der porösen Siliziumschicht mit zunehmen­ der Ätztiefe variert, so kann eine spannungsarmer Übergang zwischen dem Bulksilizium und dem porösen Silizium einge­ stellt werden. Ein weiterer Vorteil ist, daß ein vorzeitiges Verschließen der Oberflächenporen des porösen Siliziums beim nachfolgenden Oxidationsprozeß vermieden wird.
Wird ein Wafer verwendet, dessen Dotierung eine Tiefenabhän­ gigkeit aufweist, so kann in weiterer vorteilhafter Weise gezielt das Tiefenprofil der Porosität der porösen Silizium­ schichten eingestellt werden.
Insbesondere durch Variation der Stromdichte mit zunehmender Ätztiefe können gezielt Porositätsgradienten eingestellt werden, beispielsweise eine hohe Porosität an der Oberfläche des Wafers bis zu kleinen Porositätsgraden am Übergang zum Bulksilizium. Durch den geeigneten einstellbaren Porositäts­ gradienten über die Stromdichte kann so im nachfolgenden Oxidationsprozeß die Oxidationsgeschwindigkeit in die Tiefe des Wafers optimiert werden.
In vorteilhafter Weise ist mit zunehmender Ätzdauer die Kon­ zentration der Flußsäure im Ätzbad varierbar, beispielsweise durch zeitgesteuerte Zuführung zusätzlicher Flußsäure mit zunehmender Ätzdauer.
Insbesondere vorteilhaft ist auch eine Zweitemperaturbehand­ lung zur Relaxation, die eine gezielte Erhitzung der oxi­ dierten Schicht umfaßt, so daß unterschiedliche thermische Ausdehnungskoeffizienten von Siliziumdioxid und Silizium durch unterschiedliche Temperaturen, von denen ausgehend ei­ ne Abkühlung nach dem Relaxationsschritt erfolgt, kompen­ siert werden.
Zeichnung
Die einzige Figur zeigt ein im erfindungsgemäßen Herstel­ lungsverfahren eingesetztes Ätzbecken. Dieses Ätzbecken wird in der nachfolgenden Beschreibung näher erläutert.
Beschreibung der Ausführungsbeispiele
Die einzige Figur zeigt ein Ätzbecken 1 in Querschnittssei­ tenansicht. Das Ätzbecken 1 weist eine Halterung 2 auf, durch die eine Befestigung eines Siliziumwafers 3 erfolgt, der geätzt werden soll, um poröses Silizium an seiner Vor­ derseite 4 und an seiner Rückseite 5 zu erzeugen. Der Sili­ ziumwafer teilt das Ätzbecken in ein erstes Teilbecken 11 und in ein zweites Teilbecken 12 auf. Das erste Teilbecken 11 ist über die erste Elektrode 9 mit einem Pol, hier dem Minuspol 6, einer Spannungsquelle verbunden. Der Pluspol 7 dieser Spannungsquelle ist mit der zweiten Elektrode 10 elektrisch verbunden, die sich im zweiten Teilbecken befin­ det. Erstes wie zweites Teilbecken sind mit einer Ätzlösung 8 aufgefüllt, beispielsweise ein ethanolhaltiges Flußsäure­ gemisch. Die Elektroden sind flächig den Oberflächen des Si­ liziumwafers gegenüberstehende Elektroden aus einer Palladi­ um-Platin-Legierung, besser noch aus reinem Platin. Die Spannungsquelle liefert eine Spannung im Bereich von 1 bis 30 Volt und Stromdichten durch die Ätzlösung zwischen 10 mA/cm2 bis 250 mA/cm2.
Zunächst wird beim erfindungsgemäßen Herstellungsverfahren beidseitig auf dem Wafer eine poröse Siliziumschicht er­ zeugt. Dies geschieht in dem zuvor beschriebenen Ätzbecken durch elektrochemisches Ätzen. Die Elektrode, die mit dem Pluspol der Spannungsquelle verbunden ist, wird im folgenden als Anode bezeichnet. Auf der kathodischen Seite, also in dem in der Figur gezeigten Beispiel im Teilbecken 11 erfolgt nun ein anodischer Ätzvorgang, der zur Erzeugung porösen Si­ liziums auf der Vorderseite 4 des Wafers führt. Auf der Rückseite erfolgt während dieses Zeitraums nur ein sehr schwaches anisotropes Flußsäureätzen (0,5 A/min), wohinge­ gen das auf der anodischen Seite stattfindende elektroche­ mische Ätzen hoch anisotrop ist und poröses Silizium er­ zeugt. Zum elektrochemischen, anodischen Ätzen zur Herstel­ lung Porösen Siliziums sind dabei Defektelektronen (Löcher an der Grenzfläche zwischen dem Silizium und dem Elektrolyt) notwendig, die durch den fließenden Strom bereitgestellt werden. Ist die Stromdichte kleiner als eine kritische Stromdichte, so diffundieren Löcher durch das anliegende elektrische Feld an in der Oberfläche liegende Vertiefungen, in denen ein bevorzugtes Ätzen stattfindet. Bei p-dotiertem Silizium werden die Bereiche zwischen den Vertiefungen bis zu einer minimalen Dicke lateral geätzt, bis durch Quan­ teneffekte (Bandkantenverschiebung zu höheren Energien) kei­ ne Löcher mehr in diese Bereiche eindringen können und der Ätzvorgang gestoppt wird. Auf diese Weise entsteht eine schwammartige Skelettstruktur aus Silizium und freigeätzen Poren. Der weitere Ätzvorgang findet nur im Bereich der Po­ renspitzen statt und nicht an der schon geätzten Schwamm­ struktur. Dadurch bleibt die Porosität und die damit verbun­ dene Porengröße in den bereits geätzten Bereichen nahezu un­ verändert. Die Porengröße kann je nach Flußsäurekonzentrati­ on, Dotierung und Stromdichte in einem Bereich von einigen Nanometern bis 50 nm Durchmesser eingestellt werden. Ebenso ist die Porosität in einem Bereich von ca. 10 bis über 90% einstellbar. Als Dotierung kann eine p-Dotierung oder eine starke n-Dotierung gewählt werden, um das für den nachfol­ genden Oxidationsprozeß günstige nano- bzw. mesoporöse Sili­ zium zu erhalten. Bei Porengrößen bis 10 bzw. 20 nm nämlich findet die Oxidation besonders schnell statt. Die für den nachfolgenden Oxidationsprozeß erforderlichen Porositäten an der Oberfläche des Wafers von <56% werden beispielsweise durch folgende Parameter erzielt:
p-Dotierung des Wafers: 0,02 Ωcm,
Flußsäurekonzentration: 15 bis 20%,
Stromdichte: 50 bis 150 mA/cm2.
Daraus resultiert eine Ätzrate zur Erzeugung porösen Silizi­ ums von 8 µm/Min., d. h. in ca. 2 Minuten wird eine ge­ wünschte Schichtdicke von ca. 15 µm erreicht, bei einer sich einstellenden Porosität von <60%. Ein anderes Beispiel ist folgender Parametersatz:
p-Dotierung des Wafers: 8 Ωcm,
Flußsäurekonzentration: 25 bis 35%,
Stromdichte: 50 mA/cm2.
Daraus resultiert eine Ätzrate von 3 µm/Min., so daß in ca. 4 Minuten die gewünschte Ätztiefe erreicht ist und dies auch bei Oberflächenporosität von <65%. In vorteilhafter Weise wird der Ätzprozeß wechselseitig durch Umpolen der Span­ nungsquelle durchgeführt, wodurch sich die eingangs genann­ ten Vorteile ergeben. Durch dieses Vorgehen ist auch eine vollständige Umwandlung des Siliziumwafers in poröses Sili­ zium erzielbar, also 100% des Wafers sind dann in poröses Silizium mit einer Porosität von beispielsweise 65% umge­ wandelt. Der Porositätsgradient in die Tiefe des Wafers ist einstellbar über eine variierende Stromdichte. Der Wafer wird wechselseitig anodisch geätzt, dabei mit zunehmender Zeit und mehrfachem Wechsel zwischen vorderseitigem und rückseitigem anodischen Ätzgang die Stromdichte verringert, so daß beispielsweise an der Oberfläche eine Porosität von <56% erzielt wird, die in die Tiefe des Wafers hinein ab­ nimmt, dort aber immer noch <56% sein kann. Alternativ oder in Kombination mit einer Variation der Stromdichte und dem Wechsel von vorderseitigem und rückseitigem anodischen Ätzen kann die Flußsäurekonzentration mit zunehmender Zeit erhöht werden bzw. es kann ein Wafer verwendet werden, des­ sen p-Dotierung ins Waferinnere zunimmt. Bei sehr dicken zu erzielenden porösen Schichten kann es vorteilhaft sein, die Porosität nicht mit der Tiefe abnehmen zu lassen, sondern mit der Tiefe zu vergrößern, um Schichtspannungen bei der Oxidation am Übergangsbereich zwischen porösem Silizium und Bulksilizium zu minimieren. Bei dicken porösen Silizium­ schichten ist außerdem die Diffusion von Oxidationsgasen (O2, H2O . . .) durch die Poren in die Tiefe behindert. Da­ durch steht in der Tiefe, auch durch den Gasverbrauch durch Oxidation in dem darüberliegenden Porösen Silizium, weniger Oxidationsgas zur Verfügung. Mit zunehmender Porosität in der Tiefe kann so trotz abnehmender Oxidationsgasmenge das Poröse Silizium durchoxidiert werden.
Nach der Herstellung der porösen Siliziumschicht auf Vorder- und Rückseite des Siliziumwafers erfolgt in einem weiteren Schritt ein Oxidationsschritt, der dazu dient, das Skelett des porösen Siliziums zu oxidieren und schließlich vollstän­ dig in ein Oxidskelett umzuwandeln. Bei diesem Vorgang wach­ sen auch teilweise die Poren zu, daher ist es wichtig, im Normalfall an der Oberfläche eine hohe Porosität zu haben, damit die vollständige Oxidation bis an die Grenze zum Bulk­ silizium erfolgen kann; ansonsten besteht die Gefahr, daß das poröse Silizium an der Oberfläche quasi mit Oxid zu­ wächst und die darunterliegenden Schichten porösen Siliziums nur noch unvollständig oxidiert werden. Wahlweise kann die­ ser Oxidationsschritt in einer sogenannten trockenen Oxida­ tion erfolgen, wobei unter Zufuhr von Sauerstoff der Wafer über mehrere Stunden auf 700 bis 1000°C erhitzt wird. Vor­ teilhafter jedoch ist die Anwendung eines feuchten Oxidati­ onsschritts, da dieser schneller zur vollständigen Oxidation des porösen Siliziums führt: Dabei wird Stickstoff durch 90°C warmes Wasser geführt und dieses feuchte Stickstoffgas auf Vorder- und Rückseite des Wafers gerichtet, oder O2 und 2H2 werden in einem Brenner zu 2H2O verbrannt, welches dann an der Siliziumoberfläche zu SiO2 reagiert. In durchschnittlich ca. 1 Std. ist dieser feuchte Oxidationsschritt abgeschlos­ sen: Bei einer Porosität von <80% dauert die Oxidation bei einer 8 Ωcm-Dotierung einige Minuten, bei einer Porösität von 60-70% und einer 0,02 Ωcm-Dotierung einige Stunden. Als vorteilhaft erweist sich eine "gepulste" Oxidation. Durch mehrere hintereinanderfolgende kurze Oxidationsschrit­ te mit anschließender Abkühlung in O2-haltiger Umgebung (z. B. Luft, O2, . . .) kann die Oxidation von Porösem Silizium durch O2, H2O, . . .-Diffusion in die tieferen Poren deutlich beschleunigt werden.
In einem weiteren Schritt erfolgt nach dem Oxidationsschritt ein Temperschritt, der dazu dient, das entstandene poröse Oxid zu verdichten. Dabei wird der Wafer beispielsweise auf 1100°C in einer Stickstoffatmosphäre eine 1/2 Std. lang er­ hitzt. Dabei wird das Oxid zähflüssig, das Oxidskelett fällt zusammen, das Oxid verdichtet sich und nimmt nach dem Tem­ perschritt abhängig von der Porosität bspw. nur noch ca. 2/3 des zuvor beanspruchten Volumens ein. Schließlich erhält man eine Siliziumdioxidschicht, die dick ist und vergleichbar gute Eigenschaften zu dünnen, rein thermisch hergestellten Siliziumdioxidschichten hat. Somit sind die so erzielten dicken Siliziumdioxidschichten auch für optische und elek­ trische Anwendungen einsetzbar. Als Relaxationsschritt kann anstatt des Temperschritts auch eine sogenannte Zweitempera­ turerwärmung eingesetzt werden. Diese Zweitemperaturerwär­ mung gewährleistet eine Kompensation der unterschiedlichen thermischen Ausdehnungskoeffizienten von Silizium und Sili­ ziumdioxid (Verhältnis 10/1), wodurch das Entstehen von mechanischen Spannungen beim Abkühlen vermieden wird. Diese Kompensation wird dadurch erzielt, daß das Siliziumdioxid im Gegensatz zum Silizium auf 1100°C erhitzt wird; das Innere des Wafers, das aus kristallinem Silizium besteht, weist nur eine Temperatur von ca. 110°C bei diesem sogenannten Zweitemperaturerwärmungsschritt auf. Der Wafer wird z. B. über eine Heizplatte auf die gewünschte Temperatur gebracht. Ziel ist es also, die Siliziumdioxidschicht separat auf ca. 1100°C zu erwärmen, ohne daß sich der Wafer weiter erwärmt. Folgende Methoden sind anwendbar:
  • 1. Erwärmung der Siliziumdioxidschicht durch Laserbeschuß (lokal oder flächig, in der Regel gepulst). Die Wellenlänge des Lasers wird dabei auf eine der Absorptionsbanden der zu erwärmenden Schicht abgestimmt, um eine gezielte Erwärmung zu erreichen.
  • 2. Erwärmung der Siliziumdioxidschicht durch Rapid Thermal Annealing. Hierbei wird der Wafer (Siliziumscheibe) durch Lampen innerhalb einiger Sekunden auf hohe Temperaturen ge­ bracht (<1000°C). Durch gleichzeitige Temperung der Waferun­ terseite wird der einkristalline Siliziumteil des Wafers beispielsweise auf 110°C gehalten, während die obere SiO2-Schicht durch die Lampen auf 1100°C erhitzt wird, um die Temperaturen der einzelnen Schichten auf die unterschiedli­ chen Ausdehnungskoeffizienten der Materialien anzupassen.
Dieser Schritt der Zweitemperaturerwärmung kann nicht nur als Ersatz des zuvor beschriebenen Temperschritts eingesetzt werden, sondern auch nachträglich ergänzend zum Temper­ schritt angewendet werden, um einen Abbau der Schichtspan­ nungen zu erzielen. Auch ist diese Idee der Erwärmung auf unterschiedliche Temperaturen bei einem einseitig mit einer dicken Siliziumdioxidschicht bedeckten Siliziumwafer anwend­ bar oder allgemein bei Schichtsystemen, bei denen die Mate­ rialien, die diese Schichten bilden, unterschiedliche ther­ mische Ausdehnungskoeffizienten aufweisen.
Nach dem Abkühlen erhält man so beidseitig mit einer dicken Siliziumdioxidschicht bedeckte Siliziumwafer, wobei die Si­ liziumdioxidschicht eine Dicke von bis zu 100 µm aufweisen kann, vorzugsweise eine Dicke jedoch von ca. 10 bis 15 µm. Diese oxidbedeckten Wafer sind für Wellenleiteranordnungen bzw. aktive optische Bauelemente einsetzbar, aufgrund der guten optischen Eigenschaften der solcher Art hergestellten dicken Siliziumdioxidschicht. Da die mit dem erfindungsgemä­ ßen Verfahren hergesellte Siliziumdioxidschicht auch gute elektrische Eigenschaften aufweist, sind solcher Art herge­ stellte Wafer für SOI-Bauelemente verwendbar. Ferner sind die resultierenden Siliziumdioxidschichten als Opferschich­ ten in der Mikrosystemtechnik einsetzbar.

Claims (13)

1. Verfahren zur Herstellung dicker Oxidschichten auf einem Siliziumwafer, wobei
  • - auf der Vorderseite und auf der Rückseite des Wafers eine Schicht aus porösem Silizium in einem elektrochemischen Ätz­ vorgang erzeugt wird,
  • - in einem weiteren Schritt eine Durchoxidation der porösen Siliziumschicht erfolgt,
  • - und in einem weiteren Schritt eine Relaxationsbehandlung erfolgt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der elektrochemische Ätzvorgang in einem Ätzbecken (1) er­ folgt, das durch das Einbringen des zu ätzenden Wafers (3) in zwei Teilbecken (11, 12) getrennt wird, so daß eine Rück­ seitenkontaktierung des Wafers über den Kontakt mit dem Ätz­ medium, insbesondere einem ethanolhaltigen Flußsäurebad (8), je nach Polung der angelegten Spannung in einem der beiden Teilbecken (11, 12) erfolgt, und daß durch Umpolen der ange­ legten Spannungsquelle (6, 7) ein wechselseitiger Ätzvorgang erfolgt.
3. Verfahren nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, daß die Porosität der Schicht aus po­ rösem Silizium variiert wird, so daß sie mit zunehmender Tiefe abnimmt.
4. Verfahren nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, daß ein Wafer verwendet wird, dessen Dotierung eine Tiefenabhängigkeit aufweist.
5. Verfahren nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, daß eine im elektrochemischen Ätzvor­ gang eingesetzte Stromdichte mit zunehmender Ätztiefe vari­ iert wird.
6. Verfahren nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, daß die Konzentration einer im elek­ trochemischen Ätzvorgang eingesetzten Säure, insbesondere Flußsäure, mit zunehmender Ätztiefe variiert wird.
7. Verfahren nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, daß die Durchoxidation der porösen Schicht durch eine feuchte Oxidation erfolgt.
8. Verfahren nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, daß die Oxidation der porösen Schicht durch mehrfach hintereinander folgende Oxidationsschritte mit anschließender Abkühlung erfolgt.
9. Verfahren nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, daß die Relaxationsbehandlung einen Tempervorgang umfaßt.
10. Verfahren nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, daß die Relaxationsbehandlung eine Er­ hitzung des oxidierten Wafers umfaßt, wobei die oxidierte Schicht stärker erhitzt wird als das kristalline Wafermate­ rial.
11. Optische Wellenleiteranordnung, dadurch gekennzeichnet, daß ein Wellenleiter auf einer dicken Siliziumdioxidschicht angeordnet ist, die nach einem der vorhergehenden Ansprüche hergestellt worden ist.
12. Eine aktive optische Komponente, die zumindest eine op­ tische Wellenleiteranordnung nach Anspruch 11 umfaßt.
13. Verwendung eines nach einem der vorhergehenden Verfah­ rensansprüche beidseitig oxidierten Siliziumwafers als Sili­ con-on-Insulator-Wafer bei der Herstellung von SOI-Halbleiterbauelementen.
DE19803852A 1998-01-31 1998-01-31 Verfahren zur Herstellung beidseitig oxidierter Siliziumwafer Expired - Fee Related DE19803852C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19803852A DE19803852C2 (de) 1998-01-31 1998-01-31 Verfahren zur Herstellung beidseitig oxidierter Siliziumwafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19803852A DE19803852C2 (de) 1998-01-31 1998-01-31 Verfahren zur Herstellung beidseitig oxidierter Siliziumwafer

Publications (2)

Publication Number Publication Date
DE19803852A1 true DE19803852A1 (de) 1999-08-12
DE19803852C2 DE19803852C2 (de) 2003-12-18

Family

ID=7856291

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803852A Expired - Fee Related DE19803852C2 (de) 1998-01-31 1998-01-31 Verfahren zur Herstellung beidseitig oxidierter Siliziumwafer

Country Status (1)

Country Link
DE (1) DE19803852C2 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002084748A2 (de) * 2001-04-14 2002-10-24 Robert Bosch Gmbh Verfahren zum erzeugen von optisch transparenten bereichen in einem siliziumsubstrat
DE10161202C1 (de) * 2001-12-13 2003-05-08 Bosch Gmbh Robert Verfahren zur Reduktion der Dicke eines Silizium-Substrates
DE102007012061A1 (de) 2007-03-13 2008-09-18 Robert Bosch Gmbh Verfahren und Vorrichtung zum Erzeugen einer porösen Schicht auf einem Halbleiterträger
DE102007029721A1 (de) 2007-06-27 2009-01-08 Robert Bosch Gmbh Verfahren und Vorrichtung zur Erzeugung einer porösen Schicht mit einer definierten Tiefe in einem Halbleitersubstrat
CN103395740A (zh) * 2013-08-02 2013-11-20 合肥工业大学 基于绝缘体上硅选择性制备多孔硅的方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102618914B (zh) * 2012-04-13 2015-07-08 杭州士兰集成电路有限公司 光辅助多孔硅电化学腐蚀槽

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0159655A2 (de) * 1984-04-27 1985-10-30 International Business Machines Corporation Verfahren zur Herstellung einer Halbleiteranordnung mit dielektrisch isolierten monokristallinen Zonen aus Silizium
US4891103A (en) * 1988-08-23 1990-01-02 Texas Instruments Incorporated Anadization system with remote voltage sensing and active feedback control capabilities
WO1991010931A1 (en) * 1990-01-15 1991-07-25 British Telecommunications Public Limited Company Waveguide fabrication
EP0444943A1 (de) * 1990-02-28 1991-09-04 Shin-Etsu Handotai Company Limited Verfahren zur Herstellung von verbundenen Halbleiterplättchen
JPH0694737A (ja) * 1992-09-14 1994-04-08 Toyota Motor Corp 車両の前後輪回転速度差検出装置
US5458755A (en) * 1992-11-09 1995-10-17 Canon Kabushiki Kaisha Anodization apparatus with supporting device for substrate to be treated

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0159655A2 (de) * 1984-04-27 1985-10-30 International Business Machines Corporation Verfahren zur Herstellung einer Halbleiteranordnung mit dielektrisch isolierten monokristallinen Zonen aus Silizium
US4891103A (en) * 1988-08-23 1990-01-02 Texas Instruments Incorporated Anadization system with remote voltage sensing and active feedback control capabilities
WO1991010931A1 (en) * 1990-01-15 1991-07-25 British Telecommunications Public Limited Company Waveguide fabrication
EP0444943A1 (de) * 1990-02-28 1991-09-04 Shin-Etsu Handotai Company Limited Verfahren zur Herstellung von verbundenen Halbleiterplättchen
JPH0694737A (ja) * 1992-09-14 1994-04-08 Toyota Motor Corp 車両の前後輪回転速度差検出装置
US5458755A (en) * 1992-11-09 1995-10-17 Canon Kabushiki Kaisha Anodization apparatus with supporting device for substrate to be treated

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP 2-189920 A. In: Patent Abstracts of Japan *
JP 3-290399 A. In: Patent Abstracts of Japan *
XIAO-yuan Hou et.al.: Pulsed anodic etching: An effective method of preparing light-emitting porous silicon. In: Appl.Phys.Lett. 68 (17), 22.4.1996, pp. 2323-5 *
YON, J.J. et.al.: The kinetics and mechanism of oxide layer formation from porous silicon formed on p-Si substrates. In: J.Appl.Phys. 62 (3), 1.8.1987, pp. 1042-8 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002084748A2 (de) * 2001-04-14 2002-10-24 Robert Bosch Gmbh Verfahren zum erzeugen von optisch transparenten bereichen in einem siliziumsubstrat
WO2002084748A3 (de) * 2001-04-14 2003-12-04 Bosch Gmbh Robert Verfahren zum erzeugen von optisch transparenten bereichen in einem siliziumsubstrat
US7419581B2 (en) 2001-04-14 2008-09-02 Robert Bosch Gmbh Method for producing optically transparent regions in a silicon substrate
DE10161202C1 (de) * 2001-12-13 2003-05-08 Bosch Gmbh Robert Verfahren zur Reduktion der Dicke eines Silizium-Substrates
DE102007012061A1 (de) 2007-03-13 2008-09-18 Robert Bosch Gmbh Verfahren und Vorrichtung zum Erzeugen einer porösen Schicht auf einem Halbleiterträger
DE102007029721A1 (de) 2007-06-27 2009-01-08 Robert Bosch Gmbh Verfahren und Vorrichtung zur Erzeugung einer porösen Schicht mit einer definierten Tiefe in einem Halbleitersubstrat
CN103395740A (zh) * 2013-08-02 2013-11-20 合肥工业大学 基于绝缘体上硅选择性制备多孔硅的方法

Also Published As

Publication number Publication date
DE19803852C2 (de) 2003-12-18

Similar Documents

Publication Publication Date Title
DE2652294C2 (de) Verfahren zum Herstellen eingelegter Oxidbereiche in Halbleitersubstraten
DE69619602T2 (de) Verfahren zum Herstellen eines Halbleiter-Substrats
DE4202454C1 (de)
DE69333619T2 (de) Herstellungsverfahren für Halbleitersubstrate
EP0000897B1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
EP1402567B1 (de) Film oder schicht aus halbleitendem material und verfahren zur herstellung des films oder der schicht
EP0010596B1 (de) Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
DE69232347T2 (de) Verfahren zur Behandlung eines Substrats aus Silizium
WO1993004503A1 (de) Verfahren zum herstellen von elektrolumineszenten siliziumstrukturen
EP1423330A2 (de) Verfahren zur herstellung eines halbleiterbauelements sowie halbleiterbauelement, insbesondere membransensor
DE2526507A1 (de) Verfahren zur herstellung einer halbleiterschicht
DE602004007940T2 (de) Bildung einer silicium-germanium-auf-isolator-struktur durch oxidation einer vergrabenen porösen siliciumschicht
EP0538279A1 (de) Verfahren zum dünnätzen von substraten.
DE1941279B2 (de) Feldeffekttransistor und verfahren zu seiner herstellung
DE19803852A1 (de) Verfahren zur Herstellung beidseitig oxidierter Siliziumwafer
DE102014101475A1 (de) Ätzen von porösem Metall
DE19653097A1 (de) Schicht mit porösem Schichtbereich, eine solche Schicht enthaltendes Interferenzfilter sowie Verfahren zu ihrer Herstellung
EP0827631A1 (de) Verfahren zur strukturierung porösen siliciums, sowie eine poröses silicium enthaltende struktur
DE2900747C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2540901C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements hoher Leistung
EP0685117B1 (de) Verfahren und anordnung zur plasma-erzeugung
EP1396469A2 (de) Halbleiterbauelement mit Bereichen unterschiedlicher Porenstruktur und Herstellungsverfahren
DE102004022161A1 (de) Element und Verfahren zur Herstellung eines Elements
DE102018207099A1 (de) Verfahren zum Herstellen einer Sequenziereinheit zum Sequenzieren eines biochemischen Materials und Sequenziereinheit
DE19802131A1 (de) Verfahren zur Herstellung einer monokristallinen Schicht aus einem leitenden oder halbleitenden Material

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140801