[go: up one dir, main page]

DE19800566A1 - Method for producing a semiconductor component and a semiconductor component produced in this way - Google Patents

Method for producing a semiconductor component and a semiconductor component produced in this way

Info

Publication number
DE19800566A1
DE19800566A1 DE1998100566 DE19800566A DE19800566A1 DE 19800566 A1 DE19800566 A1 DE 19800566A1 DE 1998100566 DE1998100566 DE 1998100566 DE 19800566 A DE19800566 A DE 19800566A DE 19800566 A1 DE19800566 A1 DE 19800566A1
Authority
DE
Germany
Prior art keywords
adhesive layer
semiconductor chip
metallization
rewiring
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE1998100566
Other languages
German (de)
Inventor
Thies Janczek
Guenter Tutsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Priority to DE1998100566 priority Critical patent/DE19800566A1/en
Priority to TW87119742A priority patent/TW432551B/en
Priority to PCT/DE1998/003549 priority patent/WO1999035690A1/en
Publication of DE19800566A1 publication Critical patent/DE19800566A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

The invention relates to a method for producing a semiconductor component where the semiconductor component consists of a semiconductor chip with a first structured metallized layer on a surface which is covered by a passivation layer having openings. The metallized layers uncovered by the openings can represent contact pads or isolating points. An adhesive layer is applied across the entire upper surface of the structured semiconductor chip, the isolating points in the first metallized layer of the semiconductor chip being covered by said adhesive layer.

Description

Die Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterbauelementes und ein Halbleiterbauelement, das aus einem einseitig strukturierten Halbleiterchip mit Kontaktpads und Bauelementkontakten besteht, wobei mittels einer Umver­ drahtungsfolie auf der strukturierten Seite des Halbleiter­ chips die Verbindung zwischen den Kontaktpads des Halbleiter­ chips und den Bauelementkontakten hergestellt wird.The invention relates to a method for producing a Semiconductor device and a semiconductor device that a one-sided structured semiconductor chip with contact pads and component contacts, wherein by means of a Umver wiring foil on the structured side of the semiconductor chips the connection between the contact pads of the semiconductor Chips and the component contacts is produced.

Es existiert eine Vielzahl von unterschiedlichen Gehäuse­ bauformen, die verschieden groß sind und eine unterschiedli­ che Anzahl an Anschlüssen aufweisen. Um bei der Bauforment­ wicklung der stetig steigenden Anzahl der Bauelementkontakte gerecht zu werden, sind immer feinere Beinchenabstände ent­ wickelt worden. Eine wirtschaftliche Montage auf einer Flach­ baugruppe ist jedoch ab einem Raster von 0,3 mm nicht mehr gegeben. Als Alternative bietet sich hier das Ball-Grid-Array (BGA) an.There are a variety of different housings designs that are different in size and different number of connections. To at the construction winding the steadily increasing number of component contacts to meet, there are always finer leg distances been wrapped. An economical assembly on a flat However, the module is no longer available from a grid of 0.3 mm given. The ball grid array is an alternative (BGA).

Bei einem BGA sind heute Raster von 1,0 mm bei einem Ball­ durchmesser von rund 0,6 mm üblich. Bei einem Gehäusemaß von 50 mm.50 mm(Rastermaß 1,0 mm) können bis zu 2.400 Bauele­ mentkontakte auf dem Halbleiterbauelement untergebracht wer­ den.With a BGA, there is a grid of 1.0 mm for a ball diameter of around 0.6 mm is common. With a housing dimension of 50 mm. 50 mm (grid dimension 1.0 mm) can hold up to 2,400 components ment contacts housed on the semiconductor device the.

Eine Variante eines Ball-Grid-Array stellt das sogenannte Ta­ pe-BGA dar. Dieses benutzt als Substrat eine beidseitig me­ tallisierte Polyimid-Folie (Tape), die auf der Oberseite Lei­ terbahnen und Padstruktur für einen Flipchip-Prozeß enthält. Auf der Unterseite befindet sich die Struktur für die An­ schlüsse der Balls. Nachteilig bei dieser Bauform sind die hohen Kosten des Flipchip-Prozesses. A variant of a ball grid array is the so-called Ta pe-BGA. This uses a double-sided me tallized polyimide film (tape) on the top Lei contains tracks and pad structure for a flipchip process. The structure for the An is on the underside conclusions of the balls. The disadvantage of this design are high cost of the flip chip process.  

Das sogenannte FlexPac baut auf dem Prinzip des Tape-BGA auf. Die strukturierte Seite eines Halbleiterchips weist eine Vielzahl an sogenannten Aluminiumpads auf. Die Aluminiumpads werden auf galvanischem Wege stromlos vernickelt. Nach einer weiteren Behandlung der Nickelmetallisierung mit einem Gold­ überzug könnte der Halbleiterchip auf einem Substrat elek­ trisch kontaktiert werden. Da das Anschlußraster der Kontakt­ pads auf dem Halbleiterchip jedoch für einen Lötprozeß zu fein ist, ist auf der strukturierten Seite eine flexible Um­ verdrahtungsfolie, die aus einer Polyimidfolie mit aufge­ brachten Leiterbahnen aus Kupfer besteht, aufgeklebt. Die Um­ verdrahtungsfolie weist auf der Seite der Polyimidfolie Aus­ sparungen auf, in die die Bauelementkontakte eingebracht wer­ den können. Durch die Umverdrahtungsfolie ist ein leicht zu verarbeitendes Anschlußraster entstanden. Die Leiterbahnen der Umverdrahtungsfolie stellen die elektrische Verbindung zwischen den Bauelementkontakten und den Kontaktpads des Halbleiterchips her. Die Umverdrahtungsfolie ist mittels ei­ nes Klebers auf dem Halbleiterchip befestigt. In einem weite­ ren Prozeßschritt werden die elektrischen Kontakte zwischen den Leiterbahnen und den Kontaktpads des Halbleiterchips her­ gestellt.The so-called FlexPac is based on the principle of the tape BGA. The structured side of a semiconductor chip has one Variety of so-called aluminum pads. The aluminum pads are electroless nickel-plated. After a further treatment of the nickel metallization with a gold The semiconductor chip could be coated on a substrate be contacted trically. Since the connection grid the contact pads on the semiconductor chip, however, for a soldering process is fine, on the structured side is a flexible order wiring foil made of a polyimide foil brought conductors made of copper, glued. The order wiring foil shows on the side of the polyimide foil savings in which the component contacts are introduced that can. The rewiring foil makes it easy to processing grid. The conductor tracks the redistribution foil provide the electrical connection between the component contacts and the contact pads of the Semiconductor chips ago. The redistribution foil is by means of an egg Nes adhesive attached to the semiconductor chip. In a wide Ren process step, the electrical contacts between the conductor tracks and the contact pads of the semiconductor chip posed.

Im folgenden wird das Fertigungsverfahren für ein BGA-Halbleitergehäuse nach dem Beispiel des FlexPac beschrieben. Nach der Beendigung der Frontendfertigung weist der Halblei­ terchip eine Vielzahl an Aussparungen auf, in denen nachfol­ gend die zukünftigen Kontaktpads sowie sogenannte Fuses aus­ gebildet sind. Fuses dienen dazu, einem Halbleiterchip seine vorgesehene Speicherkapazität zu verschaffen. Fuses sind me­ tallisierte Leiterbahnen, die falls notwendig von einem Laser zertrennt werden oder aber aufgrund ihrer verjüngten Form durch einen gezielten Stromfluß zerstört werden. Man unter­ scheidet zwischen zwei Arten von Fuses: den sogenannten Po­ lyfuses und den Metallfuses. Polyfuses werden bei Speicher­ halbleiterchips mit einer Größe von < 64 M eingesetzt. Diese verhalten sich bei einem galvanischen Prozeß neutral. Die zu­ künftigen Anschlußflecken bestehen aus Aluminiumpads, auf die in einem Galvanisierprozeß eine Nickelmetallisation mit einem Goldüberzug aufgebracht wird. In einem weiteren Galvanisier­ prozeß wird eine Verbindung aus Gold und Zinn aufgebracht (sog. Gold-zinn-Soldering). Nach dem Gold-Zinn-Soldering wird auf die strukturierte Chipoberfläche ein Klebetropfen aufge­ bracht, wobei die Kontaktpads und Fuses unter dem Klebetrop­ fen liegen. Für eine definierte Außenkontaktierung werden die Kontaktpads auf dem Halbleiterchip umverdrahtet. Die Umver­ drahtung wird über ein flexibles Tape, das aus drei Lagen be­ steht, vorgenommen. Die oberste Lage ist ein Tape aus Polyi­ mid, das an den Stellen der Bauelementkontakte Aussparungen aufweist. Die zweite Lage ist eine Klebeschicht, die dritte Lage besteht aus Leiterbahnen aus Kupfer. Die Umverdrahtungs­ folie wird mit der Seite, die die Leiterbahnen aufweist, auf den Halbleiterchip aufgebracht. Beim Aufbringen der Umver­ drahtungsfolie wird der über den Kontaktpads befindliche Kle­ ber vom Tape beiseite gedrückt. Hierdurch ist eine gleichmä­ ßige Verteilung des Klebers über der Chipoberfläche sicherge­ stellt. Die Leiterbahnen der Umverdrahtungsfolie sind so an­ geordnet, daß diese eine elektrische Verbindung zwischen den Kontaktpads des Halbleiterchips und den in den Aussparungen der Polyimidfolie befindlichen Balls, die die Bauelementkon­ takte darstellen, übernehmen. Durch eine Vorrichtung wird an den Stellen der Kontaktpads des Halbleiterchips, über denen sich die Leiterbahnen der Umverdrahtungsfolie befinden, ein notwendiger Druck erzeugt, der eine Leiterbahn auf einen Kon­ taktpad drückt. Durch einen gezielten Laserstrahl der Vor­ richtung auf den Kontaktpad wird dafür Sorge getragen, daß das Kupfer der Leiterbahnen der Umverdrahtungsfolie mit der Gold-Zinn-Schicht des Kontaktpads fest miteinander verbunden wird. Nach dem Verschmelzen aller auf dem Halbleiterchip be­ findlichen Kontaktpads mit den jeweiligen Kupferleiterbahnen wird der Halbleiterchip mit Umverdrahtungsfolie zum Aushärten des Klebers gebracht. Nach dem Aushärten werden die Soller­ balls in die auf der Umverdrahtungsfolie freigelassen Ausspa­ rungen eingebracht und mit den anderen Enden der Leiterbahnen fest miteinander verbunden.The following is the manufacturing process for a BGA semiconductor package described according to the example of the FlexPac. After the end of the front-end production, the half lead shows terchip has a large number of cutouts in which subsequent future contact pads and so-called fuses are formed. Fuses are used to make a semiconductor chip to provide the intended storage capacity. Fuses are me tallized conductor tracks, if necessary by a laser be separated or because of their tapered shape be destroyed by a targeted current flow. One under distinguishes between two types of fuses: the so-called butt lyfuses and the metal fuses. Polyfuses are used in storage semiconductor chips with a size of <64 M used. This behave neutrally in a galvanic process. The too  future pads consist of aluminum pads on the in a galvanizing process a nickel metallization with a Gold plating is applied. In another electroplating In the process, a combination of gold and tin is applied (so-called gold-tin soldering). After the gold-tin soldering will a drop of adhesive is applied to the structured chip surface brings, the contact pads and fuses under the adhesive drop fen lie. For a defined external contact, the Contact pads rewired on the semiconductor chip. The Umver Wiring is made using a flexible tape consisting of three layers stands, made. The top layer is a polyi tape mid, the recesses at the locations of the component contacts having. The second layer is an adhesive layer, the third Layer consists of copper conductor tracks. The rewiring foil is on with the side that has the conductor tracks applied the semiconductor chip. When applying the Umver wiring foil is the Kle located over the contact pads Pushed aside by the tape. This is an even Sure distribution of the adhesive over the chip surface poses. The conductor tracks of the rewiring foil are on ordered that this is an electrical connection between the Contact pads of the semiconductor chip and those in the recesses the polyimide foil located balls, which the Baukonkon represent measures, take over. Through a device is on the locations of the contact pads of the semiconductor chip, above which the conductor tracks of the rewiring foil are on necessary pressure generated that a conductor track on a Kon tactpad presses. With a targeted laser beam the front Direction on the contact pad ensures that the copper of the conductor tracks of the redistribution foil with the Gold-tin layer of the contact pad firmly connected becomes. After all have been fused on the semiconductor chip sensitive contact pads with the respective copper conductor tracks the semiconductor chip with rewiring foil for curing brought the glue. After curing, the shoulders balls into the recess left on the rewiring foil  introduced and with the other ends of the conductor tracks firmly connected.

Der Nachteil des beschriebenen Fertigungsverfahrens besteht darin, daß nach diesen Verfahren nur Speicherchips < 64M ge­ fertigt werden können, da diese mit Polyfuses hergestellt werden. Bei der Verwendung von Metallfuses, die bei der Her­ stellung von Speicherbausteinen ≧ 64M eingesetzt werden sol­ len, ist dieses Verfahren nicht anwendbar. Bedingt durch die Nickelmetallisation der Aluminiumpads wachsen die vor der Nickelmetallisation z. B. mittels Laser aufgetrennten Metall­ fuses wieder zusammen und werden wieder elektrisch leitend, was der gewünschten Sollspeicherkapazität abträglich ist. Das Auftrennen der Metallfuses müßte folglich erneut nach dem Aufbringen des Klebertropfens auf den Halbleiterchip erfol­ gen. Dieser zusätzliche Fertigungsschritt ist arbeitsintensiv und kostenträchtig.The disadvantage of the manufacturing process described is in that only memory chips <64M ge can be manufactured, since these are made with polyfuses become. When using metal fuses that are used in the Her position of memory modules ≧ 64M should be used len, this method is not applicable. Due to the Nickel metallization of the aluminum pads grows before Nickel metallization z. B. metal separated by laser fuses together again and become electrically conductive again, what is detrimental to the desired storage capacity. The The metal fuses would have to be separated again after the Application of the drop of adhesive to the semiconductor chip is successful This additional manufacturing step is labor intensive and costly.

Die Aufgabe der bestehenden Erfindung besteht deshalb darin, das zuvor beschriebene Herstellungsverfahren bzw. Halbleiter­ bauelement so weiter zu entwickeln, daß im Halbleiterbauele­ ment Metallfuses eingesetzt werden können.The object of the existing invention is therefore the previously described manufacturing process or semiconductor Develop component so that in semiconductor devices ment metal fuses can be used.

Die Aufgabe wird durch die Schritte des Patentanspruchs 1 bzw. Mit den Mitteln des Patentanspruchs 3 gelöst.The task is accomplished by the steps of claim 1 or solved with the means of claim 3.

Eine Weiterbildung ist im Unteranspruch 2 ausgeführt.A further development is set out in sub-claim 2.

Der Erfindung liegt der Gedanke zu Grunde, daß zur Herstel­ lung eines Halbleiterbauelementes, das aus einem Halbleiter­ chip mit einer ersten strukturierten Metallisierung an einer Oberfläche besteht, die durch eine Passivierung abgedeckt ist und in die Öffnungen eingebracht sind, die potentielle Trenn­ stellen und Anschlußflecken bilden. In der zumindest einen Öffnung wird zumindest eine Trennstelle durch Auftrennen der ersten Metallisierung erzeugt. Anschließend wird der Halblei­ terchip ganz flächig mit einer Klebeschicht versehen, wobei die Klebeschicht auf der strukturierten Seite des Halbleiter­ chips aufgebracht wird. Die Klebeschicht zeichnet sich da­ durch aus, daß sie photosensitiv und photostrukturierbar ist. Die Klebeschicht ist dabei so maskiert, daß sie an Stellen, an denen die Passivierung die Öffnungen aufweist, wobei die Metallisierung an diesen Stellen keine Trennstellen bildet, weggeätzt werden kann. Der Vorteil beim Auftragen der Klebe­ schicht nach dem Auftrennen der potentiellen Trennstellen be­ steht darin, daß dieser bereits nach der Frontendfertigung, in denen Halbleiterchips noch im Waferverbund vorliegen, auf­ getragen werden kann. Aufgrund dieser Tatsache ist eine ko­ stengünstige und einfache Herstellung dieses Fertigungs­ schritts möglich. Weiterhin ist durch den Kleberauftrag be­ reits von Beginn an eine Schutzschicht auf der strukturierten Seite des Halbleiterchips erzielt. Dadurch, daß die Klebe­ schicht photosensitiv und strukturierbar ist, kann die Klebe­ schicht genau an den Stellen weggeätzt werden, an denen Kon­ taktpads zur externen Kontaktierung des Halbleiterchips vor­ gesehen sind. Die bereits aufgetrennten Trennstellen hingegen bleiben unter der als Schutzschicht dienenden Klebeschicht beim galvanischen Aufbringen von Zwischenkontakten bedeckt. An den Stellen der Öffnungen an der ersten Metallisierung, die als Kontaktpads vorgesehen sind, werden in einem weiteren Schritt die Zwischenkontakte aufgebracht. Um ein vorgegebenes Anschlußraster des Halbleiterbauelementes zu erzielen, wird auf dem Halbleiterchip eine Umverdrahtung aufgebracht, die eine zweite strukturierte Metallisierung auf einem Trägerma­ terial aufweist.The invention is based on the idea that to manufacture development of a semiconductor component that consists of a semiconductor chip with a first structured metallization on a Surface exists, which is covered by passivation and inserted into the openings, the potential separation places and form connection spots. In the at least one Opening is at least one separation point by opening the first metallization. Then the half lead Provide the entire surface of the terchip with an adhesive layer, whereby  the adhesive layer on the structured side of the semiconductor chips is applied. The adhesive layer stands out there by the fact that it is photosensitive and photostructurable. The adhesive layer is masked so that it at which the passivation has the openings, the Metallization does not form separation points at these points, can be etched away. The advantage when applying the adhesive layer after the separation of the potential separation points is that this already after the front end production, in which semiconductor chips are still present in the wafer assembly can be worn. Due to this fact, a knockout inexpensive and easy manufacture of this manufacturing possible. Furthermore, by applying the adhesive a protective layer on the structured Side of the semiconductor chip achieved. Because the adhesive layer is photosensitive and structurable, the adhesive can layer are etched away exactly at the points where Kon clock pads for external contacting of the semiconductor chip are seen. The separation points already separated, however remain under the adhesive layer serving as a protective layer covered with galvanic application of intermediate contacts. At the locations of the openings on the first metallization, which are provided as contact pads are used in another Step applied the intermediate contacts. To a given one To achieve connection grid of the semiconductor device is a rewiring applied to the semiconductor chip, the a second structured metallization on a carrier material.

Das Trägermaterial besteht zum Beispiel aus einer Polyimidfo­ lie, in die Aussparungen eingebracht sind. Auf der einen Sei­ te des Trägermaterials wird eine zweite Metallisierungs­ schicht, zum Beispiel Leiterbahnen, aufgebracht, die dafür sorgt, daß die Zwischenkontakte mit den in den Aussparungen des Trägermaterials befindlichen Bauelementkontakten verbun­ den werden. Durch Erwärmen der Klebeschicht wird die Umver­ drahtung fest mit dem Halbleiterchip verbunden. In einen wei­ terem Herstellungsschritt wird eine metallurgische Verbindung zwischen den Zwischenkontakten des Halbleiterchips und der zweiten Metallisierung der Umverdrahtung erzeugt. Dies kann beispielsweise durch eine Vorrichtung geschehen, die an Stel­ len der zwischenkontakte einen Druck zwischen Zwischenkontakt und Metallisierung der Umverdrahtung erzeugt und durch einen gezielten Laserstrahl für eine Erwärmung an der Verbindungs­ stelle der zweiten Metallisierung und dem Zwischenkontakt sorgt. Ist die Vorrichtung in der Lage, mittels einer Infra­ rotsensorik die umgesetzte Energie in der Verbindung zu regi­ strieren, so kann die Zeitdauer der gezielten Laserstrahles genau geregelt werden. Es ist jederzeit denkbar, daß gleich­ zeitig mehrere Verbindungen durch mehrere Laservorrichtungen hergestellt werden können. Dies erlaubt eine sehr schnelle und hocheffiziente Umverdrahtung. Im Gegensatz zu einem Flip­ chip-Verfahren ist diese Verbindungstechnik Kostengünstiger. Nach dem metallurgischen Verbinden aller Zwischenkontakte mit den jeweiligen Metallisierungen der Umverdrahtung kann die Kleberschicht zwischen der Umverdrahtung und dem Halbleiter­ chip ausgehärtet werden. Anschließend werden die Bauelement­ kontakte auf Kontaktflächen der Umverdrahtung aufgebracht. Die Bauelementkontakte können zum Beispiel Balls sein, die Kontaktflächen sind Aussparungen in dem Trägermaterial der Umverdrahtung.The carrier material consists, for example, of a polyimide film lie into which recesses are made. On one side a second metallization layer, for example conductor tracks, applied for this ensures that the intermediate contacts with those in the recesses of the substrate contacts located component contacts that will. By heating the adhesive layer, the Umver wire firmly connected to the semiconductor chip. In a white  terem manufacturing step becomes a metallurgical compound between the intermediate contacts of the semiconductor chip and the second metallization of the rewiring generated. This can happen, for example, by a device on Stel len the intermediate contacts a pressure between the intermediate contact and metallization of the rewiring and generated by one targeted laser beam for heating at the connection place the second metallization and the intermediate contact worries. If the device is able to use an infra rotsensorik the energy implemented in the connection to regi the time duration of the targeted laser beam be regulated precisely. It is always conceivable that the same multiple connections through multiple laser devices can be produced. This allows a very quick one and highly efficient rewiring. Unlike a flip chip method, this connection technology is less expensive. After metallurgical connection of all intermediate contacts with the respective metallizations of the rewiring Adhesive layer between the rewiring and the semiconductor chip can be cured. Then the component contacts applied to contact areas of the rewiring. The component contacts can be balls, for example Contact areas are cutouts in the carrier material of the Rewiring.

Die Vorteile des beschriebenen Fertigungsverfahrens liegen in den Eigenschaften der aufzubringenden Klebeschicht:
bei Raumtemperatur besitzt die Klebeschicht eine feste Konsi­ stenz, sie bildet somit eine Schutzschicht der strukturierten Halbleiterchipoberfläche. Der Schmelzpunkt der Folie hingegen liegt über der bei allen Herstellungsschritten maximal auf­ tretenden Temperatur, die nach dem Aufbringen der Klebe­ schicht durchlaufen werden. Dadurch, daß die Klebeschicht photostrukturierbar und ätzbar ist, kann sie bereits vor dem Aufbringen der Zwischenkontakte auf Waferlevel auf den Halb­ leiterchip aufgebracht werden. Dies bedingt, daß die potenti­ ellen Trennstellen bereits vor dem Aufbringen der Klebe­ schicht auf dem Halbleiterchip durchtrennt worden sind. Die Durchtrennung beim Einsatz von Metallfuses erfolgt beispiels­ weise durch einen gezielten Laserbeschuß. Da die Klebeschicht auf Polyimidbasis hergestellt wird, ist eine kostengünstige Fertigung möglich.The advantages of the manufacturing process described lie in the properties of the adhesive layer to be applied:
at room temperature, the adhesive layer has a fixed consistency, thus forming a protective layer on the structured semiconductor chip surface. The melting point of the film, on the other hand, is above the maximum temperature occurring in all production steps, which are passed through after the adhesive layer has been applied. The fact that the adhesive layer is photostructurable and etchable, it can be applied to the semiconductor chip before the application of the intermediate contacts at wafer level. This means that the potential separation points have been severed on the semiconductor chip before the adhesive layer is applied. The severing when using metal fuses takes place, for example, by targeted laser bombardment. Since the adhesive layer is made on the basis of polyimide, inexpensive production is possible.

Die Erfindung wird anhand folgender Figuren näher erläutert. Es zeigen:The invention is explained in more detail with reference to the following figures. Show it:

Fig. 1 einen Halbleiterchip im Querschnitt mit Öffnungen in der Passivierung und der darunter befindlichen ersten Metallisierung, Fig. 1 is a semiconductor chip in cross section with the openings in the passivation and the underlying first metallization,

Fig. 2 einen Halbleiterchip im Querschnitt mit einer Trennstelle durch Auftrennen der ersten Metalli­ sierung, Fig. 2 tion a semiconductor chip in cross-section with a separating point by splitting the first Metalli,

Fig. 3 einen Halbleiterchip im Querschnitt mit einer ganz flächig aufgetragenen Klebeschicht auf der strukturierten Seite des Halbleiterchips, Fig. 3 is a semiconductor chip in cross section with an entire surface applied adhesive layer on the patterned side of the semiconductor chip,

Fig. 4 einen Halbleiterchip im Querschnitt mit geätzter Klebeschicht an Stellen von Öffnungen der Passi­ vierung, in der die erste Metallisierung keine Trennstelle aufweist, Fig. 4 crossing a semiconductor chip in cross-section etched adhesive layer at locations of openings of the passivation, wherein the first metallization has no point of separation,

Fig. 5 einen Halbleiterchip im Querschnitt, bei dem an den geätzten Stellen auf der ersten Metallisie­ rung Zwischenkontakte angebracht sind, Fig. 5 shows a semiconductor chip in cross-section, wherein the tion to the discharged areas on the first metallization intermediate contacts are mounted,

Fig. 6 eine Umverdrahtung im Querschnitt und Fig. 6 a rewiring in cross section and

Fig. 7 ein erfindungsgemäßes Halbleiterbauelement im Querschnitt. Fig. 7 shows an inventive semiconductor device in cross section.

Fig. 1 zeigt einen Halbleiterchip 1 bestehend aus einer er­ sten strukturierten Metallisierung 2, 11 an einer Oberfläche des Halbleiterchips 1, die durch eine Passivierung 3 abge­ deckt ist, wobei die Passivierung 3 eine Vielzahl an Öffnun­ gen 14 aufweist. Die freigelegte erste Metallisierung 2, 11 kann sowohl eine potentielle Trennstelle 11 als auch ein Kon­ taktpad 2, das für die weitere elektrische Kontaktierung ver­ wendet wird, darstellen. Fig. 1 shows a semiconductor chip 1 consisting of a he most structured metallization 2 , 11 on a surface of the semiconductor chip 1 , which is covered by a passivation 3 , wherein the passivation 3 has a plurality of openings 14 gene. The exposed first metallization 2 , 11 can represent both a potential separation point 11 and a contact pad 2 , which is used for further electrical contacting.

Fig. 2 zeigt im Querschnitt den Halbleiterchip 1 nach dem nächsten Herstellungsschritt, bei dem die potentiellen Trenn­ stellen 11 zum Beispiel mittels einen gezielten Laserstrahls erzeugt worden sind, um dem Halbleiterchip seine vorgegebene Speicherkapazität zu verpassen. In der Figur ist nur eine aufgetrennte Trennstelle 11 dargestellt, es ist jedoch jeder­ zeit denkbar, daß eine Vielzahl an Trennstellen 11 unterbro­ chen ist. Die als Kontaktpad 2 vorgesehenen ersten Metalli­ sierungen 2, 11 werden nicht bearbeitet. Es ist auch möglich, daß die potentiellen Trennstellen 11 in diesem Herstellungs­ schritt nicht durchtrennt werden. Fig. 2 shows in cross section the semiconductor chip 1 after the next manufacturing step, in which the potential separation points 11 have been generated, for example by means of a targeted laser beam, in order to give the semiconductor chip its predefined storage capacity. In the figure, only a separated separation point 11 is shown, but it is conceivable at any time that a plurality of separation points 11 is interrupted. The contact pad 2 which is provided as first Metalli sierungen 2, 11 are not processed. It is also possible that the potential separation points 11 are not severed in this manufacturing step.

Fig. 3 zeigt den nächsten Herstellungsschritt zum Fertigen eines Halbleiterbauelements. Es ist ein Halbleiterchip 1 im Querschnitt dargestellt, auf dessen strukturierte Oberseite, die eine Vielzahl an Kontaktpads 2 und eine Vielzahl an Trennstellen 11 aufweist, ganzflächig mit einer Klebeschicht 7 aufgebracht ist. Es besteht die Möglichkeit, die Klebe­ schicht 7 bereits nach der Frontendfertigung auf dem Wafer aufzutragen. Dies kann beispielsweise im bekannten "Spincoat"-Verfahren geschehen, wobei der Wafer auf einer Vorrichtung rotiert und der in flüssiger Form vorliegende Kleber auf den rotierenden Wafer aufgebracht wird, wobei die Klebeschicht 7 durch die Rotation sich vom Zentrum des Wafers zu dessen Randbereich hin verbreitet. Um den Kleber mittels Spincoating auftragen zu können, muß der Kleber in flüssiger, erwärmter Form vorliegen. Die Klebeschicht 7 weist die Eigen­ schaft auf, daß diese bei Raumtemperatur eine feste und nicht klebende Konsistenz besitzt. Die Klebeschicht 7 stellt des­ halb einen Schutz der strukturierten Oberfläche des Halblei­ terchips 1 dar. Fig. 3 illustrates the next fabrication step for fabricating a semiconductor device. A semiconductor chip 1 is shown in cross section, on the structured upper side, which has a multiplicity of contact pads 2 and a multiplicity of separation points 11 , is applied over the entire surface with an adhesive layer 7 . It is possible to apply the adhesive layer 7 to the wafer already after the front end production. This can be done, for example, in the known “spin coat” method, the wafer rotating on a device and the adhesive in liquid form being applied to the rotating wafer, the adhesive layer 7 spreading from the center of the wafer to the edge region thereof due to the rotation . In order to be able to apply the adhesive by means of spin coating, the adhesive must be in a liquid, heated form. The adhesive layer 7 has the property that it has a firm and non-sticky consistency at room temperature. The adhesive layer 7 is the half protection of the structured surface of the semiconductor terchips 1 .

Im nächsten Schritt wird die Klebeschicht 7 phototechnisch maskiert und strukturiert. Anschließend werden Teile der Kle­ beschicht 7 weggeätzt. Die Klebeschicht 7 wird an den Stellen weggeätzt, an denen sich die Öffnungen 14 in der Passivierung 3 befinden, wobei die darunter liegende erste Metallisierung 2, 11 an diesen Stellen keine Trennstelle 11 darstellt.In the next step, the adhesive layer 7 is masked and structured phototechnically. Parts of the adhesive layer 7 are then etched away. The adhesive layer 7 is etched away at the points at which the openings 14 are located in the passivation 3 , the first metallization 2 , 11 underneath not representing a separation point 11 at these points.

Fig. 4 zeigt einen Halbleiterchip 1, bei dem die Klebe­ schicht 7 photomaskiert wurde und wobei Teile der Klebe­ schicht 7 weggeätzt sind. Es sind die Öffnungen 14 in der Passivierung 3 zugänglich gemacht, die die Kontaktpads 2 auf der Oberfläche des Halbleiterchips 1 in der ersten Metalli­ sierung 2, 11 bilden. Die Trennstellen 11, die sowohl aufge­ trennt als auch noch geschlossen sein können, liegen auch nach dem Ätzprozess unter der Klebeschicht 7. Die Klebe­ schicht 7 dient in diesem Stadium des Herstellungsverfahrens als Schutzschicht der Oberseite des Halbleiterchips 1. Fig. 4 shows a semiconductor chip 1 , in which the adhesive layer 7 has been photo-masked and wherein parts of the adhesive layer 7 are etched away. The openings 14 in the passivation 3 are made accessible, which form the contact pads 2 on the surface of the semiconductor chip 1 in the first metallization 2 , 11 . The separation points 11 , which can both be separated and still closed, are also under the adhesive layer 7 after the etching process. The adhesive layer 7 serves at this stage of the manufacturing process as a protective layer on the top of the semiconductor chip 1 .

Fig. 5 zeigt den Halbleiterchip 1 im Querschnitt, wobei auf die Kontaktpads 2 durch einen galvanischen Prozeß Zwischen­ kontakte 4 aufgebracht worden sind. Die Zwischenkontakte 4 haben dabei in etwa die gleiche Höhe wie die umgebende Schutzschicht 7. Durch die Klebeschicht 7 ist beim Galvanik­ prozess ein Zusammenwachsen der Trennstellen 11 verhindert worden. Fig. 5 shows the semiconductor chip 1 in cross section, contacts 4 have been applied to the contact pads 2 by a galvanic process. The intermediate contacts 4 have approximately the same height as the surrounding protective layer 7 . The adhesive layer 7 has prevented the separation points 11 from growing together during the electroplating process.

Um ein vorgegebenes Raster der Bauelementkontakte zu ermögli­ chen, wird der Halbleiterchip 1 mit einer Umverdrahtung 12 verbunden. Fig. 6 zeigt eine derartige Umverdrahtung 12. Die Umverdrahtung 1? besteht aus einem Trägermaterial 8, einer klebenden Schicht 5 sowie einer zweiten Metallisierung 6. Die zweite Metallisierung 6 ist beispielsweise in Form von Lei­ terbahnen ausgeführt, die nach dem Zusammenfügen der Umver­ drahtung 12 und des Halbleiterchips 1 dafür Sorge tragen, daß die Zwischenkontakte 4 mit den Bauelementkontakten 9 elek­ trisch miteinander verbunden werden. In der dargestellten Fi­ gur weist das Trägermaterial 8 eine Vielzahl an Aussparungen 10 auf. In den Aussparungen 10 bildet die zweite Metallisie­ rung 6, die beispielsweise in Form von den Leiterbahnen vor­ liegt, an einem Ende Kontaktflächen 13, auf die die Bauele­ mentkontakte 9, die beispielsweise als Balls ausgeführt sein können, eingebracht werden. Das Aufbringen der Umverdrahtung 12 auf die strukturierte Seite des Halbleiterchips 1 findet dergestalt statt, daß die einen Enden der zweiten Metallisie­ rung 6 sich über den Zwischenkontakten 4 befinden.In order to enable a predetermined grid of the component contacts, the semiconductor chip 1 is connected to a rewiring 12 . Fig. 6 shows such a rewiring 12th The rewiring 1 ? consists of a carrier material 8 , an adhesive layer 5 and a second metallization 6 . The second metallization 6 is, for example, in the form of Lei tracks, which after connecting the Umver wiring 12 and the semiconductor chip 1 ensure that the intermediate contacts 4 with the component contacts 9 are electrically connected together. In the illustrated fi gur, the carrier material 8 has a plurality of recesses 10 . In the recesses 10 forms the second Metallisie tion 6 , which is for example in the form of the conductor tracks in front, at one end contact surfaces 13 on which the component contacts 9 , which can be designed, for example, as balls, are introduced. The application of the rewiring 12 on the structured side of the semiconductor chip 1 takes place in such a way that the one ends of the second metallization 6 are located above the intermediate contacts 4 .

Durch Erwärmen der Klebeschicht 7 wird der Kleber verflüssigt und klebend, wobei eine Verbindung der Umverdrahtung 12 mit dem Halbleiterchip 1 ermöglicht ist. Der nächste Herstel­ lungsschritt stellt eine metallurgische Verbindung zwischen dem Zwischenkontakten 4 und der zweiten Metallisierung 6 der Umverdrahtung 12 her. Dies kann beispielsweise durch eine Vorrichtung geschehen, die an Stellen der Zwischenkontakte 4 auf die Umverdrahtung 12 einen leichten Druck ausübt, um eine mechanische Verbindung zwischen der zweiten Metallisierung 6 und dem Zwischenkontakt 4 herzustellen, wobei die Vorrichtung einen Laser aufweist, dessen Energie in den Zwischenkontakten 4 und der zweiten Metallisierung 6 eingesetzt wird. Durch die Erwärmung von Zwischenkontakten 4 und zweiter Metallisierung 6 findet die gewünschte feste metallurgische Verbindung statt. Es ist denkbar, daß gleichzeitig mehrere Zwischenkon­ takte 4 mittels gleichzeitig arbeitender Laservorrichtungen metallurgisch mit den zweiten Metallisierungen 6 verbunden werden. Nach dem alle auf dem Halbleiterchip 1 befindlichen Zwischenkontakte 4 mit der jeweiligen Metallisierung 6 der Umverdrahtung 12 metallurgisch verbunden wurden, wird die Klebeschicht 7 ausgehärtet. Im letzten Herstellungsschritt werden die Bauelementkontakte 9 auf den Kontaktflächen 13, die sich auf der Umverdrahtung 12 befinden, aufgebracht. In der Figur weist das Trägermaterial 8 der Umverdrahtung 12 Aussparungen 10 auf, in die die Bauelementkontakte, zum Bei­ spiel Balls, eingebracht werden und mit der zweiten Metalli­ sierung 6 zum Beispiel mittels Lötung elektrisch und mecha­ nisch verbunden werden.By heating the adhesive layer 7 , the adhesive is liquefied and adhesive, a connection of the rewiring 12 to the semiconductor chip 1 being made possible. The next manufacturing step establishes a metallurgical connection between the intermediate contacts 4 and the second metallization 6 of the rewiring 12 . This can be done, for example, by a device which exerts a slight pressure on the rewiring 12 at the points of the intermediate contacts 4 in order to establish a mechanical connection between the second metallization 6 and the intermediate contact 4 , the device having a laser, the energy of which is in the intermediate contacts 4 and the second metallization 6 is used. The desired solid metallurgical connection takes place through the heating of intermediate contacts 4 and second metallization 6 . It is conceivable that a plurality of intermediate contacts 4 are metallurgically connected to the second metallizations 6 by means of simultaneously operating laser devices. After all the intermediate contacts 4 located on the semiconductor chip 1 have been metallurgically connected to the respective metallization 6 of the rewiring 12 , the adhesive layer 7 is cured. In the last manufacturing step, the component contacts 9 are applied to the contact surfaces 13 , which are located on the rewiring 12 . In the figure, the carrier material 8 of the rewiring 12 has cutouts 10 , into which the component contacts, for example balls, are introduced and are electrically and mechanically connected to the second metallization 6, for example by means of soldering.

Der Vorteil des beschriebenen Fertigungsverfahren besteht darin, daß die Trennstellen als sogenannte Metallfuses ausge­ führt sein können. Metallfuses weisen die Eigenschaft auf, daß diese, sofern sie nicht mit einer Schutzschicht überzogen sind, diese bei einem Galvanikprozess wieder elektrisch lei­ tend werden. Metallfuses sind jedoch bei Halbleiterbauelemen­ ten, die als Speicherchips ausgeführt sind, zwingend vorgese­ hen, da sie im Gegensatz zu Polyfuses wesentlich weniger Flä­ che benötigen. Mit Metallfuses läßt sich ein Halbleiterchip deshalb kostengünstiger herstellen. Weiterhin läßt sich das Fertigungsverfahren zu beiden Teilen auf Waferlevel durchfüh­ ren. Dies bringt Kostenvorteile bei der Fertigung mit sich. Weiterhin ist durch die in einem sehr frühen Fertigungsstadi­ um aufgebrachte Kleberschicht der Halbleiterchip vor mechani­ schen Beschädigungen geschützt. Dies bringt weitere Kosten­ vorteile mit sich, da die Ausschußquote erheblich reduziert werden kann. Die Halbleiterchips können theoretisch nach je­ dem der beschriebenen Verfahrensschritte vereinzelt werden. Besonders vorteilhaft ist es jedoch, wenn das Vereinzeln der Halbleiterchips aus dem Wafer erst nach dem Aufbringen der Umverdrahtung und der metallurgischen Verbindung von Zwi­ schenkontakten und zweiter Metallisierung Zwischenkontakte geschieht, da dann eine besonders rationelle Fertigung ge­ währleistet ist.The advantage of the manufacturing process described is in that the separation points out as so-called metal fuses leads can be. Metal fuses have the property that these, unless they are covered with a protective layer are electrically conductive again during an electroplating process tend to become. However, metal fuses are in semiconductor devices These are designed as memory chips hen, since in contrast to polyfuses they have considerably less space che need. A semiconductor chip can be made with metal fuses therefore cheaper to manufacture. Furthermore, that Carry out manufacturing processes for both parts at wafer level ren. This brings with it cost advantages in manufacturing. It is also in a very early stage of manufacture around applied adhesive layer the semiconductor chip before mechani protected against damage. This brings additional costs advantages, since the reject rate is significantly reduced can be. Theoretically, the semiconductor chips can depend on that of the process steps described are isolated. However, it is particularly advantageous if the separation of the Semiconductor chips from the wafer only after the application of the Rewiring and the metallurgical connection of Zwi gated contacts and second metallization intermediate contacts happens because then a particularly rational manufacturing ge is guaranteed.

Fig. 7 zeigt im Querschnitt ein fertiggestelltes erfindungs­ gemäßes Halbleiterbauelement. Das Halbleiterbauelement be­ steht aus dem Halbleiterchip 1, auf dessen Oberseite sich ei­ ne erste Metallisierung 2, 11 befindet, über der eine Passi­ vierung 3 aufgebracht ist. An dem Stellen der ersten Metalli­ sierung 2, 11 besitzt die Passivierung 3 die Öffnungen 14. Sofern die ersten Metallisierungen 2, 11 als Kontaktpad 2 ausgeführt sind, weist die Metallisierung 2, 11 Zwischenkon­ takte 4 auf. An Stellen, denen die Metallisierung 2, 11 die potentiellen Trennstellen 11 darstellen, befindet sich in der Öffnung 14 die auf die strukturierte Seite des Halbleiter­ chips 1 ganzflächig aufgebrachte Klebeschicht 7. Die Klebe­ schicht 7 stellt die Verbindung zwischen der Umverdrahtung 12 und dem Halbleiterchip 1 sicher. Die Umverdrahtung 12 besteht aus dem Trägermaterial 8, das Aussparungen 10 aufweist, in dem die Bauelementkontakte 9 eingebracht sind. Auf dem Trä­ germaterial 8 ist mittels eines Klebers 5 eine zweite Metal­ lisierung 6, die die Form von Leiterbahnen aufweist, aufge­ bracht, wobei die zweite Metallisierung 6 die elektrische Verbindung zwischen den Bauelementkontakten 9 und den Zwi­ schenkontakten 4 übernimmt. Weiterhin sind in der Figur me­ tallurgische Verbindungen 15 dargestellt, die durch die Er­ wärmung von Metallisierung 6 und Zwischenkontakt 4 zum Bei­ spiel durch einen gezielten Laserstrahl erzeugt sind, darge­ stellt. Das Trägermaterial 8 kann beispielsweise aus einer flexiblen Polyimidfolie bestehen, während die zweite Metalli­ sierung 6 aus einer Kupferfolie besteht. Die Bauelementkon­ takte 9 sind als Balls ausgeführt. Die feste Verbindung zwi­ schen Umverdrahtung 12 und Halbleiterchip 1 ist durch Erwär­ mung der Klebeschicht 7 sichergestellt. Durch die Erwärmung der Klebeschicht 7 verflüssigt sich der Kleber und wird durch den ausgeübten Druck der Umverdrahtung 12 auf den Halbleiter­ chip 1 in Stellen gedrückt, die beispielsweise durch das Ät­ zen entstanden sein können. Fig. 7 shows in cross section a completed semiconductor device according to the Invention. The semiconductor component be consists of the semiconductor chip 1 , on the top of which there is a first metallization 2 , 11 , over which a passivation 3 is applied. At the point of the first metallization 2 , 11 , the passivation 3 has the openings 14 . Whenever the first metallizations 2, 11 designed as a contact pad 2, the metallization 2, 11 Zwischenkon contacts 4 on. At locations where the metallization 2 , 11 represent the potential separation points 11 , the adhesive layer 7 is applied over the entire surface of the structured side of the semiconductor chip 1 in the opening 14 . The adhesive layer 7 ensures the connection between the rewiring 12 and the semiconductor chip 1 . The rewiring 12 consists of the carrier material 8 , which has cutouts 10 in which the component contacts 9 are introduced. On the carrier material 8 is a second metal lization 6 , which has the form of conductor tracks, is brought up by means of an adhesive 5 , the second metallization 6 taking over the electrical connection between the component contacts 9 and the intermediate contacts 4 . Furthermore, in the figure me tallurgical connections 15 are shown, which are generated by the heating of metallization 6 and intermediate contact 4 for example by a targeted laser beam, Darge represents. The carrier material 8 can, for example, consist of a flexible polyimide foil, while the second metallization 6 consists of a copper foil. The Baukonkon clock 9 are designed as balls. The firm connection between rule rewiring 12 and semiconductor chip 1 is ensured by heating the adhesive layer 7 . By heating the adhesive layer 7 , the adhesive liquefies and is pressed by the pressure exerted by the rewiring 12 on the semiconductor chip 1 in places that may have arisen, for example, by the etching.

Claims (5)

1. Verfahren zum Herstellen eines Halbleiterbauelements, be­ stehend aus einem Halbleiterchip (1) mit einer ersten struk­ turierten Metallisierung (2, 11) an einer Oberfläche, die durch eine Passivierung (3) abgedeckt ist, mit den Schritten:
  • a) Einbringen von Öffnungen (14) in die Passivierung (3)
  • b) Erzeugen von mindestens einer Trennstelle (11) durch Auf­ trennen der ersten Metallisierung (2, 11)
  • c) Auftragen einer ganzflächigen Klebeschicht (7) auf die strukturierte Seite des Halbleiterchips (1)
  • d) Photomaskierung der Klebeschicht (7) und Ätzen der Klebe­ schicht (7) an Stellen von Öffnungen (14) in der Passivie­ rung (3), wobei die erste Metallisierung (2, 11) an diesen Stellen keine Trennstellen (11) aufweist
  • e) Aufbringen von Zwischenkontakten (4) in den Öffnungen (14) an der ersten Metallisierung (2, 11)
  • f) Aufbringen einer Umverdrahtung (12), die eine zweite strukturierte Metallisierung (6) auf einem Trägermaterial (8) aufweist
  • g) Verbinden der Umverdrahtung (12) mit dem Halbleiterchip (1) durch Erwärmen der Klebeschicht (7)
  • h) Erzeugen einer metallurgischen Verbindung (15) zwischen den Zwischenkontakten (4) und der zweiten Metallisierung (6) der Umverdrahtung (12)
  • i) Aushärten des Klebeschicht (7)
  • k) Aufbringen von Bauelementkontakten (9) auf Kontaktflächen (13) der Umverdrahtung (12).
1. A method for producing a semiconductor component, consisting of a semiconductor chip ( 1 ) with a first structured metallization ( 2 , 11 ) on a surface covered by a passivation ( 3 ), with the steps:
  • a) making openings ( 14 ) in the passivation ( 3 )
  • b) generating at least one separation point ( 11 ) by separating the first metallization ( 2 , 11 )
  • c) application of a full-surface adhesive layer ( 7 ) to the structured side of the semiconductor chip ( 1 )
  • d) photomasking the adhesive layer ( 7 ) and etching the adhesive layer ( 7 ) at locations of openings ( 14 ) in the passivation ( 3 ), the first metallization ( 2 , 11 ) having no separation points ( 11 ) at these locations
  • e) Application of intermediate contacts ( 4 ) in the openings ( 14 ) on the first metallization ( 2 , 11 )
  • f) applying a rewiring ( 12 ), which has a second structured metallization ( 6 ) on a carrier material ( 8 )
  • g) connecting the rewiring ( 12 ) to the semiconductor chip ( 1 ) by heating the adhesive layer ( 7 )
  • h) creating a metallurgical connection ( 15 ) between the intermediate contacts ( 4 ) and the second metallization ( 6 ) of the rewiring ( 12 )
  • i) curing of the adhesive layer ( 7 )
  • k) Application of component contacts ( 9 ) on contact surfaces ( 13 ) of the rewiring ( 12 ).
2. Verfahren zum Herstellen eines Halbleiterbauelements, dadurch gekennzeichnet, daß die metallurgische Ver­ bindung (15) mittels eines Vorrichtung erzeugt wird, die die Umverdrahtung (12) auf zumindest einen Zwischenkontakt (4) drückt und mit einem Laser erwärmt.2. A method for producing a semiconductor component, characterized in that the metallurgical connection ( 15 ) is generated by means of a device which presses the rewiring ( 12 ) onto at least one intermediate contact ( 4 ) and heated with a laser. 3. Halbleiterbauelement, erzeugt durch ein Verfahren gemäß Patentanspruch 1 und 2, wobei die Trennstellen (11) in der ersten Metallisierung (2, 11) des Halbleiterchips (1) von der Klebeschicht (7) abgedeckt sind.3. Semiconductor component, produced by a method according to claim 1 and 2, wherein the separation points ( 11 ) in the first metallization ( 2 , 11 ) of the semiconductor chip ( 1 ) are covered by the adhesive layer ( 7 ). 4. Halbleiterbauelement, erzeugt durch ein Verfahren gemäß Patentanspruch 1 und 2, und gemäß den Merkmalen des Patentan­ spruchs 3, dadurch gekennzeichnet, daß die Klebeschicht (7) photosensitiv, strukturierbar und thermoplastisch ist und daß die Klebeschicht (7) auf Polyimidbasis hergestellt ist.4. Semiconductor component, produced by a method according to claim 1 and 2, and according to the features of patent claim 3, characterized in that the adhesive layer ( 7 ) is photosensitive, structurable and thermoplastic and that the adhesive layer ( 7 ) is made on a polyimide basis. 5. Halbleiterbauelement, erzeugt durch ein Verfahren gemäß Patentanspruch 1 und 2, und gemäß den Merkmalen des Patentan­ spruchs 3 bis 4, dadurch gekennzeichnet, daß die Klebeschicht (7) einen höheren Schmelzpunkt aufweist als die Herstellungsschritte d) bis k) aus Patentanspruch 1.5. Semiconductor component, produced by a method according to claim 1 and 2, and according to the features of claim 3 to 4, characterized in that the adhesive layer ( 7 ) has a higher melting point than the manufacturing steps d) to k) from claim 1.
DE1998100566 1998-01-09 1998-01-09 Method for producing a semiconductor component and a semiconductor component produced in this way Withdrawn DE19800566A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE1998100566 DE19800566A1 (en) 1998-01-09 1998-01-09 Method for producing a semiconductor component and a semiconductor component produced in this way
TW87119742A TW432551B (en) 1998-01-09 1998-11-27 Method to produce a semiconductor element and a semiconductor element produced by said method
PCT/DE1998/003549 WO1999035690A1 (en) 1998-01-09 1998-12-02 Method for producing a semiconductor component and semiconductor component produced according to said method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1998100566 DE19800566A1 (en) 1998-01-09 1998-01-09 Method for producing a semiconductor component and a semiconductor component produced in this way

Publications (1)

Publication Number Publication Date
DE19800566A1 true DE19800566A1 (en) 1999-07-15

Family

ID=7854226

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1998100566 Withdrawn DE19800566A1 (en) 1998-01-09 1998-01-09 Method for producing a semiconductor component and a semiconductor component produced in this way

Country Status (3)

Country Link
DE (1) DE19800566A1 (en)
TW (1) TW432551B (en)
WO (1) WO1999035690A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10101948A1 (en) * 2000-01-14 2002-04-18 Chen I Ming Method for arranging a semiconductor chip on a substrate and semiconductor component mountable on a substrate
FR2828334A1 (en) * 2001-08-03 2003-02-07 Schlumberger Systems & Service Restoration of electrical and mechanical connectability to an electrical device with a face equipped with contact studs using an fixing layer crossed by conducting tracks
DE10346460A1 (en) * 2003-10-02 2005-05-19 Infineon Technologies Ag Fuse/anti-fuse protection on chips, comprises a pacifying layer, a dielectric that covers it, and a redistribution layer
DE10355586A1 (en) * 2003-11-28 2005-07-07 Infineon Technologies Ag Improved chip-on-chip structure includes intervening layers of bonding agent with two photoimide layers

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0769812A2 (en) * 1995-10-19 1997-04-23 Nec Corporation Method of manufacturing chip-size package-type semiconductor device
WO1997040532A2 (en) * 1996-04-24 1997-10-30 Amkor Electronics, Inc. Molded flex circuit ball grid array and method of making

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60176250A (en) * 1984-02-23 1985-09-10 Toshiba Corp Manufacture of semiconductor device
DE69514588T2 (en) * 1994-07-29 2000-06-21 Stmicroelectronics, Inc. Method for testing and repairing an integrated circuit and for producing a passivation structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0769812A2 (en) * 1995-10-19 1997-04-23 Nec Corporation Method of manufacturing chip-size package-type semiconductor device
WO1997040532A2 (en) * 1996-04-24 1997-10-30 Amkor Electronics, Inc. Molded flex circuit ball grid array and method of making

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Datenbank: Inspec auf STN, AN 98:6010650 *
IEEE Electron Device Letters, 1998, Vol. 19,S.4-6 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10101948A1 (en) * 2000-01-14 2002-04-18 Chen I Ming Method for arranging a semiconductor chip on a substrate and semiconductor component mountable on a substrate
DE10101948B4 (en) * 2000-01-14 2008-01-10 Evergrand Holdings Ltd. A method of arranging a semiconductor chip on a substrate and semiconductor device mountable on a substrate
FR2828334A1 (en) * 2001-08-03 2003-02-07 Schlumberger Systems & Service Restoration of electrical and mechanical connectability to an electrical device with a face equipped with contact studs using an fixing layer crossed by conducting tracks
WO2003015153A2 (en) * 2001-08-03 2003-02-20 Schlumberger Systemes Process to allow electrical and mechanical connection of an electrical device with a face equipped with contact pads
WO2003015153A3 (en) * 2001-08-03 2004-03-11 Schlumberger Systems & Service Process to allow electrical and mechanical connection of an electrical device with a face equipped with contact pads
US8429813B2 (en) 2001-08-03 2013-04-30 Gemalto Sa Process to allow electrical and mechanical connection of an electrical device with a face equipped with contact pads
US8508952B2 (en) 2001-08-03 2013-08-13 Gemalto S.A. Electrical assembly
DE10346460A1 (en) * 2003-10-02 2005-05-19 Infineon Technologies Ag Fuse/anti-fuse protection on chips, comprises a pacifying layer, a dielectric that covers it, and a redistribution layer
US7235859B2 (en) 2003-10-02 2007-06-26 Infineon Technologies Ag Arrangement and process for protecting fuses/anti-fuses
DE10355586A1 (en) * 2003-11-28 2005-07-07 Infineon Technologies Ag Improved chip-on-chip structure includes intervening layers of bonding agent with two photoimide layers
DE10355586B4 (en) * 2003-11-28 2007-09-27 Infineon Technologies Ag Chip-on-chip structure and method for its production

Also Published As

Publication number Publication date
TW432551B (en) 2001-05-01
WO1999035690A1 (en) 1999-07-15

Similar Documents

Publication Publication Date Title
DE69621863T2 (en) Semiconductor arrangement in the size of one or more chips
DE2554965C2 (en)
DE19827237B4 (en) A printed circuit board substrate for a semiconductor device package and a semiconductor device package using the same, and a manufacturing method thereof
DE69910955T2 (en) Metal foil with stool contacts, circuit substrate with the metal foil, and semiconductor device with the circuit substrate
DE3814469C2 (en)
DE69006252T2 (en) Electrical connector pin and process for its manufacture.
DE1564491B2 (en) INTEGRATED SEMICONDUCTOR COMPONENT AND PROCESS FOR ITS MANUFACTURING
DE102011079708B4 (en) SUPPORT DEVICE, ELECTRICAL DEVICE WITH SUPPORT DEVICE, AND METHOD FOR MANUFACTURING SAME
DE19747105A1 (en) Component with stacked semiconductor chips
DE19709295A1 (en) Semiconductor assembly
WO2003015165A2 (en) Electronic component with a plastic housing and method for production thereof
DE10333841A1 (en) Semiconductor component in semiconductor chip size with flip-chip outer contacts and method for producing the same
DE3824008A1 (en) ELECTRONIC CIRCUIT AND METHOD FOR THE PRODUCTION THEREOF
DE69737320T2 (en) Semiconductor device
EP1620893B1 (en) Method for the manufacture of a panel and method for the manufacture of electronic components comprising stacked semiconductor chips from the panel
DE102018112828B4 (en) Method of manufacturing a memory with a stacked integrated circuit chip
DE10239318A1 (en) Rewiring contact points for integrated circuit chips
EP0152557B1 (en) Semiconductor component having metallic bump contacts and multi-layer wiring
DE1564107A1 (en) Encapsulated semiconductor device
DE4321592A1 (en) Semiconductor device for Chip On Board substrate and TAB substrate and lead frame - has rectangular chip-retaining support, with internal conductors on support surface round retaining surface formed in regular, rectangular arrangement
DE19800566A1 (en) Method for producing a semiconductor component and a semiconductor component produced in this way
DE69712562T2 (en) Semiconductor arrangement with a chip soldered to a carrier with through lines and production method therefor
DE102004027788A1 (en) Semiconductor base component for semiconductor component pile, has boundary regions of substrate surrounding chip, with elastic contact unit which is electrically connected with regions of distribution plate
DE3522168A1 (en) METHOD FOR EARTHING OR GROUND CONNECTING PLANAR COMPONENTS AND INTEGRATED CIRCUITS, AND PRODUCT OBTAINED BY THIS METHOD
EP1298723A2 (en) Electronic component in a plastic housing and components of a metallic support and method of manufacturing the same

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8139 Disposal/non-payment of the annual fee