DE19747082C1

DE19747082C1 - Circuit for temporarily deactivating microprocessor supervisor chip

Info

Publication number: DE19747082C1
Application number: DE1997147082
Authority: DE
Inventors: Raymond Horn
Original assignee: DSPECIALISTS GES fur INNOVATI
Current assignee: DSPECIALISTS GES fur INNOVATI
Priority date: 1997-10-24
Filing date: 1997-10-24
Publication date: 1999-01-28
Anticipated expiration: 2017-10-25
Also published as: WO1999022297A1; AU1155299A

Abstract

The circuit (3) blocks an output signal ("WDO") from the supervisor circuit (2) until the output signal has become inactive after then end of a specific external access (5). The specific external access is made by a host computer (4) via an emulator connection (5) to the microprocessor (1). The deactivating circuit (3) receives at least one emulator signal via an internal logic circuit (9), and evaluates it. In the event of a specific external access to the microprocessor via the emulator connection, a signal is generated which triggers an interrupt or reset of the microprossess or via an internal logic gate (10)

Description

Die Erfindung betrifft eine Schaltungsanordnung zur zeitweisen Deaktivierung einer Überwachungsschaltung, die zur Erweiterung und zur Verbesserung des Einsatzes einer solchen Überwachungsschaltung für spezielle Applikationen dient.The invention relates to a circuit arrangement for temporarily deactivating a Monitoring circuit used to expand and improve the use such a monitoring circuit for special applications.

Überwachungsschaltungen, auch Supervisorchip oder Watchdog genannt, dienen zur Gewährleistung eines störungsfreien Programmablaufs von Mikroprozessoren. Ein Mikroprozessor muß während des Betriebes durch eine möglichst unabhängige externe Schaltung auf störungsfreien Programmablauf überprüft werden. Die externe Überwachungsschaltung überwacht eine Signalleitung des Mikroprozessors, die ihr über einen Pin zugeführt wird. Kommt wegen eines Hard- oder Software fehlers über einen vorgegebenen Zeitraum, wie z. B. eine Sekunde, kein Signal an, löst der Supervisorchip über ein Ausgangspin einen Reset- oder Interruptimpuls für den Mikroprozessor aus.Monitoring circuits, also called supervisor chip or watchdog, are used to ensure a trouble-free program execution of microprocessors. A microprocessor must be as independent as possible during operation external circuit to be checked for trouble-free program execution. The external monitoring circuit monitors a signal line of the microprocessor, which is fed to it via a pin. Comes because of a hardware or software error over a predetermined period, such. B. a second, no signal on, the supervisor chip triggers a reset or interrupt pulse for via an output pin the microprocessor.

Eine solche Reaktion des Supervisorchips wird jedoch nicht nur hervorgerufen, wenn der Mikroprozessor aufgrund eines Hard- oder Softwarefehlers ausfällt, sondern auch, wenn extern auf den Mikroprozessor zugegriffen und dieser gezielt angehalten wird, wie es z. B. bei der Applikationsentwicklung über ein sogenanntes Emulatorinterface erfolgt. Über ein solches Emulatorinterface ist es möglich, den Mikroprozessor mit Hilfe eines Hostrechners, wie z. B. eines PC, anzuhalten und seine internen Daten zu analysieren und zu manipulieren. Anschließend kann der Mikroprozessor weiterarbeiten, als wäre er niemals angehalten worden ("non intrusive debugging").Such a reaction of the supervisor chip is not only caused, if the microprocessor fails due to a hardware or software error, but also when the microprocessor is accessed externally and targeted is stopped, as z. B. in application development via a so-called Emulator interface is done. With such an emulator interface it is possible to Microprocessor using a host computer, such as. B. a PC to stop and analyze and manipulate its internal data. Then the Microprocessor continue to work as if it had never been stopped ("non intrusive debugging ").

In den Fällen eines gezielten externen Zugriffs auf den Mikroprozessor, wie z. B. bei der Applikationsentwicklung unter Nutzung eines Emulatorinterface, ist deshalb die Anwendung eines solchen Supervisorchips oder Watchdogs problematisch, weil jedes Anhalten des Mikroprozessors über das Emulatorinterface nach einer kurzen Verzögerung den Watchdog aktiviert, obwohl die fehlende Mikroprozessoraktivität nicht auf einen Systemfehler zurückzuführen ist. Die Folge ist, daß ein Interrupt oder gar ein Systemreset ausgelöst wird, der einen gar nicht eingetretenen Fehler anzeigt. Obwohl für die normale Mikroprozessorfunktion der Einsatz eines Supervis orchips erwünscht und notwendig ist, ist dieser jedoch während des gezielten externen Zugriffs auf den Mikroprozessor, wie z. B. bei der Applikationsentwicklung, eher hinderlich.In the case of targeted external access to the microprocessor, such as. B. at the application development using an emulator interface is therefore the Using such a supervisor chip or watchdog is problematic because each stop of the microprocessor via the emulator interface after a short Delay activates the watchdog even though there is no microprocessor activity is not due to a system error. The result is an interrupt or even a system reset is triggered that does not result in an error displays. Although for the normal microprocessor function the use of a supervis orchips is desired and necessary, but this is during the targeted external access to the microprocessor, such as B. in application development, rather cumbersome.

Aus der DE 39 20 852 A1 eine Schaltungsanordnung für die Erzeugung eines Resetimpulses beim Auftreten einer Fehlfunktion in einem Rechnersystem oder dergleichen mit einer Prüfschaltung, die in bestimmten Zeitabständen vom Rechnersystem getriggert werden muß, bekannt. Gemäß der hierin offenbarten Lösung wird bei einem Ausfall der Triggerung oder einer Fehltriggerung ein Reset impuls erst bei einem durch ein Ereignis ausgelösten Anforderungssignal abgege ben. Dadurch wird das System bei einer Fehlfunktion nur dann rückgesetzt, wenn es sich tatsächlich im Einsatz befindet, also aktiv eine Programmbearbeitung erfolgt.From DE 39 20 852 A1 a circuit arrangement for the generation of a Reset impulse when a malfunction occurs in a computer system or the like with a test circuit, which at certain time intervals from Computer system must be triggered, known. According to the one disclosed herein The solution is a reset in the event of a failure of the triggering or a false triggering impulse only when a request signal is triggered by an event ben. As a result, the system is only reset in the event of a malfunction if it is actually in use, i.e. program processing is active.

Diese Veröffentlichung beschreibt also eine spezielle Supervisorschaltung, die so ausgebildet ist, daß sie gezielt aktiviert bzw. deaktiviert werden kann. Der Einsatz beliebiger, verfügbarer handelsüblicher Supervisorchips, die nicht über eine solche Regelbarkeit verfügen, für die Überwachungsfunktion von Mikroprozessoren mit der Möglichkeit der gezielten Deaktivierung der Überwachungsfunktion ist jedoch mit dieser Erfindung nicht möglich.So this publication describes a special supervisor circuit that so is designed so that it can be activated or deactivated in a targeted manner. The stake any available commercial supervisor chips that do not have one Have controllability for the monitoring function of microprocessors with the However, the possibility of deliberately deactivating the monitoring function is also possible this invention is not possible.

Die Erfindung hat sich deshalb die Aufgabe gestellt, eine Lösung anzugeben, mit der sowohl eine Überwachungsfunktion des Mikroprozessors als auch eine gezielte zeitweise Deaktivierung der Überwachungsfunktion möglich ist. The object of the invention is therefore to provide a solution with which both a monitoring function of the microprocessor and a targeted one temporary deactivation of the monitoring function is possible.

Diese Aufgabe wird erfindungsgemäß mit einer Schaltungsanordnung realisiert, die während eines gezielten externen Zugriffes auf den Mikroprozessor ein durch den externen Zugriff auf den Mikroprozessor und dessen Ausfall initiiertes Ausgangs signal der Überwachungsschaltung solange blockiert, bis das Ausgangssignal der Überwachungsschaltung nach Ende des externen Zugriffs inaktiv geworden ist.This object is achieved with a circuit arrangement that during a targeted external access to the microprocessor by the external access to the microprocessor and its failure initiated output signal of the monitoring circuit blocked until the output signal of the Monitoring circuit has become inactive after the end of external access.

Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angege ben.Advantageous embodiments of the invention are given in the subclaims ben.

Mit Hilfe dieser Schaltungsanordnung, im folgenden Watchdog-Block genannt, ist es möglich, das Ausgangssignal des Watchdogs zu blockieren und somit die Rücksetzung oder Unterbrechung des Mikroprozessors zu verhindern, während der Mikroprozessor z. B. über seine Emulatorschnittstelle gezielt angehalten und sein Programm bearbeitet wird. Außerhalb dieses gezielten Zugriffs oder dieser gezielten Unterbrechung des Mikroprozessors liegende Störungen oder Fehlleistungen infolge von Soft- oder Hardwarefehlern werden jedoch vom Watchdog in bekannter Weise erkannt und durch Auslösen des Reset- oder Interruptsignals behoben und angezeigt.With the help of this circuit arrangement, hereinafter referred to as the watchdog block it is possible to block the output signal of the watchdog and thus the Prevent reset or interruption of the microprocessor during the Microprocessor e.g. B. stopped and be targeted via its emulator interface Program is being processed. Outside of this targeted access or this targeted Interruption of the microprocessor due to malfunctions or incorrect performance of software or hardware errors, however, are known by the watchdog recognized and corrected by triggering the reset or interrupt signal and displayed.

Die Erfindung wird nachstehend unter Bezugnahme auf die Zeichnungen anhand eines Ausführungsbeispiels näher erläutert.The invention is described below with reference to the drawings of an embodiment explained in more detail.

Fig. 1 zeigt eine Überwachungsschaltung mit ergänzter Watchdog-Block- Schaltung in Zusammenwirken mit einem Mikroprozessor im Block schaltbild; Fig. 1 shows a monitoring circuit with an additional watchdog block circuit in cooperation with a microprocessor in the block diagram;

Fig. 2 zeigt den schematischen internen Aufbau der Watchdog-Block-Schalt ung; Fig. 2 shows the schematic internal structure of the watchdog block circuit;

Fig. 3 zeigt das Zeitdiagramm der Watchdog-Block-Schaltung; Fig. 3 shows the timing diagram of the watchdog block circuit;

Fig. 4 zeigt das State-Diagramm der Watchdog-Block-Schaltung. Fig. 4 shows the state diagram of the watchdog circuit block.

In dem Blockschaltbild der Fig. 1 sind ein Mikroprozessor 1, z. B. ein digitaler Signalprozessor (DSP), und eine diesem zugeordnete externe Überwachungs schaltung 2 gezeigt. Von dem Mikroprozessor 1 führt eine Verbindungsleitung 6 zur Überwachungsschaltung 2, über die z. B. ein Triggersignal vom Mikroprozessor 1 zur Überwachungsschaltung 2 gesendet werden kann. Eine an den Ausgangspin der Überwachungsschaltung 2 angeschlossene Verbindungsleitung 7 führt zu einer Watchdog-Block-Schaltung 3, und eine an den Ausgangspin der Watchdog-Block-Schal tung 3 angeschlossene Verbindungsleitung 8 führt zu einem Eingang des Mikroprozessors 1 zurück.In the block diagram of Fig. 1, a microprocessor 1 , z. B. a digital signal processor (DSP), and an associated external monitoring circuit 2 shown. From the microprocessor 1 , a connecting line 6 leads to the monitoring circuit 2 , via which, for. B. a trigger signal can be sent from the microprocessor 1 to the monitoring circuit 2 . A device connected to the output pin of the monitoring circuit 2 connecting line 7 leads to a watchdog block circuit 3, and to the output pin of the watchdog block TIC 3 connected connecting line 8 leads to an input of the microprocessor 1 returns.

Während der normalen Funktion des Mikroprozessors 1, das heißt, während seines bestimmungsgemäßen Einsatzes ohne gezielten externen Eingriff, empfängt die Überwachungsschaltung 2 vom Mikroprozessor 1 in vorgegebenen Zeitabständen über die Verbindungsleitung 6 ein Signal "WDI" (Watchdog-Input). Ein während dieses Betriebszustandes des Mikroprozessors 1 auftretender Software- oder Hardwarefehler wird durch die Überwachungsschaltung oder den Watchdog 2 ermittelt, sobald das entsprechende Signal "WDI" vom Mikroprozessor 1 nach einer vorgegebenen Zeitdauer ausbleibt. Das dementsprechende Ausgangssignal "_WDO" (Watchdog-Output) vom Watchdog 2, das Eingangssignal "_WBI" zur Watchdog- Block-Schaltung 3 ist, wird in dieser verarbeitet und bewirkt über ein entsprechen des Ausgangssignal "_CWDO" (Controlled Watchdog-Output) der Watchdog-Block- Schaltung 3 zum Mikroprozessor 1 einen Interrupt- oder Resetimpuls am Mikro prozessor, der den weiteren Programmablauf unterbricht oder den Mikroprozessor 1 in einen Anfangszustand zurücksetzt.During the normal functioning of the microprocessor 1 , that is to say during its intended use without targeted external intervention, the monitoring circuit 2 receives a signal “WDI” (watchdog input) from the microprocessor 1 at predetermined time intervals via the connecting line 6 . A software or hardware error occurring during this operating state of the microprocessor 1 is determined by the monitoring circuit or the watchdog 2 as soon as the corresponding signal "WDI" from the microprocessor 1 fails to appear after a predetermined period of time. The corresponding output signal "_WDO" (watchdog output) from the watchdog 2 , which is the input signal "_WBI" to the watchdog block circuit 3 , is processed in this and causes the output signal "_CWDO" (controlled watchdog output) to correspond Watchdog block circuit 3 to the microprocessor 1 an interrupt or reset pulse on the microprocessor, which interrupts the further program flow or resets the microprocessor 1 in an initial state.

Wird nun der Mikroprozessor 1 durch einen externen Zugriff von einem Host- Computer 4 über eine Emulatorverbindung 5 gewollt angehalten, empfängt die Watchdog-Block-Schaltung 3 über eine Verbindungsleitung 5a ein entsprechendes Emulatorsignal und erzeugt ein Signal "WDB" (Watchdog-Block) (siehe Fig. 2), das das Auslösen eines Interrupts oder Resets am Mikroprozessor 1 verhindert. Das Signal "WDB" wird erst deaktiviert, wenn das Signal "_WDO" des Watchdogs 2 nach Ende des Emulatorzugriffs 5 inaktiv geworden ist.Now, when the microprocessor 1 through an external access from a host computer 4 via an emulator compound 5 is stopped wanted, the watchdog block circuit 3 receives via a connection line 5 a a corresponding emulator signal and generates a "WDB" (watchdog block) signal (see FIG. 2), which prevents the triggering of an interrupt or reset on the microprocessor 1 . The "WDB" signal is only deactivated when the "_WDO" signal of the watchdog 2 has become inactive after the emulator access 5 has ended.

Fig. 2 zeigt eine schematische Darstellung des internen Aufbaus der Watchdog-Block-Schal tung 3. Die Watchdog-Block-Schaltung 3 ist intern mit einer Watchdog-Block-Logik 9, sowie einer logischen Verknüpfung 10, ausgestattet. Die Logik 9 empfängt über einen Eingang mindestens ein Emulatorsignal und über einen zweiten Eingang das Eingangssignal "_WDO". Die Watchdog-Block-Logik 9 entscheidet anhand der Emulatorsignale, ob ein Emulatorzugriff stattfindet. Ist dieses der Fall, wird das Signal "WDB" aktiv und verhindert über die logische Verknüpfung 10 mit Hilfe des entsprechenden Ausgangssignales "_CWDO" das Auslösen eines Interrupt oder Reset am Mikroprozessor 1. Das Signal "WDB" wird erst deaktiviert, wenn das Signal "_WDO" der Watchdog-Schaltung 2 nach Ende des Emulatorzugriffs 5 inaktiv geworden ist. Fig. 2 shows a schematic representation of the internal structure of the watchdog block circuit device 3rd The watchdog block circuit 3 is internally equipped with watchdog block logic 9 and a logic operation 10 . The logic 9 receives at least one emulator signal via an input and the input signal "_WDO" via a second input. The watchdog block logic 9 uses the emulator signals to decide whether an emulator access is taking place. If this is the case, the "WDB" signal becomes active and prevents the triggering of an interrupt or reset on the microprocessor 1 via the logic link 10 with the aid of the corresponding output signal "_CWDO". The "WDB" signal is only deactivated when the "_WDO" signal of the watchdog circuit 2 has become inactive after the emulator access 5 has ended.

Fig. 3 veranschaulicht diesen Ablauf in Form eines Zeitdiagramms. Zum Zeitpunkt t₁ wird der Mikroprozessor 1 durch einen gezielten externen Zugriff auf den Mikroprozessor 1 über das Emulatorinterface 5 angehalten, mit der Folge, daß das Signal "WDI" am Watchdog 2 für einen längeren Zeitraum nicht den Zustand ändert. Zu diesem Zeitpunkt t₁ ist das Watchdog-Ausgangssignal "_WDO" 1. Mit geringer Zeitverschiebung nimmt zum Zeitpunkt t₂ das Watchdog-Block-Signal "WDB" den Wert 1 an und wird somit aktiv. Nach Ablauf der Zeit, zu der der Watchdog 2 die Änderung des Eingangssignals "WDI" des Mikroprozessors 1 erwartet, dieses jedoch nicht eintritt, wird das Watchdog-Ausgangssignal "_WDO" zum Zeitpunkt t₃ gleich 0. Zum Zeitpunkt t₄, dem Ende des Zugriffes auf den Mikroprozessor 1 über das Emulatorinterface 5 wird das Watchdog-Eingangssignal "WDI", das die Mikroprozessoraktivität repräsentiert, wiederum regelmäßig seinen Zustand ändern, wodurch mit kurzer Zeitverzögerung zum Zeitpunkt t₅ das Watchdog-Ausgangssignal "_WDO" den Wert 1 annimmt, weil der Watchdog 2 vom Mikroprozessor 1 über die Leitung 6 wieder das Watchdog-Eingangssignal "WDI" empfängt. Mit nochmaliger kurzer Zeitverzögerung wird zum Zeitpunkt t₆ das Watchdog-Block-Signal "WDB" inaktiv. Wie aus dem Diagramm zu erkennen ist, bleibt das Signal "_CWDO" während der ganzen Zeit, auch während der Mikro prozessorinaktivität infolge des externen Zugriffes über das Emulatorinterface 5, aktiv und verhindert somit das Auslösen eines Reset oder Interrupt am Mikro prozessor 1. Fig. 3 illustrates this process in the form of a timing diagram. At time t ₁ , the microprocessor 1 is stopped by a targeted external access to the microprocessor 1 via the emulator interface 5 , with the result that the "WDI" signal on the watchdog 2 does not change the state for a longer period of time. At this point in time t ₁ , the watchdog output signal is "_WDO" 1. With a slight time shift, at point in time t ₂ the watchdog block signal "WDB" assumes the value 1 and thus becomes active. After the time at which the watchdog 2 expects the input signal "WDI" of the microprocessor 1 to change, but does not occur, the watchdog output signal "_WDO" becomes 0 at the time t _3. At the time t ₄ , the end of the When accessing the microprocessor 1 via the emulator interface 5 , the watchdog input signal "WDI", which represents the microprocessor activity, will again regularly change its state, as a result of which the watchdog output signal "_WDO" assumes the value 1 with a short time delay at time t ₅ , because the watchdog 2 again receives the watchdog input signal "WDI" from the microprocessor 1 via line 6 . With another short time delay, the watchdog block signal "WDB" becomes inactive at time t ₆ . As can be seen from the diagram, the signal "_CWDO" remains active for the entire time, even during the microprocessor inactivity as a result of the external access via the emulator interface 5 , and thus prevents the triggering of a reset or interrupt on the microprocessor 1 .

Würde jedoch die fehlende Mikroprozessoraktivität nicht auf einen Zugriff über das Emulatorinterface 5 zurückzuführen sein, sondern auf einen Soft- oder Hardware fehler des Mikroprozessors 1, würde entsprechend dem Schaltungsaufbau der Watchdog-Block-Schaltung 3 das Watchdog-Block-Ausgangssignal "_CDWO" aktiv, so daß ein Reset- oder Interruptimpuls zum Zurücksetzen bzw. Unterbrechen des Mikroprozessors 1 die Folge wäre.However, if the missing microprocessor activity were not due to an access via the emulator interface 5 , but to a software or hardware error of the microprocessor 1 , the watchdog block output signal "_CDWO" would be active in accordance with the circuit structure of the watchdog block circuit 3 , so that a reset or interrupt pulse for resetting or interrupting the microprocessor 1 would be the result.

Das Erkennen eines Zugriffs auf den Mikroprozessor 1 über das Emulatorinterface 5 ist abhängig von der Implementation des Emulatorinterfaces eines bestimmten Mikroprozessors und ist nicht Teil dieser Anmeldung. Entsprechende geeignete Komponenten der Watchdog-Block-Schaltung 3 sind dem Fachmann auf dem Gebiet geläufig. So ist zum Beispiel für einen digitalen Signalprozessor der DSP-Familie DSP56300" von Motorola® für das Erkennen eines Zugriffs auf den Prozessor über das Emulatorinterface die Auswertung des Signals "_DE" (Debug Enable) notwendig.The detection of access to the microprocessor 1 via the emulator interface 5 depends on the implementation of the emulator interface of a specific microprocessor and is not part of this application. Corresponding suitable components of the watchdog block circuit 3 are familiar to those skilled in the art. For example, for a digital signal processor of the DSP family DSP56300 "from Motorola® for the detection of access to the processor via the emulator interface, the evaluation of the signal" _DE "(Debug Enable) is necessary.

Fig. 4 zeigt ein State-Diagramm der Watchdog-Block-Schaltung 3. Wie zu erkennen ist, ist das Watchdog-Block-Signal "WDB" in seinem Ruhezustand "WDB" = 0, wenn sowohl das Watchdog-Ausgangssignal "_WDO" als auch das Emulatorinter facesignal 5a inaktiv ist. Wenn das Emulatorinterfacesignal 5a aktiv wird, also der Mikroprozessor 1 durch einen gezielten externen Zugriff über das Emulatorinter face 5 angehalten wird, geht die Watchdogschaltung in einen Haltezustand über, in dem "WDB" = 1 ist. In diesem Zustand verbleibt die Schaltung, solange der Prozessor inaktiv ist. Sobald der Prozessor wieder aktiv wird, wechselt die Schaltung in den Wartezustand, in dem "WDB" weiterhin aktiv (= 1) ist. Die Prozessoraktivität kann durch Inaktivität des Emulatorinterfaces oder durch zusätzliche Überwachung des Signals "WDI" ermittelt werden. Wird nun das Emulatorinterface wieder aktiv, kehrt die Schaltung in den Haltezustand zurück. Nur bei Inaktivität des Signals "_WDO" im Wartezustand kehrt die Schaltung in die Ruhelage zurück, in der "WDB" inaktiv (= 0) ist. Somit ist gewährleistet, daß in jedem Fall eines Zugriffes über das Emulatorinterface 5 auf den Mikroprozessor 1 das Sperrsignal "WDB" in einen Wartezustand "WDB" = 1 übergeht, und mit Eintreffen des "_WDO"-Signals vom Watchdog in den Haltezustand "WDB" = 1 übergeht, so daß in diesen beiden Zuständen die Sperrwirkung zum Auslösen des Reset- oder Interrupt-Signales bestehen bleibt. Nur wenn sowohl "_WDO" als auch das Emulatorinterfacesignal 5a inaktiv sind, nimmt "WDB" seinen Ruhezustand "WDB" = 0 an. Fig. 4 is a state diagram of the watchdog circuit 3 block. As can be seen, the watchdog block signal "WDB" is in its idle state "WDB" = 0 if both the watchdog output signal "_WDO" and the emulator interface facesignal 5 a is inactive. When the emulator interface signal 5 a becomes active, that is to say the microprocessor 1 is stopped by a targeted external access via the emulator interface 5 , the watchdog circuit goes into a hold state in which "WDB" = 1. The circuit remains in this state as long as the processor is inactive. As soon as the processor becomes active again, the circuit changes to the waiting state, in which "WDB" is still active (= 1). The processor activity can be determined by inactivity of the emulator interface or by additional monitoring of the "WDI" signal. If the emulator interface is now active again, the circuit returns to the hold state. Only when the "_WDO" signal is inactive in the waiting state does the circuit return to the idle state in which "WDB" is inactive (= 0). This ensures that in any case of access via the emulator interface 5 to the microprocessor 1, the blocking signal "WDB" changes to a waiting state "WDB" = 1, and when the "_WDO" signal from the watchdog arrives in the holding state "WDB" = 1 passes over, so that in these two states the blocking effect for triggering the reset or interrupt signal remains. Only if both "_WDO" and the emulator interface signal 5 a are inactive, "WDB" assumes its idle state "WDB" = 0.

Somit ist gewährleistet, daß der für einen Mikroprozessor 1 vorgesehene Watchdog 2 sowohl seine normale Überwachungsfunktion für den Mikroprozessor 1 als auch die Duldung eines gewollten externen Zugriffes auf den Mikroprozessor 1 ohne Auslösen der Reset- oder Interrupt-Funktion des Mikroprozessors 1 realisieren kann.This ensures that the watchdog 2 provided for a microprocessor 1 can implement both its normal monitoring function for the microprocessor 1 and the tolerance of a desired external access to the microprocessor 1 without triggering the reset or interrupt function of the microprocessor 1 .

Claims

1. A circuit arrangement for temporarily deactivating a monitoring circuit for a microprocessor, characterized in that the circuit arrangement (3) during a specific external Zugriffes (5) processor on the micro (1) by this external access (5) on the microprocessor ( 1 ) and its failure initiated output signal ("_WDO") of the monitoring circuit ( 2 ) blocked until the output signal ("_WDO") of the monitoring circuit ( 2 ) has become inactive after the end of the external access ( 5 ).

2. Circuit arrangement according to claim 1, characterized in that the targeted external access from a host computer ( 4 ) via an emulator connection ( 5 ) to the microprocessor ( 1 ).

3. Circuit arrangement according to claim 1 or 2, characterized in that the circuit arrangement ( 3 ) via an internal logic ( 9 ) receives and evaluates at least one emulator signal ( 5 a), and in the case of a targeted external access via the emulator connection ( 5 ) the microprocessor (1) a signal ( "WDB") is produced that has a corresponding output signal ( "_CWDO") of an internal logical link (10) at least as long as prevents the triggering of an interrupt or reset processor on the microphone (1), as the Targeted external access takes place and the output signal ("_WDO") of the monitoring circuit ( 2 ) is active.