[go: up one dir, main page]

DE19738118C2 - Montageverfahren für ein Halbleiterbauelement - Google Patents

Montageverfahren für ein Halbleiterbauelement

Info

Publication number
DE19738118C2
DE19738118C2 DE19738118A DE19738118A DE19738118C2 DE 19738118 C2 DE19738118 C2 DE 19738118C2 DE 19738118 A DE19738118 A DE 19738118A DE 19738118 A DE19738118 A DE 19738118A DE 19738118 C2 DE19738118 C2 DE 19738118C2
Authority
DE
Germany
Prior art keywords
alloy
semiconductor component
layer
electrode
assembly method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19738118A
Other languages
English (en)
Other versions
DE19738118A1 (de
Inventor
Kenichiro Suetsugu
Atsushi Yamaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of DE19738118A1 publication Critical patent/DE19738118A1/de
Application granted granted Critical
Publication of DE19738118C2 publication Critical patent/DE19738118C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1155—Selective modification
    • H01L2224/11552—Selective modification using a laser or a focussed ion beam [FIB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Laser Beam Processing (AREA)
  • Wire Bonding (AREA)
  • Physical Vapour Deposition (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Die Erfindung betrifft ein Montageverfahren für ein Halbleiterbauelement mit einer Zuleitungselektrode, die aus einer Legierung aus zwei oder mehr Arten von Metallen besteht, die auf einem Elektrodenanschlußfeldabschnitt eines Halbleiterbauelements durch ein Laserablationsverfahren gebildet ist, wobei die Zuleitungselektrode zum elektrischen Verbinden der Zuleitungselektrode mit einem Anschlußelektrodenabschnitt auf einer Schaltkarte rückflußgelötet wird. Das Halbleiterbauelement und der Anschlußelektrodenabschnitt werden in Kunstharz durch das Laserablationsverfahren eingekapselt.

Description

Die vorliegende Erfindung betrifft ein Montageverfahren für ein Halbleiterbauelement der im Oberbegriff des Anspruchs 1 genannten Art.
Gemäß einem herkömmlichen Verfahren zum Verbinden eines Halbleiterbauelements mit einem Anschlußelektrodenabschnitt auf einer Schaltkarte zur Montage des Halbleiterbauelements, wie in Fig. 5 in der Querschnittsansicht eines Hauptabschnitts gezeigt, werden zunächst Zuleitungselektroden 7 aus einer Le­ gierung, wie etwa Lötmittel, auf Elektrodenanschlußfeldab­ schnitten 6A des Halbleiterbauelements 6 vorgesehen. Die Zu­ leitungselektroden 7 werden elektrisch mit den Elektrodenab­ schnitten 8 auf der Schaltkarte 9 durch einen leitfähigen Klebstoff verbunden, der einen leitfähigen Füllstoff enthält, der aus einer Legierung aus zwei oder mehr Arten von Metallen besteht.
Um den Bedürfnissen für eine Miniaturisierung des Halblei­ terbauelements 6 zu entsprechen, ist es erforderlich, die Zu­ leitungselektroden 7 größenmäßig zu verkleinern. Gemäß dem herkömmlichen Montageverfahren für das Halbleiterbauelement 6 beträgt jedoch die untere Grenze für den Durchmesser der Zu­ leitungselektrode 7 ungefähr 80 µm, und es ist schwierig, den Durchmesser weiter zu verringern.
Wenn der leitfähige Klebstoff, der den leitfähigen Füll­ stoff enthält, der aus einer Legierung aus zwei oder mehr Ar­ ten von Metallen besteht, zum elektrischen Verbinden der Zu­ leitungselektroden 7 mit den Anschlußelektrodenabschnitten 8 auf der Schaltkarte 9 verwendet wird, erfordert es zwei oder mehr Stunden, um den Klebstoff abbinden zu lassen, wodurch dieses Verfahren bezüglich der Verarbeitungsgeschwindigkeit nachteilig ist.
Bei einem weiteren Verfahren werden die Zuleitungs­ elektroden 7 an die Anschlußelektrodenabschnitte 8 der Schalt­ karte 9 durch den Rückflußlötprozeß gelötet. Dieser Prozeß kann rasch ausgeführt werden. Die Schaltkarte 9 mit dem Halb­ leiterbauelement 6 wird durch ein Epoxid-Abdichtmittel im nächsten Schritt eingekapselt bzw. verkapselt und ein Kunst­ harz-eingekapselter Abschnitt 10 wird gebildet. Dieser Prozeß erfordert jedoch zwei bis vier Stunden zum Abbinden des Epo­ xid-Dichtmittels. Da eine derart lange Zeit erforderlich ist, tritt auf der Produktionsstrecke eine große Differenz der Zy­ kluszeit auf, weshalb dieses Verfahren nicht mit dem Montage­ verfahren gemäß der Oberflächenmontagetechnik (SMT bzw. surfa­ ce mount technology) zur Übereinstimmung gebracht werden kann.
Ein Montageverfahren für ein Halbleiterelement der ein­ gangs genannten Art ist aus der DE 27 36 090 A1 bekannt.
Aus der DE 40 34 834 A1 ist bekannt, ein Laserablations­ verfahren zum Aufbringen eines Kunstharzes zur Verkapselung bei einem Montageverfahren für ein Halbleiterbauelement zu verwenden.
Die Aufgabe der vorliegenden Erfindung besteht darin, ein Montageverfahren für ein Halbleiterbauelement der eingangs genannten Art zu schaffen, das bei vereinfachter Verfahrens­ führung eine einfache und schnelle Montage eines Halbleiter­ bauelements gewährleistet.
Gelöst wird diese Aufgabe durch die kennzeichnenden Merk­ male des Anspruchs 1. Vorteilhafte Weiterbildungen der Erfin­ dung sind in den Unteransprüchen angegeben.
Die Zuleitungselektrode besteht aus einer Legierung mit einer von Gruppen von zwei Arten von Metallen, wie Sn und In, Sn und Bi und Sn und Ag, als Basismaterial. Als das Kunstharz zur Einkapselung sind Polyethylen, Polypropylen, Polyamid oder Polycarbonat und dergleichen verwendbar. Der Rückflußlötprozeß wird in Luft oder in einem inerten Gas, wie etwa Stickstoff, oder in einem reduzierenden Gas, wie etwa Wasserstoff, durch­ geführt.
Durch das vorstehend angeführte Laserablationsverfahren wird gemäß der vorliegenden Erfindung eine Zuleitungselektrode aus einer Legierung aus zwei oder mehr Arten von Metallen auf einem Elektrodenanschlußfeldabschnitt eines Halbleiterbauele­ ments gebildet, und das Halbleiterbauelement und eine Schalt­ karte, auf welcher die Zuleitungselektrode elektrisch mit ei­ nem Anschlußelektrodenabschnitt der Schaltkarte verbunden ist, sind in Kunstharz eingekapselt.
Nachfolgend wird die Erfindung anhand der Zeichnung bei­ spielhaft näher erläutert; es zeigen:
Fig. 1 eine Seitenansicht einer Vorrichtung zur Bildung einer Zuleitungselektrode durch das Laserablations­ verfahren gemäß einer Ausführungsform der vorliegenden Erfin­ dung,
Fig. 2 eine Seitenquerschnittsansicht eines Zu­ stands, bei welchem die Zuleitungselektroden, die durch das Laserablationsverfahren gebildet sind, mit Anschlußelektro­ denabschnitten auf der Schaltkarte verbunden sind,
Fig. 3 eine Seitenansicht einer Vorrichtung zur Durchführung der Kunstharzeinkapselung durch das Laserablati­ onsverfahren gemäß der Ausführungsform der vorliegenden Er­ findung,
Fig. 4 eine Seitenquerschnittsansicht eines Halb­ leiterbauelements und einer Schaltkarte, die in den Kunstharz durch das Laserablationsverfahren eingekapselt sind, und
Fig. 5 eine Seitenquerschnittsansicht des Halblei­ terbauelements und der Schaltkarte, die durch Zuleitungs­ elektroden verbunden sind, die gemäß dem herkömmlichen Ver­ fahren gebildet sind, und die in Kunstharz durch das her­ kömmliche Verfahren eingekapselt sind.
Fig. 5 zum Stand der Technik ist bereits einleitend erläutert worden. Nunmehr erfolgt eine Erläuterung des Monta­ geverfahrens für ein Halbleiterbauelement gemäß einer Aus­ führungsform der vorliegenden Erfindung in bezug auf Fig. 1 bis 4.
Fig. 1 zeigt eine Seitenansicht einer Vorrichtung zur Durchführung eines Schritts zur Bildung einer Zulei­ tungselektrode 3 für das Halbleiterbauelement gemäß der Aus­ führungsform der vorliegenden Erfindung. Wie in Fig. 1 ge­ zeigt, wird eine Materialbahn bzw. ein Flachmaterial 17, in welchem eine Schicht 16 aus einer Legierung aus zwei oder mehr Arten von Metallen auf einer Oberfläche eines licht­ durchlässigen Substrats 17A, wie etwa einer Glasplatte oder Teflon(Marke)(Polytetrafluorethylen)-Dünnschicht vorgesehen ist, in Gegenüberlage zu einem Elektrodenanschlußfeldab­ schnitt 2 eines Halbleiterbauelements 1 angeordnet. Die Ma­ terialbahn 17 ist so angeordnet, daß die Oberfläche der Le­ gierungsschicht 16 in Gegenüberlage zu dem Elektrodenan­ schlußfeldabschnitt 2 angeordnet ist. Die Legierungsschicht 16 ist vorausgehend durch Verdampfen oder Plattieren gebildet worden und hat eine Dicke von beispielsweise 10 bis 30 µm. Der Abstand zwischen der Legierungsschicht 16 und dem Elek­ trodenanschlußfeldabschnitt 2 beträgt 15 bis 40 µm.
Eine Laseremissionsvorrichtung 18 zum Durchführen der Laserablation besteht beispielsweise aus einem Exzimer­ lasergerät und hat eine Ausgangsleistung von ungefähr 0,15 W. Die Laseremissionsvorrichtung 18 ist unter einem vorbestimm­ ten Abstand entfernt von der Materialbahn 17 angeordnet und bestrahlt das Substrat 17A der Materialbahn 17, die ohne die Legierungsschicht 16 vorliegt, mit einem Laserstrahl 18A ei­ ner Fleckgröße von 10 bis 50 µm in der Atmosphäre. Die Be­ strahlungszeit beträgt beispielsweise 0,1 Sekunden. Durch die Bestrahlung mit dem Laserstrahl 18A wird die Legierungs­ schicht 16 abgeschmolzen und haftet an dem Elektrodenan­ schlußfeldabschnitt 2 derart, daß die Zuleitungselektrode 3, die durch die strichlierte Linie gezeigt ist, gebildet wird.
Fig. 2 zeigt eine Querschnittsansicht eines Zu­ stands, bei welchem Zuleitungselektroden 3, die durch das vorstehend genannte Laserablationsverfahren gebildet sind, mit Anschlußelektrodenabschnitten 4 der Schaltkarte 5 durch einen Schritt verbunden werden, der nachfolgend erläutert ist.
Als die vorstehend angeführte Legierung sind solche Legierungen, die zwei Arten von Metallen enthalten, wün­ schenswert. Bei der Ausführungsform werden die folgenden Le­ gierungen verwendet: Legierungen aus Sn und In (48 Gew.-% Sn, 52 Gew.-% In), eine Legierung aus Sn und Bi (42 Gew.-.% Sn, 58 Gew.-% Bi) und eine Legierung aus Sn und Ag (96,5 Gew.-% Sn, 3,5 Gew.-% Ag). Außerdem sind Legierungen, die drei oder mehr Arten von Metallen enthalten, verwendbar. Bei der Ausfüh­ rungsform enthalten bevorzugte Beispiele der Legierung eine Sn-Ag-Bi-Legierung (90,5 Gew.-% Sn, 3,5 Gew.-% Ag, 6 Gew.-% Bi) und eine Sn-Ag-Bi-In-Cu-Legierung (85,5 Gew.-% Sn, 3 Gew.-% Ag, 10,0 Gew.-% Bi, 1,0 Gew.-% In, 0,5 Gew.-% Cu). Diese Legierungen werden durch Verdampfen oder Plattieren auf einer Oberfläche der Glasplatte oder der Teflonbahn mit einer Dicke von 10 bis 30 µm gebildet, wodurch die Materialbahn 17 erzeugt ist.
Dadurch, daß eine Legierung verwendet wird, die zwei oder mehr Arten von Metallen als das Material für die Zuleitungselektrode enthält, wird der Schmelzpunkt abgesenkt bzw. erniedrigt. Außerdem nimmt die Festigkeit der Zulei­ tungselektrode zu und die Lötmittelbenetzungsfähigkeit wird gesteigert. Infolge davon wird die Zuverlässigkeit der Ver­ bindung zwischen dem Halbleiterbauelement 1 und der Schalt­ karte 5 verbessert. Merkmale der vorstehend angeführten Le­ gierungen sind in der Tabelle 1 gezeigt.
TABELLE 1
Zusammensetzungen der Sn-Ag-Bi-Legierung und der Sn-Ag-Bi-In-Cu-Legierung sind nicht auf die vorstehend ange­ führten Werte beschränkt. Legierungen, die für die vorlie­ gende Ausführungsform geeignet sind, sind die folgenden: eine Sn-Ag-Bi-Legierung (83 bis 92 Gew.-% Sn, 2,5 bis 4,0 Gew.-% Ag, 5 bis 18 Gew.-% Bi) und eine Sn-Ag-Bi-In-Cu-Legierung (80 bis 92 Gew.-% Sn, 2,5 bis 4,0 Gew.-% Ag, 5 bis 18 Gew.-% Bi, 0,1 bis 1,5 Gew.-% In, 0,1 bis 0,7 Gew.-% Cu).
Nachdem Flußmittel auf die Zuleitungselektroden 3 aufgebracht wurde, werden die Zuleitungselektroden 3 in Kon­ takt mit den Anschlußelektrodenabschnitten 4 auf der Schalt­ karte 5 gebracht und in der Atmosphäre, in Stickstoff oder in reduzierendem Gas rückflußgelötet. Wie in Fig. 2 gezeigt, ist . dadurch das Halbleiterbauelement 1 elektrisch mit der Schalt­ karte 5 verbunden.
Daraufhin werden das Halbleiterbauelement 1 und die Anschlußelektrodenabschnitte 4 in Kunstharz, wie etwa Poly­ ethylen, Polypropylen, Polyamid oder Polycarbonat und der­ gleichen, durch das Laserablationsverfahren eingekapselt.
Fig. 3 zeigt eine Seitenansicht einer Vorrichtung zur Durchführung eines Schritts der Kunstharzeinkapselung durch das Laserablationsverfahren. In Fig. 3 ist eine Kunst­ harzdünnschicht 20, bestehend aus zumindest einer Art der vorstehend genannten Kunstharze, wie etwa Polyethylen und dergleichen, unter einem Abstand von 0,5 bis 1,0 mm von einer Oberfläche des Halbleiterbauelements 1 beabstandet, das auf der Schaltkarte 5 angebracht ist, um in Gegenüberlage zu der Oberfläche sich zu befinden. Die Kunstharzdünnschicht 20 ist eine Dünnschichteinheit aus einem Kunstharz, wie etwa Poly­ ethylen und dergleichen, mit einer Dicke von 0,2 bis 1 mm. Darüber hinaus kann die Kunstharzdünnschicht 20 eine in Fig. 3 gezeigte Struktur derart haben, daß ein Kunstharz 23, wie etwa Polyethylen und dergleichen, mit einer Dicke von 0,5 bis 1 mm auf einem Substrat 20A aus Glas oder Teflon und der­ gleichen mit einer Dicke von 0,05 bis 0,2 mm vorgesehen ist, das eine Lichtdurchlässigkeitsfähigkeit und Wärmebeständig­ keit aufweist.
Die Oberfläche der Kunstharzdünnschicht 20 in Ge­ genüberlage zu der Oberfläche in Gegenüberlage zu dem Halb­ leiterbauelement 1 wird mit einem Laserstrahl 22 von einer Laseremissionsvorrichtung 21 in der Atmosphäre bestrahlt. Infolge davon wird derjenige Abschnitt der Kunstharzdünn­ schicht 20, der mit dem Laserstrahl 22 bestrahlt ist, abge­ schmolzen und haftet an den Oberflächen des Halbleiterbauele­ ments 1 und der Schaltkarte 5 durch die Laserablation. Für die Laseremissionsvorrichtung 21 eignen sich beispielsweise ein YAG-Lasergerät und ein Argon-Lasergerät. Die Ausgangs­ leistung des Laserstrahls beträgt 10 bis 20 W. Die Fleckgröße des Laserstrahls beträgt 0,5 bis 1 mm. Die Bestrahlungszeit beträgt 0,1 bis 1 Sekunde. Wenn die Fleckgröße des Laser­ strahls 22 kleiner ist als die Größe der Oberfläche des Halb­ leiterbauelements 1, wird die Oberfläche der Kunstharzdünn­ schicht 20 durch den Laserstrahl 22 derart abgetastet, daß eine gewünschte Fläche der Schaltkarte 5 Kunstharz-eingekap­ selt wird. Die Schaltkarte 5 kann auf der Ebene senkrecht zu dem Laserstrahl 22 bewegt werden, anstelle eines Abtastens durch den Laserstrahl 22.
Da gemäß der vorliegenden Erfindung die Zuleitungs­ elektrode 3 durch das Laserablationsverfahren gebildet ist, hängt der Durchmesser der Zuführungselektrode 3 von der Fleckgröße des Laserstrahls ab. Durch Verringern der Fleck­ größe des Laserstrahls wird eine Zuleitungselektrode 3 ge­ bildet, die einen entsprechend kleinen Durchmesser aufweist. Bei dieser Ausführungsform wurde eine Zuleitungselektrode mit einem Durchmesser von 10 µm oder kleiner gebildet. Da der Durchmesser der Zuleitungselektrode 3 verringert werden kann, kann ein Zuleitungsbereich bzw. ein erhöhter Bereich gebildet werden, in welchem mehrere Zuleitungselektroden bzw. erhöhte Elektroden gleichmäßig beabstandet in einem vorbestimmten Bereich bzw. einer Fläche des Halbleiterbauelements vorliegen. Da die Kunstharzeinkapselung durch Abschmelzen des Kunstharzes durch das Laserablationsverfahren durchgeführt wird, beträgt die Zeit, die für die Kunstharzeinkapselung von einem (einzigen) Halbleiterbauelement erforderlich ist, unge­ fähr 1 Minute. Im Vergleich zu den herkömmlicherweise erfor­ derlichen zwei bis vier Stunden ist diese Zeit deutlich ver­ ringert.

Claims (5)

1. Montageverfahren für ein Halbleiterbauelement, aufweisend die Schritte:
Anordnen eines Substrats (17A) mit einer Lichtdurchlässigkeitseigenschaft und einer Metall enthaltenden schmelzbaren Schicht (16) auf einer Oberfläche derart, daß die schmelzbare Schicht (16) sich in Gegenüberlage zu dem Elektrodenanschlußfeldabschnitt (2) des Halbleiterbauelements (1) befindet,
Bestrahlen eines Bereichs des Substrats (17A) in Gegenüberlage zu dem Elektrodenanschlußfeldabschnitt (2) mit einem Laserstrahl (18A) ausgehend von der anderen Oberfläche des Substrats (17A), wodurch eine Zuführungselektrode (3) aus Metallmaterialien aus der schmelzbaren Schicht (16) durch Abschmelzen auf den Elektrodenanschlußfeldabschnitt (2) gebildet wird, gekennzeichnet durch
Löten der Zuführungselektrode (3) an einen Anschlußelektrodenabschnitt (4) einer Schaltkarte (5), Anordnen einer Kunstharzdünnschicht (20) derart, daß eine Oberfläche von ihr sich in Gegenüberlage zu einer Oberfläche der Schaltkarte (5) befindet, wo das Halbleiterbauelement (1) angelötet ist, und
Schweißen der Kunstharzdünnschicht (20) auf Oberflächen der Schaltkarte (5) und des Halbleiterbauelements (1) durch Emittieren eines Laserstrahls (22) ausgehend von der anderen Oberfläche der Kunstharzdünnschicht (20), wobei die Metall enthaltende schmelzbare Schicht (16) eine Legierungsschicht ist.
2. Montageverfahren für ein Halbleiterbauelement nach Anspruch 1, wobei die Legierungsschicht (16) aus einer Sn-Ag-Bi-Legierung (83 bis 92 Gew.-% Sn, 2,5 bis 4,0 Gew.-% Ag, 5 bis 18 Gew.-% Bi) oder eine Sn-Ag-Bi-In-Cu-Legierung (80 bis 92 Gew.-% Sn, 2,5 bis 4,0 Gew.-% Ag, 5 bis 18 Gew.-% Bi, 0,1 bis 1,5 Gew.-% In, 0,1 bis 0,7 Gew.-% Cu) besteht.
3. Montageverfahren für ein Halbleiterbauelement nach Anspruch 1 oder 2, wobei die Kunstharzdünnschicht (20) aus Polyethylen, Polypropylen, Polyamid oder Polycarbonat besteht.
4. Montageverfahren für ein Halbleiterbauelement nach Anspruch 1, 2 oder 3, wobei das Löten als Rückflußlöten in der Atmosphäre, in einem inerten Gas, wie etwa Stickstoff, oder in einem reduzierenden Gas, wie etwa Wasserstoff, durchgeführt wird.
5. Montageverfahren für ein Halbleiterbauelement nach Anspruch 1, wobei die Legierungsschicht (16) aus einer Legierung besteht, die ausgewählt ist aus einer Legierung aus Sn und In (48 Gew.-% Sn; 52 Gew.-% In), einer Legierung aus Sn und Bi (42 Gew.-% Sn; 48 Gew.-% Bi) und einer Legierung aus Sn und Ag (96,5 Gew.-% Sn; 3,5 Gew.-% Ag).
DE19738118A 1996-09-02 1997-09-01 Montageverfahren für ein Halbleiterbauelement Expired - Fee Related DE19738118C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23203596A JP3369410B2 (ja) 1996-09-02 1996-09-02 半導体装置の実装方法

Publications (2)

Publication Number Publication Date
DE19738118A1 DE19738118A1 (de) 1998-03-12
DE19738118C2 true DE19738118C2 (de) 2001-02-15

Family

ID=16932953

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19738118A Expired - Fee Related DE19738118C2 (de) 1996-09-02 1997-09-01 Montageverfahren für ein Halbleiterbauelement

Country Status (3)

Country Link
US (1) US6074894A (de)
JP (1) JP3369410B2 (de)
DE (1) DE19738118C2 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3220635B2 (ja) * 1996-02-09 2001-10-22 松下電器産業株式会社 はんだ合金及びクリームはんだ
US6382030B1 (en) * 1998-03-12 2002-05-07 Yamatake Corporation Sensor and method of producing the same
SG84519A1 (en) * 1998-12-07 2001-11-20 Advanced Systems Automation Method and apparatus for removal of mold flash
DE19913367C1 (de) * 1999-03-24 2000-12-14 Siemens Ag Verfahren zur Herstellung einer elektrischen Schaltung
WO2003002000A1 (en) * 2001-06-28 2003-01-09 Koninklijke Philips Electronics N.V. Medical x-ray device and power module therefor
KR100452818B1 (ko) * 2002-03-18 2004-10-15 삼성전기주식회사 칩 패키지 및 그 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2736090A1 (de) * 1976-08-11 1978-02-23 Sharp Kk Aufbau einer elektrischen schaltung
DE4034834A1 (de) * 1990-11-02 1992-05-07 Abb Patent Gmbh Verfahren zur halterung metallischer schichten auf substraten

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4400870A (en) * 1980-10-06 1983-08-30 Texas Instruments Incorporated Method of hermetically encapsulating a semiconductor device by laser irradiation
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
JPH07201864A (ja) * 1993-12-28 1995-08-04 Fujitsu Ltd 突起電極形成方法
US5393697A (en) * 1994-05-06 1995-02-28 Industrial Technology Research Institute Composite bump structure and methods of fabrication
CA2135508C (en) * 1994-11-09 1998-11-03 Robert J. Lyn Method for forming solder balls on a semiconductor substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2736090A1 (de) * 1976-08-11 1978-02-23 Sharp Kk Aufbau einer elektrischen schaltung
DE4034834A1 (de) * 1990-11-02 1992-05-07 Abb Patent Gmbh Verfahren zur halterung metallischer schichten auf substraten

Also Published As

Publication number Publication date
JPH1074804A (ja) 1998-03-17
US6074894A (en) 2000-06-13
DE19738118A1 (de) 1998-03-12
JP3369410B2 (ja) 2003-01-20

Similar Documents

Publication Publication Date Title
DE102012215055B4 (de) Verfahren zur Herstellung einer Leistungshalbleiteranordnung
DE3788455T2 (de) Bandstruktur für automatische Bandmontage, Mehrschichtpackung und universelle Chipverbindung.
DE102009014582B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE10208635B4 (de) Diffusionslotstelle, Verbund aus zwei über eine Diffusionslotstelle verbundenen Teilen und Verfahren zur Herstellung der Diffusionslotstelle
DE10036900C2 (de) Verfahren zur Kontaktierung einer flexiblen Leiterplatte mit einem Kontaktpartner und Anordnung aus flexibler Leiterplatte und Kontaktpartner
DE19544980A1 (de) Lichtemittierendes Bauelement und Herstellverfahren für dieses
DE2064289A1 (de) Verfahren zur Befestigung von Leitungsdrähten an Metallelektroden
DE2710835A1 (de) Vorrichtung zum anloeten oder anschweissen von anschlussdraehten an anschlusskontakten in halbleitervorrichtungen
EP0301533A2 (de) Elektrische Sicherung und Verfahren zu ihrer Herstellung
DE69312196T2 (de) Verfahren zur Vorbereitung der Montage eines Chips auf einem Substrat
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung
DE60114338T2 (de) Herstellungsverfahren für optisches Halbleitermodul
EP3817881A1 (de) Verfahren zur herstellung einer hochtemperaturfesten bleifreien lotverbindung und hochtemperaturfeste bleifreie lotverbindung
EP1186370A2 (de) Verfahren und Vorrichtung zur Erzeugung einer Laserschweissverbindung
DE19738118C2 (de) Montageverfahren für ein Halbleiterbauelement
DE10064629B4 (de) Verfahren zum Verbinden von Leiterplatten
DE102021203077A1 (de) Elektronisches Bauelement sowie Verfahren und Gerät zur Herstellung eines elektronischen Bauelements
DE4022664A1 (de) Bondwerkzeug und vorrichtung zum befestigen und kontaktieren eines elektrischen leiters auf bzw. mit einer kontaktflaeche
EP2067390B1 (de) Verfahren zur herstellung einer anordnung optoelektronischer bauelemente und anordnung optoelektronischer bauelemente
WO2024079183A1 (de) Verfahren zum herstellen eines bauelements und bauelement
DE2528000A1 (de) Verfahren zur herstellung einer loetflaeche relativ grosser abmessungen
DE3523808C3 (de) Verfahren zum Löten von Teilen einer elektronischen Anordnung aus unterschiedlichen Werkstoffen und dessen Verwendung
WO1995027307A1 (de) Verfahren und vorrichtung zur herstellung von lothöckern
DE1665253C3 (de) Verfahren zum Verbinden mindestens eines Anschlußdrahtes mit einer Mikroschaltung
DE102019129971A1 (de) Verfahren zum Auflöten eines Bauelements auf eine Leiterplatte, Elektronikeinheit und Feldgerät der Automatisierungstechnik

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: JUNG, SCHIRDEWAHN, GRUENBERG, SCHNEIDER PATENTANWAELTE

8328 Change in the person/name/address of the agent

Representative=s name: ADVOTEC. PATENT- UND RECHTSANWAELTE, 80538 MUENCHE

8327 Change in the person/name/address of the patent owner

Owner name: PANASONIC CORP., KADOMA, OSAKA, JP

8339 Ceased/non-payment of the annual fee