[go: up one dir, main page]

DE19721448A1 - Semiconductor module, e.g. MMIC gallium arsenide integrated circuit - Google Patents

Semiconductor module, e.g. MMIC gallium arsenide integrated circuit

Info

Publication number
DE19721448A1
DE19721448A1 DE19721448A DE19721448A DE19721448A1 DE 19721448 A1 DE19721448 A1 DE 19721448A1 DE 19721448 A DE19721448 A DE 19721448A DE 19721448 A DE19721448 A DE 19721448A DE 19721448 A1 DE19721448 A1 DE 19721448A1
Authority
DE
Germany
Prior art keywords
circuits
mmic
control circuit
negative voltage
generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19721448A
Other languages
German (de)
Inventor
Yoshinobu Sasaki
Kousei Maemura
Kazuya Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19721448A1 publication Critical patent/DE19721448A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Transceivers (AREA)

Abstract

The module includes a semiconductor substrate (10) which carries several circuits (1-5) in preset spacing. An earthed metal film (6a,b) is located on a partial region of the substrate between the circuits, which have different signal levels. At least one circuit has a signal level considerably different from the other circuit levels. The earthed metal film on the substrate region is located between the circuits with considerably different signal level and the circuits.

Description

Die vorliegende Erfindung betrifft eine Halbleitervor­ richtung, wie z. B. einen GaAs-IC bzw. eine integrierte Schaltung basierend auf GaAs, die in einem mobilen Kommuni­ kationssystem verwendet wird.The present invention relates to a semiconductor device direction, such as B. a GaAs IC or an integrated Circuit based on GaAs in a mobile communication cation system is used.

Fig. 5 ist eine Draufsicht, die schematisch eine her­ kömmliche monolithisch integrierte Mikrowellenschaltung 50 (nachstehend als MMIC bezeichnet) unter der Verwendung eines GaAs-Substrats veranschaulicht. In Fig. 5 bezeichnet das Bezugszeichen 1 einen Verstärker mit niedrigem Rauschpegel (nachstehend als LNA bezeichnet), der bei einem Ausgangspegel von -30 bis -60 dBm arbeitet. Bezugszeichen 2 bezeichnet eine Steuerschaltung, die bei einer Referenz­ spannung von 0/3 V arbeitet und eine interne logische Amplitude von ungefähr 0/0,6 V besitzt. Bezugszeichen 3 be­ zeichnet einen Schalter (nachstehend als SW bezeichnet), Bezugszeichen 4 bezeichnet eine Einrichtung zur Erzeugung einer negativen Spannung, die bei einem Eingangssignalpegel von -10 dBm arbeitet, und Bezugszeichen 5 bezeichnet einen Hochleistungsverstärker (nachstehend als HPA bezeichnet), der bei einem Ausgangssignalpegel von 20 bis 22 dBm arbei­ tet und eine Spannungsamplitude von 0/6 V besitzt. Bezugs­ zeichen 10 bezeichnet ein GaAs-Substrat. Fig. 5 is a plan view schematically 50 (hereinafter referred to as MMIC) using a GaAs substrate illustrating a forth tional monolithic microwave integrated circuit. In Fig. 5, reference numeral 1 denotes a low noise amplifier (hereinafter referred to as LNA) which operates at an output level of -30 to -60 dBm. Reference numeral 2 designates a control circuit which operates at a reference voltage of 0/3 V and has an internal logic amplitude of approximately 0 / 0.6 V. Numeral 3 denotes a switch (hereinafter referred to as SW), numeral 4 denotes a negative voltage generating device which operates at an input signal level of -10 dBm, and numeral 5 denotes a high-power amplifier (hereinafter referred to as HPA) which operates at a Output signal level of 20 to 22 dBm works and has a voltage amplitude of 0/6 V. Reference numeral 10 denotes a GaAs substrate.

Fig. 6 stellt ein Blockschaltbild zur Erläuterung des Signalflusses im herkömmlichen MMIC 50 dar. In Fig. 6 be­ zeichnen die selben Bezugszeichen wie diejenigen in Fig. 5 die gleichen oder entsprechende Teile. Bezugszeichen 7 be­ zeichnet eine Antenne, Bezugszeichen 8 bezeichnet einen IC bzw. eine integrierte Schaltung zur Signalverarbeitung, und P1 bis P9 bezeichnen Eingangsanschlüsse und Ausgangsan­ schlüsse. Fig. 6 shows a block diagram for explaining the signal flow in the conventional MMIC 50. In Fig. 6, the same reference numerals as those in Fig. 5 denote the same or corresponding parts. Reference numeral 7 denotes an antenna, reference numeral 8 denotes an IC or an integrated circuit for signal processing, and P1 to P9 denote input terminals and output terminals.

Der MMIC 50 wird in einer Einheit zur Übertragung und zum Empfang von Signalen in einem mobilen Kommunikations­ system verwendet. Im MMIC 50 sind der HPA 5, der LNA 1, der SW 3, die Steuerschaltung 2 und die Einrichtung 4 zur Erzeugung einer negativen Spannung auf dem GaAs-Substrat 10 in vorbestimmten Abständen angeordnet. Der MMIC 50 ist auf einem Trägersubstrat oder einer Baugruppe (nicht abgebil­ det) angeordnet und mit der Antenne 7 und der integrierten Schaltung 8 zur Signalverarbeitung verbunden, die sich außerhalb des MMIC 50 befinden.The MMIC 50 is used in a unit for transmitting and receiving signals in a mobile communication system. In the MMIC 50 , the HPA 5 , the LNA 1 , the SW 3 , the control circuit 2 and the device 4 for generating a negative voltage are arranged on the GaAs substrate 10 at predetermined intervals. The MMIC 50 is arranged on a carrier substrate or an assembly (not shown) and is connected to the antenna 7 and the integrated circuit 8 for signal processing, which are located outside the MMIC 50 .

Die Funktionsweise des MMIC 50 wird mit Hilfe von Fig. 6 beschrieben.The mode of operation of the MMIC 50 is described with the aid of FIG. 6.

Während des Empfangs wird eine von Antenne 7 empfangene Welle in den MMIC 50 eingegeben, und der SW 3 wählt das Empfangssystem, wodurch die Eingangswelle durch den LNA 1 verstärkt und in die integrierte Schaltung 8 zur Signalver­ arbeitung ausgegeben wird, die sich außerhalb des MMIC be­ findet. Genauer gesagt, ein Signal von ungefähr -40 dBm, das von der Antenne 7 empfangen wird, die sich außerhalb des MMIC 50 befindet, wird in den MMIC 50 von dem Anschluß P1 aus eingegeben, und der SW 3 verbindet den Anschluß P1 mit dem Anschluß P9, wodurch das Signal vom SW 3 über den Anschluß P9 ausgegeben wird. Danach wird das Signal von dem Anschluß P8 aus in den LNA 1 eingegeben und auf -30 dBm verstärkt. Das verstärkte Signal wird von dem Anschluß P7 ausgegeben und in die äußere integrierte Schaltung 8 zur Signalverarbeitung als RF- bzw. Radiofrequenz-Eingangs­ signal eingegeben.During reception, a wave received by antenna 7 is input to MMIC 50 , and SW 3 selects the receiving system, whereby the input wave is amplified by LNA 1 and output to signal processing integrated circuit 8 which is outside the MMIC finds. More specifically, a signal of approximately -40 dBm received by the antenna 7 which is outside the MMIC 50 is input to the MMIC 50 from the port P1, and the SW 3 connects the port P1 to the port P9, whereby the signal from the SW 3 is output via the connection P9. Thereafter, the signal is input from the port P8 into the LNA 1 and amplified to -30 dBm. The amplified signal is output from the terminal P7 and input into the outer integrated circuit 8 for signal processing as an RF or radio frequency input signal.

Während der Übertragung wählt der SW 3 das Übertra­ gungssystem, und ein Signal, das von der integrierten Schaltung 8 zur Signalverarbeitung ausgegeben wird, wird durch den HPA 5 verstärkt und von der Antenne 7 in den Raum abgestrahlt. Genauer gesagt, ein RF- bzw. Radiofrequenz-Aus­ gangssignal von ungefähr 0 dBm, das von der integrierten Schaltung 8 zur Signalverarbeitung ausgegeben wird, wird in den MMIC 50 von dem Anschluß P4 aus eingegeben, durch den HPA 5 auf ungefähr 20 dBm verstärkt, vom HPA 5 über den An­ schluß P3 ausgegeben, und in den SW 3 von dem Anschluß P2 aus eingegeben. Schließlich wird das Signal von ungefähr 20 dBm vom SW 3 über den Anschluß P1 ausgegeben und von der Antenne 7 in den Raum abgestrahlt.During the transmission, the SW 3 selects the transmission system, and a signal that is output by the integrated circuit 8 for signal processing is amplified by the HPA 5 and radiated into the room by the antenna 7 . More specifically, an RF or radio frequency output of about 0 dBm output from the signal processing integrated circuit 8 is input to the MMIC 50 from the port P4, which is amplified to about 20 dBm by the HPA 5 , output from the HPA 5 via the connection P3, and entered into the SW 3 from the connection P2. Finally, the signal of approximately 20 dBm is output from the SW 3 via the connection P1 and radiated into the room by the antenna 7 .

Während des Betriebs der Steuerschaltung, führt die Steuerschaltung 2 die Einstellung der Vorspannungen, die an dem HPA 5, dem LNA 1 und dem SW 3 angelegt sind, durch, während sie das Timing bzw. die Zeitsteuerung von Empfang und Übertragung steuert, und ändert die Verbindung im SW 3, um die Schaltung zwischen Empfang und Übertragung umzu­ schalten. Eine Stromversorgungsspannung für die Vorrichtung einschließlich des MMIC 50, zum Beispiel 3 V, und eine Erdungsspannung von 0 V sind an der Steuerschaltung 2 über den Anschluß P5 angelegt. Die Einrichtung 4 zur Erzeugung einer negativen Spannung empfängt ein Radiofrequenzsignal von ungefähr -10 dBm, das von einem äußeren Oszillator (nicht abgebildet) erzeugt und in den MMIC 50 von dem An­ schluß P6 aus eingegeben wird, und erzeugt eine Referenz­ spannung, -1 V, die eine von der Steuerschaltung 2 aus am HPA 5 sowie am SW 3 anzulegende negative Vorspannung dar­ stellt. Im MMIC 50 werden der LNA 1 und der HPA 5 nicht gleichzeitig betrieben, die Steuerschaltung 2 und die Ein­ richtung 4 zur Erzeugung einer negativen Spannung sind je­ doch stets in Funktion.During operation of the control circuit, the control circuit 2 performs the adjustment of the bias voltages applied to the HPA 5 , the LNA 1 and the SW 3 while controlling the timing of reception and transmission, and changes them Connection in SW 3 to switch the circuit between reception and transmission. A power supply voltage for the device including the MMIC 50 , for example 3 V, and a ground voltage of 0 V are applied to the control circuit 2 via the terminal P5. The negative voltage generating means 4 receives a radio frequency signal of approximately -10 dBm, which is generated by an external oscillator (not shown) and input into the MMIC 50 from the terminal P6, and generates a reference voltage, -1 V , Which represents a negative bias to be applied from the control circuit 2 on the HPA 5 and SW 3 . In the MMIC 50 , the LNA 1 and the HPA 5 are not operated simultaneously, but the control circuit 2 and the device 4 for generating a negative voltage are always in operation.

In dem herkömmlichen, so gebauten MMIC ist eine Viel­ zahl von Schaltungen auf dem Substrat in vorbestimmten Ab­ ständen angeordnet. Es ist jedoch schwierig, ausreichend Platz zwischen den jeweiligen Schaltungen sicher zu stel­ len, weil die Größe des Substrats für den MMIC wegen der Kosten und dergleichen beschränkt ist. Wenn sich daher der Spannungseingang zu oder der Spannungsausgang von den Schaltungen beträchtlich in einem weiten Bereich von -40 dBm bis 20 dBm wie oben erwähnt ändert, so ist die Isolierung bzw. Abschirmung zwischen den Schaltungen ungenügend, was zu einem Leckverlust des Radiofrequenzsignals zwischen den Schaltungen führt. Dieser Leckverlust macht die Charakteristika bzw. die Eigenschaften des MMIC unzuverlässig.There is a lot in the conventional MMIC built in this way number of circuits on the substrate in predetermined Ab stands arranged. However, it is difficult enough Safe place between the respective circuits len because of the size of the substrate for the MMIC because of the Cost and the like is limited. Therefore, if the Voltage input to or the voltage output from the Circuits considerably in a wide range  -40 dBm to 20 dBm changes as mentioned above, so that is Isolation or shielding between the circuits insufficient, resulting in a leakage of the Radio frequency signal between the circuits leads. This Leakage loss makes the characteristics or Characteristics of the MMIC unreliable.

Ein solcher Signalleckverlust zwischen Schaltungen wird in Halbleitervorrichtungen nach dem Stand der Technik wie nachstehend erläutert gelöst. In der japanischen veröffent­ lichten Patentanmeldung Nr. Hei. 5-144931 wird ein n-Typ-Bereich mit geringem Widerstand zwischen mehreren Schaltun­ gen auf einem Substrat hergestellt, und ein Teil des n-Typ-Bereichs wird mit einem Erdungselement auf der hinteren Oberfläche des Substrats verbunden. In der japanischen ver­ öffentlichten Patentanmeldung Nr. Hei. 2-23635 sind ein Eingangsschaltungsblock und ein Zwischenfrequenzverstärker­ schaltungsblock bzw. IF-Verstärkerschaltungsblock auf einem Substrat zusammengefügt bzw. integriert, und die Peripherie des Eingangsschaltungsblocks ist von einem Trennbereich hoher Konzentration umgeben. In der japanischen veröffent­ lichten Patentanmeldung Nr. Hei. 3-6853 werden ein erster Schaltungsblock und ein zweiter Schaltungsblock voneinander durch einen diffundierten Bereich hoher Konzentration ge­ trennt. In diesen Halbleitervorrichtungen nach dem Stand der Technik wird die Isolierung zwischen den Schaltkreisen durch den geerdeten n-Typ-Bereich mit niedrigem Widerstand, dem Trennbereich hoher Konzentration und dem Diffusionsbe­ reich sichergestellt, wodurch Störungen und Interferenzen zwischen den Schaltungen, wie zum Beispiel ein Signalleck­ verlust, vermieden werden. Wenn daher irgendeiner dieser Isolierungsbereiche, die bei den Halbleitervorrichtungen nach dem Stand der Technik verwendet werden, zwischen den in Fig. 5 gezeigten Schaltungen im MMIC hergestellt bzw. verwendet wird, so wird der Leckverlust des Radiofrequenz­ signals zwischen den Schaltungen verringert. Such signal leakage between circuits is solved in prior art semiconductor devices as explained below. Japanese Patent Application Publication No. Hei. 5-144931, an n-type low resistance region is fabricated between multiple circuits on a substrate, and a portion of the n-type region is connected to a ground element on the back surface of the substrate. In Japanese Patent Application Publication No. Hei. 2-23635, an input circuit block and an intermediate frequency amplifier circuit block or IF amplifier circuit block are integrated on a substrate, and the periphery of the input circuit block is surrounded by a high concentration separation region. Japanese Patent Application Publication No. Hei. 3-6853, a first circuit block and a second circuit block are separated from each other by a diffused high concentration region. In these prior art semiconductor devices, the isolation between the circuits is ensured by the low resistance grounded n-type region, the high concentration separation region and the diffusion region, thereby reducing interference and interference between the circuits such as a signal leak , be avoided. Therefore, if any of these isolation regions used in the prior art semiconductor devices is fabricated between the circuits shown in FIG. 5 in the MMIC, the leakage of the radio frequency signal between the circuits is reduced.

Jedoch ist in einem Bereich, der durch Hinzufügen von einem n-Typ-Fremdatomdotiermaterial in einem Halbleiter­ substrat hergestellt wurde, wie z. B. die Isolierungsberei­ che, die in den Halbleitervorrichtungen nach dem Stand der Technik verwendet werden, der Widerstand nicht genügend niedrig, so daß die Isolierung nicht genügend verbessert ist. Besonders in dem herkömmlichen MMIC 50, der mit der Einrichtung 4 zur Erzeugung einer negativen Spannung ausge­ stattet ist, die bei einem niedrigen Ausgangspegel von un­ gefähr -10 dBm arbeitet, mit der Steuerschaltung 2, die mit der logischen Amplitude von 0/0,6 V arbeitet, und mit den anderen Schaltungen, die bei Ausgangssignalpegeln arbeiten, welche sich sehr von den Ausgangssignalpegeln der Einrich­ tung 4 zur Erzeugung einer negativen Spannung und der Steuerschaltung 2 unterscheiden, d. h. mit dem HPA 5, der bei einem Ausgangssignalpegel von ungefähr 20 dBm und einer Spannung von 0/6 V arbeitet, mit dem LNA 1, der bei einem Ausgangssignalpegel von ungefähr -30 dBm arbeitet, und mit dem SW 3, der bei Ausgangssignalpegeln von ungefähr 20 dBm und ungefähr -40 dBm arbeitet, ist folglich, da sich die Signalpegel der Steuerschaltung 2 und der Einrichtung 4 zur Erzeugung einer negativen Spannung beträchtlich von den Signalpegeln der anderen Schaltungen unterscheiden, die Be­ reitstellung eines n-Typ-Bereichs mit niedrigem Widerstand oder eines Trennbereichs hoher Konzentration zwischen den Schaltungen nicht ausreichend, um eine zufriedenstellende bzw. hinreichende Isolierung zwischen der Steuerschaltung 2 (der Einrichtung 4 zur Erzeugung einer negativen Spannung) und den anderen Schaltungen sicherzustellen. Als eine Folge davon werden die Schaltungen, die bei relativ niedrigen Ausgangssignalpegeln arbeiten, durch den Leckverlust der Radiofrequenzsignale nachteilig beeinflußt, und zuverläs­ sige Charakteristika bzw. Eigenschaften des MMIC werden nicht realisiert.However, in a region made by adding an n-type impurity doping material in a semiconductor substrate such as. B. the Isolierungsberei che, which are used in the semiconductor devices according to the prior art, the resistance is not sufficiently low, so that the insulation is not sufficiently improved. Especially in the conventional MMIC 50 , which is equipped with the device 4 for generating a negative voltage, which operates at a low output level of approximately 10 dBm, with the control circuit 2 , which has the logic amplitude of 0 / 0.6 V works, and with the other circuits that operate at output signal levels, which are very different from the output signal levels of the device 4 for generating a negative voltage and the control circuit 2 , ie with the HPA 5 , which at an output signal level of approximately 20 dBm and a voltage of 0/6 V, with the LNA 1 , which operates at an output signal level of approximately -30 dBm, and with the SW 3 , which operates at output signal levels of approximately 20 dBm and approximately -40 dBm, is therefore because the signal levels of the control circuit 2 and the means 4 for generating a negative voltage differ considerably from the signal levels of the other circuits that are ready Elongation of an n-type region with low resistance or a separation region of high concentration between the circuits is not sufficient to ensure satisfactory or sufficient isolation between the control circuit 2 (the device 4 for generating a negative voltage) and the other circuits. As a result, the circuits that operate at relatively low output signal levels are adversely affected by the leakage of the radio frequency signals, and reliable characteristics of the MMIC are not realized.

Aufgabe der vorliegenden Erfindung ist es, eine Halb­ leitervorrichtung bereit zu stellen, die eine Verschlechte­ rung bzw. nachteilige Beeinflussung der Eigenschaften bzw. Charakteristika infolge des Leckverlustes der Radiofre­ quenzsignale verhindert, der zwischen mehreren Schaltungen auftritt, die auf einem Substrat angeordnet sind.The object of the present invention is a half to provide conductor device that a deterioration  tion or adverse influence on the properties or Characteristics due to the leakage of the Radiofre Prevents frequency signals between multiple circuits occurs, which are arranged on a substrate.

Die Lösung dieser Aufgabe erfolgt durch die Merkmale der Ansprüche 1 und 6.This problem is solved by the features of claims 1 and 6.

Gemäß einem ersten Aspekt der vorliegenden Erfindung weist eine Halbleitervorrichtung ein Halbleitersubstrat auf; eine Vielzahl von Schaltungen, die auf dem Halbleiter­ substrat in vorbestimmten Abständen angeordnet sind; und einen geerdeten Metallfilm, der auf einem Teilbereich des Halbleitersubstrats zwischen den Schaltungen angeordnet ist. Folglich wird die Isolierung zwischen den Schaltungen, die sich über den geerdeten Metallfilm hinweg gegenüberlie­ gen, verbessert, und der Leckverlust des Radiofrequenz­ signals zwischen den Schaltungen wird verhindert, wodurch eine Verschlechterung bzw. nachteilige Beeinflussung der Eigenschaften bzw. Charakteristika der Halbleitervorrich­ tung verringert wird.According to a first aspect of the present invention a semiconductor device has a semiconductor substrate on; a variety of circuits based on the semiconductor substrate are arranged at predetermined intervals; and a grounded metal film on a portion of the Semiconductor substrate arranged between the circuits is. Consequently, the isolation between the circuits, that faced each other across the grounded metal film gen, improved, and the leakage loss of the radio frequency signals between circuits is prevented, which a deterioration or adverse influence on the Properties or characteristics of the semiconductor device tion is reduced.

Gemäß einem zweiten Aspekt der vorliegenden Erfindung weisen in der oben erwähnten Halbleitervorrichtung die Schaltungen auf dem Halbleitersubstrat verschiedene Signal­ pegel auf; wenigstens eine der Schaltungen weist einen Signalpegel auf, der sich beträchtlich von den Signalpegeln der anderen Schaltungen unterscheidet; und der geerdete Metallfilm ist auf einem Teilbereich des Halbleiter­ substrats zwischen dem Schaltkreis, der den beträchtlich unterschiedlichen Signalpegel aufweist, und den anderen Schaltungen angeordnet. Daher ist die Isolierung zwischen den Schaltungen, die sich über den geerdeten Metallfilm hinweg gegenüberliegen und deren Signalpegel sich beträcht­ lich voneinander unterscheiden, verbessert, und der Leck­ verlust des Radiofrequenzsignals zwischen den Schaltungen wird verhindert, wodurch eine Verschlechterung bzw. nach­ teilige Beeinflussung der Eigenschaften bzw. Charak­ teristika der Halbleitervorrichtung verringert wird.According to a second aspect of the present invention have in the above-mentioned semiconductor device Circuits on the semiconductor substrate different signal level up; at least one of the circuits has one Signal level on, which is considerably different from the signal levels distinguishes the other circuits; and the grounded Metal film is on a portion of the semiconductor substrate between the circuit, which is considerable has different signal levels, and the other Circuits arranged. Hence the isolation between the circuits that are over the grounded metal film opposite and their signal levels are considerable Lich distinguished from each other, improved, and the leak loss of the radio frequency signal between the circuits is prevented, causing deterioration or after  partial influence on the properties or character teristics of the semiconductor device is reduced.

Gemäß einem dritten Aspekt der vorliegenden Erfindung sind in der oben erwähnten Halbleitervorrichtung die Schal­ tungen auf dem Halbleitersubstrat eine Einrichtung zur Er­ zeugung einer negativen Spannung, eine Steuerschaltung, ein Schalter, ein Verstärker mit niedrigem Rauschpegel und ein Hochleistungsverstärker; die Einrichtung zur Erzeugung einer negativen Spannung und die Steuerschaltung sind nahe beieinander angeordnet; und der geerdete Metallfilm ist auf einem Teilbereich des Halbleitersubstrats zwischen einem Bereich, in dem die Einrichtung zur Erzeugung einer negati­ ven Spannung und die Steuerschaltung angeordnet sind, und einem Bereich, in dem die anderen Schaltungen angeordnet sind, angeordnet. Folglich ist die Isolierung der Einrich­ tung zur Erzeugung einer negativen Spannung und der Steuer­ schaltung von den anderen Schaltungen verbessert, und der Leckverlust des Radiofrequenzsignals zwischen den Schaltun­ gen wird verhindert, wodurch eine Verschlechterung bzw. nachteilige Beeinflussung der Eigenschaften bzw. Charak­ teristika der Halbleitervorrichtung verringert wird.According to a third aspect of the present invention are the scarves in the above-mentioned semiconductor device a device for Er on the semiconductor substrate generation of a negative voltage, a control circuit Switch, a low noise amplifier and a High power amplifier; the facility for generation a negative voltage and the control circuit are close arranged together; and the grounded metal film is on a portion of the semiconductor substrate between a Area in which the facility for generating a negati ven voltage and the control circuit are arranged, and an area where the other circuits are arranged are arranged. Hence the isolation is the device device for generating a negative voltage and the tax circuit improved by the other circuits, and the Leakage of the radio frequency signal between the circuits gene is prevented, whereby a deterioration or adverse influence on the properties or character teristics of the semiconductor device is reduced.

Gemäß einem vierten Aspekt der vorliegenden Erfindung arbeitet in der oben erwähnten Halbleitervorrichtung die Einrichtung zur Erzeugung einer negativen Spannung bei einem Eingangssignalpegel im Bereich von -60 dBm bis -30 dBm; und der Hochleistungsverstärker arbeitet bei einem Ausgangssignalpegel im Bereich von 20 dBm bis 22 dBm. Folg­ lich ist die Isolierung der Einrichtung zur Erzeugung einer negativen Spannung und der Steuerschaltung von den anderen Schaltungen verbessert, und der Leckverlust des Radiofre­ quenzsignals zwischen den Schaltungen wird verhindert, wo­ durch eine Verschlechterung bzw. nachteilige Beeinflussung der Eigenschaften bzw. Charakteristika der Halbleitervor­ richtung verringert wird. According to a fourth aspect of the present invention operates in the above-mentioned semiconductor device Device for generating a negative voltage an input signal level in the range of -60 dBm to -30 dBm; and the high power amplifier works on one Output signal level in the range from 20 dBm to 22 dBm. Episode Lich is the isolation of the device for generating a negative voltage and the control circuit from the others Circuits improved, and the leakage of the Radiofre frequency signal between the circuits is prevented where due to deterioration or adverse influence the properties or characteristics of semiconductors direction is reduced.  

Gemäß einem fünften Aspekt der vorliegenden Erfindung weist in der oben erwähnten Halbleitervorrichtung der geer­ dete Metallfilm das gleiche Material wie eine Metallverdrahtung auf, die in jeder der auf dem Halbleitersubstrat aufgebrachten Schaltungen enthalten ist. Folglich kann der geerdete Metallfilm gleichzeitig mit der Metallverdrahtung hergestellt werden, so daß die Isolierung zwischen den Schaltungen, die sich über den geerdeten Metallfilm hinweg gegenüberliegen, leicht und einfach ohne zusätzliche Ver­ fahrensschritte verbessert wird.According to a fifth aspect of the present invention has the geer in the above-mentioned semiconductor device metal film is the same material as metal wiring on that in each of the on the semiconductor substrate applied circuits is included. Consequently, the grounded metal film simultaneously with the metal wiring be made so that the insulation between the Circuits that extend across the grounded metal film opposite, light and simple without additional ver driving steps is improved.

Gemäß einem sechsten Aspekt der vorliegenden Erfindung, weist eine Halbleitervorrichtung ein Halbleitersubstrat mit gegenüberliegenden ersten und zweiten Enden auf, eine Ein­ richtung zur Erzeugung einer negativen Spannung, eine Steu­ erschaltung, einen Schalter, einen Verstärker mit niedrigem Rauschpegel und einen Hochleistungsverstärker, die alle auf dem Halbleitersubstrat in vorbestimmten Intervallen bzw. Abständen angeordnet sind; wobei die Einrichtung zur Erzeu­ gung einer negativen Spannung und die Steuerschaltung an das erste Ende des Substrats angrenzen, mit Eingangs- und Ausgangsanschlüssen, die dem ersten Ende gegenüberliegen; und wobei der Hochleistungsverstärker und der Schalter an das zweite Ende des Substrats angrenzen, mit Eingangs- und Ausgangsanschlüssen, die dem zweiten Ende gegenüberliegen. Folglich ist die Isolierung zwischen dem Bereich, in dem die Einrichtung zur Erzeugung einer negativen Spannung und die Steuerschaltung angeordnet sind, und dem Bereich, in dem der Hochleistungsverstärker und der Schalter angeordnet sind, verbessert, und der Leckverlust des Radiofrequenz­ signals zwischen diesen Bereichen wird verhindert, wodurch eine Verschlechterung bzw. nachteilige Beeinflussung der Eigenschaften bzw. Charakteristika der Halbleitervorrich­ tung verringert wird.According to a sixth aspect of the present invention, a semiconductor device has a semiconductor substrate opposite first and second ends on, an on direction for generating a negative voltage, a tax circuit, a switch, an amplifier with low Noise level and a high power amplifier, all on the semiconductor substrate at predetermined intervals or Distances are arranged; being the facility for generating supply a negative voltage and the control circuit adjoin the first end of the substrate, with input and Output ports facing the first end; and wherein the high power amplifier and the switch on adjoin the second end of the substrate, with input and Output ports that face the second end. Consequently, the isolation between the area in which the device for generating a negative voltage and the control circuit are arranged, and the area in which the high-power amplifier and the switch arranged are improved, and the leakage loss of the radio frequency signals between these areas is prevented, which a deterioration or adverse influence on the Properties or characteristics of the semiconductor device tion is reduced.

Gemäß einem siebten Aspekt der vorliegenden Erfindung weist die oben erwähnte Halbleitervorrichtung einen ge­ erdeten Metallfilm auf einem Teilbereich des Halbleiter­ substrats zwischen einem Bereich, in dem die Einrichtung zur Erzeugung einer negativen Spannung und die Steuerschal­ tung angeordnet sind, und einem Bereich, in dem der Hochleistungsverstärker und der Schalter angeordnet sind, auf. Folglich ist die Isolierung weiter verbessert, wodurch eine Verschlechterung bzw. nachteilige Beeinflussung der Eigenschaften bzw. Charakteristika der Halbleitervorrich­ tung mit hoher Zuverlässigkeit verringert wird.According to a seventh aspect of the present invention the above-mentioned semiconductor device has a ge  grounded metal film on a portion of the semiconductor substrate between an area where the facility to generate a negative voltage and the control scarf device are arranged, and an area in which the High power amplifier and the switch are arranged on. As a result, the insulation is further improved, whereby a deterioration or adverse influence on the Properties or characteristics of the semiconductor device tion is reduced with high reliability.

Die Unteransprüche beziehen sich auf vorteilhafte Aus­ gestaltungen der Erfindung.The sub-claims relate to advantageous designs of the invention.

Weitere Einzelheiten, Merkmale und Vorteile der Erfin­ dung ergeben sich aus der nachfolgenden detaillierten Be­ schreibung bevorzugter Ausführungsformen anhand der Zeich­ nungen. Die detaillierte Beschreibung und die beschriebenen spezifischen Ausführungsformen dienen jedoch nur der Veran­ schaulichung, da verschiedene Zusätze und Modifikationen innerhalb des Anwendungsbereichs der Erfindung für Fach­ leute aus dieser detaillierten Beschreibung offensichtlich werden. Es zeigen:Further details, features and advantages of the Erfin the following detailed description Description of preferred embodiments based on the drawing mentions. The detailed description and described specific embodiments, however, only serve the purpose clear, because various additions and modifications within the scope of the invention for those skilled in the art people obvious from this detailed description will. Show it:

Fig. 1 eine Draufsicht, die eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfin­ dung veranschaulicht; Fig. 1 is a plan view showing a semiconductor device illustrating extension according to a first embodiment of the present OF INVENTION;

Fig. 2 ein Blockschaltbild zur Erklärung eines Signal­ flusses in der Halbleitervorrichtung gemäß der ersten Aus­ führungsform; Fig. 2 is a block diagram for explaining a signal flow in the semiconductor device according to the first embodiment;

Fig. 3 eine Draufsicht, die eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfin­ dung veranschaulicht; Fig. 3 is a plan view illustrating dung a semiconductor device according to a second embodiment of the present OF INVENTION;

Fig. 4 eine Draufsicht, die eine Halbleitervorrichtung gemäß einer dritten Ausführungsform der Erfindung veran­ schaulicht; Fig. 4 is a plan view illustrating veran a semiconductor device according to a third embodiment of the invention;

Fig. 5 eine Draufsicht, die eine Halbleitervorrichtung gemäß des Standes der Technik veranschaulicht; und Fig. 5 is a plan view illustrating a semiconductor device according to the prior art; and

Fig. 6 ein Blockschaltbild zur Erklärung eines Signal­ flusses in der in Fig. 5 gezeigten Halbleitervorrichtung. Fig. 6 is a block diagram for explaining a signal flow in the semiconductor device shown in Fig. 5.

Ausführungsbeispiel 1Embodiment 1

Fig. 1 ist eine Draufsicht, die einen MMIC 100 gemäß einer ersten Ausführungsform der vorliegenden Erfindung veranschaulicht. In Fig. 1 bezeichnet Bezugszeichen 1 einen LNA, der bei einem Ausgangspegel (Lo) in einem Be­ reich von -60 dBm bis -30 dBm (-60 Lo < -30) arbeitet, Bezugszeichen 2 bezeichnet eine Steuerschaltung, die bei einem Eingangspegel von 0/3 V mit einer internen logischen Amplitude von 0/0,6 V arbeitet, Bezugszeichen 3 bezeichnet einen SW, der in Reaktion auf einen Ausgang von 0 V von der Steuerschaltung 2 und einer Vergleichsspannung (Vr), die nicht niedriger als -2 V aber niedriger als -1 V (-2 Vr < -1) ist, arbeitet, Bezugszeichen 4 bezeichnet eine Einrichtung zur Erzeugung einer negativen Spannung bei einem Eingangssignalpegel (Li) im Bereich von -10 dBm bis -8 dBm (-10 Li -8), Bezugszeichen 5 bezeichnet einen HPA, der bei einem Ausgangssignalpegel (Lo) im Bereich von 20 dBm bis 22 dBm (20 Lo 22) arbeitet, und die Bezugszeichen 6a und 6b bezeichnen geerdete Metallfilme, die ein Metall, wie z. B. Au, aufweisen, wobei sie eine Dicke von ungefähr 2 µm und eine Breite von ungefähr 80 µm besitzen. Die geerdeten Metallfilme 6a und 6b sind während des Betriebs des MMIC 100 geerdet. Die geerdeten Metallfilme werden gleichzeitig mit den Metalldrähten (Au) für die oben erwähnten Schaltungen hergestellt. Bezugszeichen 10 bezeichnet ein GaAs-Substrat. Fig. 1 is a plan view illustrating a MMIC 100 is illustrated according to a first embodiment of the present invention. In Fig. 1, reference numeral 1 designates an LNA operating at an output level (L o) in a loading range from -60 dBm to -30 dBm (-60 L o <-30), reference numeral 2 denotes a control circuit which at a Input level of 0/3 V with an internal logic amplitude of 0 / 0.6 V, reference numeral 3 denotes a SW, which in response to an output of 0 V from the control circuit 2 and a reference voltage (V r ), which is not lower than -2 V but lower than -1 V (-2 V r <-1), reference numeral 4 denotes a device for generating a negative voltage at an input signal level (L i ) in the range from -10 dBm to -8 dBm (-10 L i -8), reference numeral 5 denotes an HPA operating at an output signal level (L o ) in the range of 20 dBm to 22 dBm (20 L o 22), and reference numerals 6 a and 6 b denote grounded metal films which is a metal such. B. Au, having a thickness of about 2 microns and a width of about 80 microns. The grounded metal films 6 a and 6 b are grounded during the operation of the MMIC 100 . The grounded metal films are made simultaneously with the metal wires (Au) for the circuits mentioned above. Numeral 10 denotes a GaAs substrate.

Fig. 2 ist ein Blockschaltbild zur Erklärung eines Signalflusses im MMIC 100. In Fig. 2 bezeichnen die selben Bezugszeichen wie diejenigen in Fig. 1 die gleichen oder entsprechende Teile. Bezugszeichen 7 bezeichnet eine außer­ halb des MMIC 100 angeordnete Antenne, Bezugszeichen 8 be­ zeichnet einen IC bzw. eine integrierte Schaltung zur Signalverarbeitung, die außerhalb des MMIC 100 angeordnet ist, und P1 bis P9 bezeichnen Eingangs- und Ausgangsan­ schlüsse. Fig. 2 is a block diagram for explaining a signal flow of the MMIC 100th In Fig. 2, the same reference numerals as those in Fig. 1 denote the same or corresponding parts. Reference numeral 7 denotes an antenna arranged outside the MMIC 100 , reference numeral 8 denotes an IC or an integrated circuit for signal processing which is arranged outside the MMIC 100 , and P1 to P9 denote input and output connections.

Wie in Fig. 1 gezeigt ist, sind im MMIC 100 der LNA 1, der SW 3, der HPA 5, die Steuerschaltung 2 und die Einrich­ tung 4 zur Erzeugung einer negativen Spannung auf dem GaAs-Substrat 10 in vorbestimmten Intervallen bzw. Abständen an­ geordnet. Die Steuerschaltung 2 und die Einrichtung 4 zur Erzeugung einer negativen Spannung sind dicht bei- bzw. ne­ beneinander angeordnet. Der geerdete Metallfilm 6a ist auf einem Teilbereich des GaAs-Substrats 10, der zwischen einem Bereich, in dem der SW 3 und der LNA 1 angeordnet sind, und einem Bereich, in dem die Steuerschaltung 2 und die Ein­ richtung 4 zur Erzeugung einer negativen Spannung nahe bei­ einander angeordnet sind, eingeschlossen ist, angeordnet und der geerdete Metallfilm 6b ist auf einem Teilbereich des GaAs-Substrats 10, der zwischen dem Bereich, in dem die Steuerschaltung 2 und die Einrichtung 4 zur Erzeugung einer negativen Spannung nahe beieinander angeordnet sind, und dem HPA 5 eingeschlossen ist, angeordnet. Diese geerdeten Metallfilme 6a und 6b sind geerdet, wenn die jeweiligen Schaltungen im MMIC 100 miteinander oder mit Schaltungen außerhalb des MMIC 100 verbunden sind.As shown in FIG. 1, in the MMIC 100, the LNA 1 , the SW 3 , the HPA 5 , the control circuit 2 and the device 4 for generating a negative voltage on the GaAs substrate 10 are on at predetermined intervals orderly. The control circuit 2 and the device 4 for generating a negative voltage are arranged close together or ne next to each other. The grounded metal film 6 a is on a portion of the GaAs substrate 10 , between an area in which the SW 3 and the LNA 1 are arranged, and an area in which the control circuit 2 and the device 4 for generating a negative Voltage are arranged close to each other, is included, and the grounded metal film 6 b is on a portion of the GaAs substrate 10 , which is between the area in which the control circuit 2 and the negative voltage generating means 4 are arranged close to each other , and which includes HPA 5 . These grounded metal films 6 a and 6 b are grounded when the respective circuits in the MMIC 100 are connected to one another or to circuits outside the MMIC 100 .

Der Betrieb des MMIC 100 wird mit Hilfe von Fig. 2 be­ schrieben. Der MMIC 100 ist auf einem Trägersubstrat oder einer Baugruppe (nicht abgebildet) angeordnet und mit der Antenne 7 und der integrierten Schaltung 8 zur Signalverar­ beitung verbunden, welche sich außerhalb des MMIC 100 be­ finden, wie in Fig. 2 gezeigt.The operation of the MMIC 100 will be described with the help of FIG. 2. The MMIC 100 is arranged on a carrier substrate or an assembly (not shown) and is connected to the antenna 7 and the integrated circuit 8 for signal processing, which are located outside the MMIC 100 , as shown in FIG. 2.

Während des Empfangsbetriebs wird eine von der Antenne 7 empfangene Welle in den MMIC 100 eingegeben, und der SW 3 wählt das Empfangssystem, wodurch die Eingangswelle durch den LNA 1 verstärkt und zur integrierten Schaltung 8 zur Signalverarbeitung, die sich außerhalb des MMIC 100 befin­ det, ausgegeben wird. Genauer gesagt, ein Signal von unge­ fähr -40 dBm, das von Antenne 7 empfangen wird, die sich außerhalb des MMIC 100 befindet, wird in den MMIC 100 von dem Anschluß P1 aus eingegeben, und der SW 3 verbindet den Anschluß P1 mit dem Anschluß P9, wodurch das Signal vom SW 3 über den Anschluß P9 ausgegeben wird. Danach wird das Signal von dem Anschluß P8 aus in den LNA 1 eingegeben und auf -30 dBm verstärkt. Das verstärkte Signal wird von dem Anschluß P7 ausgegeben und in die äußere integrierte Schal­ tung 8 zur Signalverarbeitung als ein Radiofrequenz-Ein­ gangssignal eingegeben.During the reception operation, a wave received by the antenna 7 is input into the MMIC 100 , and the SW 3 selects the reception system, whereby the input wave is amplified by the LNA 1 and to the integrated circuit 8 for signal processing which is located outside the MMIC 100 , is issued. More specifically, a signal of approximately -40 dBm received by antenna 7 located outside of MMIC 100 is input to MMIC 100 from port P1, and SW 3 connects port P1 to the port P9, whereby the signal from the SW 3 is output via the connection P9. Then the signal is input from the P8 terminal to the LNA 1 and amplified to -30 dBm. The amplified signal is output from the terminal P7 and input into the outer integrated circuit 8 for signal processing as a radio frequency input signal.

Auf der anderen Seite wählt während des Übertragungsbe­ triebs der SW 3 das Übertragungssystem, und ein Signal, das von der integrierten Schaltung 8 zur Signalverarbeitung ausgegeben wird, wird in den MMIC 100 eingegeben, durch den HPA 5 verstärkt und von der Antenne 7 in den Raum abge­ strahlt. Genauer gesagt, ein Radiofrequenz-Ausgangssignal von ungefähr 0 dBm, das von der integrierten Schaltung 8 zur Signalverarbeitung ausgegeben wird, wird in den MMIC 100 von dem Anschluß P4 aus eingegeben, durch den HPA 5 auf ungefähr 20 dBm verstärkt, vom HPA 5 über den Anschluß 3 ausgegeben, und in den SW 3 von dem Anschluß P2 aus einge­ geben. Abschließend wird das Signal von ungefähr 20 dBm vom SW 3 über den Anschluß P1 ausgegeben und von der Antenne 7 in den Raum abgestrahlt. On the other hand, during transmission operation, the SW 3 selects the transmission system, and a signal output from the integrated circuit 8 for signal processing is input to the MMIC 100 , amplified by the HPA 5 , and from the antenna 7 into the room radiates. More specifically, a radio frequency output signal of approximately 0 dBm output from the signal processing integrated circuit 8 is input to the MMIC 100 from the port P4, amplified to approximately 20 dBm by the HPA 5 , from the HPA 5 through the Port 3 output, and enter into SW 3 from port P2. Finally, the signal of approximately 20 dBm is output by the SW 3 via the port P1 and radiated into the room by the antenna 7 .

Während des Betriebs der Steuerschaltung 2, führt die Steuerschaltung 2 die Einstellung der Vorspannungen, die an dem HPA 5, dem LNA 1 und den SW 3 angelegt sind, durch, während sie das Timing bzw. die Zeitsteuerung von Empfang und Übertragung steuert, und ändert die Verbindung im SW 3, um die Schaltung zwischen Empfang und Übertragung umzu­ schalten. Eine Stromversorgungsspannung für die Vorrichtung einschließlich des MMIC 100, zum Beispiel 3 V, und eine Er­ dungsspannung von 0 V sind an der Steuerschaltung 2 über den Anschluß P5 angelegt. Die interne logische Amplitude der Steuerungsschaltung 2 beträgt ungefähr 0/0,6 V. Die Einrichtung 4 zur Erzeugung einer negativen Spannung emp­ fängt bin Radiofrequenzsignal von ungefähr -10 dBm, das von einem äußeren Oszillator (nicht abgebildet) erzeugt und in den MMIC 100 von dem Anschluß P6 aus eingegeben wird, und erzeugt eine negative Referenzspannung von -1 bis -2 V, die ein Teil der von der Steuerschaltung 2 aus am HPA 5 und am SW 3 anzulegenden Vorspannungen ist. Im MMIC 100 werden der LNA 1 und der HPA 5 nicht gleichzeitig betrieben, die Steuerschaltung 2 und die Einrichtung 4 zur Erzeugung einer negativen Spannung sind jedoch stets in Funktion.During operation of the control circuit 2 , the control circuit 2 performs the adjustment of the bias voltages applied to the HPA 5 , the LNA 1 and the SW 3 while controlling and changing the timing of reception and transmission the connection in SW 3 to switch the circuit between reception and transmission. A power supply voltage for the device including the MMIC 100 , for example 3 V, and a ground voltage of 0 V are applied to the control circuit 2 through the terminal P5. The internal logic amplitude of the control circuit 2 is approximately 0 / 0.6 V. The means 4 for generating a negative voltage receives a radio frequency signal of approximately -10 dBm, which is generated by an external oscillator (not shown) and in the MMIC 100 of is input from terminal P6, and generates a negative reference voltage of -1 to -2 V, which is part of the bias voltages to be applied from control circuit 2 to HPA 5 and SW 3 . In the MMIC 100 , the LNA 1 and the HPA 5 are not operated simultaneously, but the control circuit 2 and the device 4 for generating a negative voltage are always in operation.

Im MMIC 100 gemäß der ersten Ausführungsform der Erfin­ dung sind die geerdeten Metallfilme 6a und 6b auf Teilbe­ reichen des GaAs-Substrats 10 zwischen einem Bereich, in dem die Steuerschaltung 2 und die Einrichtung 4 zur Erzeu­ gung einer negativen Spannung angeordnet sind, und Berei­ chen, in denen die anderen Schaltungen, d. h. der LNA 1, der SW 3 und der HPA 5, angeordnet sind, angeordnet. Folglich ist die Isolierung bzw. Abschirmung zwischen den Schaltun­ gen mit dem dazwischen liegenden Metallfilm 6a (6b) auf 40 dBm verbessert, wohingegen die Isolierung bzw. Abschirmung zwischen den Schaltungen ohne geerdeten Metallfilm 10 dBm beträgt. Außerdem ist diese durch den Metallfilm realisierte Isolierung (40 dBm) größer als die Isolierung, wenn zwischen den Schaltungen ein Fremdatomdotiermaterialdiffusionsbereich mit niedrigem Widerstand hergestellt wird. Folglich ist der Leckverlust des Radiofrequenzsignals zwischen der Einrichtung 4 zur Erzeugung einer negativen Spannung und den anderen Schaltungen niedriger als -20 dBm, und das ist niedriger als 1/10 des Signalpegels der Einrichtung 4 zur Erzeugung einer negativen Spannung (-10 dBm), so daß sich der Signalleckverlust nicht nachteilig auf den MMIC 100 auswirkt. Ebenso wird aufgrund der Anordnung des geerdeten Metallfilms zwischen der Steuerschaltung 2 und dem HPA 5 die Steuerschaltung 2, die einen relativ niedrigen Signalpegel aufweist, durch den HPA 5, der einen relativ hohen Signalpegel aufweist, nicht nachteilig beeinflußt. Als eine Folge davon werden die Steuerschaltung 2 und die Einrichtung 4 zur Erzeugung einer negativen Spannung, die relativ niedrige Signalpegel aufweisen, kaum durch Signalleckverluste von den Schaltungen, die relativ hohe Signalpegel aufweisen, beeinflußt, wodurch unerwünschte Einflüsse des Leckverlustes des Radiofrequenzsignals auf die Charakteristika bzw. Kenndaten und Eigenschaften des MMIC 100 verringert werden. Da sich die Ausgangspegel der Einrichtung 4 zur Erzeugung einer negativen Spannung und der Steuerschaltung 2 von den Ausgangspegeln der anderen Schaltungen beträchtlich unterscheiden, tritt in dem oben erwähnten herkömmlichen MMIC, obwohl ein n-Typ-Bereich mit niedrigem Widerstand oder etwas Ähnliches durch Diffusion eines Fremdatomdotiermaterials in das Substrat zwischen den Schaltungen hergestellt wird, ein Leckverlust des Radiofrequenzsignals zwischen einem Bereich, in dem die Einrichtung 4 zur Erzeugung einer negativen Spannung und die Steuerschaltung 2 angeordnet sind, und einem Bereich, in dem die anderen Schaltungen angeordnet sind, auf, wo­ durch die Charakteristika bzw. Kenndaten und Eigenschaften des MMIC verschlechtert werden. Da jedoch im MMIC gemäß der vorliegenden Erfindung der geerdete Metallfilm 6a (6b) zwi­ schen dem Bereich, in dem die Einrichtung 4 zur Erzeugung einer negativen Spannung und die Steuerschaltung 2 angeord­ net sind, und dem Bereich, in dem der SW 3 und der LNA 1 (HPA 5) angeordnet sind, angeordnet ist, ist die Isolierung bzw. Abschirmung zwischen diesen Bereichen verbessert und Leckverlust des Radiofrequenzsignals wird verhindert, wo­ durch eine Verringerung der Verschlechterung der Charakte­ ristika bzw. Kenndaten und Eigenschaften des MMIC 100 erreicht wird.In the MMIC 100 according to the first embodiment of the invention, the grounded metal films 6 a and 6 b are on portions of the GaAs substrate 10 between a region in which the control circuit 2 and the device 4 for generating a negative voltage are arranged, and Areas in which the other circuits, ie the LNA 1 , the SW 3 and the HPA 5 , are arranged. Thus, the insulation and shielding is gen between the Circuits with the intervening metal film 6a (6b) is improved to 40 dBm, the isolation or shielding whereas between the circuits without a grounded metal film 10 dBm. In addition, this insulation (40 dBm) realized by the metal film is larger than the insulation when a low resistance impurity doping material diffusion region is formed between the circuits. As a result, the leakage of the radio frequency signal between the negative voltage generating device 4 and the other circuits is less than -20 dBm, and that is less than 1/10 of the signal level of the negative voltage generating device 4 (-10 dBm) that the signal leakage does not adversely affect the MMIC 100 . Likewise, due to the arrangement of the grounded metal film between the control circuit 2 and the HPA 5, the control circuit 2 , which has a relatively low signal level, is not adversely affected by the HPA 5 , which has a relatively high signal level. As a result, the control circuit 2 and the negative voltage generating device 4 having relatively low signal levels are hardly affected by signal leakage from the circuits having relatively high signal levels, thereby causing undesirable effects of the leakage of the radio frequency signal on the characteristics and Characteristics and properties of the MMIC 100 can be reduced. In the above-mentioned conventional MMIC, since the output levels of the negative voltage generating device 4 and the control circuit 2 differ considerably from the output levels of the other circuits, an n-type region having a low resistance or the like occurs due to diffusion of an impurity doping material into the substrate between the circuits, a leakage of the radio frequency signal between a region in which the negative voltage generating device 4 and the control circuit 2 are arranged and a region in which the other circuits are arranged, where by the characteristics or characteristics and properties of the MMIC are deteriorated. However, since in the MMIC according to the present invention, the grounded metal film 6 a ( 6 b) between the area in which the negative voltage generating device 4 and the control circuit 2 are arranged and the area in which the SW 3 and the LNA 1 (HPA 5 ) are arranged, the isolation or shielding between these areas is improved and leakage of the radio frequency signal is prevented, where by reducing the deterioration of the characteristics or characteristics and properties of the MMIC 100 is achieved.

Wenn weiterhin ein Metall, das zur Metallverdrahtung in jeder Schaltung des MMIC 100 verwendet wird, als Material für die geerdeten Metallfilme 6a und 6b verwendet wird, so wird, da die geerdeten Metallfilme gleichzeitig mit der Me­ tallverdrahtung hergestellt werden können, die Verhinderung bzw. Vermeidung von Leckverlust des Radiofrequenzsignals zwischen den Schaltungen leicht und einfach realisiert, ohne daß die Anzahl der Verfahrensschritte bei der Ferti­ gung des MMIC 100 erhöht wird, im Vergleich zu der Ferti­ gung des herkömmlichen MMIC.Furthermore, if a metal used for metal wiring in each circuit of the MMIC 100 is used as the material for the grounded metal films 6 a and 6 b, since the grounded metal films can be produced simultaneously with the metal wiring, the prevention or Avoiding leakage of the radio frequency signal between the circuits easily and simply implemented without increasing the number of process steps in the manufacture of the MMIC 100 , compared to the manufacture of the conventional MMIC.

In obiger Beschreibung sind gemäß der ersten Ausfüh­ rungsform der vorliegenden Erfindung die geerdeten Metall­ filme 6a und 6b auf einem Teilbereich des GaAs-Substrats 10 zwischen einem Bereich, in dem die Steuerschaltung 2 und die Einrichtung 4 zur Erzeugung einer negativen Spannung angeordnet sind, und einem Bereich, in dem der LNA 1 und der SW 3 angeordnet sind, beziehungsweise auf einem Teilbe­ reich des Substrats 10 zwischen dem Bereich, in dem die Steuerschaltung 2 und die Einrichtung 4 zur Erzeugung einer negativen Spannung angeordnet sind, und einem Bereich, in dem der HPA 5 angeordnet ist, angeordnet, und die geerdeten Metallfilme 6a und 6b sind auf die Erdungsspannung gesetzt. Folglich stellen die geerdeten Metallfilme 6a und 6b, ob­ wohl sich die Ausgangspegel der Einrichtung 4 zur Erzeugung einer negativen Spannung und der Steuerschaltung 2 von den Ausgangspegeln der anderen Schaltungen, d. h. dem LNA 1, dem SW 3 und dem HPA 5, beträchtlich unterscheiden, eine aus­ reichende Isolierung zwischen der Einrichtung 4 zur Erzeu­ gung einer negativen Spannung (der Steuerschaltung 2) und den anderen Schaltungen sicher, im Vergleich zur Isolie­ rung, die durch den im herkömmlichen MMIC verwendeten Fremdatomdotiermaterialdiffusionsbereich mit niedrigem Widerstand bereitgestellt wird.In the above description, according to the first embodiment of the present invention, the grounded metal films 6 a and 6 b on a portion of the GaAs substrate 10 between an area in which the control circuit 2 and the device 4 for generating a negative voltage are arranged, and an area in which the LNA 1 and the SW 3 are arranged, or on a partial area of the substrate 10 between the area in which the control circuit 2 and the device 4 for generating a negative voltage are arranged, and an area in which the HPA 5 is arranged, arranged, and the grounded metal films 6 a and 6 b are set to the ground voltage. Consequently, the grounded metal films 6 a and 6 b represent whether the output levels of the negative voltage generating device 4 and the control circuit 2 differ considerably from the output levels of the other circuits, ie the LNA 1 , the SW 3 and the HPA 5 , sufficient insulation between the negative voltage generating means 4 (the control circuit 2 ) and the other circuits, compared to the insulation provided by the low resistance impurity doping material diffusion region used in the conventional MMIC.

Während in der ersten Ausführungsform der Erfindung ge­ erdete Metallfilme dazu verwendet werden, die Einrichtung 4 zur Erzeugung einer negativen Spannung und die Steuerschal­ tung 2 vom LNA 1, dem SW 3, und dem HPA 5 zu isolieren, so können ähnliche geerdete Metallfilme auch zwischen dem LNA 1, dem SW 3, und dem HPA 5 angeordnet werden. Auch in die­ sem Fall wird die Isolierung zwischen diesen Schaltungen verbessert.While in the first embodiment of the invention, grounded metal films are used to isolate the negative voltage generating device 4 and the control circuit 2 from the LNA 1 , the SW 3 , and the HPA 5 , similar grounded metal films can also be used between the LNA 1 , SW 3 , and HPA 5 can be arranged. In this case, too, the insulation between these circuits is improved.

Ausführungsbeispiel 2Embodiment 2

Fig. 3 ist eine Draufsicht, die einen MMIC gemäß einer zweiten Ausführungsform der vorliegenden Erfindung schema­ tisch veranschaulicht. In Fig. 3 bezeichnen die selben Be­ zugszeichen wie diejenigen in Fig. 1 und 2 die gleichen oder entsprechende Teile. FIG. 3 is a plan view schematically illustrating an MMIC according to a second embodiment of the present invention. In Fig. 3, the same reference numerals as those in Figs. 1 and 2 denote the same or corresponding parts.

In dieser zweiten Ausführungsform der Erfindung sind in einem MMIC 101, der eine Einrichtung 4 zur Erzeugung einer negativen Spannung, eine Steuerschaltung 2, einen SW 3, einen LNA 1 und einen HPA 5 aufweist, die Steuerschaltung 2 und die Einrichtung 4 zur Erzeugung einer negativen Span­ nung nahe an einem Ende des Substrates 10 angeordnet, und der HPA 5 und der SW 3 sind nahe am gegenüberliegenden Ende angeordnet, so daß ein Anschluß P5 der Steuerschaltung 2 und ein Anschluß P6 der Einrichtung 4 zur Erzeugung einer negativen Spannung am weitesten von Anschlüssen P2, P1 und P9 des SW 3 und Anschlüssen P3 und P4 des HPA 5 entfernt sind.In this second embodiment of the invention, in an MMIC 101 , which has a device 4 for generating a negative voltage, a control circuit 2 , a SW 3 , an LNA 1 and an HPA 5 , the control circuit 2 and the device 4 for generating a negative Voltage is placed near one end of the substrate 10 , and the HPA 5 and the SW 3 are placed near the opposite end, so that a terminal P5 of the control circuit 2 and a terminal P6 of the device 4 for generating a negative voltage are farthest from terminals P2, P1 and P9 of SW 3 and connections P3 and P4 of HPA 5 are removed.

Da die Eingabe/Ausgabe-Anschlüsse der Einrichtung 4 zur Erzeugung einer negativen Spannung und der Steuerschaltung 2 von den Eingabe/Ausgabe-Anschlüssen des SW 3 und des HPA 5 getrennt sind, wird in diesem MMIC 101 der Leckverlust des Radiofrequenzsignals von dem SW 3 und dem HPA 5 durch den LNA 1, der während der Übertragung außer Betrieb ist, und durch eine Eingangsschaltung innerhalb des HPA 5 blockiert, wodurch die Isolierung während der Übertragung im Vergleich zum herkömmlichen MMIC verbessert wird. Folg­ lich wird die Verschlechterung der Charakteristika bzw. Kenndaten und Eigenschaften des MMIC 100 verringert, ohne zusätzliche Teile für die Isolierung.In this MMIC 101, since the input / output terminals of the negative voltage generating device 4 and the control circuit 2 are separated from the input / output terminals of the SW 3 and the HPA 5 , the leakage of the radio frequency signal from the SW 3 and the HPA 5 by the LNA 1 which is out of service during transmission and by an input circuit within the HPA 5 , which improves isolation during transmission compared to the conventional MMIC. As a result, the deterioration of the characteristics or characteristics of the MMIC 100 is reduced without additional parts for the insulation.

Ausführungsbeispiel 3Embodiment 3

Fig. 4 ist eine Draufsicht, die einen MMIC 102 gemäß einer dritten Ausführungsform der vorliegenden Erfindung veranschaulicht. In der Figur bezeichnen die selben Bezugs­ zeichen wie diejenigen in Fig. 1 und 2 die gleichen oder entsprechende Teile. Der MMIC 102 gemäß der dritten Aus­ führungsform ist identisch mit dem MMIC 101 gemäß der zwei­ ten Ausführungsform, ausgenommen daß ein geerdeter Metall­ film 6 auf einem Teilbereich des Substrats 10 zwischen einem Bereich, in dem die Steuerschaltung 2 und die Ein­ richtung 4 zur Erzeugung einer negativen Spannung angeord­ net sind, und einem Bereich, in dem der LNA 1, der SW 3 und der HPA 5 angeordnet sind, angeordnet ist. Zusätzlich zu den in der zweiten Ausführungsform bereitgestellten Effek­ ten, verbessert in diesem MMIC 102 der geerdete Metallfilm 6 weiter die Isolierung, so daß der Leckverlust des Radio­ frequenzsignals vom LNA 1, SW 3 und HPA 5 verringert wird, wodurch eine Verschlechterung der Charakteristika bzw. Kenndaten und Eigenschaften des MMIC 102 unterdrückt wird. Fig. 4 is a plan view illustrating a MMIC 102 according illustrates a third embodiment of the present invention. In the figure, the same reference numerals as those in Figs. 1 and 2 denote the same or corresponding parts. The MMIC 102 according to the third embodiment is identical to the MMIC 101 according to the second embodiment, except that a grounded metal film 6 on a portion of the substrate 10 between a region in which the control circuit 2 and the device 4 for generating a negative voltage are angeord net, and an area in which the LNA 1 , the SW 3 and the HPA 5 are arranged. In addition to the effects provided in the second embodiment, in this MMIC 102, the grounded metal film 6 further improves the insulation, so that the leakage of the radio frequency signal from the LNA 1 , SW 3 and HPA 5 is reduced, thereby deteriorating the characteristics or Characteristics and properties of the MMIC 102 is suppressed.

In der ersten bis zur dritten Ausführungsform der Er­ findung lag die Betonung auf MMIC-Vorrichtungen. Jedoch kann die vorliegende Erfindung auch auf eine Halbleitervor­ richtung angewendet werden, die eine Vielzahl von Schaltun­ gen auf einem Halbleitersubstrat aufweist und in anderen Hochfrequenzbändern arbeitet.In the first to the third embodiment of the Er the emphasis was on MMIC devices. However The present invention can also be applied to a semiconductor direction can be applied to a variety of circuits  gene on a semiconductor substrate and in others High frequency bands works.

Claims (7)

1. Halbleitervorrichtung mit:
einem Halbleitersubstrat (10);
einer Vielzahl von Schaltungen (1, 2, 3, 4, 5), die auf dem Halbleitersubstrat (10) in vorbestimmten Abständen an­ geordnet sind; und
einem geerdeten Metallfilm (6a, 6b), der auf einem Teilbereich des Halbleitersubstrats (10) zwischen den Schaltungen angeordnet ist (Fig. 1 und 2).1. Semiconductor device with:
a semiconductor substrate ( 10 );
a plurality of circuits ( 1 , 2 , 3 , 4 , 5 ) which are arranged on the semiconductor substrate ( 10 ) at predetermined intervals; and
a grounded metal film ( 6 a, 6 b), which is arranged on a portion of the semiconductor substrate ( 10 ) between the circuits ( Fig. 1 and 2). 2. Halbleitervorrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß:
die Schaltungen (1, 2, 3, 4, 5) auf dem Halbleitersubstrat (10) verschiedene Signalpegel besitzen;
wenigstens eine der Schaltungen (1, 2, 3, 4, 5) einen Si­ gnalpegel besitzt, der sich sehr von den Signalpegeln der anderen Schaltungen beträchtlich unterscheidet; und
der geerdete Metallfilm (6a, 6b) auf einem Teilbereich des Halbleitersubstrats (10) zwischen der Schaltung, die den beträchtlich unterschiedlichen Signalpegel besitzt, und den anderen Schaltungen angeordnet ist.2. Semiconductor device according to claim 1, characterized in that:
the circuits ( 1 , 2 , 3 , 4 , 5 ) on the semiconductor substrate ( 10 ) have different signal levels;
at least one of the circuits ( 1 , 2 , 3 , 4 , 5 ) has a signal level which is very different from the signal levels of the other circuits; and
the grounded metal film ( 6 a, 6 b) on a portion of the semiconductor substrate ( 10 ) between the circuit which has the considerably different signal level, and the other circuits is arranged. 3. Halbleitervorrichtung nach Anspruch 1, dadurch gekenn­ zeichnet daß:
die Schaltungen auf dem Halbleitersubstrat (10) aus einer Einrichtung (4) zur Erzeugung einer negativen Span­ nung, einer Steuerschaltung (2), einem Schalter (3), einem Verstärker (1) mit niedrigem Rauschpegel und einem Hochlei­ stungsverstärker (5) bestehen;
die Einrichtung (4) zur Erzeugung einer negativen Spannung und die Steuerschaltung (2) nahe beieinander ange­ ordnet sind; und
der geerdete Metallfilm (6a, 6b) auf einem Teilbereich des Halbleitersubstrats (10) zwischen einem Bereich, in dem die Einrichtung (4) zur Erzeugung einer negativen Spannung und die Steuerschaltung (2) angeordnet sind, und einem Be­ reich, in dem die anderen Schaltungen (1, 3, 5) angeordnet sind, angeordnet ist.3. Semiconductor device according to claim 1, characterized in that:
the circuits on the semiconductor substrate ( 10 ) from a device ( 4 ) for generating a negative voltage voltage, a control circuit ( 2 ), a switch ( 3 ), an amplifier ( 1 ) with a low noise level and a Hochlei power amplifier ( 5 );
the means ( 4 ) for generating a negative voltage and the control circuit ( 2 ) are arranged close together; and
the grounded metal film ( 6 a, 6 b) on a portion of the semiconductor substrate ( 10 ) between a region in which the means ( 4 ) for generating a negative voltage and the control circuit ( 2 ) are arranged, and a loading area in which the other circuits ( 1 , 3 , 5 ) are arranged. 4. Halbleitervorrichtung nach Anspruch 3, dadurch gekenn­ zeichnet, daß:
die Einrichtung (4) zur Erzeugung einer negativen Spannung bei Eingangssignalpegeln im Bereich von -60 dBm bis -30 dBm arbeitet; und
der Hochleistungsverstärker (5) bei Ausgangssignalpe­ geln im Bereich von 20 dBm bis 22 dBm arbeitet.4. A semiconductor device according to claim 3, characterized in that:
the means ( 4 ) for generating a negative voltage operates at input signal levels in the range from -60 dBm to -30 dBm; and
the high-performance amplifier ( 5 ) operates at output signal levels in the range from 20 dBm to 22 dBm. 5. Halbleitervorrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß der geerdete Metallfilm (6a, 6b) das gleiche Material wie eine Metallverdrahtung, die in jeder der Schaltungen auf dem Halbleitersubstrat enthalten ist, aufweist.5. A semiconductor device according to claim 1, characterized in that the grounded metal film ( 6 a, 6 b) has the same material as a metal wiring which is contained in each of the circuits on the semiconductor substrate. 6. Halbleitervorrichtung mit:
einem Halbleitersubstrat (10), das gegenüberliegende erste und zweite Enden besitzt;
einer Einrichtung (4) zur Erzeugung einer negativen Spannung, einer Steuerschaltung (2), einem Schalter (3), einem Verstärker (1) mit niedrigem Rauschpegel und einem Hochleistungsverstärker (5), die auf dem Halbleitersubstrat (10) in vorbestimmten Abständen angeordnet sind; wobei
die Einrichtung (4) zur Erzeugung einer negativen Spannung und die Steuerschaltung (2) an das erste Ende des Substrats (10) angrenzen, wobei die Eingangs- und Ausgangs­ anschlüsse (P6, P5) dem ersten Ende gegenüberliegen; und
der Hochleistungsverstärker (5) und der Schalter (3) an das zweite Ende des Substrats (10) angrenzen, wobei die Eingangs- und Ausgangsanschlüsse (P4, P3, P2, P1, P9) dem zwei­ ten Ende gegenüberliegen (Fig. 3). 6. Semiconductor device with:
a semiconductor substrate ( 10 ) having opposite first and second ends;
a device ( 4 ) for generating a negative voltage, a control circuit ( 2 ), a switch ( 3 ), an amplifier ( 1 ) with a low noise level and a high-power amplifier ( 5 ), which are arranged on the semiconductor substrate ( 10 ) at predetermined intervals ; in which
the means ( 4 ) for generating a negative voltage and the control circuit ( 2 ) adjoin the first end of the substrate ( 10 ), the input and output terminals (P6, P5) being opposite the first end; and
the high-power amplifier ( 5 ) and the switch ( 3 ) adjoin the second end of the substrate ( 10 ), the input and output connections (P4, P3, P2, P1, P9) being opposite the second end ( FIG. 3). 7. Halbleitervorrichtung nach Anspruch 6 mit einem geer­ deten Metallfilm (6) auf einem Teilbereich des Halbleiter­ substrats (10) zwischen einem Bereich, in dem die Einrich­ tung (4) zur Erzeugung einer negativen Spannung und die Steuerschaltung (2) angeordnet sind, und einem Bereich, in dem der Hochleistungsverstärker (5) und der Schalter (3) angeordnet sind (Fig. 4).7. The semiconductor device according to claim 6 with a grounded metal film ( 6 ) on a partial region of the semiconductor substrate ( 10 ) between a region in which the device ( 4 ) for generating a negative voltage and the control circuit ( 2 ) are arranged, and an area in which the high-power amplifier ( 5 ) and the switch ( 3 ) are arranged ( FIG. 4).
DE19721448A 1996-09-04 1997-05-22 Semiconductor module, e.g. MMIC gallium arsenide integrated circuit Withdrawn DE19721448A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8233845A JPH1079467A (en) 1996-09-04 1996-09-04 Semiconductor device

Publications (1)

Publication Number Publication Date
DE19721448A1 true DE19721448A1 (en) 1998-03-12

Family

ID=16961477

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19721448A Withdrawn DE19721448A1 (en) 1996-09-04 1997-05-22 Semiconductor module, e.g. MMIC gallium arsenide integrated circuit

Country Status (3)

Country Link
JP (1) JPH1079467A (en)
KR (1) KR19980023927A (en)
DE (1) DE19721448A1 (en)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
JP4659826B2 (en) 2004-06-23 2011-03-30 ペレグリン セミコンダクター コーポレーション RF front-end integrated circuit
US8742502B2 (en) 2005-07-11 2014-06-03 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US20080076371A1 (en) 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US7890891B2 (en) 2005-07-11 2011-02-15 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US9653601B2 (en) 2005-07-11 2017-05-16 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US7910993B2 (en) 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
US7960772B2 (en) 2007-04-26 2011-06-14 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
EP3346611B1 (en) 2008-02-28 2021-09-22 pSemi Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
US9590674B2 (en) 2012-12-14 2017-03-07 Peregrine Semiconductor Corporation Semiconductor devices with switchable ground-body connection
US20150236798A1 (en) 2013-03-14 2015-08-20 Peregrine Semiconductor Corporation Methods for Increasing RF Throughput Via Usage of Tunable Filters
US9406695B2 (en) 2013-11-20 2016-08-02 Peregrine Semiconductor Corporation Circuit and method for improving ESD tolerance and switching speed
US9831857B2 (en) 2015-03-11 2017-11-28 Peregrine Semiconductor Corporation Power splitter with programmable output phase shift
US9948281B2 (en) 2016-09-02 2018-04-17 Peregrine Semiconductor Corporation Positive logic digitally tunable capacitor
WO2018110393A1 (en) 2016-12-14 2018-06-21 株式会社村田製作所 Switch ic, front-end module, and communication device
JP2019033366A (en) * 2017-08-08 2019-02-28 日本電信電話株式会社 Radio transmitter, radio receiver and radio communication system
KR102375498B1 (en) 2017-09-29 2022-03-17 가부시키가이샤 무라타 세이사쿠쇼 Semiconductor devices, high-frequency circuits, and communication devices
JP7049856B2 (en) * 2018-02-21 2022-04-07 日清紡マイクロデバイス株式会社 High frequency semiconductor integrated circuit
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
US10505530B2 (en) 2018-03-28 2019-12-10 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
US11476849B2 (en) 2020-01-06 2022-10-18 Psemi Corporation High power positive logic switch

Also Published As

Publication number Publication date
KR19980023927A (en) 1998-07-06
JPH1079467A (en) 1998-03-24

Similar Documents

Publication Publication Date Title
DE19721448A1 (en) Semiconductor module, e.g. MMIC gallium arsenide integrated circuit
DE69628212T2 (en) Surface mount antenna and communication device with such an antenna
DE69413988T2 (en) 3-DIMENSIONAL HOUSING FOR MONOLITHIC INTEGRATED MICROWAVES / MILLIMETER WAVEWAVE CIRCUITS
DE69219809T2 (en) Integrated electronic warfare receiver with integral antenna
DE69622066T2 (en) Vertical connecting arrangement from a line with three wires for multi-level substrates
DE69924168T2 (en) Bandpass filter, duplexer, high frequency module and communication device
DE69128818T2 (en) Connection method between an integrated circuit and a circuit carrier and integrated circuit adapted to this method
DE10152533A1 (en) High-frequency circuit board unit, high-frequency module using the unit, electronic device using the module, and methods of manufacturing the high-frequency circuit board unit
DE69425775T2 (en) Method for the assembly and testing of monolithically integrated microwave circuit modules (MMIC)
DE4327137A1 (en) Step attenuator
DE2942035A1 (en) INTEGRATED MICROWAVE CIRCUIT DEVICE
DE69531273T2 (en) Variable gain circuit and radio with such a circuit
DE2556669A1 (en) CAPACITY VARIATION DIODE DEVICE
DE19853453A1 (en) Board shaped irreversible element e.g. circulator, isolator used in high frequency circuit
DE69111528T2 (en) Integrated semiconductor circuit.
DE10102891A1 (en) High power amplifier, for e.g. radio transmitter, has harmonic processing circuit to process the harmonic in the output signal of the amplifier element
DE69510969T2 (en) Device for increasing the signal-to-noise ratio
DE3613258A1 (en) SEMICONDUCTOR SUBSTRATE WITH AT LEAST ONE MONOLITHICALLY INTEGRATED CIRCUIT
DE10202699A1 (en) Non-reciprocal circuit component for communications device has central electrodes on ferrite component with ends that feed gates; end of at least one electrode supplies symmetrical gate
DE69208700T2 (en) Group antenna
DE3910288A1 (en) METHOD FOR PRODUCING MONOLITHICALLY INTEGRATED OPTOELECTRONIC MODULES
DE69834499T2 (en) Low noise amplifier stage with matching circuit
DE10146338A1 (en) Circular polarization wave antenna and manufacturing method thereof
DE69529040T2 (en) Monolithic high frequency integrated circuit
DE102017216906A1 (en) Waveguide system, radio frequency line and radar sensor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee