DE19650821A1 - Processing silicon plate by etching - Google Patents
Processing silicon plate by etchingInfo
- Publication number
- DE19650821A1 DE19650821A1 DE19650821A DE19650821A DE19650821A1 DE 19650821 A1 DE19650821 A1 DE 19650821A1 DE 19650821 A DE19650821 A DE 19650821A DE 19650821 A DE19650821 A DE 19650821A DE 19650821 A1 DE19650821 A1 DE 19650821A1
- Authority
- DE
- Germany
- Prior art keywords
- etching
- silicon plate
- passivation layer
- silicon
- benzocyclobutene
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000005530 etching Methods 0.000 title claims abstract description 57
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 77
- 229910052710 silicon Inorganic materials 0.000 title claims description 76
- 239000010703 silicon Substances 0.000 title claims description 76
- 238000012545 processing Methods 0.000 title claims description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims abstract description 26
- ZPZDIFSPRVHGIF-UHFFFAOYSA-N 3-aminopropylsilicon Chemical compound NCCC[Si] ZPZDIFSPRVHGIF-UHFFFAOYSA-N 0.000 claims abstract description 4
- 238000002161 passivation Methods 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 24
- 238000004528 spin coating Methods 0.000 claims description 7
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 6
- 229910017604 nitric acid Inorganic materials 0.000 claims description 6
- 239000002904 solvent Substances 0.000 claims description 6
- 239000002318 adhesion promoter Substances 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 239000007800 oxidant agent Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 238000006116 polymerization reaction Methods 0.000 claims description 2
- 238000009987 spinning Methods 0.000 claims description 2
- 239000007858 starting material Substances 0.000 claims description 2
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 7
- FYGHSUNMUKGBRK-UHFFFAOYSA-N 1,2,3-trimethylbenzene Chemical compound CC1=CC=CC(C)=C1C FYGHSUNMUKGBRK-UHFFFAOYSA-N 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000000178 monomer Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000012459 cleaning agent Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000006193 liquid solution Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
- G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
- G01L9/0042—Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30608—Anisotropic liquid etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
Landscapes
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Analytical Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
Abstract
Description
Die Erfindung geht aus von einem Verfahren zur Bearbeitung von Siliziumplatten nach der Gattung des unabhängigen Patentanspruchs. Es ist allgemein bekannt, bei der Ätzung von Siliziumplatten zur erwärmte basische Ätzlösungen eine Passivierschicht auf die Siliziumplatte aufzubringen um einzelne Bereiche vor einem Ätzangriff zu schützen. Bei diesen Passivierschichten handelt es sich in der Regel um Siliziumoxid oder Siliziumnitrid, die eine ausgezeichnete Beständigkeit in den verwendeten basischen Ätzlösungen wie KOH oder NaCH aufweisen. Problematisch ist dabei jedoch, daß diese Passivierschichten nicht auf allen Oberflächen mit guter Qualität aufgebracht werden können. Dies betrifft vor allen Dingen unebene Oberflächen, die beispielsweise dadurch gebildet werden, daß bereits Bearbeitungsschritte erfolgt sind. Im besonderen Maße ist dieses Problem gegeben, wenn Schaltkreise erzeugt wurden, da dann die Oberflächen sehr uneben sind und weiterhin einzelne Bereiche, wie beispielsweise Anschlußpunkte der Metallisierung nicht mit Oxid- oder Nitridfilm bedeckt werden dürfen. Weiterhin kann es schwierig sein, Rückseiten von Siliziumplatten zu schützen, wenn auf der Vorderseite eine Bearbeitung stattfindet, da es dann auf der Rückseite zu Kratzern oder sonstigen Beschädigungen kommen kann, die eine Passivierschicht aus Siliziumoxid oder Siliziumnitrid zerstören.The invention is based on a processing method of silicon plates according to the genus of the independent Claim. It is common knowledge in etching from silicon plates to heated basic etching solutions To apply the passivation layer to the silicon plate to protect individual areas from an etching attack. At these passivation layers are usually Silicon oxide or silicon nitride, which is excellent Resistance in the basic etching solutions used such as Have KOH or NaCH. However, the problem is that these passivation layers are not on all surfaces good quality can be applied. This affects before all things uneven surfaces, for example because of this be formed that processing steps are already taking place are. This problem is particularly present when Circuits were created because then the surfaces were very are uneven and continue to separate areas, such as for example, connection points of the metallization not Oxide or nitride film may be covered. Furthermore can it can be difficult to get backsides of silicon plates protect when editing on the front takes place since it will then scratch or scratch on the back other damage can occur Passivation layer made of silicon oxide or silicon nitride to destroy.
Aus der EP 541571 ist daher eine Vorrichtung zum einseitigen Ätzen von Halbleiterplatten bekannt, bei dem die Halbleiterplatte so in eine Ätzdose eingebaut wird, daß die Rückseite nicht mit der Ätzlösung beaufschlagt wird.From EP 541571 is therefore a device for known one-sided etching of semiconductor plates, in which the Semiconductor plate is installed in an etching box so that the The back of the etching solution is not applied.
Das erfindungsgemäße Verfahren nach der Gattung des unabhängigen Patentanspruchs hat demgegenüber den Vorteil, daß die so gebildete Passivierschicht einfach aufzubringen ist, in hohem Maße gegen die verwendeten Ätzlösungen beständig ist und nach der Ätzung leicht wieder entfernt werden kann. Es wird so eine aufwendige Montage der Siliziumplatten in Ätzdosen vermieden.The inventive method according to the genus In contrast, independent patent claims have the advantage that the passivation layer thus formed is easy to apply is, to a large extent, against the etching solutions used is resistant and easily removed after the etching can be. It becomes a complex assembly of the Avoid silicon plates in etching cans.
Durch die in den abhängigen Patentansprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des Verfahrens nach dem unabhängigen Patentanspruch möglich. Durch Aufschleudern kann eine einfache Beschichtung der Siliziumplatten erfolgen. Zur Verbesserung der Haftung wird dazu vor dem Aufschleudern ein Haftvermittler aufgebracht. Durch eine Temperaturbehandlung kann danach eine Vernetzung des aufgeschleuderten Benocyclobutenmonomers erfolgen. Diese Vorgehensweise ist besonders vorteilhaft, wenn die Ätzung der Siliziumplatte ausgehend von einer ersten Seite erfolgt und die Rückseite vor dem Angriff des Ätzmediums geschützt werden soll. Durch Verwendung eines Photostarters und einer nachfolgenden teilweisen Belichtung kann auch eine strukturierte Benzocyclobutenschicht aufgebracht werden. Diese Schicht kann dann auch als Maske für die Ätzung benutzt werden. Nach der Ätzung kann die Benzocyclobutenschicht durch Eintauchen in eine flüssige Lösung, insbesondere Salpetersäure, einfach wieder entfernt werden. Salpetersäure hat dabei den Vorteil, daß Halbleiterschaltungen und insbesondere bei Halbleiterschaltungen in der Regel verwendete Aluminium nicht abgegriffen wird. Als Alternative kann die Entfernung der Benzocyclobutenschicht auch durch eine Plasmabehandlung erfolgen. Das erfindungsgemäße Verfahren erlaubt auch die Passivierung von Schaltkreisen, so daß auf einer Siliziumplatte gleichzeitig Schaltkreise und mikromechanische Strukturen erzeugt werden.By those listed in the dependent claims Measures are advantageous training and Improvements to the independent process Claim possible. By spin coating one can easy coating of the silicon plates. For To this end, the liability is improved before the spin coating Adhesion promoter applied. Through a temperature treatment can then network the spun Benocyclobutene monomer take place. This procedure is particularly advantageous if the etching of the silicon plate starting from a first page and the back should be protected from attack by the etching medium. By Use of a photo starter and a subsequent one partial exposure can also be a structured one Benzocyclobutenschicht be applied. This layer can then also be used as a mask for the etching. After etching, the benzocyclobutene layer can be immersed into a liquid solution, especially nitric acid, simply be removed again. Nitric acid has the advantage that semiconductor circuits and especially at Semiconductor circuits typically use aluminum is not tapped. As an alternative, the distance the benzocyclobutene layer also by plasma treatment respectively. The method according to the invention also allows Passivation of circuits, so that on a Silicon plate simultaneously circuits and micromechanical structures are generated.
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigen die Fig. 1 eine Ätzdose nach dem Stand der Technik, Fig. 2 ein erstes Beispiel für das erfindungsgemäße Verfahren und Fig. 3 ein zweites Beispiel für das erfindungsgemäße Verfahren.Embodiments of the invention are shown in the drawings and explained in more detail in the following description. 1, there is shown in FIGS. An etching box according to the prior art, Fig. 2 shows a first example of the inventive method and Fig. 3 shows a second example of the inventive method.
In der Fig. 1 wird schematisch die bereits bekannte Ätzdose nach der EP 541571 dargestellt. Dabei ist eine Siliziumplatte 1 in einem Gehäuse 10 eingeschlossen, so daß nur eine Seite der Siliziumplatte 1, in der Fig. 1 die Unterseite, freiliegt. Die Unterseite der Siliziumplatte 1 kann dann mit einer Ätzlösung beaufschlagt werden. Um nicht die gesamte Siliziumplatte 1, sondern nur einen gewünschten Bereich mit der Ätzlösung zu beaufschlagen, ist eine strukturierte Ätzmaskierung 3 auf der Unterseite aufgebracht. Die Ätzmaskierung 3 bedeckt nicht die gesamte Unterseite der Siliziumplatte 1, sondern läßt Bereiche frei. Wenn nun die Ätzdose 10 in eine Ätzflüssigkeit, beispielsweise KOH oder NaCH eingetaucht wird, so erfolgt eine Ätzung des Siliziums der Siliziumplatte 1 in den Bereichen in denen sie nicht mit der Ätzmaskierung 3 bedeckt ist. In basischen Ätzlösungen erfolgt eine anisotrope Ätzung von Silizium in Abhängigkeit von der Kristallstruktur, so daß sich eine Ätzkaverne 2 mit schrägen Seitenwänden ausbildete, wie dies in der Fig. 1 gezeigt wird. Die Seitenwände orientieren sich dabei an kristallographischen 111 Kristallebenen des Siliziumeinkristalls der Siliziumplatte 1. Um während des Eintauchens in die Ätzlösung sicherzustellen, daß keine Ätzlösung in das Innere der Ätzdose 10 gelangt, sind Dichtringe 11 vorgesehen, gegen die die Siliziumplatte 1 gepreßt wird. Durch diese Dichtringe 11 wird das Innere der Ätzdose 10 gegen das Eindringen von Flüssigkeiten abgedichtet, so daß keine Ätzlösung auf die Oberseite der Siliziumplatte 1 gelangt. Dies ist insbesondere dann erforderlich, wenn auf der Oberseite der Siliziumplatte 1 Schaltkreise 4 angeordnet sind, da deren Eigenschaften auch von Verunreinigungen beeinträchtigt werden können. Weiterhin verwenden integrierte Schaltungen 4 in der Regel Altminium für die Metallisierung, wobei dieses Material in besonderem Maße durch basische Ätzlösungen geschädigt werben kann.The schematically known etching box according to EP 541571 is shown schematically in FIG. 1. A silicon plate 1 is enclosed in a housing 10 so that only one side of the silicon plate 1 , in FIG. 1 the underside, is exposed. An etching solution can then be applied to the underside of the silicon plate 1 . In order not to apply the etching solution to the entire silicon plate 1 , but rather only to a desired area, a structured etching mask 3 is applied on the underside. The etching mask 3 does not cover the entire underside of the silicon plate 1 , but leaves areas free. Now, when the etching box is immersed in an etching liquid such as KOH or after 10, an etching is carried out of the silicon of the silicon plate 1 in the areas where it is not covered with the etching mask. 3 In basic etching solutions, an anisotropic etching of silicon takes place depending on the crystal structure, so that an etching cavern 2 with oblique side walls is formed, as is shown in FIG. 1. The side walls are based on crystallographic 111 crystal planes of the silicon single crystal of silicon plate 1 . In order to ensure during immersion in the etching solution that no etching solution gets into the interior of the etching can 10 , sealing rings 11 are provided, against which the silicon plate 1 is pressed. By means of these sealing rings 11 , the inside of the etching box 10 is sealed against the ingress of liquids, so that no etching solution gets onto the top of the silicon plate 1 . This is particularly necessary if circuits 4 are arranged on the top of the silicon plate 1 , since their properties can also be impaired by impurities. Furthermore, integrated circuits 4 generally use Altminium for the metallization, this material being able to be particularly damaged by basic etching solutions.
In der Fig. 1 wird exemplarisch ein Drucksensor mit einer integrierten Auswerteschaltung 4 gezeigt. Durch die eingeätzte Ausnehmung 2 wird ein Membranbereich 6 geschaffen, der durch eine Druckbeaufschlagung verformbar ist. In der Siliziummembran sind dann piezoelektrische Widerstandselemente 5 eindiffundiert, die in Abhängigkeit von den durch die Verformung auftretenden mechanischen Spannungen ihren Widerstand ändern. Durch nicht gezeigte Zuleitungen können diese Widerstandsänderungen dann von der integrierten Schaltung 4 ausgewertet werden. Die Herstellung derartiger Drucksensoren erfolgt dadurch, daß eine Vielzahl von Sensorelementen gleichzeitig aus einem Siliziumwafer herausstrukturiert werden. Derartige Siliziumwafer haben einen Durchmesser von vier Zoll oder sechs Zoll, während die einzelnen Drucksensorelemente nur äußere Abmessungen von wenigen Millimetern aufweisen. Aus einer einzigen Siliziumplatte lassen sich somit eine Vielzahl von Drucksensoren fertigen. In der Fig. 1 ist insofern die Siliziumplatte 1 verzerrt dargestellt als daß nur ein einziges Drucksensorelement gezeigt wird und die Dicke übertrieben dargestellt ist. Die vier oder sechs Zoll großen Siliziumplatten haben in der Regel eine Dicke von 350 bis 550 µm.A pressure sensor with an integrated evaluation circuit 4 is shown as an example in FIG. 1. The etched recess 2 creates a membrane area 6 which can be deformed by pressurization. Piezoelectric resistance elements 5 are then diffused into the silicon membrane and change their resistance as a function of the mechanical stresses caused by the deformation. These resistance changes can then be evaluated by the integrated circuit 4 through supply lines, not shown. Pressure sensors of this type are produced by structuring a large number of sensor elements simultaneously from a silicon wafer. Such silicon wafers have a diameter of four inches or six inches, while the individual pressure sensor elements only have outer dimensions of a few millimeters. A large number of pressure sensors can thus be manufactured from a single silicon plate. In Fig. 1 the silicon plate 1 is shown distorted in that only a single pressure sensor element is shown and the thickness is exaggerated. The four or six inch silicon plates usually have a thickness of 350 to 550 µm.
Die Verwendung der in der Fig. 1 gezeigten Ätzdose 10 erfordert, daß jeder Siliziumwafer einzeln verpackt wird. Da ein dichter Abschluß zudem erfordert, daß durch in der Fig. 1 nicht dargestellte Mittel die Siliziumplatte 1 gegen den Dichtring 11 gepreßt wird, ist diese Einzelverpackung nicht unkritisch, da so mechanische Spannungen in der Siliziumplatte 1 auftreten. Aufgrund der dünnen Membranbereiche 6 kann es dabei zu einem Bruch des Membranbereichs 6 und somit dann auch zu einer Beaufschlagung der Oberseite der Siliziumplatte 1 mit der Ätzlösung kommen. Weiterhin ist die Einzelverpackung sehr aufwendig und erlaubt es nicht, eine Vielzahl von Siliziumplatten 1 gleichzeitig in einem Ätzbad zu behandeln.The use of the etching box 10 shown in FIG. 1 requires that each silicon wafer be individually packaged. Since a tight seal also requires that the silicon plate 1 is pressed against the sealing ring 11 by means not shown in FIG. 1, this individual packaging is not uncritical, since mechanical stresses occur in the silicon plate 1 . Due to the thin membrane regions 6, it may in this case at a fraction of the diaphragm portion 6, and thus turns to a treatment of the top of the silicon plate 1 come up with the etching solution. Furthermore, the individual packaging is very complicated and does not allow to treat a plurality of silicon plates 1 at the same time in an etching bath.
In der Fig. 2 wird ein anderes Verfahren gezeigt, mit dem die Oberseite einer Siliziumplatte 1 vor dem Angriff der Ätzlösung geschützt werden kann. Die Fig. 2 zeigt dazu wieder eine Siliziumplatte 1 mit einer eingeätzten Ausnehmung 2 durch die ein Membranbereich 6 geschaffen wird. Im Membranbereich 6 sind wiederum piezoresistive Widerstandselemente 5 in die Oberseite der Siliziumplatte 1 eingebracht. Weiterhin ist auf der Oberseite der Siliziumplatte 1 noch eine integrierte Auswerteschaltung 4 für die piezoresistiven Elemente 5 eingebracht, die durch nicht dargestellte Leiterbahnen miteinander verbunden sind. Um die Ausnehmung 2 ausgehend von der Unterseite der Siliziumplatte 1 einzuätzen, ist auf die Unterseite eine Ätzmaskierung 3 eingebracht, die den Bereich der Ausnehmung 2 freiläßt. Auf der Oberseite der Siliziumplatte 1 ist eine Passivierungsschicht 7 aufgebracht durch die ein Schutz der Oberseite der Siliziumplatte 1 beim Ätzen der Ausnehmung 2 erreicht wird. Wie bereits zur Fig. 1 ausgeführt, ist auch in der Fig. 2 die Siliziumplatte 1 mit ihren Abmessungen verzerrt dargestellt. Auch bei der Siliziumplatte 1 der Fig. 2 handelt es sich um eine Siliziumplatte mit lateralen Ausdehnungen von vier oder sechs Zoll und einer Dicke von ca. 500 µm. Aufgrund dieser Abmessungen müssen die Seiten der Siliziumplatte 1 auch nicht vor einem Angriff der Ätzlösung geschützt werden, da ein Abtrag von einigen 100 µm ausgehend von den Seiten der Siliziumplatte aufgrund der großen lateralen Abmessung der Siliziumplatte 1 toleriert werden kann.Another method is shown in FIG. 2, with which the upper side of a silicon plate 1 can be protected against attack by the etching solution. Fig. 2 shows again to a silicon disc 1 with a recess 2 etched through which a diaphragm portion 6 is created. Piezoresistive resistance elements 5 are in turn introduced into the top of the silicon plate 1 in the membrane region 6 . Furthermore, an integrated evaluation circuit 4 for the piezoresistive elements 5 is introduced on the top of the silicon plate 1 , which are connected to one another by conductor tracks, not shown. In order to etch the recess 2 starting from the underside of the silicon plate 1 , an etching mask 3 is introduced on the underside, which leaves the area of the recess 2 free. A passivation layer 7 is applied to the top of the silicon plate 1 , by means of which the top of the silicon plate 1 is protected when the recess 2 is etched. As already explained for Fig. 1 is shown distorted in FIG. 2, the silicon plate 1 with their dimensions. The silicon plate 1 in FIG. 2 is also a silicon plate with lateral dimensions of four or six inches and a thickness of approximately 500 μm. Because of these dimensions, the sides of the silicon plate 1 also do not have to be protected against attack by the etching solution, since removal of a few 100 μm from the sides of the silicon plate can be tolerated due to the large lateral dimension of the silicon plate 1 .
Die Passivierschicht 7 muß verschiedenen Anforderungen genügen. Sie muß zum einen eine ausreichende Passivierung der Oberseite beim Ätzprozeß sicherstellen, d. h. sie muß gegen basische Ätzlösungen wie NaCH oder KOH bei Temperaturen von ca. 80 bis 90°C beständig sein. Weiterhin muß die Passivierschicht in der Lage sein Unebenheiten der Oberfläche, wie sie beispielsweise bei eindiffundierten Widerständen 5 oder im Bereich der integrierten Schaltung 4 auftreten, zuverlässig abzudecken. Weiterhin muß die aufgebrachte Passivierung mit den integrierten Schaltungen kompatibel sein, d. h. sie darf keine Stoffe enthalten, die die integrierten Schaltungen oder die freiliegenden Metallbontpads der Schaltung schädigen. Weiterhin muß die Passivierung 7 einfach aufzubringen sein und nach dem Ätzprozeß wieder entfernbar sein, damit die Bontpads der integrierten Schaltung 4 zugänglich sind. Anderenfalls könnten die elektrischen Signale der integrierten Schaltung 4 nicht ausgelesen werden.The passivation layer 7 must meet various requirements. On the one hand, it must ensure sufficient passivation of the top during the etching process, ie it must be resistant to basic etching solutions such as NaCH or KOH at temperatures of approx. 80 to 90 ° C. Furthermore, the passivation layer must be able to reliably cover unevenness in the surface, such as occurs, for example, in the case of diffused resistors 5 or in the region of the integrated circuit 4 . Furthermore, the passivation applied must be compatible with the integrated circuits, ie it must not contain any substances which damage the integrated circuits or the exposed metal bontpads of the circuit. Furthermore, the passivation 7 must be easy to apply and removable after the etching process so that the Bontpads of the integrated circuit 4 are accessible. Otherwise the electrical signals of the integrated circuit 4 could not be read out.
Es hat sich nun gezeigt, daß eine derartige Passivierung durch Benzocyclobuten (BCB) erreicht werden kann. Dieser Kunststoff wird als Monomer in einem Lösungsmittel, beispielsweise Trimemthylbenzol, gelöst und kann dann durch Aufschleudern aufgebracht werden. Es können jedoch auch andere Methoden zur Erzeugen einer Benzocyclobutenschicht auf der Oberseite der Siliziumplatte genutzt werden, wie beispielsweise das Abscheiden aus einem chemischen Dampf (CVD-Beschichtung). Das Aufschleudern ist jedoch eine besonders einfache Methode. Dazu wird das in dem Lösungsmittel gelöste Benzocyclobuten auf die Siliziumplatte 1 aufgegeben und dann durch Schleudern, d. h. durch Drehen der Siliziumplatte um eine Achse auf der gesamten Oberfläche verteilt. Dabei dampft das Lösungsmittel ab und es bleibt eine Schicht von Benzocyclobuten zurück. Neben reinem Benzocyclobuten können dabei bereits Polymerketten von Benzocyclobuten herangezogen werden, durch die die Viskosität der für das Aufschleudern verwendeten Lösung eingestellt werden kann, wodurch sich eine definierte Dicke der aufgeschleuderten Schicht einstellen läßt. Nach dem Aufschleudern ist dann auf der Oberfläche eine dünne Schicht von niedermolekularem Benzocyclobuten, deren Dicke von 0,1 bis mehreren µm betragen kann. Es erfolgt dann eine thermische Nachbehandlung mit Temperaturen von ca. 200 bis 250°, wodurch eine Quervernetzung des monomeren oder niedermolekularen Benzocyclobuten erfolgt. Durch diese thermisch induzierte Polymerisation wird dann quervernetztes Benzocyclobuten geschafften, d. h. ein quervernetztes duroplastischer Kunststoff mit hervorragender Beständigkeit gegenüber Chemikalien. Zur Verbesserung der Haftung dieser Kunststoffschicht auf der Oberfläche der Siliziumplatte 1 kann vor dem Aufschleudern ein Haftvermittler aufgebracht werden. Derartige Haftvermittler sind allgemein bekannt. Für die Verwendung von Benzocyclobuten hat sich dabei durch Versuche insbesondere Aminopropylsilan (APS) als besonders geeignet herausgestellt. Die so auf ihrer Oberseite mit einer Passivierung 7 versehene Siliziumplatte wird dann in die basische Ätzlösung eingetaucht, so daß außergehend von der Unterseite der Siliziumplatte 1 in den Bereichen, die von der Ätzmaskierung 3 frei geblieben sind, eine Ätzung des Siliziums der Siliziumplatte 1 erfolgt. Dabei können eine Vielzahl von Siliziumplatten 1 gleichzeitig in einem Ständer angeordnet und in die Ätzlösung gegeben werden, da nun keine aufwendige Verpackung mehr erforderlich ist.It has now been shown that such passivation can be achieved using benzocyclobutene (BCB). This plastic is dissolved as a monomer in a solvent, for example trimethylbenzene, and can then be applied by spin coating. However, other methods of creating a benzocyclobutene layer on top of the silicon plate can also be used, such as chemical vapor deposition (CVD coating). Spin-on is a particularly simple method. For this purpose, the benzocyclobutene dissolved in the solvent is applied to the silicon plate 1 and then distributed over the entire surface by spinning, ie by rotating the silicon plate about an axis. The solvent evaporates and a layer of benzocyclobutene remains. In addition to pure benzocyclobutene, polymer chains of benzocyclobutene can already be used, through which the viscosity of the solution used for the spin coating can be adjusted, as a result of which a defined thickness of the spin-on layer can be adjusted. After the spin coating, there is a thin layer of low molecular weight benzocyclobutene on the surface, the thickness of which can be from 0.1 to several μm. A thermal aftertreatment is then carried out at temperatures of approximately 200 to 250 °, as a result of which the monomeric or low molecular weight benzocyclobutene is crosslinked. This thermally induced polymerization then creates crosslinked benzocyclobutene, ie a crosslinked thermosetting plastic with excellent resistance to chemicals. To improve the adhesion of this plastic layer on the surface of the silicon plate 1 , an adhesion promoter can be applied before the spin coating. Adhesion promoters of this type are generally known. Experiments in particular have shown that aminopropylsilane (APS) is particularly suitable for the use of benzocyclobutene. The thus provided on its upper surface with a passivation layer 7 silicon plate is then immersed in the alkaline etching solution, so that in addition to the effect takes place from the bottom of the silicon plate 1 in the areas that are left free of the etching mask 3, etching of the silicon of the silicon plate. 1 In this case, a large number of silicon plates 1 can be arranged simultaneously in a stand and added to the etching solution, since complex packaging is no longer required.
Nach der Ätzung und weiteren Prozeßschritten wird dann die Passivierschicht 7 aus Benzocyclobuten wieder entfernt, so daß die Oberfläche der Siliziumplatte 1 wieder freiliegt. Dies kann beispielsweise durch Eintauchen der Siliziumplatte 1 in ein Oxidationsmittel, beispielsweise Salpetersäure, erfolgen. Bei Salpetersäure handelt es sich um ein übliches Reinigungsmittel für Halbleiterschaltungen, welches keine Beschädigungen von Halbleiterschaltungen 4 oder piezoresistiven Widerständen 5 oder auf der Oberseite freiliegenden Aluminiumbontpads verursacht. Die Passivierschicht 7 aus Benzocyclobuten kann somit einfach entfernt werden, ohne daß eine Beeinträchtigung der auf der Oberseite angeordneten Halbleiterschaltung 4 erfolgt. Weiterhin kann ggf. auch in Kombination mit einer Behandlung in Salpetersäure, durch einen Plasmaätzprozeß beispielsweise in einem Sauerstoffplasma, die Passivierschicht 7 entfernt werden.After the etching and further process steps, the passivation layer 7 made of benzocyclobutene is then removed again, so that the surface of the silicon plate 1 is exposed again. This can be done, for example, by immersing the silicon plate 1 in an oxidizing agent, for example nitric acid. Nitric acid is a common cleaning agent for semiconductor circuits, which does not cause any damage to semiconductor circuits 4 or piezoresistive resistors 5 or aluminum bon pads exposed on the top. The passivation layer 7 made of benzocyclobutene can thus be easily removed without the semiconductor circuit 4 arranged on the top being adversely affected. Furthermore, the passivation layer 7 can optionally also be removed in combination with a treatment in nitric acid, by a plasma etching process, for example in an oxygen plasma.
In der Fig. 3 wird ein weiteres Ausführungsbeispiel der Erfindung gezeigt. In der Fig. 3 wird eine Silizium-Platte 1 gezeigt, auf deren Unterseite eine Maskierschicht 3 aufgebracht ist, die die gesamte Unterseite bedeckt. Auf der Oberseite der Siliziumplatte 1 ist eine Passivierschicht 7 aufgebracht, die den Bereich einer eingeätzten Ausnehmung 2 freiläßt. Weiterhin weist die Oberseite der Siliziumplatte 1 eine integrierte Schaltung 4 auf, die unter einer Passivierschicht 7 angeordnet ist.In FIG. 3, another embodiment of the invention is shown. In FIG. 3, a silicon plate 1 is shown, a masking layer 3 is applied on the underside thereof, which covers the entire bottom. On top of the silicon plate 1, a passivation layer 7 is applied, which leaves free the region of a recess etched. 2 Furthermore, the top of the silicon plate 1 has an integrated circuit 4 , which is arranged under a passivation layer 7 .
Bei der Passivierschicht 7 handelt es sich wieder um eine Benzocyclobutenschicht, die im Unterschied zur Fig. 2 hier jedoch strukturiert ist und den Bereich einer eingeätzten Ausnehmung 2 freiläßt. Zur Erzeugung einer derartigen Siliziumplatte 1 wird zunächst die integrierte Schaltung 4 eingebracht und die Unterseite mit der Maskierschicht 3 bedeckt. Danach wird dann eine Benzocyclobutenschicht aufgeschleudert, die jedoch neben dem Benzocyclobuten noch einen Photoinitiator enthält. Bei einem derartigen Photoinitiator handelt es sich um eine Chemikalie, die durch Bestrahlen, beispielsweise mit UV-Licht, aktiviert wird und dann eine Polymerisation des Benzocyclobuten verursacht. Die zunächst ganz flächig aufgebrachte Benzocyclobutenschicht wird somit durch eine Maske hindurch mit UV-Strahlung bestrahlt, wobei die Bereiche, die mit der Passivierschicht 7 bedeckt werden sollen, mit UV-Strahlung bestrahlt werden. In diesen Bereichen erfolgt dann eine Polymerisation des Benzocyclobuten. Die nichtbestrahlten Bereiche lassen sich danach mit einem Lösungsmittel, beispielsweise Trimethylbenzol, ablösen, so daß auf der Oberseite in einigen Bereichen das Silizium der Siliziumplatte 1 freiliegt. In diesen Bereichen erfolgt dann, wie bereits beschrieben, eine Ätzung des Siliziums der Siliziumplatte 1. In der Fig. 3 wird der Zustand nach diesem Ätzschritt gezeigt, bevor die Passivierschicht 7 wieder von der Oberfläche der Siliziumplatte 1 entfernt wird. Dieses Verfahren ist besonders vorteilhaft, wenn die fertige Silizium-Struktur gleichzeitig integrierte Schaltungen und eingeätzte Ausnehmungen 2 auf einer Seite der Siliziumplatte 1 enthalten soll. Statt der hier gezeigten Maskierschicht 3 kann auch eine Passivierschicht 7 verwendet werden, die dann entweder separat aufgebracht und thermisch polymerisiert oder aber ganzflächig mit UV-Licht bestrahlt werden muß.The passivation layer 7 is again a benzocyclobutene layer, which, in contrast to FIG. 2, is structured here, however, and leaves the area of an etched-in recess 2 free. To produce such a silicon plate 1 , the integrated circuit 4 is first introduced and the underside is covered with the masking layer 3 . Then a benzocyclobutene layer is spun on, but which also contains a photoinitiator in addition to the benzocyclobutene. Such a photoinitiator is a chemical that is activated by irradiation, for example with UV light, and then causes the benzocyclobutene to polymerize. The benzocyclobutene layer, which is initially applied over the entire area, is thus irradiated with UV radiation through a mask, the regions which are to be covered with the passivation layer 7 being irradiated with UV radiation. The benzocyclobutene is then polymerized in these areas. The non-irradiated areas can then be removed with a solvent, for example trimethylbenzene, so that the silicon of the silicon plate 1 is exposed in some areas on the top. As already described, the silicon of the silicon plate 1 is then etched in these regions. In Fig. 3 is shown the state after this etching step before the passivation layer 7 is removed from the surface of the silicon plate 1. This method is particularly advantageous if the finished silicon structure is to contain integrated circuits and etched recesses 2 on one side of the silicon plate 1 at the same time. Instead of the masking layer 3 shown here, a passivation layer 7 can also be used, which then either has to be applied separately and thermally polymerized or has to be irradiated over the entire area with UV light.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19650821A DE19650821A1 (en) | 1996-12-07 | 1996-12-07 | Processing silicon plate by etching |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19650821A DE19650821A1 (en) | 1996-12-07 | 1996-12-07 | Processing silicon plate by etching |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19650821A1 true DE19650821A1 (en) | 1998-06-10 |
Family
ID=7813936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19650821A Ceased DE19650821A1 (en) | 1996-12-07 | 1996-12-07 | Processing silicon plate by etching |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19650821A1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6642126B2 (en) | 1999-12-22 | 2003-11-04 | Micronas Gmbh | Process for manufacturing a semiconductor wafer with passivation layer mask for etching with mechanical removal |
EP1249043B1 (en) * | 1999-11-26 | 2010-03-03 | United Monolithic Semiconductors GmbH | Integrated limiter and method for producing an integrated limiter |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5217568A (en) * | 1992-02-03 | 1993-06-08 | Motorola, Inc. | Silicon etching process using polymeric mask, for example, to form V-groove for an optical fiber coupling |
US5455459A (en) * | 1992-03-27 | 1995-10-03 | Martin Marietta Corporation | Reconstructable interconnect structure for electronic circuits |
-
1996
- 1996-12-07 DE DE19650821A patent/DE19650821A1/en not_active Ceased
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5217568A (en) * | 1992-02-03 | 1993-06-08 | Motorola, Inc. | Silicon etching process using polymeric mask, for example, to form V-groove for an optical fiber coupling |
US5455459A (en) * | 1992-03-27 | 1995-10-03 | Martin Marietta Corporation | Reconstructable interconnect structure for electronic circuits |
Non-Patent Citations (2)
Title |
---|
IM, J. et.al.: Physical and mechanical properties of photo-BCR-based films. In: Proceedings 1996 Int. Symp. on Microelectronics, SPIE Vol. 2920, pp. 168-75, Conference Mineapolis, 8.-10.10.1996. In: Datenbank STN, file INSPEC, AN 97:5565252 * |
TOWNSEND, P.H. et.al.: Adhesion of Cyclotene (BCB) coatings on silicon substraten. In: Electronic Packaging Materials Science VII Symp., Editors: Borgesen, P., Jensen, K.F. and Pollak, R.A., Mat.Res.Soc. 1994, pp. 365-70. In: Datenbank STN, file INSPEC, AN 95:4881181 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1249043B1 (en) * | 1999-11-26 | 2010-03-03 | United Monolithic Semiconductors GmbH | Integrated limiter and method for producing an integrated limiter |
US6642126B2 (en) | 1999-12-22 | 2003-11-04 | Micronas Gmbh | Process for manufacturing a semiconductor wafer with passivation layer mask for etching with mechanical removal |
DE19962431B4 (en) * | 1999-12-22 | 2005-10-20 | Micronas Gmbh | Method for producing a semiconductor system with adhesive zone for a passivation layer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3586903T2 (en) | PHOTOLITHOGRAPHIC MATERIAL WITH BARRIER COMBINATION. | |
DE19525745B4 (en) | Method of forming a cover pattern | |
DE2460988C2 (en) | A method of depositing a pattern from a thin film on an inorganic substrate | |
DE2638799C3 (en) | Process for improving the adhesion of metallic conductor tracks to polyimide layers in integrated circuits | |
EP2456904B1 (en) | Method for producing a structured coating on a substrate | |
DE3006919A1 (en) | SOLID-COLOR IMAGE CONVERTER AND METHOD FOR THE PRODUCTION THEREOF | |
DE2326314A1 (en) | PROCESS FOR PRODUCING A PASSIVATING LAYER WITH AT LEAST ONE CONTACT OPENING | |
DE69708787T2 (en) | METHOD FOR PRODUCING FILM PATTERNS USING LIFTING TECHNOLOGY | |
DE2227344C3 (en) | ||
DE4410631A1 (en) | Capacitive sensor or converter and method for its production | |
DE2160283B2 (en) | Process for producing a photosensitive masking layer on a semiconductor substrate | |
DE2227344B2 (en) | PROCESS FOR ETCHING OPENINGS IN A LAYER OF ORGANIC MATERIAL | |
DE3019851A1 (en) | METHOD FOR PRODUCING A LITHOGRAPHY MASK AND MASK PRODUCED BY SUCH A METHOD | |
DE3600169A1 (en) | MASK STRUCTURE FOR LITHOGRAPHY, METHOD FOR THEIR PRODUCTION AND LITHOGRAPHIC METHOD | |
DE10200869A1 (en) | Method for producing a protective cover for a component | |
DE4202290A1 (en) | SEMICONDUCTOR DEVICE WITH CAST RESIN ENCLOSURE AND METHOD FOR THE PRODUCTION THEREOF | |
DE19650821A1 (en) | Processing silicon plate by etching | |
DE10237522A1 (en) | Method of manufacturing a semiconductor device | |
DE68907643T2 (en) | Silicon micro converter and manufacturing process therefor. | |
EP0534273B1 (en) | Method for producing a bottom-resist | |
JPH01124219A (en) | Method of forming masking structure on substrate | |
DE19803186C1 (en) | Structured wafer production used in micro-mechanical sensor structure manufacture, without need for wafer edge lacquering or doping | |
DE1546171A1 (en) | Process for removing oxide layers from germanium bodies | |
DE2225366A1 (en) | Process for removing pre-cracks on epitaxial layers | |
DE10146476A1 (en) | Method of manufacturing a semiconductor device with a passivation film and a buffer coating film |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |