DE19640303C2 - Chipmodul insbesondere zur Implantation in einen Chipkartenkörper - Google Patents
Chipmodul insbesondere zur Implantation in einen ChipkartenkörperInfo
- Publication number
- DE19640303C2 DE19640303C2 DE19640303A DE19640303A DE19640303C2 DE 19640303 C2 DE19640303 C2 DE 19640303C2 DE 19640303 A DE19640303 A DE 19640303A DE 19640303 A DE19640303 A DE 19640303A DE 19640303 C2 DE19640303 C2 DE 19640303C2
- Authority
- DE
- Germany
- Prior art keywords
- chip
- carrier
- card body
- chip module
- electrically conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000002513 implantation Methods 0.000 title claims abstract description 7
- 239000004020 conductor Substances 0.000 claims description 41
- 238000005266 casting Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 11
- 239000010410 layer Substances 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- XRWSZZJLZRKHHD-WVWIJVSJSA-N asunaprevir Chemical compound O=C([C@@H]1C[C@H](CN1C(=O)[C@@H](NC(=O)OC(C)(C)C)C(C)(C)C)OC1=NC=C(C2=CC=C(Cl)C=C21)OC)N[C@]1(C(=O)NS(=O)(=O)C2CC2)C[C@H]1C=C XRWSZZJLZRKHHD-WVWIJVSJSA-N 0.000 description 6
- 229940125961 compound 24 Drugs 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 6
- 230000000873 masking effect Effects 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910017770 Cu—Ag Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07745—Mounting details of integrated circuit chips
- G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
- G06K19/07766—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement
- G06K19/07769—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement the further communication means being a galvanic interface, e.g. hybrid or mixed smart cards having a contact and a non-contact interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Credit Cards Or The Like (AREA)
Abstract
Es wird ein Chipmodul insbesondere zur Implantation in einen Chipkartenkörper (25) beschrieben, mit einem Träger (10) und einem auf dem Träger aufgebrachten Chip (13). Das Chipmodul zeichnet sich dadurch aus, daß der Träger auf derjenigen Seite (14), auf welcher der Chip aufgesetzt ist, mit elektrisch leitenden Strukturen (16, 17) versehen ist, welche derart geführt und ausgebildet sind, daß sie beim Implantieren des Chipmoduls (1) in den Chipkartenkörper zumindest teilweise in eine frontale Gegenüberlage zu elektrisch leitenden Strukturen (27) des Chipkartenkörpers bringbar sind.
Description
Die vorliegende Erfindung betrifft ein Chipmodul gemäß dem
Oberbegriff des Patentanspruchs 1, d. h. ein Chipmodul ins
besondere zur Implantation in einen Chipkartenkörper, mit
einem Träger und einem auf dem Träger aufgebrachten Chip.
Derartige Chipmodule sind in einer Vielzahl von verschiedenen
Ausführungsformen bekannt.
Kernstück eines jeden Chipmoduls ist, wie die Bezeichnung
schon andeutet, ein (Halbleiter-)Chip. Dieser Chip wird
mittels eines Klebers auf einen in der Regel aus Epoxidharz
oder dergleichen gefertigten Träger geklebt und durch Bonden
oder dergleichen mit auf dem Träger vorgesehenen leitenden
Strukturen elektrisch verbunden.
Wenn das Chipmodul zum Einsatz in einer äußere Kontaktstellen
aufweisenden (kontaktbehafteten) Chipkarte vorgesehen ist, so
umfassen die leitenden Strukturen des Trägers zumindest die
Kontaktflächen (Oberflächenkontakte) der herzustellenden
Chipkarte. Ist das Chipmodul zum Einsatz in einer nicht
kontaktbehafteten, also kontaktlosen Chipkarte vorgesehen, so
umfassen die leitenden Strukturen des Trägers zumindest
solche Strukturen, die zum Anschluß an eine außerhalb des
Chipmoduls angeordnete, genauer gesagt an eine im Chip
kartenkörper integrierte Antenne vorgesehen sind.
Zum Schutz des Chips wird in der Regel ein denselben umgeben
der, normalerweise metallischer Versteifungsrahmen auf den
Träger aufgeklebt und mit einer den Chip und die Bonddrähte
(vor mechanischen Beschädigungen und vor optischen Analysen)
schützenden Masse aufgefüllt.
Das fertige Chipmodul wird abschließend in eine entsprechende
Aussparung eines Chipkartenkörpers eingesetzt (implantiert),
wodurch im Ergebnis eine gebrauchsfertige Chipkarte entsteht.
Handelt es sich bei der herzustellenden Chipkarte um eine
kontaktbehaftete Chipkarte, so kann die Implantation des
Chipmoduls in den Chipkartenkörper allein durch mechanisches
Verbinden (Verkleben) von Chipmodul und Chipkartenkörper er
folgen. Für solche Anwendungen ausgebildete Chipmodule ent
halten nämlich, wie vorstehend bereits erwähnt wurde, nicht
nur den Chip selbst, sondern auch die an der fertigen Chip
karte außen liegenden Kontaktflächen (Oberflächenkontakte),
so daß keine elektrische Verbindung zwischen dem Chipmodul
und dem Chipkartenkörper erforderlich ist.
Handelt es sich bei der herzustellenden Chipkarte um eine
kontaktlos betreibbare Chipkarte, so erfordert die Implan
tation des Chipmoduls in den Chipkartenkörper neben der
mechanischen Verbindung von Chipmodul und Chipkartenkörper
auch eine elektrische Verbindung derselben (um eine im Chip
kartenkörper integrierte Antenne an den im Chipmodul enthal
tenen Chip anzuschließen).
Das Herstellen einer elektrischen Verbindung zwischen dem auf
dem Chipmodul vorgesehenen Chip und der im Chipkartenkörper
integrierten Antenne gestaltet sich relativ schwierig, denn
die Stellen, welche sich für eine elektrische Verbindung von
Chip und Antenne eignen, sind während und nach der Implan
tation des Chipmoduls in den Chipkartenkörper entweder sehr
schlecht oder nur unter Inkaufnahme eines deutlich erhöhten
Herstellungsaufwandes zugänglich. Die im Chipkartenkörper
vorgesehene Aussparung, in welche das Chipmodul einzusetzen
ist, ist nämlich üblicherweise an die Größe des Chipmoduls
angepaßt und wird durch dieses im wesentlichen vollständig
ausgefüllt.
Trotz des hohen Herstellungsaufwandes sind die Verbindungen
zwischen dem Chip und der Antenne bisweilen mangelhaft, so
daß eine relativ hohe Ausschußrate in Kauf genommen werden
muß.
Aus der DE 195 00 925 A1 ist ein Chipmodul, insbesondere zur
Implantation in einem Chipkartenkörper bekannt, welches einen
Träger und einen auf dem Träger aufgebrachten Chip aufweist.
Der Träger ist auf derjenigen Seite, auf welcher der Chip
aufgesetzt ist, mit elektrisch leitenden Strukturen versehen.
Diese sind derart ausgebildet, daß sie beim Implantieren des
Chipmoduls in den Chipkartenkörper zumindest teilweise in ei
ne frontale Gegenüberlage zu elektrisch leitenden Strukturen
des Chipkartenkörpers bringbar sind. Dieses Chipmodul weist
den Nachteil auf, daß die mit leitenden Strukturen des Chip
kartenkörpers in Kontakt zu bringenden leitenden Strukturen
des Chipmoduls unter Umständen von einer zum Schutz des Chips
über diesen aufgebrachten Vergußmasse bedeckt werden können,
wodurch keine ordnungsgemäße Verbindung zwischen den leiten
den Strukturen des Chipmoduls und des Chipkartenkörpers zu
standekommen kann.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde,
das Chipmodul gemäß dem Oberbegriff des Patentanspruchs 1
derart weiterzubilden, daß kontaktlos betreibbare Chipkarten
unter Verwendung desselben auf äußerst einfache Weise zuver
lässig fehlerfrei herstellbar sind.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnen
den Teil des Patentanspruchs 1 beanspruchten Merkmale gelöst.
Demnach ist vorgesehen, daß die elektrisch leitenden Struktu
ren des Trägers teilweise Bestandteil einer sockelartigen Er
hebung zum Aufsetzen eines Versteifungsrahmens oder einer
Gußform sind.
Die frontale Gegenüberlage der zu verbindenden leitenden
Strukturen von Chipmodul und Chipkartenkörper ermöglicht eine
besonders einfache elektrische Verbindung zwischen denselben.
Kommen die leitenden Strukturen des Chipmoduls und des Chip
kartenkörpers aufeinander zu liegen, so ist überhaupt keine
separate elektrische Verbindung zwischen diesen erforderlich;
es genügt, das Chipmodul und den Chipkartenkörper beispiels
weise durch Verkleben mechanisch zu verbinden.
Zusätzlich hierzu oder für den Fall, daß die leitenden Struk
turen des Chipmoduls und des Chipkartenkörpers "nur" von
einander beabstandet in Gegenüberlage kommen, können die mit
einander in Kontakt zu bringenden leitenden Strukturen aber
auch relativ einfach verlötet werden. Hierzu bedarf es ledig
lich des Vorsehens einer Lötpaste oder dergleichen an der
Verbindungsstelle und Erhitzen derselben mittels eines Laser
strahls. Das Erhitzen durch den Laserstrahl kann dabei nach
dem Einsetzen des Chipmoduls in den Chipkartenkörper erfol
gen, denn der üblicherweise aus Epoxidharz hergestellte
Träger, durch welchen ein außerhalb der Chipkarte angeord
neter Laser von der Verbindungsstelle getrennt ist, ist rela
tiv dünn ausgebildet und sogar in einem gewissen Ausmaß
transparent, so daß ein relativ guter Licht- und Wärme
energietransport zur Verbindungsstelle erfolgen kann.
Die auf die beschriebene Weise hergestellten elektrischen
Verbindungen zwischen den leitenden Strukturen des Chipmoduls
und des Chipkartenkörpers sind erkennbar qualitativ äußerst
hochwertig; mangelhafte Verbindungen können - wenn überhaupt
- allenfalls in seltenen Ausnahmefällen auftreten.
Derartige kontaktlos betreibbare Chipkarten sind im wesentli
chen auf die selbe Art und Weise wie "normale", d. h. kontakt
behaftete Chipkarten herstellbar. D. h., sie erfordern weder
eine nennenswerte Veränderung des für die "normalen" Chip
karten eingesetzten, gut beherrschten Fertigungsprozesses
noch das zusätzliche Vorsehen von stark fehlerträchtigen
Herstellungsschritten.
Die Herstellung von kontaktlos betreibbaren Chipkarten ist
damit trotz deren hoher Qualität einfach und fehlerfrei
durchführbar.
Es wurde mithin ein Chipmodul gefunden, dessen Verwendung es
ermöglicht, daß Chipkarten, deren Chipmodule elektrisch mit
dem Chipkartenkörper verbunden werden müssen, also unter an
derem auch kontaktlos betreibbare Chipkarten auf äußerst ein
fache Weise zuverlässig fehlerfrei herstellbar sind.
Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand
der Unteransprüche.
Die Erfindung wird nachfolgend anhand eines Ausführungsbei
spiels unter Bezugnahme auf die Zeichnung näher erläutert. Es
zeigen
Fig. 1 eine Draufsicht auf ein Trägerband mit einer Vielzahl
von teilweise fertiggestellten erfindungsgemäßen
Chipmodulen,
Fig. 2 eine stufenweise durch verschiedene Ebenen verlau
fende Schnittansicht durch ein komplett fertig
gestelltes erfindungsgemäßes Chipmodul, und
Fig. 3 eine stark schematisierte Schnittansicht eines Chip
kartenkörpers mit einem in diesen eingesetzten erfin
dungsgemäßen Chipmodul.
Das erfindungsgemäße Chipmodul ist wie die herkömmlichen
Chipmodule in Chipkartenkörper einsetzbar, wodurch im Ergeb
nis eine Chipkarte entsteht. Chipmodule dieser Art sind je
doch nicht nur für die derzeit gebräuchlichen "normalen"
Chipkarten wie Telefonkarten, Authentisierungskarten und der
gleichen, sondern generell für Chips enthaltende Karten oder
Module jeder Art verwendbar, also beispielsweise auch für die
sogenannten SIM-Module für Mobiltelefone etc.
Das im folgenden beschriebene Chipmodul eignet sich zur Her
stellung einer Chipkarte, welche sowohl als kontaktbehaftete
als auch als kontaktlose Chipkarte verwendbar ist. Derartige
Chipkarten werden im folgenden der Einfachheit halber als
Kombikarten bezeichnet.
Kombikarten zeichnen sich dadurch aus, daß sie einerseits an
vorbestimmten Stellen äußere Anschlußmöglichkeiten in Form
von Oberflächenkontakten zur drahtgebundenen Informations
übertragung, und andererseits eine Antenne zur drahtlosen In
formationsübertragung aufweisen.
Die Oberflächenkontakte sind im Chipmodul integriert, wohin
gegen die Antenne im Chipkartenkörper enthalten ist und mit
entsprechenden Anschlüssen des Chipmoduls (dessen Chips)
elektrisch verbunden werden muß.
Obgleich sich das nachstehend beschriebene Chipmodul ins
besondere für den Einsatz in Kombikarten und kontaktlos be
treibbaren Chipkarten eignet, sind erfindungsgemäß ausge
bildete Chipmodule grundsätzlich auch in beliebigen anderen
Chipkarten und -modulen vorteilhaft einsetzbar.
Das im folgenden näher beschriebene Chipmodul ist in den Fi
guren mit dem Bezugszeichen 1 bezeichnet. Das Chipmodul 1 ist
eines einer Vielzahl von Chipmodulen die hintereinander und
nebeneinander liegend auf einem Träger 10 ausgebildet werden.
Als Träger 10 wird vorzugsweise ein Trägerband verwendet. Ein
Ausschnitt eines solchen Trägerbandes mit vier noch in der
Herstellung befindlichen Chipmodulen 1 ist in der Fig. 1 ge
zeigt.
Das (aus einem elektrisch isolierenden Epoxidharz bestehende)
Trägerband weist seitliche Perforationslöcher auf, welche ei
nen einfachen und zuverlässigen Transport des Trägerbandes
während der Herstellung der Chipmodule 1 ermöglichen. Auf dem
gezeigten Ausschnitt des Trägerbandes sind vier Chipmodule 1
ausgebildet, welche nach deren Fertigstellung durch Zer
schneiden bzw. Zersägen des Trägerbandes längs in der Fig. 1
gepunktet eingezeichneter Schnittlinien 11 vereinzelt werden.
Der Aufbau eines jeden Chipmoduls 1 ist aus der Fig. 1
(Draufsicht) und aus der Fig. 2 (seitliche Schnittansicht)
ersichtlich; in der Fig. 2 wurden, obgleich es sich um eine
Schnittdarstellung handelt, aus Gründen der besseren Über
sichtlichkeit keine Schraffuren eingezeichnet.
Das Herzstück eines jeden Chipmoduls 1 ist ein auf den Träger
10 durch einen Kleber 12 aufgeklebter Chip 13. Dieser Chip 13
ist vorzugsweise durch Bonden mit auf dem Träger 10 oder in
nerhalb des Trägers 10 vorgesehenen leitenden Strukturen ver
bunden.
Die leitenden Strukturen befinden sich im betrachteten Bei
spiel sowohl auf der Seite des Trägers 10, auf welcher der
Chip 13 angeordnet ist, als auch auf der dieser Seite gegen
überliegenden Seite des Trägers 10. Diejenige Seite des Trä
gers 10, auf welcher der Chip 13 angeordnet ist, wird im fol
genden als die Chipseite 14 des Trägers 10 bezeichnet, und
die der Chipseite 14 gegenüberliegende Seite des Trägers 10
wird als dessen Kontaktflächenseite 15 bezeichnet.
Die auf der Chipseite 14 des Trägers 10 ausgebildeten leiten
den Strukturen bestehen aus einer diesseits des Chips 13 ver
laufenden ersten Leiterbahn 16 und einer jenseits des Chips
13 verlaufenden zweiten Leiterbahn 17, über welche eine im
Chipkartenkörper vorgesehene Antenne mit dem Chip 13 verbind
bar ist; die Leiterbahnen 16 und 17 sind über Bonddrähte 18
mit entsprechenden Anschlüssen des Chips 13 verbunden.
Die auf der Kontaktflächenseite 15 des Trägers 10 ausgebilde
ten leitenden Strukturen sind als Kontaktflächen (Oberflä
chenkontakte) 19 ausgebildet, über welche die das beschriebe
ne Chipmodul 1 enthaltende Chipkarte später kontaktierbar
sein wird; die Kontaktflächen 19 sind über Bonddrähte 20 mit
entsprechenden Anschlüssen des Chips 13 verbunden, wobei die
Bonddrähte 20 jeweils durch im Träger 10 vorgesehene Bond
löcher 21 verlaufen.
Die Anschlüsse des Chips 13, über welche dieser über die Lei
terbahnen 16 und 17 mit der Antenne zu verbinden ist, sind
nicht zugleich solche Anschlüsse, die mit den Anschlußstellen
19 zu verbinden sind. Dadurch kann verhindert werden, daß die
Antennenanschlüsse des Chips über die Anschlußstellen 19
kurzgeschlossen werden.
Der Chip 13 ist von einem Versteifungsrahmen 22 umgeben, wel
cher auf eine auf dem Träger 10 ausgebildete sockelartige
Erhebung in Form eines Rahmenträgers 23 aufgesetzt ist.
Der Rahmenträger 23 umläuft den Chip 13 im wesentlichen voll
ständig; er besteht aus dem selben Material wie die auf der
selben Seite des Trägers 10, d. h. auf der Chipseite 14 vor
gesehenen Leiterbahnen 16 und 17 und wird auf die selbe Art
und Weise zusammen mit diesen hergestellt.
Dort, wo die Leiterbahnen 16 und 17 unter dem Versteifungs
rahmen 22 hindurchlaufen, bilden diese zugleich einen Teil
des Rahmenträgers 23. Die durch die Leiterbahnen 16 und 17
gebildeten Rahmenträgerteile und die nicht durch die Leiter
bahnen 16 und 17 gebildeten Rahmenträgerteile weisen die
selbe Höhe auf und bilden dadurch eine ebene Auflagefläche,
auf welche der Versteifungsrahmen 22 großflächig und genau
definiert, d. h. insbesondere kippfrei aufgesetzt werden kann.
Alternativ kann vorgesehen werden, die Leiterbahnen 16 und 17
etwas niedriger auszubilden als die diejenigen Teile des
Rahmenträgers 23, die nicht durch die Leiterbahnen 16 und 17
gebildet werden.
Damit die Leiterbahnen 16 und 17 durch die nicht durch diese
gebildeten, ebenfalls metallischen Rahmenträgerabschnitte
nicht kurzgeschlossen oder in sonstiger Weise elektrisch
beeinflußt werden, sind im Rahmenträger 23 entsprechende
Unterbrechungen (Spalte) vorgesehen.
Diese, in den Figuren nicht dargestellten Unterbrechungen
sind vorzugsweise (aber nicht unbedingt) unmittelbar neben
den Leiterbahnen 16 und 17, d. h. zwischen den Rahmenträger
teilen, die durch die Leiterbahnen 16 und 17 gebildet werden
und den Rahmenträgerteilen, die nicht durch die Leiterbahnen
16 und 17 gebildet werden, vorgesehen. Dadurch kann verhin
dert werden, daß die physikalischen Eigenschaften der Leiter
bahnen 16 und 17, insbesondere deren kapazitive und induktive
Widerstände übermäßig verändert werden. Grundsätzlich können
jedoch beliebig viele und an beliebigen Stellen des Rahmen
trägers 23 ausgebildete Unterbrechungen vorgesehen sein.
Die Breite und/oder die Form der Unterbrechungen sind so zu
bemessen, daß einerseits eine gute elektrische Isolierungs
wirkung erzielt wird und daß andererseits nur ein solcher
Spalt gebildet wird, durch welchen eine später noch genauer
beschriebene Abdeckmasse nicht entweichen kann. Im betrach
teten Beispiel liegt die Breite der Unterbrechung vorzugs
weise im Bereich zwischen 10 µm und 100 µm.
Zur Befestigung des Versteifungsrahmens 22 auf dem beschrie
benen Rahmenträger 23 wird ein elektrisch isolierender Kleber
verwendet. Die Dicke der zwischen dem Rahmenträger 23 und dem
Versteifungsrahmen 22 einbringbaren Kleberschicht variiert
zwischen 10 µm und 35 µm, ist aber - jedenfalls bei Vorsehen
des beschriebenen Rahmenträgers 23 - groß genug, um zu ver
hindern, daß die Leiterbahnen 16 und 17, die ja Teile des
Rahmenträgers 23 bilden, durch den in der Regel metallischen
Versteifungsrahmen 22 kurzgeschlossen werden. Die relativ
geringe Dicke der zwischen den Rahmenträger 23 und den Ver
steifungsrahmen 22 einbringbaren Kleberschicht reicht ins
besondere deshalb für eine gute Isolationswirkung aus, weil
der Versteifungsrahmen 22 über dem im wesentlichen ebenen
Rahmenträger 23 großflächig aufliegen und - anders als ohne
Vorsehen des Rahmenträgers 23 - nicht über die von der Ober
fläche des Trägers 10 emporragenden Leiterbahnen 16 und 17
unter lokaler Verringerung der Kleberschichtdicke zur Seite
kippen kann.
Sofern die vorstehend erwähnten Unterbrechungen im Rahmen
träger 23 nicht zu breit sind, werden diese beim Aufkleben
des Versteifungsrahmens 22 auf den Rahmenträger 23 durch den
isolierenden Kleber geschlossen.
Der innerhalb des Versteifungsrahmens 22 liegende Bereich
wird mit einer den Chip 13 und die Bonddrähte 18 und 20 vor
mechanischen Beschädigungen und optischen Analysen schützen
den Abdeckmasse 24 aufgefüllt; dadurch wird ein sogenanntes
Globe Top hergestellt.
Die Abdeckmasse 24 kann aus dem vom Versteifungsrahmen 22 und
dem Rahmenträger 23 umschlossenen Innenraum nicht entweichen,
weil zwischen dem Versteifungsrahmen 22 und dem Rahmenträger
23 keine oder jedenfalls keine solchen Öffnungen vorhanden
sind, die ein Austreten der Abdeckmasse 24 erlauben. Der Ver
steifungsrahmen 22, der Rahmenträger 23 und die Verbindung
zwischen denselben sind im wesentlichen lückenlos dicht;
gegebenenfalls vorhandene Öffnungen sind so geformt und/oder
bemessen, daß sie nicht oder allenfalls nur in vernachlässig
barem Umfang von der Abdeckmasse 24 durchdrungen werden kön
nen. Die (elektrisch isolierende) Abdeckmasse 24 kann daher
nicht auf außerhalb des Versteifungsrahmens 22 verlaufende
leitende Strukturen wie die Leiterbahnen 16 und 17 gelangen,
wodurch als Kontaktstellen zu verwendende Abschnitte der
selben anders als bisher nicht in ihrer Funktion beeinträch
tigt werden können.
Das Chipmodul wird nach dessen Fertigstellung wie in der
Fig. 3 schematisch dargestellt in eine entsprechende Aus
sparung eines Chipkartenkörpers eingesetzt.
Die Fig. 3 ist eine stark vereinfachte Darstellung, in wel
cher insbesondere das Chipmodul 1 nur stark schematisiert
dargestellt ist. Darüber hinaus sind, obgleich es sich um
eine Schnittansicht handelt, aus Gründen der Übersichtlich
keit keine Schraffuren eingezeichnet.
Der Chipkartenkörper ist in der Fig. 3 mit dem Bezugszeichen
25, und die darin zum Einsetzen des Chipmoduls 1 vorgesehene
Aussparung mit dem Bezugszeichen 26 bezeichnet.
Durch die Aussparung 26 hindurch verlaufen elektrisch leiten
de Strukturen in Form von zwei zumindest teilweise freilie
genden bzw. freigelegten (Antennenanschluß-)Leitungen 27,
welche zu einer im Chipkartenkörper 25 integrierten Antenne
gehören oder führen.
Beim Einsetzen des Chipmoduls 1 in die Aussparung 26 des
Chipkartenkörpers 25 kommen die elektrisch leitenden Struk
turen des Chipmoduls 1, d. h. die Leiterbahnen 16 und 17 zu
mindest teilweise in eine frontale Gegenüberlage zu den elek
trisch leitenden Strukturen des Chipkartenkörpers 25, d. h. zu
den Antennenanschlußleitungen 27; die Leiterbahnen 16 und 17
kommen dabei über oder - wie in der Fig. 3 gezeigt ist -
sogar auf den Antennenanschlußleitungen 27 zu liegen.
Setzt man das Chipmodul 1 wie beschrieben in die Aussparung
26 des Chipkartenkörpers 25 ein, so kommen die auf der
Kontaktflächenseite 15 des Trägers 10 ausgebildeten Kontakt
flächen 19 des Chipmoduls 1 automatisch auf der Außenseite
der Chipkarte zu liegen.
Das Chipmodul 1 wird in der in der Fig. 3 gezeigten Stellung
mit dem Chipkartenkörper verklebt.
Die Leiterbahnen 16 und 17 und die Antennenanschlußleitungen
27 werden durch eine geeignete Verbindungstechnik zusätzlich
elektrisch miteinander verbunden. Dies kann beispielsweise
dadurch bewerkstelligt werden, daß eine an der gewünschten
Verbindungsstelle vorgesehene Lötpaste von außen durch den
Träger 10 hindurch mittels eines Lasers auf die Schmelz
temperatur erhitzt wird. Sofern die Leiterbahnen 16 und 17
und die Antennenanschlußleitungen 27 wie in Fig. 3 gezeigt
direkt aufeinander liegen, befinden sie schon allein dadurch
in Kontakt miteinander, so daß auf eine zusätzliche Verbin
dung durch Verlöten oder dergleichen verzichtet werden kann;
nichtsdestotrotz können sie selbstverständlich gleichwohl
miteinander verlötet werden.
Die Leiterbahnen 16 und 17 und/oder die Kontaktflächen 19
sind, falls eine separate Verbindung zwischen den Leiter
bahnen 16 und 17 und den Antennenanschlußleitungen 27 be
absichtigt ist, vorzugsweise so angeordnet und ausgebildet,
daß die Kontaktflächen 19 das Erhitzen der Lötpaste nicht
behindern. Insbesondere sind die Leiterbahnen 16 und 17
und/oder die Kontaktflächen 19 derart angeordnet, daß die
Abschnitte der Leiterbahnen 16 und 17, die mit den Antennen
anschlußleitungen 27 zu verbinden (zu verlöten) sind, unter
Zwischenräumen zwischen den Anschlußstellen 19 zu liegen
kommen; die normalerweise sehr schmalem Zwischenräume zwi
schen den Anschlußstellen (die Standardbreite beträgt 0,2 mm)
werden an den entsprechenden Stellen vorzugsweise lokal brei
ter ausgeführt.
Das vorstehend hinsichtlich des Aufbaus beschriebene erfin
dungsgemäße Chipmodul 1 wird wie folgt hergestellt:
Ausgangspunkt ist ein Trägerband, das weder die Bondlöcher 21
noch irgendwelche leitenden Strukturen auf seinen Oberflächen
aufweist und vorzugsweise noch beim Trägerbandhersteller mit
denselben versehen wird.
Die Bondlöcher 21 werden durch Bohren oder Stanzen erzeugt.
Die leitenden Strukturen, genauer gesagt die Leiterbahnen 16
und 17 sowie die Kontaktflächen 19 werden unter Verwendung
einer elektrisch leitenden Folie erzeugt, welche auf das
Trägerband nachträglich aufbringbar ist. Zusammen mit der
Herstellung der genannten leitenden Strukturen wird auch der
Rahmenträger 23 hergestellt; der Rahmenträger 23 ist damit im
betrachteten Beispiel ebenfalls eine leitende Struktur,
welche jedoch nicht als solche verwendet wird.
Die elektrisch leitende Folie (im betrachteten Beispiel eine
Kupferfolie), durch welche bzw. aus welcher die Leiterbahnen
16 und 17, die Kontaktflächen 19 und der Rahmenträger 23 ge
bildet bzw. hergestellt werden, wird ohne zusätzlichen Kleber
auf die entsprechenden Seiten des Trägerbandes auflaminiert.
Die leitende Folie kann wahlweise schon die erforderliche
Struktur aufweisen oder aber erst nachträglich, d. h. erst
nach dem Auflaminieren auf das Trägerband entsprechend
strukturiert werden.
Beim nachträglichen Strukturieren werden die nicht benötigten
Abschnitte der leitenden Folie jeweils chemisch, d. h. bei
spielsweise durch selektives Ätzen entfernt. Die leitende
Folie wird dadurch auf die gewünschte Geometrie reduziert. Im
Ergebnis bleiben von der leitenden Folie auf der Kontakt
flächenseite 15 die Kontaktflächen 19 und auf der Chipseite
14 die Leiterbahnen 16 und 17 sowie der Rahmenträger 23
übrig.
Die Leiterbahnen 16 und 17 von auf dem Trägerband benachbar
ten Chipmodulen sind, wie aus der Fig. 1 ersichtlich ist, zu
einem durchgehenden Leiterbahnabschnitt zusammengefaßt. Dies
ist problemlos möglich, weil der durchgehende Leiterbahn
abschnitt beim Vereinzeln der Chipmodule (Heraustrennen der
Chipmodule aus dem Trägerband längs der Schnittlinien 11)
ohnehin durchtrennt wird.
Im Anschluß an das Aufbringen und das gegebenenfalls erfor
derliche Strukturieren der leitenden Folie wird diese einer
galvanischen Veredelung unterzogen. Im betrachteten Ausfüh
rungsbeispiel wird dabei auf die durch die leitende Folie ge
bildete Kupferschicht zunächst eine Nickelschicht, und auf
diese eine Goldschicht aufgebracht. Bei den Kontaktflächen 19
geschieht dies an denjenigen Stellen, wo sich die Bondlöcher
21 befinden, von beiden Seiten der die Kontaktflächen bilden
den Kupferschicht. Anstelle des Schichtaufbaus Cu-Ni-Au kann
auch ein Schichtaufbau Au-Ni-Cu-Ag oder ein sonstiger bond
fähiger Schichtaufbau vorgesehen werden.
Sämtliche leitenden Strukturen auf dem Trägerband werden auf
exakt die selbe Art und Weise hergestellt. Für die Leiterbah
nen 16 und 17 sowie den Rahmenträger 23 bedeutet dies, daß
diese exakt die selbe Höhe und exakt die selben physikali
schen und chemischen Eigenschaften aufweisen.
Auf das wie beschrieben vorbereitete Trägerband werden sodann
die Chips 13 aufgeklebt und durch Bonden mit den Kontakt
flächen 19 und den innerhalb des Rahmenträgers verlaufenden
Leiterbahnabschnitten elektrisch verbunden.
Im Anschluß daran wird der Versteifungsrahmen 22 mittels
eines elektrisch isolierenden Klebers auf den Rahmenträger 23
aufgeklebt.
Bedingt durch das Vorsehen eines Rahmenträgers im allgemeinen
und dessen besondere Gestaltung im besonderen ist zwischen
dem Versteifungsrahmen 22 und dem Rahmenträger 23 eine rundum
lückenlose und dichte Verbindung herstellbar, durch welche
der Versteifungsrahmen und der Rahmenträger zuverlässig von
einander elektrisch isoliert sind; die Leiterbahnen 16 und 17
können weder durch den Versteifungsrahmen 22 noch durch den
Rahmenträger 23 kurzgeschlossen werden.
Der vom Versteifungsrahmen 22 umschlossene Bereich wird so
dann mehr oder weniger vollständig mit der Abdeckmasse 24
aufgefüllt.
Abschließend werden die auf die beschriebene Art und Weise
hergestellten Chipmodule aus dem Trägerband ausgeschnitten
und wie in der Fig. 3 gezeigt in jeweilige Chipkartenkörper
25 eingesetzt und mit diesen mechanisch und gegebenenfalls
auch elektrisch verbunden.
Das vorstehend hinsichtlich des Aufbaus und der Herstellung
beschriebene Chipmodul ist ein Chipmodul ohne Chipinsel, d. h.
ein Chipmodul, bei welchem der Chip auf den Träger aufgesetzt
ist. Die Erfindung ist jedoch prinzipiell auch bei Chipmodu
len mit Chipinseln, d. h. bei Chipmodulen, bei welchen der
Chip in eine im Träger vorgesehene Aussparung eingesetzt
wird, anwendbar.
Der Rahmenträger 23 ist nicht nur zum Aufsetzen eines Ver
steifungsrahmens 22 verwendbar; er kann auch dann wertvolle
Dienste leisten, wenn kein Versteifungsrahmen vorgesehen
wird. Auf den besagten Versteifungsrahmen 22 kann unter ande
rem verzichtet werden, wenn der Chip mit einer Abdeckmasse
bedeckt wird, die wie beispielsweise eine Moldmasse, eine
thermisch aushärtende Abdeckmasse oder dergleichen ohne den
Versteifungsrahmen verarbeitet werden kann und selbst ent
sprechend fest (steif) wird. In diesem Fall kann die sockel
artige Erhebung in Form des zuvor ausführlich beschriebenen
Rahmenträgers 23 zum An- und/oder Aufsetzen von Gußformen
oder sonstigen Hilfsmitteln dienen. Das Herstellen der
Chipabdeckung unter Verwendung des Rahmenträgers 23 ist dabei
in zweifacher Hinsicht vorteilhaft: einerseits ist dadurch
verhinderbar, daß die Chipabdeckung schief und/oder in son
stiger Weise abweichend von einer vorgegebenen Sollposition
und/oder Sollausrichtung gefertigt wird, und andererseits
kann auch hier (aus im wesentlichen den selben Gründen wie im
Fall des Vorsehens eines Versteifungsrahmens) verhindert wer
den, daß außerhalb der eigentlichen Chipabdeckung verlaufende
Abschnitte der Leiterbahnen 16 und 17 mit Abdeckmasse bedeckt
und damit unbrauchbar für Verbindungen mit außerhalb des
Chipmoduls vorgesehenen Komponenten gemacht werden.
Es ist auch nicht erforderlich, daß die Leiterbahnen 16 und
17 Leiterbahnen zum Verbinden des Chipmoduls mit einer außer
halb desselben vorgesehenen Antenne (Spule) sind; die sockel
artige Erhebung in Form des Rahmenträgers 23 und/oder die be
schriebene elektrische Verbindung zwischen dem Chipmodul und
dem Chipkartenkörper sind auch dann vorteilhaft einsetzbar,
wenn die Leiterbahnen 16 und 17 eine beliebige andere Funk
tion als die vorstehend beschriebene haben.
Wenngleich es besonders einfach und elegant ist, die sockel
artige Erhebung wie die Leiterbahnen 16 und 17 und die Kon
taktflächen 19 zusammen mit diesen herzustellen, so besteht
auch hierauf keine Einschränkung. Die sockelartige Erhebung
kann grundsätzlich unabhängig von den Leiterbahnen 16 und 17
aus jedem beliebigen Material auf beliebige Art und Weise
hergestellt sein.
Zusammenfassend kann festgestellt werden, daß mit dem be
schriebenen Chipmodul insbesondere kontaktlose Chipkarten,
aber auch andere Chipkarten wesentlich zuverlässiger als
bisher fehlerfrei herstellbar sind.
Claims (9)
1. Chipmodul insbesondere zur Implantation in einen Chip
kartenkörper (25), mit einem Träger (10) und einem auf dem
Träger aufgebrachten Chip (13), wobei der Träger auf derjeni
gen Seite (14), auf welcher der Chip aufgesetzt ist, mit
elektrisch leitenden Strukturen (16, 17) versehen ist, welche
derart geführt und ausgebildet sind, daß sie beim Implantie
ren des Chipmoduls (1) in den Chipkartenkörper zumindest
teilweise in eine frontale Gegenüberlage zu elektrisch lei
tenden Strukturen (27) des Chipkartenkörpers bringbar sind,
dadurch gekennzeichnet,
daß die elektrisch leitenden Strukturen des Trägers teilweise
Bestandteil einer sockelartigen Erhebung (23) zum Aufsetzen
eines Versteifungsrahmens (22) oder einer Gußform sind.
2. Chipmodul nach Anspruch 1,
dadurch gekennzeichnet,
daß die elektrisch leitenden Strukturen (16, 17) des Trägers
(10) Abschnitte von elektrischen Leiterbahnen sind, die
außerhalb einer den Chip (13) abdeckenden Chipabdeckung (24)
verlaufen.
3. Chipmodul nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß die elektrisch leitenden Strukturen (16, 17) des Trägers
(10) zum Verbinden von Anschlüssen des Chips (13) mit einer
im Chipkartenkörper (25) integrierten Antenne vorgesehen
sind.
4. Chipmodul nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß die elektrisch leitenden Strukturen (16, 17) des Trägers
(10) durch Aufbringen einer elektrisch leitfähigen Folie auf
den Träger (10) gebildet werden.
5. Chipmodul nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß die elektrisch leitenden Strukturen (16, 17) des Trägers
(10) derart geführt und ausgebildet sind, daß sie beim
Implantieren des Chipmoduls (1) in den Chipkartenkörper (25)
über oder auf den elektrisch leitenden Strukturen (27) des
Chipkartenkörpers zu liegen kommen.
6. Chipmodul nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß die elektrisch leitenden Strukturen (16, 17) des Trägers
(10) derart geführt und ausgebildet sind, daß sie mit den
elektrisch leitenden Strukturen (27) des Chipkartenkörpers
(25) durch Verlöten in Kontakt bringbar sind.
7. Chipmodul nach Anspruch 6,
dadurch gekennzeichnet,
daß das Chipmodul gegenüberliegend von den Stellen, an wel
chen die elektrischen Strukturen (16, 17) des Trägers (10)
mit den elektrischen Strukturen (27) des Chipkartenkörpers
(25) zu verlöten sind, frei von elektrisch leitenden Struk
turen sind.
8. Chipmodul nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß die elektrisch leitenden Strukturen (16, 17) des Trägers
(10) und auf der gegenüberliegenden Seite des Trägers vor
gesehene Kontaktflächen (19) relativ zueinander derart an
geordnet sind, daß sich gegenüberliegend von den Stellen, an
welchen die elektrischen Strukturen (16, 17) des Trägers (10)
mit den elektrischen Strukturen (27) des Chipkartenkörpers
(25) zu verlöten sind, zwischen den Kontaktflächen vorgese
hene Zwischenräume befinden.
9. Chipmodul nach Anspruch 8,
dadurch gekennzeichnet,
daß die Zwischenräume zwischen den Kontaktflächen (19) gegen
überliegend von den Stellen, an welchen die elektrischen
Strukturen (16, 17) des Trägers (10) mit den elektrischen
Strukturen (27) des Chipkartenkörpers (25) zu verlöten sind,
breiter als an anderen Stellen ausgebildet sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19640303A DE19640303C2 (de) | 1996-09-30 | 1996-09-30 | Chipmodul insbesondere zur Implantation in einen Chipkartenkörper |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19640303A DE19640303C2 (de) | 1996-09-30 | 1996-09-30 | Chipmodul insbesondere zur Implantation in einen Chipkartenkörper |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19640303A1 DE19640303A1 (de) | 1998-04-02 |
DE19640303C2 true DE19640303C2 (de) | 2000-10-12 |
Family
ID=7807446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19640303A Expired - Fee Related DE19640303C2 (de) | 1996-09-30 | 1996-09-30 | Chipmodul insbesondere zur Implantation in einen Chipkartenkörper |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19640303C2 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2777675B1 (fr) | 1998-04-15 | 2001-12-07 | Rue Cartes Et Systemes De | Procede de fabrication d'une carte a microcircuit et carte a microcircuit obtenue par mise en oeuvre de ce procede |
WO2004079647A1 (en) * | 2003-03-06 | 2004-09-16 | Axalto Sa | Dual interface micro-module testable on reel |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19500925A1 (de) * | 1995-01-16 | 1996-07-18 | Orga Kartensysteme Gmbh | Chipkarte zur kontaktlosen Datenübertragung |
-
1996
- 1996-09-30 DE DE19640303A patent/DE19640303C2/de not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19500925A1 (de) * | 1995-01-16 | 1996-07-18 | Orga Kartensysteme Gmbh | Chipkarte zur kontaktlosen Datenübertragung |
Also Published As
Publication number | Publication date |
---|---|
DE19640303A1 (de) | 1998-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19640304C2 (de) | Chipmodul insbesondere zur Implantation in einen Chipkartenkörper | |
DE4318727C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur sowie dazugehöriger Zuführungsdrahtrahmen | |
DE69512137T2 (de) | Herstellungsverfahren und Montage für IC-Karte. | |
DE19632813C2 (de) | Verfahren zur Herstellung eines Chipkarten-Moduls, unter Verwendung dieses Verfahrens hergestellter Chipkarten-Modul und diesen Chipkarten-Modul enthaltende Kombi-Chipkarte | |
DE3814469C2 (de) | ||
DE68928185T2 (de) | Herstellung elektronischer Bauelemente mit Hilfe von Leiterrahmen | |
EP1162569B1 (de) | Verfahren zur Herstellung eines Datenträgers | |
DE2240781B2 (de) | FlussigkristallzeUe | |
DE102016112289B4 (de) | Leiterrahmen und Verfahren zur Herstellung desselben | |
DE10014620A1 (de) | Verfahren zur Herstellung eines Trägerbandes mit einer Vielzahl von elektrischen Einheiten, jeweils aufweisend einen Chip und Kontaktelemente | |
DE4230030A1 (de) | Halbleitergehaeuse und verfahren zu dessen zusammenbau | |
EP0655705B1 (de) | Verfahren zur Herstellung von Ausweiskarten mit elektrischen Modulen | |
EP1680949B1 (de) | Verfahren zur Herstellung einer Lötstoppbarriere | |
DE2315711A1 (de) | Verfahren zum kontaktieren von in einem halbleiterkoerper untergebrachten integrierten schaltungen mit hilfe eines ersten kontaktierungsrahmens | |
DE2454605C2 (de) | Halbleiterbauelement | |
DE2312254C3 (de) | Kontaktstreifen für Halbleiterbauelemente und Verfahren zu seiner Herstellung | |
DE102018209917A1 (de) | Spulenkomponente | |
DE2925509A1 (de) | Packung fuer schaltungselemente | |
DE19610044C2 (de) | Kartenkörper und Verfahren zur Herstellung einer Chipkarte | |
DE19640303C2 (de) | Chipmodul insbesondere zur Implantation in einen Chipkartenkörper | |
DE4013620C1 (en) | Flexible flat cable connector - has U=shaped connecting pins which can be bent into hollow cylindrical shape | |
DE69712562T2 (de) | Halbleiteranordnung mit einem auf einen Träger gelöteten Chip mit Durchgangsleitungen und Herstellungsverfahren dafür | |
WO1999006948A1 (de) | Verfahren zur herstellung einer chipkarte für kontaktlose daten- und/oder energieübertragung sowie chipkarte | |
DE10236666A1 (de) | Verfahren zum Herstellen von Kontaktlosen und/oder gemischten Chipkarten | |
DE19915050A1 (de) | Verfahren zur Herstellung einer Chipkarte und Chipkarte, erhalten unter Verwendung des Verfahrens |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |