[go: up one dir, main page]

DE19635816A1 - Verfahren zur Einstellung der elektrischen Leitfähigkeit in dotierten Oberflächenschichten von Halbleitern - Google Patents

Verfahren zur Einstellung der elektrischen Leitfähigkeit in dotierten Oberflächenschichten von Halbleitern

Info

Publication number
DE19635816A1
DE19635816A1 DE1996135816 DE19635816A DE19635816A1 DE 19635816 A1 DE19635816 A1 DE 19635816A1 DE 1996135816 DE1996135816 DE 1996135816 DE 19635816 A DE19635816 A DE 19635816A DE 19635816 A1 DE19635816 A1 DE 19635816A1
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor surface
heating
temperature
heated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE1996135816
Other languages
English (en)
Inventor
Philipp Dr Ebert
Markus Heinrich
Karl-Heinz Graf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungszentrum Juelich GmbH
Original Assignee
Forschungszentrum Juelich GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungszentrum Juelich GmbH filed Critical Forschungszentrum Juelich GmbH
Priority to DE1996135816 priority Critical patent/DE19635816A1/de
Publication of DE19635816A1 publication Critical patent/DE19635816A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2233—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3242—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for the formation of PN junctions without addition of impurities

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Einstellung der elek­ trischen Leitfähigkeit in dotierten oberflächenschichten von Halbleitern. Insbesondere betrifft die Erfindung ein Verfahren zur Herstellung semiisolierender Schichten auf dotierten Halb­ leiteroberflächen.
Halbleiter, die als Werkstoffe zur Herstellung von Halbleiter­ bauelementen verwendet werden, sind in der Regel homogen kri­ stallin und mit bestimmten Störstellen zur Herstellung einer gewünschten Leitfähigkeit dotiert.
Für das Einstellen vorgegebener Leitfähigkeiten werden Dotier­ stoffe in definierten Mengen zugegeben, die bei Normaltempera­ tur bereits ionisiert sind und als Donatoren bzw. Akzeptoren für Elektronen wirken. Die Dotierstoffe können bei der Kristal­ lisation dem Halbleiterstoff zugefügt werden, indem sie bei­ spielsweise in die Schmelzzone zugegeben werden. Die Dotierung während des Wachstums ist jedoch sehr kompliziert, da bereits geringe Schwankungen des Schmelzvolumens die Leitfähigkeit des Halbleiters wesentlich beeinflussen. Außerdem bewirkt der Ein­ bau von Dotierstoffen bei der Kristallisation oft ungewünschte Inhomogenitäten in der Dotierstoffverteilung.
Alternativ ist es möglich, die Dotierung durch Ionen-Implanta­ tion nach dem Wachstum des Halbleiters vorzunehmen. Dabei wer­ den in einem Vakuumsystem in einer Quelle Ionen (z. B. B⁺, As⁺) erzeugt, in einem Magnetfeld von unerwünschten Ionen getrennt, dann auf etwa 100 kV beschleunigt und in die Oberfläche einer Halbleiterscheibe eingeschossen (Eindringtiefe bis etwa 1 µm). Auch diese Herstellungstechnologie ist gerätetechnisch sehr aufwendig.
Benötigt man semiisolierende Schichten, so wird nur reines Ma­ terial aufgewachsen, ohne daß Dotierstoffe zugegeben werden.
Aufgabe der Erfindung ist es daher, ein Verfahren der eingangs genannten Art anzugeben, mit dem die Einstellung der elektri­ schen Leitfähigkeit in der dotierten Oberflächenschicht eines Halbleiters auf einfache Weise möglich ist. Insbesondere soll auch die Möglichkeit bestehen, semiisoliernde Schichten auf do­ tierten Halbleiteroberflächen herzustellen.
Diese Aufgabe ist erfindungsgemäß dadurch gelöst, daß die Halb­ leiterfläche derart erwärmt wird, daß durch Desorption von leicht flüchtigen Atomen in der Halbleiteroberfläche Defekte gebildet werden, die in den kristallinen Halbleiter eindiffun­ dieren und dort unter Ausbildung von Bereichen geringerer Leit­ fähigkeit Dotieratome kompensieren.
Erfindungsgemäß ist erkannt worden, daß die elektrische Leitfä­ higkeit in einer dotierten Oberflächenschicht mit frei wählba­ rer Dicke, im Grenzfalle auch der ganze Halbleiterkristall, um viele Größenordnungen auf einfache Weise allein durch Tempern verändert werden kann. Dazu wird die Kompensation von Dotier­ atomen durch Defekte ausgenutzt, die in der Schicht gezielt er­ zeugt werden.
Mit dem erfindungsgemäßen Verfahren ist es insbesondere mög­ lich, an schon dotierten Halbleiteroberflächen gezielt semiiso­ lierende Bereiche oder Schichten auszubilden, indem die Halb­ leiteroberfläche auf eine entsprechende Temperatur gebracht und so lang dort gehalten wird, bis dieser Effekt erzielt ist.
Die Temperatur, auf die die Halbleiteroberfläche erwärmt wer­ den muß, und die Zeitdauer, während der eine Erwärmung erfor­ derlich ist, richten sich stark nach dem Einzelfall und hängen insbesondere ab von dem zu behandelnden Halbleitermaterial, der Stärke des gewünschten Effektes, d. h. dem Maß, um das die elektrische Leitfähigkeit herabgesetzt werden soll, und der Dicke der zu behandelnden Schicht.
Vorzugsweise erfolgt die Erwärmung auf eine Temperatur von 200 bis 400°C und über einen längeren Zeitraum, der durchaus meh­ rere Stunden und insbesondere bis zu 90 Stunden betragen kann.
Im einzelnen wird bei dem erfindungsgemäßen Verfahren die rei­ ne Oberfläche des Halbleiters auf moderate Temperaturen ge­ heizt. Dabei werden Defekte, beispielsweise Leerstellen, durch Desorption der leicht flüchtigen Atome gebildet. Diese Defekte können in einem bestimmten Temperaturbereich in den Kristall eindiffundieren und dort die Dotieratome kompensieren. Dabei wird der verwendbare Temperaturbereich nach oben durch eine kritische Temperatur begrenzt, bei der eine Zerstörung der Halbleiteroberfläche aufgrund der unkontrollierten Langmuir-Desorption auftritt.
Das Erhitzen des Kristalls hat dabei den Vorteil, daß die kom­ pensierenden Defekte jeweils nur an der Halbleiteroberfläche gebildet werden,: und diese Defekte im Vergleich zu anderen De­ fekten stabil sind, so daß das erfindungsgemäße Verfahren be­ sonders gut reproduzierbar ist.
Mit dem erfindungsgemäßen Verfahren lassen sich auf einfache Weise auch mehrere dünne Schichten unterschiedlicher Dotierung an der Halbleiteroberfläche herstellen. Dazu werden auf die wärmebehandelte Oberflächenschicht des Halbleiters weitere Halbleiterschichten in üblicher Weise aufgewachsen, was ohne eine Veränderung in der wärmebehandelten Schicht möglich ist. Diese weiteren Schichten können dann wiederum durch Erwärmung behandelt werden, um die gewünschte Leitfähigkeit in ihnen ein­ zustellen.
Wenn die elektrische Leitfähigkeit an der der gesamten Oberflä­ che eines Halbleiters erfolgen soll, kann die Erwärmung bei­ spielsweise in einem Ofen erfolgen. Es ist jedoch auch mög­ lich, durch lokale Erhitzung, die beispielsweise mit einem Elektronenstrahl erfolgen kann, Strukturierungen an der Halb­ leiteroberfläche zu erzeugen.
Hinsichtlich weiterer vorteilhafter Ausgestaltungen wird auf die Unteransprüche sowie die nachfolgende Beschreibung eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens verwie­ sen.
Gemäß diesem Ausführungsbeispiel wurde ein hoch p-dotierter Kristall InP gespalten, um eine defektfreie Ausgangsoberfläche zu erhalten. Diese wurde mehrere Stunden auf 270°C erhitzt. Danach war ein klares Diodenverhalten zu beobachten. In der Sperrichtung war es nicht einmal möglich, bei einer angelegten 3 V-Spannung in einer Rastertunnelmikroskopmeßanordnung 1 nA Strom zu messen, während in Durchlaßrichtung einwandfreie ato­ mar saubere oberflächen beobachtet wurden.
Dies läßt sich damit erklären, daß durch die Wärmebehandlung Phosphorleerstellen gebildet werden, die ein Defektniveau tief in der Bandlücke haben. Da diese Leerstellen nur in der Ober­ fläche liegen, beeinflussen sie die Kristalleigenschaften nur unwesentlich. Bisherige Informationen über Diffusionsenergien schließen auch jegliche Diffusion der Leerstellen in den Kri­ stall aus. Durch den Ladungsdruck an der Oberfläche werden die Leerstellen jedoch in den Kristall hineingetrieben, wo sie die Dotieratome kompensieren und das Ferminiveau an ihrem tief in der Bandlücke liegenden Energieniveau festlegen. Damit ist ein semiisolierender Bereich erzeugt.
Die Temperatur, auf die die Oberflächenschicht erwärmt werden muß, und die Zeitdauer, während der eine Erwärmung erforder­ lich ist, hängen stark vom Einzelfall ab und richten sich ins­ besondere nach der Stärke des gewünschten Effektes, d. h. dem Maß, um das die Leitfähigkeit herabgesetzt werden soll, und von der Dicke der zu behandelnden Schicht. Im Einzelfall kann sie sogar mehr als 80 Stunden betragen.

Claims (8)

1. Verfahren zur Einstellung der elektrischen Leitfähigkeit in dotierten oberflächenschichten von Halbleitern, dadurch gekennzeichnet, daß die Halbleiteroberfläche derart erwärmt wird, daß durch Desorption von flüchtigen Atomen in der Halbleiteroberfläche Defekte gebildet werden, die in das kristalline Halbleitermaterial eindiffundieren und dort unter Ausbildung von Bereichen geringerer Leitfähigkeit Dotieratome kompensieren.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Erwärmung so lange und bei einer solchen Temperatur erfolgt, daß eine semiisolierende Schicht an der Halbleiteroberfläche gebildet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Halbleiteroberfläche insbe­ sondere mit einem Elektronenstrahl, lokal erhitzt wird, um Strukturierungen an der Halbleiteroberfläche zu erzeugen.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Erwärmung der Halbleiter­ oberfläche in einem Temperaturbereich unterhalb einer kriti­ schen Temperatur gehalten wird, bei der die Halbleiterober­ fläche aufgrund einer unkontrollierten Langmuir-Desorption zerstört wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Halbleiteroberfläche auf eine Temperatur von 200 bis 400°C erwärmt wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß zur Schaffung einer semiisolie­ renden Schicht auf einem p-dotieren InP-Halbleiter die Halbleiteroberfläche auf eine Temperatur von 200 bis 270°C erwärmt wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Erwärmung der Halbleiter­ oberfläche bis zu mehreren Stunden, insbesondere 5 bis 90 Stunden, beträgt.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß auf die wärmebehandelte Ober­ flächenschicht des Halbleiters wenigstens eine weitere Halb­ leiterschicht aufgewachsen wird.
DE1996135816 1996-09-04 1996-09-04 Verfahren zur Einstellung der elektrischen Leitfähigkeit in dotierten Oberflächenschichten von Halbleitern Ceased DE19635816A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1996135816 DE19635816A1 (de) 1996-09-04 1996-09-04 Verfahren zur Einstellung der elektrischen Leitfähigkeit in dotierten Oberflächenschichten von Halbleitern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1996135816 DE19635816A1 (de) 1996-09-04 1996-09-04 Verfahren zur Einstellung der elektrischen Leitfähigkeit in dotierten Oberflächenschichten von Halbleitern

Publications (1)

Publication Number Publication Date
DE19635816A1 true DE19635816A1 (de) 1998-03-05

Family

ID=7804561

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1996135816 Ceased DE19635816A1 (de) 1996-09-04 1996-09-04 Verfahren zur Einstellung der elektrischen Leitfähigkeit in dotierten Oberflächenschichten von Halbleitern

Country Status (1)

Country Link
DE (1) DE19635816A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3298880A (en) * 1962-08-24 1967-01-17 Hitachi Ltd Method of producing semiconductor devices
DE1286644B (de) * 1959-10-28 1969-01-09 Western Electric Co Verfahren zum Ausdiffundieren dotierender Fremdstoffe aus einem Halbleiterkoerper

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1286644B (de) * 1959-10-28 1969-01-09 Western Electric Co Verfahren zum Ausdiffundieren dotierender Fremdstoffe aus einem Halbleiterkoerper
US3298880A (en) * 1962-08-24 1967-01-17 Hitachi Ltd Method of producing semiconductor devices

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HEINZ, C.: Herstellung und Untersuchung diffundierter Gallium-Antimonid-Photodioden für den nahen Infrarotbereich, Dissertation TU München, 1990, S. 29-31 *
US-Z.: HALPERN, J. et al.: Electronics, June 5 1959, S. 66/67 *

Similar Documents

Publication Publication Date Title
DE2412102C2 (de) Verfahren und Vorrichtung zum Herstellen einer dotierten Halbleiterzone und einer ohmschen Kontaktdoppelschicht hierauf
DE102015103810B4 (de) Herstellen von Halbleitervorrichtungen mit Erzeugen und Ausheilen von strahlungsinduzierten Kristalldefekten
DE1806643C3 (de) Verfahren zum Dotieren von Halbleitermaterial durch Ionenimplantation mit anschließender Glühbehandlung
DE2824564A1 (de) Verfahren zum herstellen von elektronischen einrichtungen
EP0048288B1 (de) Verfahren zur Dotierung von Halbleiterbauelementen mittels Ionenimplantation
DE69518418T2 (de) Verfahren zur herstellung einer struktur mit niedrigen konzentrationsdefekten mit einer in einem halbleitersubstrat begrabenen oxydschicht
DE2750597A1 (de) Verfahren zum aufdampfen von duennen schichten durch zersetzung eines gases in einem plasma
DE2807803A1 (de) Verfahren und vorrichtung zur herstellung von aus verbindungen bestehenden duennschichten
DE2813250A1 (de) Verfahren zur herstellung von verbindungshalbleiterchips
DE2805247A1 (de) Vorrichtung zur herstellung von verbindungshalbleiter-duennschichten
DE2354523C3 (de) Verfahren zur Erzeugung von elektrisch isolierenden Sperrbereichen in Halbleitermaterial
DE3335107C2 (de) Verfahren zum Herstellen eines Gegenstandes mit einem über einem Substrat liegenden Mehrkomponentenmaterial
DE1965258A1 (de) Verfahren zur Herstellung einer Epitaxialschicht
DE1444496A1 (de) Epitaxialer Wachstumsprozess
DE112014006124B4 (de) Epitaxialwaferherstellungsverfahren und Epitaxialwafer
DE2005271C3 (de) Epitaxialverfahren zum Aufwachsen von Halbleitermaterial auf einem dotierten Halbleitersubstrat
DE2500728A1 (de) Verfahren zur verbesserung der dotierung eines halbleitermaterials
DE2644208C3 (de) Verfahren zur Herstellung einer einkristallinen Schicht auf einer Unterlage
DE2756861A1 (de) Verfahren zum dotieren eines amorphen halbleitermaterials durch ionenimplantation
DE3112604A1 (de) Verfahren zum herstellen eines amorphen siliciumfilmes
DE2231891A1 (de) Verfahren zum herstelllen amorpher halbleiterschichten
DE112018002163T5 (de) Verfahren zur Herstellung eines Silicium-Einkristalls, Verfahren zur Herstellung eines epitaktischen Silicium-Wafers, Silicium-Einkristall, und epitaktischer Silicium-Wafer
DE102004039208B4 (de) Verfahren zur Herstellung eines Leistungsbauelements mit einer vergrabenen n-dotierten Halbleiterzone und Leistungsbauelement
DE1564151B2 (de) Verfahren zum Herstellen einer Vielzahl von Feldeffekt-Transistoren
EP0183962B1 (de) Verfahren zur Dotierung von Halbleitermaterial

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection