[go: up one dir, main page]

DE19539474A1 - Verfahren zur Rückgewinnung eines synchronen Datentakts und Anordnung zum Durchführen des Verfahrens - Google Patents

Verfahren zur Rückgewinnung eines synchronen Datentakts und Anordnung zum Durchführen des Verfahrens

Info

Publication number
DE19539474A1
DE19539474A1 DE1995139474 DE19539474A DE19539474A1 DE 19539474 A1 DE19539474 A1 DE 19539474A1 DE 1995139474 DE1995139474 DE 1995139474 DE 19539474 A DE19539474 A DE 19539474A DE 19539474 A1 DE19539474 A1 DE 19539474A1
Authority
DE
Germany
Prior art keywords
data
clock
transceiver
data clock
buffer memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE1995139474
Other languages
English (en)
Inventor
Gerhard Dipl Ing Nuesle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Airbus Defence and Space GmbH
Original Assignee
Daimler Benz Aerospace AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daimler Benz Aerospace AG filed Critical Daimler Benz Aerospace AG
Priority to DE1995139474 priority Critical patent/DE19539474A1/de
Publication of DE19539474A1 publication Critical patent/DE19539474A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/062Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0632Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Rückgewinnung eines synchronen Datentaktes bei der paketweisen Übertra­ gung eines kontinuierlichen digitalen Datenstroms zwischen zwei Sende/Empfangsgeräten, gemäß Oberbegriff des Paten­ tanspruchs 1, sowie eine Anordnung zum Durchführen des Verfahrens, gemäß Oberbegriff des Patentanspruchs 7.
Verfahren bzw. Anordnungen dieser Art werden beispielswei­ se zur Rückgewinnung eines synchronen Datentaktes bei der paketweisen Übertragung eines ISDN-Teilnehmerkanals über ein Funknetz (FunkLAN; LAN = Local-Area-Network) einge­ setzt.
Die Aufgabe der Erfindung besteht darin, zum einen ein Verfahren der eingangs genannten Art anzugeben, mit dem eine solche Synchronizität auf einfache und wenig auf­ wendige Weise hergestellt werden kann, und zum anderen eine Anordnung zum Durchführen des Verfahrens zu schaffen, die möglichst wenig aufwendig ist.
Die erfindungsgemäße Lösung dieser Aufgabe ist in bezug auf das zu schaffende Verfahren durch die Merkmale des Patentanspruchs 1 und in bezug auf die zu schaffende An­ ordnung durch die Merkmale des Patentanspruchs 7 wieder­ gegeben. Die übrigen Ansprüche beschreiben vorteilhafte Aus- und Weiterbildungen des erfindungsgemäßen Verfahrens (Ansprüche 2 bis 6) bzw. der erfindungsgemäßen Anordnung (Ansprüche 8 bis 10) sowie eine vorteilhafte Anwendung der Erfindung (Anspruch 11).
Ein wesentlicher Vorteil der Erfindung besteht darin, daß die paketweise Übertragung eines an sich kontinuierlichen digitalen Datenstroms (z. B. in einem Funknetz) auf ein­ fache Art und mit wenig apparativem Aufwand möglich ist.
Ein weiterer wesentlicher Vorteil ist darin zu sehen, daß trotz des zweimaligen Wechsels in der Art der Übertragung (kontinuierlich/Paket bzw. Paket/kontinuierlich) eine hohe Zuverlässigkeit bei der Datenübertragung erreicht wird.
Im folgenden wird die Erfindung anhand eines in der Fig. 1 dargestellten Ausführungsbeispiels näher erläutert.
Die Figur zeigt das Blockschaltbild einer Funkübertra­ gungsstrecke, bei der ein erstes Sende/Empfangsgerät 1, das (beispielhaft) an ein ISDN-Netz angeschlossen ist, in Funkverbindung steht mit einem zweiten Sende/Empfangsgerät 2, das (beispielhaft) an ein einzelnes Telefon angeschlos­ sen ist. Die Datenübertragungsrichtung vom ersten zum zweiten Gerät ist mit 3 und die Datenübertragungsrichtung vom zweiten zum ersten Gerät ist mit 4 bezeichnet.
Der Sendeteil der beiden Geräte 1 bzw. 2 ist ausgangssei­ tig jeweils mit einer Einrichtung 11 bzw. 24 zur Überabta­ stung und Paketierung der zu übertragenden digitalen Daten verbunden. Der Empfangsteil der beiden Geräte 1 bzw. 2 ist eingangsseitig mit einer Einrichtung 12 bzw. 22 zum paket­ weisen Empfang der übertragenen digitalen Daten und einem nachgeschalteten Pufferspeicher 13 bzw. 23 mit FIFO-Cha­ rakteristik (FIFO = First-In-First-Out) verbunden. Das zweite Sende/Empfangsgerät 2 weist ferner einen span­ nungsgesteuerten Oszillator 24 (VCO: Voltage-Controlled- Oscillator) auf, der in Frequenz und Phase durch ein Re­ gelsignal des zweiten Pufferspeichers 23 geregelt wird. Im Regelkreis ist eine Zeitkonstante 25 zur Einstellung der Regelgeschwindigkeit vorhanden.
Die Datenübertragung zwischen den beiden Sende/Empfangs­ geräten 1 und 2 funktioniert wie folgt:
Die von dem ISDN-Netz mit einem Datentakt t₁ kontinuier­ lich angelieferten digitalen Daten werden byteweise an das erste Sende/Empfangsgerät 1 übergeben. Dort werden sie in der Einrichtung 11 überabgetastet und paketiert und die Netzpakete anschließend in einem festen Zeitraster (z. B. 20 ms) an das Gegengerät 2 übertragen. Hier, auf der Empfangsseite werden die in Form von Datenpaketen an­ kommenden Daten von der Einrichtung 22 empfangen und an den Pufferspeicher 23 weitergeleitet. Dort werden sie mit einem zweiten Datentakt t₂ in den Speicher eingeschrieben; der zweite Datentakt t₂ (z. B. 20 MHz) ist höher als der erste Datentakt t₁. Die gespeicherten Daten werden konti­ nuierlich mit einem dritten Datentakt t₃ ausgelesen und an das Telefon weitergeleitet. Der dritte Datentakt t₃, wird von dem VCO 24 erzeugt, der durch einen als Zeitglied an­ geschlossenen Schwingquarz ausreichend genau auf die ge­ wählte Frequenz gezwungen wird. Damit kein Datenverlust ("Bitschlupf") auftreten kann, ist der VCO 24 mit seiner Frequenz exakt auf die Frequenz der ursprünglichen Daten­ übertragung zwischen ISDN-Netz und ersten Sende/Empfangs­ gerät 1 abgeglichen, d. h. mit anderen Worten, daß der dritte (vom VCO 24) erzeugte Datentakt t₃ exakt mit dem ersten Datentakt t₁ übereinstimmt.
Dieser Abgleich erfolgt bei dem hier vorgestellten Ver­ fahren automatisch durch den jeweiligen Füllstand des FIFO Pufferspeichers. Als Regelsignal kann z. B. das bei allen gängigen FIFO′s verfügbare Half-Full-Flag-Signal verwendet werden. Durch eine in dieses Regelsignal eingeschaltete Zeitkonstante 25 wird die Modulation des Taktes t₃ und somit die Schnelligkeit der Nachregelung des Taktes t₂ gesteuert. Da als frequenzbestimmendes Glied ein Schwing­ quarz verwendet wird, ist der Regelbereich dieser so ge­ wonnenen Regelschleife (PLL: (Phase-Locked-Loop) z. B. auf einige 100 ppm begrenzt (ppm: parts per million). Durch dieses Verfahren kann erreicht werden, daß sich der auf der Empfangsseite 2 zurückgewonnene Datentakt t₃ auto­ matisch exakt an den vom ISDN-Netz angelieferten Datentakt t₁ anpaßt. Dieser so zurückgewonnene Takt t₃ wird nun auf der Empfangsseite 2 auch als Datentakt für die Datenüber­ tragung in beiden Richtungen 3 und 4 verwendet.
Zur Übertragung der Daten vom zweiten Sende/Empfangsgerät 2 zum ersten Empfangsgerät 1 werden daher die vom Telefon mit dem Datentakt t₃ kontinuierlich angelieferten digita­ len Daten byteweise an das zweite Sende/Empfangsgerät 2 übergeben. Dort werden sie in der Einrichtung 21 überab­ getastet und paketiert und die Datenpakete anschließend in gleiche feste Zeitraster wie bei der Übertragung 3 von Gerät 1 zu Gerät 2 an das Sende/Empfangsgerät 1 übertra­ gen. Dort werden die in Form von Datenpaketen übertragenen Daten von der Einrichtung 12 empfangen und zum Pufferspei­ cher 13 weitergeleitet. Dort werden sie mit einem vierten Datentakt t₄ in den Speicher eingeschrieben, wobei der Datentakt t₄ höher ist als der dritte Datentakt t₃ (und damit auch höher als der erste Datentakt t₁). Vorzugsweise stimmen die Datentakte t₂ und t₄ überein. Da die vom Gerät 1 empfangene Datenmenge aus einer den ursprünglichen Aus­ gangsdaten t₁ synchronen Quelle entspringt, können diese Daten kontinuierlich mit dem Datentakt t₁ ausgelesen und wieder zurück ins ISDN-Netz übergeben werden.
Um eine funktionierende Regelschleife zu erhalten, sollte die Größe des Pufferspeichers 13 bzw. 23 an die Größe der zu übertragenden Datenpakete angepaßt werden. Als Faust­ regel kann hier folgende Formel verwendet werden:
n (1 + k) p
n: Tiefe des FIFO-Pufferspeichers
p: Größe der Datenpakete
k: Konstante mit 0 k 1, vorzugsweise k = 1/20.
Es versteht sich, daß die Erfindung nicht auf das zuvor beschriebene Ausführungsbeispiel beschränkt ist, sondern vielmehr sinngemäß auch auf andere übertragbar ist. So kann beispielsweise die Erfindung auch in Netzen einge­ setzt werden, bei denen die paketweise Übertragung nicht per Funk, sondern über Draht erfolgt.

Claims (11)

1. Verfahren zur Rückgewinnung eines synchronen Datentak­ tes bei der paketweisen Übertragung eines kontinuierlichen digitalen Datenstroms zwischen zwei Sende/Empfangsgeräten, gekennzeichnet durch folgende Merkmale:
  • - die vom ersten (1) zum zweiten (2) Sende/Empfangsgerät zu übertragenden Daten werden mit einem ersten Daten­ takt t₁ byteweise an das erste Sende/Empfangsgerät (1) angeliefert, dort überabgetastet und paketiert (11) und die Datenpakete in einem festen Zeitraster an das zweite Sende/Empfangsgerät (2) übertragen,
  • - im zweiten Sende/Empfangsgerät (2) werden die empfan­ genen Datenpakete (22) mit einem im Vergleich zum er­ sten Datentakt t₁ höheren zweiten Datentakt t₂ in einen zweiten Pufferspeicher (23) mit FIFO-Charakte­ ristik eingeschrieben und anschließend mit einem von einem in Frequenz und Phase abgleichbaren Taktgenera­ tor (24) erzeugten und auf den ersten Datentakt t₁ ab­ geglichenen dritten Datentakt t₃ kontinuierlich ausge­ geben und weitergeleitet;
  • - der dritte Datentakt t₃ wird seitens des zweiten Sende/Empfangsgeräts auch zur Datenübertragung vom zweiten (2) zum ersten (1) Sende/Empfangsgerät ver­ wendet.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei der Datenübertragung vom zweiten (2) zum ersten (1) Sende/Empfangsgerät
  • - die byteweise an das zweite Sende/Empfangsgerät (2) angelieferten Daten dort überabgetastet und paketiert (21) werden und die Datenpakete in dem gleichen festen Zeitraster wie bei der Datenübertragung von dem ersten (1) und zweiten (2) Sende/Empfangsgerät an das erste Sende/Empfangsgerät (1) übertragen werden,
  • - im ersten Sende/Empfangsgerät (1) die empfangenen Datenpakete (12) mit einem im Vergleich zum dritten Datentakt t₃ höheren vierten Datentakt t₄ in einen ersten Pufferspeicher (13) mit FIFO-Charakteristik eingeschrieben werden und anschließend mit dem ersten Datentakt t₁ kontinuierlich ausgelesen und weiterge­ leitet werden.
3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß der dritte Datentakt t₃ auf den ersten Datentakt t₁ abgeglichen wird, indem der jeweilige Füll­ stand des zweiten Pufferspeichers (23) als Regelsignal dem Taktgenerator (24) zugeleitet wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß als Regelsignal das Half-Full-Flag(HFF)-Signal des zweiten Pufferspeichers (24) gewählt wird.
5. Verfahren nach einem der Ansprüche 3 oder 4, dadurch gekennzeichnet, daß die Regelungsgeschwindigkeit durch eine im Regelkreis vorgegebenen Zeitkonstante (25) be­ stimmt wird.
6. Verfahren nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, daß der zweite und der vierte Daten­ takt t₂ und t₄ übereinstimmen.
7. Anordnung zum Durchführen des Verfahrens nach einem der vorhergehenden Ansprüche, mit zwei Sende/Empfangs­ geräten, dadurch gekennzeichnet,
  • - daß der Sendeteil des ersten und des zweiten Sende/- Empfangsteils (1; 2) eingangsseitig jeweils eine Ein­ richtung zum Empfang von Datenpaketen (12; 22) sowie einen nachgeschalteten Pufferspeicher (13; 23) mit FIFO-Charakteristik aufweisen;
  • - daß der Sendeteil des zweiten Sende/Empfangsgeräts (2) einen abgleichbaren Taktgenerator (24) zur Erzeugung des dritten Datentaktes t₃ aufweist, dessen Abgleich mittels eines vom zweiten Pufferspeicher (23) gelie­ ferten Regelsignals erfolgt.
8. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß der Taktgenerator (24) ein spannungsgesteuerter Oszillator ist.
9. Anordnung nach einem der Ansprüche 7 oder 8, dadurch gekennzeichnet, daß zwischen zweitem Pufferspeicher (23) und Regeleingang des Taktgenerators (24) bzw. spannungs­ gesteuerten Oszillators eine Zeitkonstante (25) geschaltet ist.
10. Anordnung nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß die Anzahl n der Speicherplätze der beiden Pufferspeicher (13, 23) jeweils größer oder gleich ist der Größe p der einzuschreibenden Datenpakete und daß n vorzugsweise gemäß der Beziehung n (1 + k) pbestimmt ist, mit o k 1, vorzugsweise mit k gleich oder annähernd 1/20 ist.
11. Verfahren nach einem der Ansprüche 1 bis 6 bzw. An­ ordnung nach einem der Ansprüche 7 bis 10, gekennzeichnet durch die Verwendung in einem an das ISDN-Netz angeschlos­ senen FunkLAN.
DE1995139474 1995-10-24 1995-10-24 Verfahren zur Rückgewinnung eines synchronen Datentakts und Anordnung zum Durchführen des Verfahrens Withdrawn DE19539474A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1995139474 DE19539474A1 (de) 1995-10-24 1995-10-24 Verfahren zur Rückgewinnung eines synchronen Datentakts und Anordnung zum Durchführen des Verfahrens

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1995139474 DE19539474A1 (de) 1995-10-24 1995-10-24 Verfahren zur Rückgewinnung eines synchronen Datentakts und Anordnung zum Durchführen des Verfahrens

Publications (1)

Publication Number Publication Date
DE19539474A1 true DE19539474A1 (de) 1997-04-30

Family

ID=7775582

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1995139474 Withdrawn DE19539474A1 (de) 1995-10-24 1995-10-24 Verfahren zur Rückgewinnung eines synchronen Datentakts und Anordnung zum Durchführen des Verfahrens

Country Status (1)

Country Link
DE (1) DE19539474A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19723760A1 (de) * 1997-06-06 1998-12-10 Deutsche Telekom Ag Einrichtung und Verfahren zum Empfang von Daten
US6526069B1 (en) 1998-02-06 2003-02-25 Alcatel Synchronization device for a synchronous digital message transmission system and process for producing a synchronous output signal
EP1439651A2 (de) * 2003-01-15 2004-07-21 Alps Electric Co., Ltd. Verfahren zur Korrektur des Jitters einer Datenübertragung

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19723760A1 (de) * 1997-06-06 1998-12-10 Deutsche Telekom Ag Einrichtung und Verfahren zum Empfang von Daten
DE19723760B4 (de) * 1997-06-06 2006-07-13 Deutsche Telekom Ag Einrichtung und Verfahren zum Empfang von Daten
US6526069B1 (en) 1998-02-06 2003-02-25 Alcatel Synchronization device for a synchronous digital message transmission system and process for producing a synchronous output signal
EP1439651A2 (de) * 2003-01-15 2004-07-21 Alps Electric Co., Ltd. Verfahren zur Korrektur des Jitters einer Datenübertragung
EP1439651A3 (de) * 2003-01-15 2005-04-13 Alps Electric Co., Ltd. Verfahren zur Korrektur des Jitters einer Datenübertragung
US7515671B2 (en) 2003-01-15 2009-04-07 Alps Electric Co., Ltd. Method for correcting jitter of transmission data

Similar Documents

Publication Publication Date Title
DE60029826T2 (de) Mehrratentransportsystem sowie chipsatz
DE2124320C1 (de) Elektrische Schaltung zur Erzeugung einer Vielzahl verschiedener Codes
DE69608685T2 (de) Cdma kommunikations-system, in dem bitraten dynamisch zugeteilt werden
DE69022652T2 (de) Schaltung zur Phasenanpassung.
DE69330492T2 (de) Desynchronisierer und verfahren zur unterdrückung des zeigerzitterns in einen desynchronisierer
DE69833658T2 (de) Leitungsschnittstelle für Daten- und Leistungsversorgung
DE60212782T2 (de) Verfahren und Anordnung zur Reduzierung von Intermodulation in integrierten Transceivern
EP0475498A2 (de) Schaltungsanordnung zur Bitratenanpassung zweier digitaler Signale
DE3215783A1 (de) Steuerung fuer leitungsschutzschaltung
DE3023107C2 (de)
DE2335513A1 (de) Verfahren und anlage zum verschleierten uebertragen einer gesprochenen information ueber einen telephoniekanal
DE69832848T2 (de) SPS-Synchronisationsverfahren
DE19539474A1 (de) Verfahren zur Rückgewinnung eines synchronen Datentakts und Anordnung zum Durchführen des Verfahrens
DE69729635T2 (de) Modul zur datentaktrückgewinnung
DE60025029T2 (de) Systeme und verfahren für eine schaltung zum aufrechterhalten der frequenz in phasenregelschleifen
EP0456903B1 (de) Verfahren und Anordnung zur Reduktion von Wartezeitjitter
DE3138523A1 (de) Verfahren zur abhoersicheren frequenzbandkomprimierten uebertragung von sprachsignalen
DE2106172C3 (de) Digitales Synchronmodem
DE4339586B4 (de) Übertragungssystem
DE2247666A1 (de) Schaltungsanordnung zur gegenseitigen synchronisierung der in den vermittlungsstellen eines pcm-zeitmultiplex-fernmeldenetzes vorgesehenen amtstaktoszillatoren
DE10021346B4 (de) Halbleiterbauelement sowie Hochfrequenzentzerrer und Wiederherstellschaltungseinheit hierfür
DE2654927A1 (de) Schaltungsanordnung zur abtastung einseitig verzerrter fernschreibzeichen
DE69617695T2 (de) Rundfunkvideo-desynchronisierer
DE69927601T2 (de) Ein verfahren und eine schaltung zur wiedergewinnung eines digitalen signales und taktes aus einem empfangenen datensignal
DE69129794T2 (de) Verfahren zur Reduzierung von Phasenrauschen verursacht in einem SDH-Netzwerk mittels Zeichenstopftechnik, und integrierte Schaltungen geeignet zur Implementierung dieses Verfahrens

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: DAIMLERCHRYSLER AEROSPACE AKTIENGESELLSCHAFT, 8099

8127 New person/name/address of the applicant

Owner name: EADS DEUTSCHLAND GMBH, 80995 MUENCHEN, DE

8127 New person/name/address of the applicant

Owner name: EADS DEUTSCHLAND GMBH, 85521 OTTOBRUNN, DE

8110 Request for examination paragraph 44
8130 Withdrawal