[go: up one dir, main page]

DE19511775C1 - Trägermodul, insb. zum Einbau in einen kartenförmigen Datenträger, mit Schutz gegen die Untersuchung geheimer Bestandteile - Google Patents

Trägermodul, insb. zum Einbau in einen kartenförmigen Datenträger, mit Schutz gegen die Untersuchung geheimer Bestandteile

Info

Publication number
DE19511775C1
DE19511775C1 DE19511775A DE19511775A DE19511775C1 DE 19511775 C1 DE19511775 C1 DE 19511775C1 DE 19511775 A DE19511775 A DE 19511775A DE 19511775 A DE19511775 A DE 19511775A DE 19511775 C1 DE19511775 C1 DE 19511775C1
Authority
DE
Germany
Prior art keywords
carrier
carrier module
semiconductor chips
module according
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19511775A
Other languages
English (en)
Inventor
Martin Gruber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Siemens Corp
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Priority to DE19511775A priority Critical patent/DE19511775C1/de
Priority to KR1019970706800A priority patent/KR19980703395A/ko
Priority to EP96907301A priority patent/EP0818023A2/de
Priority to PCT/DE1996/000549 priority patent/WO1996030944A2/de
Priority to JP8528785A priority patent/JPH10505959A/ja
Application granted granted Critical
Publication of DE19511775C1 publication Critical patent/DE19511775C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/072—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising a plurality of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0806—Details of the card
    • G07F7/0813—Specific details related to card security
    • G07F7/082—Features insuring the integrity of the data on or in the card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Business, Economics & Management (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Accounting & Taxation (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Credit Cards Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Description

Die Erfindung betrifft ein Trägermodul, insbesondere zum Ein­ bau in einen kartenförmigen Datenträger, mit einem Kontakt­ elemente aufweisenden Trägerelement mit zumindest zwei Halbleiterchips, die auf dem Trägerelement angeordnet und elektrisch mit den Kontaktelementen verbindbar sind. Ein sol­ ches Trägermodul ist beispielsweise aus der EP 0 193 856 B1 bekannt. Bei dem dortigen Trägermodul sind auf einem Substrat eine Anzahl Kontaktelemente angeordnet, die über ein Lei­ tungsnetzwerk mit in Ausnehmungen des Substrats angeordneten Halbleiterchips elektrisch verbunden sind. Durch dieses Lei­ tungsnetzwerk sind auch die Halbleiterchips untereinander elektrisch miteinander verbunden.
In Halbleiterchips für Anwendungen in kartenförmigen Daten­ trägern, sogenannten Chipkarten, sind meistens nicht-flüch­ tige Speicher, wie beispielsweise EEPROMs und eine diese steuernde oder die aus dem Speicher ausgelesenen Daten verar­ beitende Logikschaltung realisiert. Da die abgespeicherten Daten oftmals einen Geldbetrag repräsentieren oder in anderer Weise einen Wert darstellen, findet meist eine Benutzungsbe­ richtigungsprüfung statt, bei der ein geheimer Code benutzt wird. Außerdem können die für die Prüfung benötigten Schal­ tungen einen geheim zu haltenden Aufbau haben. Aus diesem Grund müssen die Halbleiterchips vor einer Untersuchung ge­ schützt werden. Die in den nicht-flüchtigen Speicherbereichen gespeicherten Daten können durch technologische Maßnahmen vor einem direkten Erkennen der gespeicherten Ladungszustände ge­ schützt werden, jedoch ist es nach wie vor möglich, aus den Ladungszuständen auf den den Speicher mit der Logikschaltung verbindenden Leitungen beim Zugriff auf den Speicherinhalt auf die dort gespeicherten Daten zu schließen. Hierzu muß al­ lerdings die Logikschaltung funktionsfähig sein.
Die JP 63-142662 A in: Patents Abstracts of Japan, Sect. E, Vol. 12 (1988), Nr. 402 (E-673) offenbart eine elektronische Komponente mit mehreren Halbleiterchips, die auf einer Lei­ terplatte angeordnet sind, welche in einem Gehäuse unterge­ bracht und dort mit einer Spannungsversorgung verbunden ist. Bei Entfernung der Leiterplatte aus dem Gehäuse wird die Spannungsversorgung unterbrochen, so daß Daten in einem SRAM verloren gehen und nicht ausspioniert werden können.
Die Aufgabe der Erfindung besteht darin, ein Trägermo­ dul anzugeben, bei dem eine Untersuchung geheimer Bestand­ teile verhindert ist.
Die Aufgabe wird bei einem gattungsgemäßen Trägermodul da­ durch erreicht, daß zumindest ein Halbleiterchip auf einen anderen Halbleiterchip angeordnet und mit diesem elektrisch verbunden ist, so daß eine bestimmungsgemäße Funktion der auf dem Halbleiterchip realisierten Schaltung(en) nur bei Vorhandensein dieser Verbindung gegeben ist.
Wenn hierbei die geheimzuhaltenden Schaltungsbestandteile wie die Speicher oder auch nur die Speicherbereiche, in denen beispielsweise Geheimcodes stehen und geheimzuhaltende Logik­ teile, wie beispielsweise Pseudozufallsgeneratoren zum Ver­ schlüsseln von Daten in dem unteren Halbleiterchip realisiert sind, lassen sich diese nicht erkennen, da der obere Chip sie verdeckt. Wenn jedoch der obere Chip entfernt wird, wird die Verbindung zwischen den Chips unterbrochen, so daß der untere Chip nicht mehr funktionsfähig ist und somit auf dessen Lei­ tungen keine zu untersuchenden Ladungsmuster entstehen kön­ nen.
In besonders vorteilhafter Weise wird der obere Chip mit der Oberfläche, auf der die Schaltung realisiert ist, zur ent­ sprechenden, die Schaltung aufweisenden Oberfläche des unte­ ren Chips hin orientiert auf diesem angeordnet. Auf diese Weise kann auch der obere Chip nicht optisch untersucht wer­ den, ohne die beiden Chips voneinander zu trennen und somit deren Funktionsfähigkeit zu unterbrechen.
Es ist aber auch möglich, die beiden Chips in gleicher Rich­ tung orientiert aufeinander anzuordnen und eine elektrische Verbindung über Bonddrähte zu schaffen. Diese sollten dann aber so kurz sein, oder derart angebracht sein, beispiels­ weise auf zumindest zwei Seiten des oberen Chips, daß sie bei Entfernen des oberen Chips abreißen.
Das Trägerelement kann entweder eine metallaminierte Kunst­ stoffolie oder ein Leadframe sein. Unter einem Leadframe soll hier verstanden werden, daß in üblicher Weise Kontaktelemente mit einem Leiterrahmen verbunden sind und von diesem in des­ sen Mitte ragen. Nach einer Fixierung der zuerst freien Enden der Kontaktelemente mittels eines Gehäuses, werden die Kon­ taktelemente aus dem Leiterrahmen ausgestanzt oder auf son­ stige Weise von diesem getrennt.
Die Erfindung soll nachfolgend anhand eines Ausführungsbei­ spiels mit Hilfe von Figuren näher erläutert werden. Dabei zeigt:
Fig. 1 eine erste Variante des erfindungsgemäßen Trägermo­ duls und
Fig. 2 eine zweite Variante des erfindungsgemäßen Trägermo­ duls.
In Fig. 1 ist eine Kunststoffolie 1 einseitig mit einer Me­ tallfolie, beispielsweise einer Kupferfolie laminiert. In die Kupferfolie 2 sind Schlitze 8 geätzt, so daß elektrisch von­ einander isolierte Kontaktelemente entstehen. Die Kunststoff­ folie 1 weist Ausnehmungen auf, in deren mittlere ein erster Halbleiterchip 3 angeordnet, beispielsweise geklebt ist. Bonddrähte 6 sind sowohl mit diesem ersten Halbleiterchip 3 als auch mit den aus der Kupferfolie gebildeten Kontaktele­ menten verbunden, wobei diese Kontaktelemente durch die wei­ teren Ausnehmungen in der Kunststoffolie 1 zugänglich sind. Auf dem ersten Halbleiterchip 3 ist ein zweiter Halbleiter­ chip 4 angeordnet und mit dem ersten Halbleiterchip 1 über Bonddrähte 5 elektrisch verbunden. Der zweite Halbleiterchip 4 kann beispielsweise mittels eines Isolierklebers mit dem ersten Halbleiterchip 3 verbunden sein. Die zu schützenden Schaltungsbereiche des ersten Halbleiterchips 3 sind in erfindungsgemäßer Weise derart angeordnet, daß sie durch den zweiten Halbleiterchip 4 verdeckt werden und somit nicht optisch untersucht werden können. Bei Entfernen des zweiten Halbleiterchips 4 würden die Bonddrähte 5, 6 abreißen, so daß die auf den Halbleiterchips realisierten Schaltungen nicht mehr funktionieren würden und somit eine Untersuchung der auf Leitungen entstehenden Ladungspotentiale verhindert wäre. Zum mechanischen Schutz der Halbleiterchips 3, 4 ist ein Verstei­ fungsring 7, der beispielsweise aus Metall sein kann, auf der Kunststoffolie 1 derart angeordnet, daß er zumindest die Halbleiterchips und die Bonddrähte umgibt. Das Innere dieses Versteifungsrings 7 ist mit einer Kunststoffmasse, bei­ spielsweise eine in Harz 9, aufgefüllt.
Fig. 2 zeigt eine zweite Variante eines erfindungsgemäßen Trägermoduls, bei dem gleiche Teile mit gleichen Bezugszei­ chen versehen sind. Im Unterschied zur ersten Variante sind hier die beiden Halbleiterchips 3, 4 nicht über Bonddrähte elektrisch miteinander verbunden. Hier weist zumindest einer der beiden Halbleiterchips 3, 4 über die Chipoberfläche ra­ gende Kontaktflächen 10 auf, die in ihrer räumlichen Anord­ nung mit entsprechenden Kontaktflächen auf dem jeweils ande­ ren Halbleiterchip korrespondieren. Die Halbleiterchips 3, 4 werden nun derart miteinander verbunden, daß ihre die Schal­ tungen aufweisenden Oberflächen zueinander hin orientiert sind. Auf diese besonders vorteilhafte Weise ist eine opti­ sche Untersuchung bei keinem der beiden Halbleiterchips 3, 4 möglich, solange sie miteinander verbunden sind. Werden sie jedoch voneinander getrennt, so ist keiner der beiden Chips funktionsfähig und kann auch aus diesem Grund nicht unter­ sucht werden.

Claims (7)

1. Trägermodul, insbesondere zum Einbau in einen kartenför­ migen Datenträger,
mit einem Kontaktelemente (2) aufweisenden Trägerelement,
mit zumindest zwei Halbleiterchips (3, 4), die auf dem Trägerelement angeordnet und elektrisch mit den Kontaktelementen (2) verbindbar sind,
wobei zumindest ein Halbleiterchip (4) auf einem anderen Halbleiterchip (3) angeordnet und mit diesem elektrisch verbunden ist, so daß eine bestimmungsgemäße Funktion der auf dem Halbleiterchip (3) realisierten Schaltung(en) nur bei Vorhandensein dieser Verbindung (5; 10) gegeben ist.
2. Trägermodul nach Anspruch 1, dadurch gekennzeichnet, daß das Trägerelement ein Leadframe ist.
3. Trägermodul nach Anspruch 1, dadurch gekennzeichnet, daß das Trägerelement eine metallaminierte, insbesondere kupfer­ laminierte, Kunststoffolie ist, bei dem die Kontaktelemente durch aus dem Metallaminat geätzte Strukturen gebildet sind.
4. Trägermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die elektrischen Verbindungen Bondverbindungen sind.
5. Trägermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Halbleiterchips derart auf­ einander angeordnet sind, daß deren elektrische Verbindung bei Entfernen des oberen Halbleiterchips unterbrochen wird.
6. Trägermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Halbleiterchips derart mit­ einander verbunden sind, daß ihre die Schaltungen aufweisen­ den Oberflächen zueinander orientiert sind.
7. Trägermodul nach Anspruch 6, dadurch gekennzeichnet, daß die elektrische Verbindung der Halbleiterchips mittels bei zumindest einem der Halbleiterchips über die Chipoberfläche ragender, einander zugeordneter Kontaktflächen erfolgt.
DE19511775A 1995-03-30 1995-03-30 Trägermodul, insb. zum Einbau in einen kartenförmigen Datenträger, mit Schutz gegen die Untersuchung geheimer Bestandteile Expired - Fee Related DE19511775C1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19511775A DE19511775C1 (de) 1995-03-30 1995-03-30 Trägermodul, insb. zum Einbau in einen kartenförmigen Datenträger, mit Schutz gegen die Untersuchung geheimer Bestandteile
KR1019970706800A KR19980703395A (ko) 1995-03-30 1996-03-29 캐리어 모듈
EP96907301A EP0818023A2 (de) 1995-03-30 1996-03-29 Trägermodul
PCT/DE1996/000549 WO1996030944A2 (de) 1995-03-30 1996-03-29 Trägermodul
JP8528785A JPH10505959A (ja) 1995-03-30 1996-03-29 キャリア・モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19511775A DE19511775C1 (de) 1995-03-30 1995-03-30 Trägermodul, insb. zum Einbau in einen kartenförmigen Datenträger, mit Schutz gegen die Untersuchung geheimer Bestandteile

Publications (1)

Publication Number Publication Date
DE19511775C1 true DE19511775C1 (de) 1996-10-17

Family

ID=7758224

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19511775A Expired - Fee Related DE19511775C1 (de) 1995-03-30 1995-03-30 Trägermodul, insb. zum Einbau in einen kartenförmigen Datenträger, mit Schutz gegen die Untersuchung geheimer Bestandteile

Country Status (5)

Country Link
EP (1) EP0818023A2 (de)
JP (1) JPH10505959A (de)
KR (1) KR19980703395A (de)
DE (1) DE19511775C1 (de)
WO (1) WO1996030944A2 (de)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19701165C1 (de) * 1997-01-15 1998-04-09 Siemens Ag Chipkartenmodul
DE19735170A1 (de) * 1997-08-13 1998-09-10 Siemens Ag Chipmodul, insbesondere für kontaktbehaftete Chipkarten, mit nebeneinander angeordneten Chips
FR2764403A1 (fr) * 1997-06-09 1998-12-11 Ckd Sa Procede pour la protection physique de l'echange de donnees confidentielles, ainsi qu'un equipement mettant en oeuvre ledit procede
EP0992366A1 (de) * 1996-12-27 2000-04-12 Rohm Co., Ltd. Chipkarte und chipkartenmodul
DE19928733A1 (de) * 1999-06-23 2001-01-04 Giesecke & Devrient Gmbh Halbleiterspeicher-Chipmodul
WO2001008092A1 (fr) * 1999-07-26 2001-02-01 Gemplus Procede de fabrication de carte a puce de format reduit
EP1100058A1 (de) * 1999-11-12 2001-05-16 Infineon Technologies AG Elektronisches Bauelement und Verfahren zum Schützen einer in dem Bauelement enthaltenen integrierten Schaltung
WO2001052184A2 (de) * 2000-01-11 2001-07-19 Infineon Technologies Ag Chipkartenanordnung
EP1136941A1 (de) * 2000-03-24 2001-09-26 Infineon Technologies AG Tragbare Datenträgeranordnung
WO2003017194A1 (de) * 2001-08-17 2003-02-27 Giesecke & Devrient Gmbh Halbleiterschaltungsanordnung mit biometrischem sensor und auswerteeinheit
WO2003067604A2 (de) * 2002-02-08 2003-08-14 Conti Temic Microelectronic Gmbh Schaltungsanordnung mit einer mit einem programmierbaren speicherelement bestückten leiterplatte

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5824571A (en) * 1995-12-20 1998-10-20 Intel Corporation Multi-layered contacting for securing integrated circuits
DE10065747A1 (de) * 2000-12-29 2002-07-11 Infineon Technologies Ag Schaltungsanordnung
EP1784765A2 (de) 2004-06-30 2007-05-16 Koninklijke Philips Electronics N.V. Chipkarte zum einfügen in einen halter

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2205186B (en) * 1987-05-23 1991-02-13 Motorola Inc Memory cards
DE3927887A1 (de) * 1989-08-24 1991-02-28 Philips Patentverwaltung Integrierte schaltung
JPH07121635B2 (ja) * 1989-09-09 1995-12-25 三菱電機株式会社 Ｉｃカード
US5233505A (en) * 1991-12-30 1993-08-03 Yeng-Ming Chang Security device for protecting electronically-stored data

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 4-105356 A - in: Patents Abstracts of Japan, Sect. E, Vol. 16 (1992), Nr. 344 (E-1239) *
JP 63-142662 A - in: Patents Abstracts of Japan, Sect. E, Vol. 12 (1988), Nr. 402 (E-673) *

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0992366A1 (de) * 1996-12-27 2000-04-12 Rohm Co., Ltd. Chipkarte und chipkartenmodul
EP0992366A4 (de) * 1996-12-27 2000-06-07 Rohm Co Ltd Chipkarte und chipkartenmodul
DE19701165C1 (de) * 1997-01-15 1998-04-09 Siemens Ag Chipkartenmodul
FR2764403A1 (fr) * 1997-06-09 1998-12-11 Ckd Sa Procede pour la protection physique de l'echange de donnees confidentielles, ainsi qu'un equipement mettant en oeuvre ledit procede
WO1998057297A1 (fr) * 1997-06-09 1998-12-17 Ckd S.A. Procede pour la protection physique de l'echange de donnees confidentielles
DE19735170A1 (de) * 1997-08-13 1998-09-10 Siemens Ag Chipmodul, insbesondere für kontaktbehaftete Chipkarten, mit nebeneinander angeordneten Chips
DE19928733A1 (de) * 1999-06-23 2001-01-04 Giesecke & Devrient Gmbh Halbleiterspeicher-Chipmodul
US6721196B1 (en) 1999-06-23 2004-04-13 Giesecke & Devrient Gmbh Semiconductor memory chip module
FR2797075A1 (fr) * 1999-07-26 2001-02-02 Gemplus Card Int Procede de fabrication de dispositif portable a circuits integres, de type carte a puce de format reduit par rapport au format standard
WO2001008092A1 (fr) * 1999-07-26 2001-02-01 Gemplus Procede de fabrication de carte a puce de format reduit
EP1100058A1 (de) * 1999-11-12 2001-05-16 Infineon Technologies AG Elektronisches Bauelement und Verfahren zum Schützen einer in dem Bauelement enthaltenen integrierten Schaltung
WO2001037230A1 (de) * 1999-11-12 2001-05-25 Infineon Technologies Ag Elektronisches bauelement und verfahren zum schützen einer in dem bauelement enthaltenen integrierten schaltung
WO2001052184A2 (de) * 2000-01-11 2001-07-19 Infineon Technologies Ag Chipkartenanordnung
WO2001052184A3 (de) * 2000-01-11 2002-02-07 Infineon Technologies Ag Chipkartenanordnung
EP1136941A1 (de) * 2000-03-24 2001-09-26 Infineon Technologies AG Tragbare Datenträgeranordnung
WO2001073683A1 (de) * 2000-03-24 2001-10-04 Infineon Technologies Ag Tragbare datenträgeranordnung
WO2003017194A1 (de) * 2001-08-17 2003-02-27 Giesecke & Devrient Gmbh Halbleiterschaltungsanordnung mit biometrischem sensor und auswerteeinheit
WO2003067604A2 (de) * 2002-02-08 2003-08-14 Conti Temic Microelectronic Gmbh Schaltungsanordnung mit einer mit einem programmierbaren speicherelement bestückten leiterplatte
WO2003067604A3 (de) * 2002-02-08 2003-12-11 Conti Temic Microelectronic Schaltungsanordnung mit einer mit einem programmierbaren speicherelement bestückten leiterplatte

Also Published As

Publication number Publication date
KR19980703395A (ko) 1998-10-15
JPH10505959A (ja) 1998-06-09
WO1996030944A2 (de) 1996-10-03
WO1996030944A3 (de) 1996-11-28
EP0818023A2 (de) 1998-01-14

Similar Documents

Publication Publication Date Title
DE19511775C1 (de) Trägermodul, insb. zum Einbau in einen kartenförmigen Datenträger, mit Schutz gegen die Untersuchung geheimer Bestandteile
DE19857043C1 (de) Schaltungsanordnung zum Entstören von integrierten Schaltkreisen
DE4431754C1 (de) Trägerelement
DE69220613T2 (de) Gegossene optische Modulanordnung
DE102004004880B4 (de) Verbindungsverfahren für direkt verbundene gestapelte integrierte Schaltungen sowie integrierter Schaltungschip und integriertes Schaltungsgehäuse
DE69632817T2 (de) Gehäuse für mehrere halbleiterbauelemente
DE4240897C2 (de) Schaltungsmodul
DE68929367T2 (de) Kartenmodul für integrierte Schaltung
DE69223906T2 (de) Verfahren zur Herstellung invertierter IC's und IC-Moduln mit einem solcher IC's
DE10147955A1 (de) Halbleitervorrichtung
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
EP0735507A2 (de) Kontaktiereinheit für kartenförmige Trägerelemente
DE68905475T2 (de) Halbleiter-speichermodul hoeher dichte.
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE69111022T2 (de) Eine Halbleiteranordnung mit zwei integrierten Schaltungspackungen.
DE19702532B4 (de) Chipkarte und Verfahren zum Erzeugen von Anschlußkontakten auf zwei Hauptoberflächen
DE69633695T2 (de) Konfigurierbare Testkontakte zum Erleichtern der parallelen Prüfung von integrierten Schaltungen
EP0696818B1 (de) Halbleiterbauelement mit isolierendem Gehäuse
DE69231117T2 (de) Flüssigkristallanzeige-Anordnung
DE102005014746A1 (de) Aktive primärseitige Schaltungsanordnung für ein Schaltnetzteil
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE10084657B4 (de) Modulkarte und Herstellverfahren für diese
DE19749539B4 (de) Halbleiterbaustein mit Leiterrahmen und Justierhilfen
DE19609149C2 (de) Chipkarte

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8363 Opposition against the patent
8339 Ceased/non-payment of the annual fee