DE1938062C3

DE1938062C3 - PI controller

Info

Publication number: DE1938062C3
Application number: DE19691938062
Authority: DE
Inventors: Winfried Dipl.-Ing. 8520 Erlangen Speth
Original assignee: Siemens AG
Current assignee: Siemens AG
Filing date: 1969-07-26
Publication date: 1976-11-18

Description

kreis eines Regelverstärkers großer Leerlaufver- bei A<kptivregelkreisen besteht,
•tärkung angeordnet ist, dessen vorzugsweise mit- i* Oelöst wird diese Aufgabe bei einem PI-Regler der tels vorgespannter Dioden begrenzbare Aus- eingangs genannten Art erfindungsgemaß dadurch, gangsspannung über ein in seinem Rückführung*- daß die Ausgangsgroße des Summiergliedes über em kreis angeordnetes Proportionalglied veränder- Verzögerungsghed einsteUbarer Zeitkonstonte mit dem barer Verstärkung das Verzögerungsglied und Verstärkungsfaktor 1 auf den Eingang des Summiergegenkoppelnd seinen Eingang beaufschlagt *° gliedes mitgekoppelt ist. Gegenüber dem zuvor ge-circuit of a control amplifier with large no-load loops with A <kptiv control loops,
• Reinforcement is arranged, which preferably also solves this task in a PI controller of the type mentioned at the beginning, which can be limited by means of biased diodes, in accordance with the invention, in that the output voltage of the summing element is arranged over a circuit Proportional element changeable delay ghed adjustable time constants with the cash gain the delay element and gain factor 1 is applied to the input of the summing negative feedback element * ° element. Compared to the previously

3. Anordnung nach Anspnich2, dadurch ge- nannten bekannten PI-Regler kann dadurch der Verkennzeichnet, daß das Proportionalglied aus einer stärker großer Leerlaufverstarkung eingespart und die elektronischen Multipliziereinrichtung (6) besteht. Nachstelizeit bei konstanter Proportionalverstärkung3. Arrangement according to Anspnich2, thereby called known PI controller can be characterized by the following: that the proportional member saved from a stronger large idle gain and the electronic multiplier (6). Post time with constant proportional gain

4. Anordnung nach Anspruch 1 oder 2, dadurch verändert werden.4. Arrangement according to claim 1 or 2, can be changed thereby.

gekennzeichnet, daß das- Verzögerungsglied aus 25 Eine Ausgestaltung der Erfindung, mit der sowohl einem Integrator (8) besteht, dem eine elektroni- Nachstellzeit als auch Proportionalverstärkung des «ehe Multipliziereinrichtung (7) nachgeschaltet ist, PI-Reglers unabhängig voneinander einstellbar sind, deren Ausgangsgröße auf den Integratoreingang ergibt sich, wenn das Summierglied im Eingangskreis gegengekoppelt ist (F i g. 1). eines Regelverstärkers großer Leerlauf verstärkung an-characterized in that the delay element from 25 An embodiment of the invention with which both an integrator (8) consists of an electronic reset time and proportional gain of the «Before the multiplier (7) is connected downstream, PI controllers can be set independently of one another, whose output variable on the integrator input results when the summing element is in the input circuit is fed back (Fig. 1). of a control amplifier with a large no-load gain

5. Anordnung nach Anspruch 4, dadurch ge- 30 geordnet ist, dessen vorzugsweise mittels vorgespannkennzeichnet, daß der Integrator ein kapazitiv ter Dioden begrenzbare Ausgangsspannung über ein in gegengekoppelter elektronischer Verstärker (14) seinem Rückführkreis angeordnetes Proportionalglied ist (Fig. 2). veränderbarer Verstärkung das Verzögerungsglied5. Arrangement according to claim 4, characterized in that it is arranged, which is preferably characterized by prestressing, that the integrator has a capacitive ter diodes limitable output voltage via an in counter-coupled electronic amplifier (14) proportional element arranged in its feedback circuit is (Fig. 2). variable gain the delay element

6. Anordnung nach den Ansprüchen 1 bis 5, da- und gegenkoppelnd seinen Eingang beaufschlagt, wodurch gekennzeichnet, daß der Regelverstärker 35 bei zur elektronischen Verstellmöglichkeit dieser Kenn-(15) als Differenzverstärker ausgebildet ist und ein werte das Proportionalglied aus einer elektronischen veränderbarer Teil seiner Ausgangsspannung über Multipliziereinrichtung und das Verzögerungsglied aus einen Widerstand seinen invertierenden Eingang einem Integrator bestehen kann, dem eine elektro-(—) sowie ü ber einen Potentiometerwiuerstand glei- nist hs Multipliziereinrichtung nachgeschaltet ist, deren eher Größe seinen nichtinvertierenden Eingang (+) 40 Ausgangsgröße auf dem Integratoreingang gegenbeaufschlagt, wobei der Abgriff des Potentiome- gekoppelt ist.6. Arrangement according to claims 1 to 5, there- fore and counter-coupling applied to its input, whereby characterized in that the control amplifier 35 for electronic adjustment of this characteristic (15) is designed as a differential amplifier and a value the proportional term from an electronic variable part of its output voltage via the multiplier and the delay element a resistor its inverting input can consist of an integrator to which an electro - (-) as well as via a potentiometerwiuerstand hs multiplier is connected downstream whose rather size its non-inverting input (+) 40 output variable on the integrator input counteracted, where the tap of the potentiometer is coupled.

lers über einen Kondensator (C) mit dem Bezugs- Ein besonders einfacher Aufbau des PI-Reglers, potential des Verstärkers verbunden ist (F i g. 3). bei welchem die Reglerparameter ausschließlich durchvia a capacitor (C) with the reference A particularly simple structure of the PI controller, potential of the amplifier is connected (Fig. 3). in which the controller parameters exclusively through

7. Anordnung nach Anspruch 6, dadurch ge- Veränderung von Widerständen einstellbar sind, erkennzeichnet, daß die veränderbare Ausgangsteil- 45 gibt sich nach einer weiteren Ausgestaltung der Erfintpannung einem Spannungsteiler (A₁) entnommen dung, wenn der Reglerverstärker als Differenzverstärwird, dessen Widerstandswert mindestens eine halbe ker ausgebildet ist und ein veränderbarer Teil seiner bis eine ganze Größenordnung kleiner ist als die Ausgangsspannung über einen Widerstand seinen der mit den Verstärkereingängen verbundenen invertierenden Eingang sowie über einen Potentio-Widerstände (R). 50 meterwiderstand gleicher Größe seinen nicht invertie-7. The arrangement according to claim 6, characterized in that the variable output part 45 is _{taken from a voltage divider (A 1} ) according to a further embodiment of the invention when the regulator amplifier is used as a differential amplifier, its resistance value is at least a half core is formed and a variable part of its up to a whole order of magnitude is smaller than the output voltage via a resistor, its inverting input connected to the amplifier inputs and via a potentio-resistor (R). 50 meter resistance of the same size is not inverted

8. Anordnung nach Anspruch 1, gekennzeichnet renden Eingang beaufschlagt, wobei der Abgriff des durch ein digitales Differenzgatter (20) mit takt- Potentiometers über einen Kondensator mit dem Belynchroner Ausgabe, dessen Ausgangsgröße einen zugspotential des Verstärkers verbunden ist. Hierbei digitalen Zähler (16) beaufschlagt, dem ein Digi- kann ein Parameter des PI-Reglers, nämlich seine tal-Analog-Wandler (17) und di&sem ein Span- 55 Nachstellzeit, allein durch Verschieben des Potentionungs-Frequenz-Umsetzer (18) nachgeordnet ist, meterabgriffes erreicht werden, ohne daß die Proporwobei die Ausgangsgröße des Spannungs-Fre- tionalverstärkung des Reglers davon beeinflußt wird. quenz-Umsetzers auf den Eingang des Zählers ge- Seine Proportionalverstärkung kann verstellt werden, gengekoppelt und auf den Eingang des Differenz- wenn die veränderbare Ausgangsteilspannung einem gatters mitgekoppelt ist (F i g. 4). 60 Spannungsteiler entnommen wird, dessen Widerstandswert mindestens eine halbe bis eine ganze8. The arrangement according to claim 1, characterized renden input applied, wherein the tap of the by means of a digital differential gate (20) with clock potentiometer via a capacitor with the Belynchroner Output whose output variable is connected to a train potential of the amplifier. Here digital counter (16) applied to which a digital can be a parameter of the PI controller, namely his tal-to-analog converter (17) and this one span time, just by moving the potentiometer-frequency converter (18) is arranged downstream, meter tapping can be achieved without the proportional gain of the controller being influenced by it. frequency converter to the input of the counter. Its proportional gain can be adjusted, gene-coupled and to the input of the differential if the variable output partial voltage one gatters is coupled (Fig. 4). 60 voltage divider is taken, its resistance value at least a half to a whole

Größenordnung kleiner ist als die mit den Verstärkereingängen verbundenen Widerstände.Is an order of magnitude smaller than the resistances connected to the amplifier inputs.

Große Anforderungen hinsichtlich Genauigkeit undGreat requirements in terms of accuracy and

Die vorliegende Erfindung bezieht sich auf einen 65 Reproduzierbarkeit lassen sich durch zumindest teil-PI-Regler mit einer direkten Ausgangs- und Integral- weise Verwendung von digitalen Bauelementen veranteilbegrenzung und einem Summierglied im Ein- wirklichen. Eine weitere Ausbildung der Erfindung begangskreis. steht daher in einem digitalen Differenzgatter mit takt-The present invention relates to a 65 reproducibility can be achieved by at least partially PI controller with a direct output and integral way, use of digital components, proportion limitation and a summing element in real terms. A further embodiment of the invention. is therefore in a digital difference gate with clock

synchroner Ausgabe, dessen Ausgangsgröße einen digitalen Zähler beaufschlagt, dem ein Digital-Analog-Wandler und diesem ein Spannungs-Frequenz-Umsetzer nachgeordnei ist, wobei die Ausgangsgröße des Spannungs-Frequenz-Umsetzers auf den Eingang des Zählers gegengekoppelt und auf den Eingang des Differenzgatters mitgekoppelt ist.synchronous output, the output of which is applied to a digital counter to which a digital-to-analog converter and this is followed by a voltage-frequency converter, the output variable of the Voltage-frequency converter fed back to the input of the counter and to the input of the Difference gate is coupled.

Die Erfindung samt ihren Ausbildungen sei im folgenden an Hand der Figuren näher erläutert.
. Im Eingangskreis eines Regelvecstärkc-s 9 mit großer Leerlaufverstärkung ist ein Summierglied 2 angeordnet. Am Ausgang des Verstärkers 9 ist eine Begrenzung B vorgesehen, beispielsweise in Form von auf die Begrenzungswerte vorgespannten Dioden. Im Rückführkreis des Regelverstärkers 9 liegt ein Proportionalglied veränderbarer Verstärkung in Form einer elektronischen Multipliziereinrichtung 6, welche an ihrem zweiten Eingang mit einer veränderbaren, den Multiplikationsfaktor darstellenden Größe l/V beaufschlagt ist. Die Ausgangsspannunf der Multipliziereinrichtung 6 ist einerseits in gegenkoppelndem Sinne auf dem Eingang des Regelverstärkers 9 geführt und beaufschlagt andererseits den Eingang eines Verzögerungsgliedes, dessen Ausgangsgröße h in mitkoppelndem Sinne auf den Regelverstärkereingang wirkt. Das Verzögerungsglied selbst besteht aus einem Integrator 8 mit der Integrierzeit T, dessen Ausgangsspannung über eine ebenfalls elektronische Multipliziereinrichtung 7 auf seinen Eingang gegengekoppelt ist. Mittels einer an dem zweiten Eingang der Multipliziereinrichtung? anlegbaren Größe l/m beispielsweise Liner veränderbaren Spannung, kann sein Multiplikationsfaktor verändert werden. Die aus dem Integrator 8 und dem Multiplizierer 7 bestehende Anordnung stellt also ein Verzögerungsglied mit dem FrequenzgangThe invention and its developments are explained in more detail below with reference to the figures.
. A summing element 2 is arranged in the input circuit of a control voltage 9 with a large idling gain. A limitation B is provided at the output of the amplifier 9, for example in the form of diodes biased to the limitation values. In the feedback loop of the control amplifier 9 there is a proportional element of variable amplification in the form of an electronic multiplier 6, to which a variable I / V representing the multiplication factor is applied at its second input. The output voltage of the multiplier 6 is on the one hand fed in a negative feedback sense to the input of the control amplifier 9 and on the other hand acts on the input of a delay element whose output variable h acts on the control amplifier input in a positive feedback sense. The delay element itself consists of an integrator 8 with the integration time T, the output voltage of which is fed back to its input via a likewise electronic multiplier 7. By means of one at the second input of the multiplier? Applicable size l / m, for example, liner variable voltage, its multiplication factor can be changed. The arrangement consisting of the integrator 8 and the multiplier 7 thus provides a delay element with the frequency response

- ^ dar, dessen Proportionalverstärkung gleich 1- ^, whose proportional gain is equal to 1

und dessen Verzögerungszeitkonstanter· m durch Verändern der Größe l/m beliebig einstellbar ist.and whose delay time constant · m by varying the size of l / m is adjusted as desired.

Eine Analyse des Blockschaltbildes nach Fig. 1 zeigt, daß die Kreisverstärkung in dem das Verzögerungsglied 7, 8 enthaltenden Mitkopplungskreis gleich 1 ist und sich somit zwischen der an der Eingangsklemme 11 zugeführten Größe Δ und der an der Ausgangsklemme 12 erscheinenden Größe y der Frequenzgang An analysis of the block diagram according to FIG. 1 shows that the loop gain in the positive feedback circuit containing the delay element 7, 8 is equal to 1 and thus the frequency response varies between the variable Δ supplied at the input terminal 11 and the variable y appearing at the output terminal 12

y_—v *⁺ ^pTm y_-v * ⁺ ^pTm

Δ pTmΔ pTm

ergibt, was dem Frequenzgang eines PI-Reglers mit der Proportionalverstärkung V und der Nachstellzeit Tm entspricht. Die beiden Reglerparameter V und Tm sind unabhängig voneinander veränderbar, d. h., die Verstellung des einen Parameters läßt den anderen unbeeinflußt. Wesentlich ist, daß bei wirksamer Begrenzung der Ausgangsgröße y das Ausgangssignal h . des Verzögerungsgliedes 7, 8 einen dieser Begrenzung entsprechenden, definierten Wert annimmt und demzufolge kein unkontrolliertes Anwachsen des Integralanteiles des PI-Reglers zu befürchten ist.results in what corresponds to the frequency response of a PI controller with the proportional gain V and the reset time Tm . The two controller parameters V and Tm can be changed independently of one another, ie the adjustment of one parameter does not affect the other. It is essential that when the output variable y is effectively limited, the output signal h. of the delay element 7, 8 assumes a defined value corresponding to this limitation and consequently no uncontrolled increase in the integral component of the PI controller is to be feared.

F i g. 2 zeigt eine gerätetechnische Realisierung der Anordnung gemäß Fig. 1. Die Summierstelle 2 ist in den Eingangskreis eines Operationsverstärkers 13 verlegt, dessen Ausgangsspannung durch die Begrenzung B begrenzt worden ist und über den Multiplikator 6 auf seinen Eingang rückgekoppelt ist. Das Ausgangssignal des Multiplikators 6 beaufschlagt weiterhin den Eingangskreis eires weiteren Operationsverstärkers 14, dessen Ausgangsspannung über einen Kondensator C und über den Multiplikator 7 gegengekop-F i g. 2 shows a device implementation of the arrangement according to FIG. 1. The summing point 2 is placed in the input circuit of an operational amplifier 13, the output voltage of which has been limited by the limit B and is fed back via the multiplier 6 to its input. The output signal of the multiplier 6 continues to act on the input circuit eires further operational amplifier 14, the output voltage of which is fed back via a capacitor C and via the multiplier 7.

pelt ist. Die Ausgangsspannung des Multiplikators 7 ist auf den Eingang des Operationsverstärkers 13 geführt, durch die Phasenumkehr des Operationsverstärkers 14 wirkt diese in gleicher Richtung wie die Eingangsspannung U_A. Wird die Anordnung nachpelt is. The output voltage of the multiplier 7 is fed to the input of the operational amplifier 13; due to the phase reversal of the operational amplifier 14, it acts in the same direction as the input voltage U _A. Will the arrangement according to

ίο F i g. 2 als Regelverstärker innerhalb eines Regelkreises eingesetzt, dann entspricht die Spannung U_a selbst der Differenzspannung zwischen einer Sollwert- und einer Istwertspannung. Gegebenenfalls können diese beiden Spannungen auch dem Verstärker unmittelbar subtraktiv zugeführt werden. Die Eingangswiderstände R der Operationsverstärker 13 und 14 weisen sämtlich den gleichen Ohmwert auf, so ergibt sich also zwischen Eingangsspannung Ua und Ausgangsspannung Uy der Frequenzganzίο F i g. 2 used as a control amplifier within a control loop, then the voltage U _a itself corresponds to the differential voltage between a setpoint voltage and an actual value voltage. If necessary, these two voltages can also be fed directly to the amplifier in a subtractive manner. The input resistances R of the operational amplifiers 13 and 14 all have the same ohmic value, so the whole frequency is obtained between the input voltage Ua and the output voltage Uy

UyUy

1 + pTm pTm 1 + pTm pTm

Propoftionalverstärkung V und Nachstellzeit Tm diese« PI-Reglers sind dabei unabhängig voneinander durch die Eingangsspannungen l/m und l/V der Multiplikatoren 6 und 7 einstellbar.
F i g. 3 zeigt ein Ausführungsbeispiel eines PI-Reglers, dessen Kennwerte unabhängig voneinander ausschließlich durch Veränderung von Widerständen verstellbar sind. Seine Schaltung ergibt sich aus der Anordnung nach Fig. 1, wenn das Proportionalglied 6 und das Verzögerungsglied 7, 8 aus passiven Elementen aufgebaut und die Summierstelle 2 mit dem Eingangskreis eines Addierverstärkers 15 vereinigt wird. Das Proportionalglied besteht in der Anordnung nach F i g. 3 aus einem Potentiometer R₁, welches zwischen der Ausgangsspannung des Addierverstärkers 15 und dem Bezugspotential des Verstärkers liegt und dessen Abgriff ein Gegenkopplungswiderstand R sowie ein als Potentiometer ausgebildeter Mitkopplungswiderstand R sowie ein als Potentiometer ausgebildeter Mitkopplungswiderstand R angeschlossen ist. Auf diese Weise wird ein veränderbarer Teil r · U_v der Verstärkerausgangsspannung in mit- und gegenkoppelndem Sinne auf den Verstärkereingang rückgeführt. Am Abgriff des mit dem nichtinvertierenden, mit + bezeichneten Eingang des Addierverstärkers 15 verbundenen Potentiometerwiderstand R ist ein Kondensator C angeschlossen, dessen andere Belegung mit dem Bezugspotential des Verstärkers verbunden ist. Die Eingangsspannung Ua beaufschlagt über einen Eingangswiderstand R den mit — bezeichneten, invertiercnden Eingang des Addierverstärkers 15, während dessen nichtinvertierender Eingang über einen weiteren Widerstand R ebenfalls mit dem Bezugspotential verbunden ist. Das Potentiometer R₁ wird zweckmäßigerweise sehr niederohmig gegenüber den mit den Eingängen des Addierverstärkers 15 verbundenen Widerständen entsprechend der Beziehung R > 5 R₁ ausgeführt, wobei R und R₁ die Ohmwerte der so bezeichneten Widerstände bedeuten. Wird mit m, wie in F i g. 3 angedeutet, die Entfernung des Potentiometer-Schleifers von dem einen Ende des Potentiometers bezeichnet, so daß die beiden jeweils zwischen einem Ende des Potentiometers und dem Schleifer sich ergebenden Teilwiderstände die Größe mR und (1 — m) R Propoftional gain V and reset time Tm of this PI controller can be set independently of one another using the input voltages l / m and l / V of the multipliers 6 and 7.
F i g. 3 shows an exemplary embodiment of a PI controller, the characteristic values of which can be adjusted independently of one another exclusively by changing resistances. Its circuit results from the arrangement according to FIG. 1 when the proportional element 6 and the delay element 7, 8 are constructed from passive elements and the summing point 2 is combined with the input circuit of an adding amplifier 15. The proportional term consists of the arrangement according to FIG. 3 of a potentiometer R _1, which lies between the output voltage of summing amplifier 15 and the reference potential of the amplifier and whose tap is connected to a negative feedback resistor R as well as a potentiometer designed as a feedback resistor R, and a potentiometer designed as a feedback resistor R. In this way, a variable part r · U _{v of} the amplifier output voltage is fed back to the amplifier input in a positive and negative direction. A capacitor C is connected to the tap of the potentiometer resistor R connected to the non-inverting input, labeled +, of the adding amplifier 15, the other assignment of which is connected to the reference potential of the amplifier. The input voltage Ua is applied via an input resistor R to the inverting input of the adding amplifier 15 labeled with -, while its non-inverting input is also connected to the reference potential via a further resistor R. The potentiometer R ₁ is expediently designed to have a very low resistance to the resistors connected to the inputs of the adding amplifier 15 in accordance with the relationship R> 5 R ₁ , where R and R ₁ mean the ohmic values of the resistors so designated. If with m, as in FIG. 3 indicated, denotes the distance of the potentiometer wiper from one end of the potentiometer, so that the two partial resistances resulting between one end of the potentiometer and the wiper have the size mR and (1 - m) R

sind, dann ergibt sich zwischen der Ausgangsspannung Uy und der Eingangsspannung U_A der Anordnung nach F i g. 3 folgender Frequenzgangthen the arrangement according to FIG. 1 results between the output voltage Uy and the input voltage U _A. 3 following frequency response

l-m^s lm ^s

■)("■■) ("■

wobei die Größe Γ sich aus dem Produkt von R und C ergibt. Durch Veränderung der Stellung der beiden Abgriffe der Potentiometer A₁ bzw. R können somit bei entsprechend niederohmiger Ausführung des Potentiometers R₁ wiederum Proportionalverstärkung und Nachstellzeit dieses PI-Reglers unabhängig voneinander verändert sowie eine einfache Begrenzungsmöglichkeit mittels der Begrenzung JJ vorgesehen werden. where the quantity Γ results from the product of R and C. By changing the position of the two taps of the potentiometer A ₁ and R , with a correspondingly low-resistance design of the potentiometer R ₁ , the proportional gain and reset time of this PI controller can be changed independently of one another and a simple limitation option can be provided by means of the limitation JJ.

Fig. 4 zeigt ein Ausführungsbeispiel für einen PI-Regler in Hybridtechnik, bei dem der Integralanteil unter Verwendung eines digitalen Zählers 16 gebildet wird. Diesem ist ein Digital-Analogwandler 17 mit veränderbarer Speisespannung l/m nachgeordnet, welcher bei gleichzeitiger Umsetzung der digitalen Ausgangsgröße des 2'ählers 16 in eine analoge Spannung eine Multiplikation mit 1/m erlaubt. Die Ausgangsspannung des Wandlers 17 ist dem Eingang eines Spannungs-Frequenz-Umsetzers 18 zugeführt, welcher die analoge Ausgangsspannung des Wandlers 17 in eine Impulsfolge It umsetzt, deren Frequenz proportional der Eingangsspannung des Spannungs-Frequenz-Umsetzers 18 ist. Als weitere digital arbeitende Elemente sind die Differenzgatter 19 und 20 vorgesehen. Diese enthalten in an sich bekannter Weise zur Bildung der Differenz von Impulsreihen Synchronisierspeicher, in welche die Eingangsimpulse zunächst übernommen werden sowie eine Vergleichsschaltung, welche pro Takt eine dem Differeniigatter zugeführten, mit T bezeichneten Taktfrequenz die Inhalte der beiden Synchronisierspeicher miteinander vergleicht und die Differenzfrequenz der Eingangsimpulsfolgen taktsynchron ausgibt. Da dann pro Taktperiode höchstens nur ein Impuls am Ausgang des Differenzgatters 20 erscheinen kann, ist dessen Ausgangsfrequenz, wie angedeutet, durch die Taktfrequenz begrenzt. Im Hinblick darauf, daß innerhalb des Differenzgatters 20 keine Verstärkung bzw. Vervielfachung der Eingangsimpulsfrequenzen stattfindet, stellt F i g. 4 das digitale Analogon zu der Anordnung nach F i g. 1 dar, wenn dort die Eingangsgröße 1/Kdes Multiplikators 6 gleich Eins ist. Es kann dann nämlich die Verbindung zwischen der Ausgangsgröße des Multiplikators 6 und dem Summierglied 2 samt dem Verstärker 9 entfallen.
Dem Differenzgatter 20 ist zur Bildung der Soll-Istwertdifferenz eine dem Sollwert w und eine dem Istwert χ entsprechende Impulsfolge sowie die mit A bezeichnete Ausgangsfrequenz des Spannungsfrequenzumsetzers 18 zugeführt, welche im Differenzgatter 19 mit der Ausgangsfrequenz des Differenzgatters 20 verglichen wird. Wesentlich ist, daß am Eingang des den Integralanteil bildenden Zählers 16 unabhängig von der Abbildungsgenauigkeit des Digital-Analog-Wandlers sowie des Spannungs-Frequenz-Umsetzers stets genau die Differenz Δ zwischen Sollwertgröße w und Istwertgröße χ erscheint, wie aus F i g. 4 ohne weiteres zu entnehmen ist. Der Abbildungsfehler dieser Umsetzei hat also keinen Einfluß auf die Regelgenauigkeit. Dasselbe gilt auch bei den Anordnungen nach der F i g. 1 und 2 bezüglich der Fehler der Multiplizierer" bzw. 6.4 shows an exemplary embodiment for a PI controller using hybrid technology, in which the integral component is formed using a digital counter 16. This is followed by a digital-to-analog converter 17 with a variable supply voltage 1 / m, which allows a multiplication by 1 / m with the simultaneous conversion of the digital output variable of the 2 'counter 16 into an analog voltage. The output voltage of the converter 17 is fed to the input of a voltage-frequency converter 18, which converts the analog output voltage of the converter 17 into a pulse train It , the frequency of which is proportional to the input voltage of the voltage-frequency converter 18. The difference gates 19 and 20 are provided as further digitally operating elements. These contain, in a manner known per se, synchronizing memories to form the difference between the pulse series, into which the input pulses are initially transferred, and a comparison circuit which compares the contents of the two synchronizing memories with each other and the differential frequency of the input pulse trains per cycle with a clock frequency labeled T supplied to the differential gate outputs isochronously. Since then at most only one pulse can appear at the output of the differential gate 20 per clock period, its output frequency is limited by the clock frequency, as indicated. In view of the fact that no amplification or multiplication of the input pulse frequencies takes place within the difference gate 20, FIG. 4 the digital analogue to the arrangement according to FIG. 1 if there the input variable 1 / K of the multiplier 6 is equal to one. The connection between the output variable of the multiplier 6 and the summing element 2 together with the amplifier 9 can then be omitted.
A pulse train corresponding to the desired value w and the actual value χ as well as the output frequency of the voltage frequency converter 18 denoted by A, which is compared in the difference gate 19 with the output frequency of the difference gate 20, is fed to the difference gate 20 to form the desired / actual value difference. It is essential that at the input of the counter 16 forming the integral component, regardless of the mapping accuracy of the digital-to-analog converter and the voltage-to-frequency converter, exactly the difference Δ between the desired value w and the actual value χ always appears, as shown in FIG. 4 can be seen without further ado. The mapping error of this conversion therefore has no influence on the control accuracy. The same also applies to the arrangements according to FIG. 1 and 2 with respect to the errors of the multipliers "and 6, respectively.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Such a PI controller is according to W. Op pe It

p _at ,, "-.,. "Small handbook of technical control processes", 1960,

Claims. £ ^ _βω _ζΐχ _{tekaimt and} ^^ _{from dnem} ^

PI-Reder with a direct output and output-limited amplifier very large idle speed

^dK ^^ * "